CN109120241A - 一种实数交叉型复系数fir滤波器 - Google Patents
一种实数交叉型复系数fir滤波器 Download PDFInfo
- Publication number
- CN109120241A CN109120241A CN201710487936.5A CN201710487936A CN109120241A CN 109120241 A CN109120241 A CN 109120241A CN 201710487936 A CN201710487936 A CN 201710487936A CN 109120241 A CN109120241 A CN 109120241A
- Authority
- CN
- China
- Prior art keywords
- multiplier
- adder
- real number
- filter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H2017/0072—Theoretical filter design
- H03H2017/0081—Theoretical filter design of FIR filters
Landscapes
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
本发明涉及一种实数交叉型复系数FIR滤波器,包括:乘法器(1)、加法器(2)和延时器(3);所述乘法器(1)、加法器(2)、延时器(3)组成交叉型结构。本发明根据信道化实现过程中多相滤波前的相移因子的值分别为1、i、‑1、‑i,这四个值都在复数域的坐标轴,在计算的过程中只会出现纯虚数和实数,避开了复数乘法的运算,且和实数FIR滤波器具有相同的运算量。N阶的FIR基带低通滤波器共需要乘法器N个,大大的节省了FPGA的乘法器资源,从而提高了FPGA的使用效率。
Description
技术领域
本发明涉及一种滤波器,特别是一种实数交叉型复系数FIR滤波器。
背景技术
现代电磁信号环境越来越复杂密集,要求电子战接收机必须具有很宽的处理带宽、高灵敏度、大动态范围、多信号并行处理和大量信息实时处理的能力。而数字信道化接收机不仅可以较好的满足上述要求,还可实现监视信道内信号的全概率截获。
数字信道化的实现是宽带数字接收机的基础核心,目前广泛采用基于多相滤波的数字信道化结构。由于信道化过程都是在FPGA中实现的,而基于多相滤波的数字信道化结构中我们会用到FIR滤波器,滤波器的实现中涉及到大量的复数运算,信道化的实现过程占用了FPGA的大量的乘法器资源,这样在多路输入的信道化接收机中就不得不采用多片FPGA来解决这个问题,但是多片FPGA又增加了系统的功耗,同时也增加了不同芯片之间数据通信出现误码的风险,因此怎样优化信道化的实现过程,降低FPGA乘法器资源的使用率,是多路输入信道化接收机需要解决的问题。
发明内容
本发明目的在于提供一种实数交叉型复系数FIR滤波器,避开复数乘法的运算,节省FPGA的乘法器资源。
一种实数交叉型复系数FIR滤波器,包括:乘法器、加法器和延时器。
待滤波数据和滤波器系数分别连接至乘法器的输入端,乘法器的输出和滤波器上一级运算节点输出的虚部分别连接至加法器的输入端,加法器输出作为下一级滤波器的实部输入;滤波器上一级运算节点输出的实部连接至延时器的输入,延时器的输出作为下一级滤波器的虚部输入。
本发明根据多相滤波前的相移因子的值分别为1、i、-1、-i,且这四个值都在复数域的坐标轴上,提出了一种FIR滤波器实现结构,单元结构由乘法器、加法器、延时器组成的交叉型结构避开了复数运算,实现了虚数运算的效果。
一种实数交叉型复系数FIR滤波器结构具体为:单元结构的输入为:复数实部Re[f(n)]和虚部Im[f(n)],滤波器系数h(i)与输入信号x(n)通过乘法器相乘加上实部Re[f(n)],加法器的输出作为下一级的复数的输入,单元结构的输入虚部Im[f(n)]经过一个时钟的延时器作为下一级的实数端的输入。
本发明根据信道化过程及FIR滤波器的特点来优化设计FIR滤波器,巧妙的避开了复数乘法的运算,且和实数FIR滤波器具有相同的运算量。N阶的FIR基带低通滤波器共需要乘法器N个,大大的节省了FPGA的乘法器资源,从而提高了FPGA的使用效率。
附图说明
图1一种实数交叉型复系数FIR滤波器单元结构。
1.乘法器 2.加法器 3.延时器
具体实施方式
一种实数交叉型复系数FIR滤波器,包括:乘法器1、加法器2和延时器3。
待滤波数据和滤波器系数分别连接至乘法器1的输入端,乘法器1的输出和滤波器上一级运算节点输出的虚部分别连接至加法器2的输入端,加法器2输出作为下一级滤波器的实部输入;滤波器上一级运算节点输出的实部连接至延时器 3的输入,延时器3的输出作为下一级滤波器的虚部输入。
本发明根据多相滤波前的相移因子的值分别为1、i、-1、-i,且这四个值都在复数域的坐标轴上,提出了一种FIR滤波器实现结构,单元结构由乘法器1、加法器2、延时器3组成的交叉型结构避开了复数运算,实现了虚数运算的效果。
一种实数交叉型复系数FIR滤波器结构具体为:单元结构的输入为:复数实部Re[f(n)]和虚部Im[f(n)],滤波器系数h(i)与输入信号x(n)通过乘法器1 相乘加上实部Re[f(n)],加法器2的输出作为下一级的复数的输入,单元结构的输入虚部Im[f(n)]经过一个时钟的延时器3作为下一级的实数端的输入。
Claims (3)
1.一种实数交叉型复系数FIR滤波器,其特征在于包括:乘法器(1)、加法器(2)和延时器(3);
待滤波数据和滤波器系数分别连接至乘法器(1)的输入端,乘法器(1)的输出和滤波器上一级运算节点输出的虚部分别连接至加法器(2)的输入端,加法器(2)输出作为下一级滤波器的实部输入;滤波器上一级运算节点输出的实部连接至延时器(3)的输入,延时器(3)的输出作为下一级滤波器的虚部输入。
2.如权利要求1所述的实数交叉型复系数FIR滤波器,其特征在于:所述单元结构是由乘法器(1)、加法器(2)、延时器(3)组成的交叉型结构。
3.如权利要求1或2所述的实数交叉型复系数FIR滤波器,其特征在于:所述FIR滤波器结构具体为:单元结构的输入为:复数实部Re[f(n)]和虚部Im[f(n)],滤波器系数h(i)与输入信号x(n)通过乘法器(1)相乘加上实部Re[f(n)],加法器(2)的输出作为下一级的复数的输入,单元结构的输入虚部Im[f(n)]经过一个时钟的延时器(3)作为下一级的实数端的输入。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710487936.5A CN109120241B (zh) | 2017-06-23 | 2017-06-23 | 一种实数交叉型复系数fir滤波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710487936.5A CN109120241B (zh) | 2017-06-23 | 2017-06-23 | 一种实数交叉型复系数fir滤波器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109120241A true CN109120241A (zh) | 2019-01-01 |
CN109120241B CN109120241B (zh) | 2022-03-22 |
Family
ID=64732131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710487936.5A Active CN109120241B (zh) | 2017-06-23 | 2017-06-23 | 一种实数交叉型复系数fir滤波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109120241B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1205133A (zh) * | 1996-10-04 | 1999-01-13 | 摩托罗拉公司 | 滤波协处理器 |
CN1516923A (zh) * | 2002-03-14 | 2004-07-28 | 松下电器产业株式会社 | 有限脉冲响应滤波器和数字信号接收装置 |
CN101421721A (zh) * | 2005-12-29 | 2009-04-29 | 创达特(苏州)科技有限责任公司 | Vdsl2发射机/接收机体系结构 |
CN102281096A (zh) * | 2011-08-31 | 2011-12-14 | 西安空间无线电技术研究所 | 一种资源复用数字信道化实现系统 |
CN104268123A (zh) * | 2014-09-23 | 2015-01-07 | 电子科技大学 | 一种离散数字信号任意步长的滑动离散傅里叶变换方法 |
CN105745843A (zh) * | 2013-09-20 | 2016-07-06 | 阿尔特拉公司 | 用于信号处理的混合架构 |
CN106505973A (zh) * | 2016-09-19 | 2017-03-15 | 华为技术有限公司 | 一种n抽头的fir滤波器 |
CN106803750A (zh) * | 2017-01-12 | 2017-06-06 | 中国电子科技集团公司第十四研究所 | 一种多通道流水fir滤波器 |
-
2017
- 2017-06-23 CN CN201710487936.5A patent/CN109120241B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1205133A (zh) * | 1996-10-04 | 1999-01-13 | 摩托罗拉公司 | 滤波协处理器 |
CN1516923A (zh) * | 2002-03-14 | 2004-07-28 | 松下电器产业株式会社 | 有限脉冲响应滤波器和数字信号接收装置 |
CN101421721A (zh) * | 2005-12-29 | 2009-04-29 | 创达特(苏州)科技有限责任公司 | Vdsl2发射机/接收机体系结构 |
CN102281096A (zh) * | 2011-08-31 | 2011-12-14 | 西安空间无线电技术研究所 | 一种资源复用数字信道化实现系统 |
CN105745843A (zh) * | 2013-09-20 | 2016-07-06 | 阿尔特拉公司 | 用于信号处理的混合架构 |
CN104268123A (zh) * | 2014-09-23 | 2015-01-07 | 电子科技大学 | 一种离散数字信号任意步长的滑动离散傅里叶变换方法 |
CN106505973A (zh) * | 2016-09-19 | 2017-03-15 | 华为技术有限公司 | 一种n抽头的fir滤波器 |
CN106803750A (zh) * | 2017-01-12 | 2017-06-06 | 中国电子科技集团公司第十四研究所 | 一种多通道流水fir滤波器 |
Also Published As
Publication number | Publication date |
---|---|
CN109120241B (zh) | 2022-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101136890B (zh) | 一种优化的多载波信号削波装置及其方法 | |
US8369809B2 (en) | Crest factor reduction | |
CN107241107B (zh) | 一种数字信道化滤波器组实现方法 | |
CN100555863C (zh) | 利用级联积分梳状滤波器实现带通滤波的方法和装置 | |
CN102098025B (zh) | 一种级联滤波器的设计方法及设计装置 | |
CN101257482A (zh) | 数字基带可变速率转换调制系统的实现方法和实现装置 | |
CN100574098C (zh) | 基于可编程逻辑器件的插值cic滤波器及实现方法 | |
CN102403986B (zh) | 多通道的cic抽取滤波器及其实现方法 | |
CN102025377B (zh) | 一种改进型级联积分梳妆插值滤波器 | |
US20060120479A1 (en) | System and method for crest factor reduction | |
CN103401831A (zh) | 一种基于fpga的lte数字中频削峰方法及装置 | |
CN109120241A (zh) | 一种实数交叉型复系数fir滤波器 | |
CN103647523A (zh) | 一种降低窄过渡带fir低通滤波器实现复杂度的方法 | |
CN103078606B (zh) | 多通道的cic内插滤波器系统及其实现方法 | |
CN114257285B (zh) | 一种通感一体化基站感知信号滤波方法及系统 | |
CN102457251B (zh) | 一种实现通用数字滤波器的方法及装置 | |
CN102685055A (zh) | 一种多数据流插值与抽取复用装置及方法 | |
CN112865747A (zh) | 数字滤波器、数字信号处理链路和无线通信系统 | |
CN103001908B (zh) | 一种多载波的聚合、分离方法及设备 | |
CN106571790B (zh) | 一种cic滤波器通带平坦性补偿滤波器设计方法 | |
CN110463034B (zh) | 数字功率放大器 | |
CN106230403B (zh) | 基带信号成型滤波方法 | |
CN105048997A (zh) | 匹配滤波器复用装置和方法、数字通信接收机 | |
CN215006708U (zh) | 滤波器、量子态信息处理系统、量子测控系统及量子计算机 | |
CN102176666A (zh) | 一种匹配滤波方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |