CN1153422C - 滤波协处理器、包含该滤波协处理器的均衡器及译码正交调制信号的方法 - Google Patents

滤波协处理器、包含该滤波协处理器的均衡器及译码正交调制信号的方法 Download PDF

Info

Publication number
CN1153422C
CN1153422C CNB971913765A CN97191376A CN1153422C CN 1153422 C CN1153422 C CN 1153422C CN B971913765 A CNB971913765 A CN B971913765A CN 97191376 A CN97191376 A CN 97191376A CN 1153422 C CN1153422 C CN 1153422C
Authority
CN
China
Prior art keywords
filter
processor
data
sequence
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB971913765A
Other languages
English (en)
Other versions
CN1205133A (zh
Inventor
托马斯·库恩德曼
马克·曼苏瑞
莫舍·塔拉布
�����Ƥ��
伊拉·皮斯克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1205133A publication Critical patent/CN1205133A/zh
Application granted granted Critical
Publication of CN1153422C publication Critical patent/CN1153422C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/30—Time-delay networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Complex Calculations (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Filters And Equalizers (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Hydrogenated Pyridines (AREA)
  • Advance Control (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

数字信号处理器(DSP)中的滤波协处理器(图1)利用均衡处理期间调制信号的正交特性。因为，在接收后，仅仅接收信号的某些实数值/虚数值对于解调是有用的，滤波协处理器(图1)仅处理这些值以估计发送的信号。通过处理仅对解调有用的值，滤波协处理器能在给定的时间内处理更多的信息，当和现有技术相比时其具有更大的处理能力。

Description

滤波协处理器、包含该滤波协处理器 的均衡器及译码正交调制信号的方法
技术领域
本发明一般地涉及协处理器，并且更具体地涉及数字信号处理器中设置的滤波协处理器。
背景技术
当前的无线通信系统，例如数字蜂窝系统。为进行信道均衡、信道编码/译码和语音编码需要大量的数字信号处理。一种这样的数字蜂窝系统是Groupe专用移动(GSM)数字蜂窝系统。在典型的GSM数字蜂窝系统配置中，每个独立的数字信号处理器(DSP)专用于一个时隙，从而为均衡单个射频(RF)载波需要八个DSP。但是，为进行信道译码必须把均衡器的每个输出输入到另一个独立的DSP中。为了均衡/译码单个RF载波总共需要16个DSP。
当考虑到诸如GSM的蜂窝系统中所部署的大量RF载波时，接收机内使用的DSP的数量变成是昂贵的。除了成本之外，大量的DSP占据了接收机内宝贵空间的大量部分。另外，大量的DSP相应地散逸出必须从接收机中除去的热量。总之，如上面所述的一个接收机中设置的大量DSP带来许多不利。从而，需要一种在现有技术中不需要大量专用DSP就可接收单个载波中存在的相同数量的信号的方法。
发明内容
本发明一方面的内容是提供了一种滤波协处理器，包括：第一存储器，用于存储数据信息；第二存储器，用于存储系数；以及一个控制器，用于在匹配滤波运行方式下控制乘法器/累加器执行乘法/加法操作，其中输入数据是复数，和匹配滤波有关的系数是复数，而输出是交变的纯实数/纯虚数数据的实数序列，并且用于协调对数据信息和系数的检索。
本发明另一方面的内容是提供了一种在接收机中译码正交调制信号的方法，该正交调制信号包括多个符号，该方法包括步骤：在该接收机的第一分支和第二分支中接收符号，其中按预定的时间周期偏移第一分支和第二分支间的符号接收；独立地在接收机的第一分支中译码偶数符号及在接收机的第二分支中译码奇数符号以便为接收机的每个分支产生译码信息；组合用于接收机的每个分支的译码信息；以及在接收机中处理组合的译码信息。
本发明还有一方面的内容是提供了一种用于和无线通信系统兼容的接收机中的均衡器，该均衡器包括：一个滤波协处理器，该滤波协处理器包括一个用于存储数据信息的第一存储器、一个用于存储系数的第二存储器和一个控制器，该控制器用于控制乘法器/累加器以在与相关有关的第一方式下和在与匹配滤波有关的第二方式下进行乘法/加法操作，该滤波协处理器还包括：一个相关块，用于相关复数数据序列和中序序列，该中序序列由交变的纯实数/纯虚数复数值组成，一个匹配滤波块，用于利用复系数匹配滤波复输入并输出交变的纯实数/纯虚数数据的实序列；以及该均衡器还包括一个最大似然序列估计块，用于根据该匹配滤波块的输出估计无线通信系统中发送的信号。
本发明通过仅处理对解调有用的值，使得滤波协处理器能在给定的时间内处理更多的信息，和现有技术相比时具有更大的处理能力。
附图说明
图1以方块图的形式概略地描述根据本发明的滤波协处理器的硬件结构。
图2描述图1的滤波协处理器所使用的数据、系数和输出的总结构。
图3至图12描述如图2中所示的通用的数据结构，表示正如施加到图1的硬件结构的方式0和1上的各种抽选的相关值和卷积值。
图13概略地描述了能从根据本发明的滤波协处理器中受益的均衡器。
图14至图19描述如图2中所示的通用的数据结构，表示正如施加到图1的硬件结构的方式2和3的各种抽选的相关值和匹配滤波值。
图20概略地描述有益地设置在无线通信系统的接收机中的图1的滤波协处理器。
具体实施方式
概括地说，数字信号处理器(DSP)中的滤波协处理器利用均衡化处理期间调制信号的正交特性。因为在接收后仅仅接收信号的某些实值/虚值对于解调是有用的，滤波协处理器只处理这些值来估计发射信号。通过仅处理对解调有用的值，滤波协处理器能在给定的时间内处理更多的信息，与现有技术相比它可带来增大的处理能力。
在最佳实施方式中，滤波协处理器包括用于存储数据信息的第一存储器和用于存储系数的第二存储器。滤波协处理器还包括一个控制器，用于控制按多种运行方式执行乘法/累加操作的乘法器/累加器，并用于协调对数据信息和系数的检索。
在最佳实施方式中，一种运行方式还包括复数据序列和中序(mid-amble)序列之间的相关，其中中序系列由交变的纯实数/纯虚数的复数值组成。此外，另一种运行方式包括对相关输出的一个抽选。在和相关处理有关的实施方式中，另一种运行方式还包括2X过采样复数数据序列和中序序列之间的相关，其中中序序列由1X交变的纯实数/纯虚数的复数值组成。
在最佳实施方式中，一种运行方式还包括匹配滤波，其中输入数据是复数，和匹配滤波有关的系数是复数，输出是交变的纯实数数据/纯虚数数据的实序列。另一种运行方式包括对匹配滤波的输出的一个抽选。
上面描述的滤波协处理器产生由最大似然序列估计(MLSE)算法使用的输出。滤波协处理器的系数包括信道响应系数和匹配滤波系数。为了使中央处理器的介入为最小，滤波协处理器在一种运行方式下运行，其中使用一个直接存储访问设备以便把输入数据从存储器中移入滤波协处理器并把滤波协处理器的输出移入存储器。
滤波协处理器应用于一个均衡器中，此均衡器用在与无线通信系统相兼容的接收器中。在该实施方式中，该均衡器包括一个相关块和一个匹配滤波块，相关块用于相关复数据序列和中序序列，该中序序列由交变的纯实数/纯虚数复数值组成，匹配滤波块用于利用复系数匹配滤波复输入并输出一个交变的纯实数数据/纯虚数数据的实数序列。最大似然序列估计(MLSE)块基于匹配滤波块的输出估计无线通信系统中发射的信号。
在该实施方式中，利用第一和第二存储器及一个控制器设置相关块和匹配滤波块，该控制器用于在与相关有关的第一方式下和与匹配滤波有关的第二方式下控制乘法器/累加器以进行乘法/累加操作。和相关有关的第一方式以及和匹配滤波有关的第二方式是在数字信号处理器中的滤波协处理器上执行的。
图1概略地描述根据本发明的滤波协处理器的硬件结构。在最佳实施方式中，滤波协处理器是一个有限脉冲响应(FIR)协处理器。如图1中所示，该系统包括与乘法器/累加器(MAC)109连接的数据存储单元103和系数存储单元106。存储单元的尺寸委托给硬件设计者，但应足够大以容纳GSM电信标准。图1中还示出二个专用的直接存储器访问(DMA)信道112和113，第一信道112用于把数据传送到数据存储单元，第二信道113用于把FIR结果传回到中央处理单元CPU的数据传送。在这种配置下，CPU的介入量为最小，仅仅在初始化时介入。四字的输入缓冲器115和单字的输出缓冲器118在DMA传送处理和FIR数据采集处理之间接合。滤波计数器121负责控制FIR滤波长度。地址发生器124负责根据选定的方式生成指向存储单元103和106的地址指针。控制器127控制FIR的运行并和CPU接合。
如图1中所示，每个时钟周期只执行一次乘法/累加(MAC)运算。这种体系结构对支持各种各样的FIR滤波应用提供最大的灵活性，同时对每种应用保持最小的计算步骤。这促使在面积上和总计算时间上提供低成本的解决办法。
如上面所述，图1中所示的滤波协处理器的体系结构能支持多种方式。在最佳实施方式中，支持四种运行方式(由2个方式位设置)：
1.方式0-实数FIR滤波器。
2.方式1-复数FIR滤波器。
3.方式2-交变产生纯实数/纯虚数输出的复数FIR滤波器。
4.方式3-在完整的复数数据序列和由交变的纯实数数据元素/纯虚数数据元素组成的复数序列之间的复数相关。
还限定一个附加的非抽选的/每二个中取一个的方式位以支持T间距(T-spaced)和T/2间距的通信系统。从而，三个可编程的位使得能有效地实施大范围的FIR滤波应用，下面列举并简单说明其中的一部分应用：
·实卷积FIR滤波器(图3)；
·按输出中每二个取一个的实卷积FIR滤波器(图4)；
·实相关FIR滤波器(图5)；
·按输出中每二个取一个的实相关FIR滤波器(图6)；
·复卷积FIR滤波器(图7)；
·按输出中每二个取一个的复卷积FIR滤波器(图8)；
·只产生实数输出的复卷积FIR滤波器(图9)；
·只产生虚数输出的复卷积FIR滤波器(图10)；
·复相关FIR滤波器(图11)；
·按输出中每二个取一个的复相关FIR滤波器(图12)；
·交变产生纯实数/纯虚数输出的复数FIR滤波器(图14)；
·按输出中每二个取一个产生交变的纯实数/纯虚数输出的复数FIR滤波器(图15)；
·在完整的复数数据序列和由交变的纯实数数据元素/纯虚数数据元素组成的复数序列之间的复相关(图16和图17)；
·按2倍过采样的完整的复数数据序列和由交变的纯实数数据元素/纯虚数数据元素组成的复数序列之间的复相关(图18和图19)；
根据本发明的滤波协处理器的硬件体系结构和GSM电信标准兼容。在GSM中，具有包含着8个时隙的4.615毫秒帧结构使用时分多址联接(TDMA)。每个时隙由156.25个比特组成。对于常规的脉冲数据，存在二组各58个的密码数据比特、26个排成序列的序列比特、6个尾部比特和8.25个保护比特。对脉冲数据的一次访问，存在36个密码数据比特、41个排成序列的序列比特、8个扩充的尾部比特、3个尾部比特和68.25个扩充的保护比特。调制模式是均匀编码的高斯滤波MSK(GMSK)。
图3至图12描述如图2中所示的通用的数据结构，表示正如施加到图1的硬件结构上的方式0和1的各种抽选的相关值和卷积值。每张图中以简报形式提供了初始化数据以及处理数据的各个步骤，并且还给出用于执行数据处理的适用公式。
·实卷积FIR滤波器(图3)；
公式：
F ( n ) = Σ i = 0 N - 1 H ( i ) · D ( n - i )
初始化：
·设定方式和滤波器计数(＝系数值的号)。
·系数存储单元中的初始系数按反向次序排列。
核心程序执行滤波器计数号写入。
数据处理：
·若输入数据缓冲器是空的，触发核心程序/DMA以传送4个新的数据字。
·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器计数号写入。
·计算F(n)，存储结果，触发核心程序/DMA。
·使数据存储单元中得到新的数据字并且递增数据存储单元指针。
·按输出中二中取一的实卷积FIR滤波器(图4)；
公式：
F ( n | even ) = Σ i = 0 N - 1 H ( i ) · D ( n - i )
初始化：
·设定方式和滤波器计数(＝系数值的号)。
·系数存储单元中的初始系数按反向次序排列。
核心程序执行滤波器计数号写入。
数据处理：
·若输入数据缓冲器是空的，触发核心程序/DMA以传送4个新的数据字，
·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器记数号写入。
·计算F(n)，存储结果，触发核心程序/DMA。
·使数据存储单元中得到新的数据字并且递增数据存储单元指针。
·使数据存储单元中得到新的数据字并且递增数据存储单元指针。
·实相关FIR滤波器(图5)；
公式：
F ( n ) = Σ i = 0 N - 1 H ( i ) · D ( n + i )
初始化：
·设定方式和滤波器计数(＝系数值的号)。
·系数存储单元中的初始系数按正向次序排列。
·核心程序执行滤波器计数号写入。数据处理：
·若输入数据缓冲器是空的，触发核心程序/DMA以传送4个新的数据字。
·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器计数号写入。
·计算F(n)，存储结果，触发核心程序/DMA。
·使数据存储单元中得到新的数据字并且递增数据存储单元指针。
·按每二个输出中取一个输出的实相关FIR滤波器(图6)；
公式：
F ( n | even ) = Σ i = 0 N - 1 H ( i ) · D ( n + i )
初始化：
·设定方式和滤波器计数(＝系数值的号)。
·系数存储单元中的初始系数按正向次序排列。
·核心程序执行滤波器计数号写入。
处理：
·若输入数据缓冲器是空的，触发核心程序/DMA传送4个新的数据字。
·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器记数号写入。
·计算F(n)，存储结果，触发核心程序/DMA。
·使数据存储单元中得到新的数据字并且递增数据存储单元指针。
·使数据存储单元中得到新的数据字并且递增数据存储单元指针。
·复卷积FIR滤波器(图7)；
公式：
FR ( n ) = Σ i = 0 N - 1 ( HR ( i ) · DR ( n - i ) ) - ( HI ( i ) · DI ( n - i ) )
FI ( n ) = Σ i = 0 N - 1 ( HR ( i ) · DI ( n - i ) ) + ( HI ( i ) · DR ( n - i ) )
初始化：
·设定方式和滤波器计数(＝系数值的号)。
·系数存储单元中的初始系数按正向次序排列。
·核心程序执行滤波器计数号写入。
数据处理：
·若输入数据缓冲器是空的，触发核心程序/DMA以传送2个或4个新的数据字。
·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器计数号写入。
·计算FR(n)，存储结果，触发核心程序/DMA。
·计算FI(n)，存储结果，触发核心程序/DMA。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
·按每二个输出中取一个输出的复卷积FIR滤波器(图8)；
公式：
FR ( n | even ) = Σ i = 0 N - 1 ( HR ( i ) · DR ( n - i ) ) - ( HI ( i ) · DI ( n - i ) )
FI ( n | even ) = Σ i = 0 N - 1 ( HR ( i ) · DI ( n - i ) ) + ( HI ( i ) · DR ( n - i ) )
初始化：
·设定方式和滤波器计数(＝系数值的号)。
·系数存储单元中的初始系数按正向次序排列。
·核心程序执行滤波器计数号写入。数据处理：
·若输入数据缓冲器是空的，触发核心程序/DMA以传送2个或4个新的数据字。
·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器计数号写入。
·计算FR(n)，存储结果，触发核心程序/DMA。
·计算FI(n)，存储结果，触发核心程序/DMA。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
·只产生实数输出的复卷积FIR滤波器(图9)；
公式：
FR ( n ) = Σ i = 0 N - 1 ( HR ( i ) · DR ( n - i ) ) - ( HI ( i ) · DI ( n - i ) )
初始化：
·设定方式和滤波器计数(＝系数值的号)。
·系数存储单元中的初始系数按反向次序排列，同时首先使虚数系数为负。
·核心程序执行滤波器计数号写入。
数据处理：
·若输入数据缓冲器是空的，触发核心程序/DMA以传送2个或4个新的数据字。
·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器计数号写入。
·计算FR(n)，存储结果，触发核心程序/DMA。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
·只产生虚数输出的复卷积FIR滤波器(图1 0)；
公式：
FI ( n ) = Σ i = 0 N - 1 ( HR ( i ) · DI ( n - i ) ) + ( HI ( i ) · DR ( n - i ) )
初始化：
·设定方式和滤波器计数(＝系数值的号)。
·按虚部/实部对的形式组织数据。系数存储单元中的初始系数按反向次序排列，同时首先使虚数系数为负。
·核心程序执行滤波器计数号写入。
数据处理：
·若输入数据缓冲器是空的，触发核心程序/DMA以传送2个或4个新的数据字。
·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器计数号写入。
·计算FI(n)，存储结果，触发核心程序/DMA。
·得到新的数据字(DI)，递增数据存储单元指针。
·得到新的数据字(DR)，递增数据存储单元指针。
·复相关FIR滤波器(图11)；
公式：
FR ( n ) = Σ i = 0 N - 1 ( HR ( i ) · DR ( n + i ) ) + ( HI ( i ) · DI ( n + i ) )
FI ( n ) = Σ i = 0 N - 1 ( HR ( i ) · DI ( n + i ) ) - ( HI ( i ) · DR ( n + i ) )
初始化：
·设定方式和滤波器计数(＝系数值的号)。
·系数存储单元中的初始系数按反向次序排列，同时首先使虚数系数为负。
·核心程序执行滤波器计数号写入。
数据处理：
·若输入数据缓冲器是空的，触发核心程序/DMA以传送2个或4个新的数据字。
·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器计数号写入。
·计算FR(n)，存储结果，触发核心程序/DMA。
·计算FI(n)，存储结果，触发核心程序/DMA。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
·按每二个输出中取一个输出的复相关FIR滤波器(图12)；
公式：
FR ( n | even ) = Σ i = 0 N - 1 ( HR ( i ) · DR ( n + i ) ) + ( HI ( i ) · DI ( n + i ) )
FI ( n | even ) = Σ i = 0 N - 1 ( HR ( i ) · DI ( n + i ) ) - ( HI ( i ) · DR ( n + i ) )
初始化：
·设定方式和滤波器计数(＝系数值的号)。
·系数存储单元中的初始系数按反向次序排列，同时首先使虚数系数为负。
·核心程序执行滤波器计数号写入。数据处理：
·若输入数据缓冲器是空的，触发核心程序/DMA以传送2个或4个新的数据字。
·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行滤波器计数号写入。
·计算FR(n)，存储结果，触发核心程序/DMA。
·计算FI(n)，存储结果，触发核心程序/DMA。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
在接收机的均衡器中使用图1所描述的硬件体系结构是特别有好处的。在图13中概略地描述这种均衡器，其中正交信号I和Q输入到相关块203中。重要的是请注意本发明利用I和Q之间的正交性，从而可以在正交调制系统中有益地实施图1的滤波协处理器。接着，相关块203把它的输出作为匹配滤波器206的输入。匹配滤波器206还把正交信号I和Q作为输入。匹配滤波器206的输出输入到维特比译码器209。如现有技术中所周知，均衡器大致是由相关块203、匹配滤波器206以及维特比译码器209组成的。维特比译码器209的输出输入到信道译码器(未示出)，后者对接收信号进行进一步的处理。
图14至图19描述如图2中所示的通用的数据结构，表示施加在图1的硬件结构上的各种抽选的相关值(方式3)以及匹配滤波值(方式2)。首先的分析是相关处理。在相关处理中，输入数据和中序形式下的同步字模式相关。由于GSM的GMSK调制模式的特性，同步字在纯实数值和纯虚数值之间交变。通常，一次完整的复数相乘需要四次乘法和累加运算。由于同步字的特性，因为实部或虚部中的一个为零(即正交)仅需要二次相乘。图1的滤波协处理器利用这种特性从而把计算时间减少一半。同样，每张图中以简报形式提供初始化数据以及处理数据的各个步骤，并且还给出用于执行数据处理的适用公式。
·完整的复数数据序列和由交变的纯实数/纯虚数数据元素组成的复数序列之间的复相关(图16和17)；
排列的序列(接收数据)为复数(每比特一对I和Q的采样)。中序序列(基准数据)组成交变的纯实数/纯虚数的复数值序列(每比特一个纯复数)，并组成图16中所示的表。
公式：
·相关函数是：
FR ( n ) = Σ i = 0 N - 1 ( HR ( i ) · DR ( n + i ) ) + ( HI ( i ) · DI ( n + i ) )
FI ( n ) = Σ i = 0 N - 1 ( HR ( i ) · DI ( n + i ) ) - ( HI ( i ) · DR ( n + i ) )
·利用中序(mid-amble)序列的正交组元可得到：
FR ( n ) = Σ i = 0 N / 2 - 1 ( HR ( 2 i ) · DR ( n + 2 i ) ) + ( HI ( 2 i + 1 ) · DI ( n + 2 i + 1 ) )
FI ( n ) = Σ i = 0 N / 2 - 1 ( HR ( 2 i ) · DR ( n + 2 i ) ) - ( HI ( 2 i + 1 ) · DR ( n + 2 i + 1 ) )
·从而，对每个复输入计算一个复相关输出需要一半的MAC运算。
初始化：
·设定方式和滤波器计数(＝系数值号)。
·系数存储单元中初始系数按正向次序排列。
·核心程序执行滤波器计数号写入。
数据处理：
·一旦输入数据缓冲器是空的，触发核心程序/DMA以传送2个或4个新的数据采样。
·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行2×滤波器计数号写入。
·计算FR(n)，存储结果，触发核心程序/DMA。
·计算FI(n)，存储结果，触发核心程序/DMA。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
·二倍过采样的完整的复数数据序列和由交变的纯实数/纯虚数数据元素组成的序列之间的复相关(图18和19)。
排列的序列(接收数据)是二倍过采样的(每比特2×I和Q的采样)。中序序列(基准数据)由交变的纯实数/纯虚数的复数值组成(每比特一个纯复数)。在相关前，通过在纯复数值之间增添复数零对中序序列乘2插值，形成图18中所示的表。
公式：
·相关函数为：
FR ( n ) = Σ i = 0 N - 1 ( HR ( i ) · DR ( n + i ) ) + ( HI ( i ) · DI ( n + i ) )
FI ( n ) = Σ i = 0 N - 1 ( HR ( i ) · DI ( n + i ) ) - ( HI ( i ) · DR ( n + i ) )
·利用插值后的中序(mid-amble)序列的正交组元可得到：
FR ( n ) = Σ i = 0 N / 4 - 1 ( HR ( 4 i ) · DR ( n + 4 i ) ) + ( HI ( 4 i + 2 ) · DI ( n + 4 i + 2 ) )
FI ( n ) = Σ i = 0 N / 4 - 1 ( HR ( 4 i ) · DI ( n + 4 i ) ) - ( HI ( 4 i + 2 ) · DR ( n + 4 i + 2 ) )
·可以容易地看出，当n为“偶数”时，滤波器输出和“奇数”输入采样无关，而当n为“奇数”时，滤波器输出和“偶数”输入采样无关。从而，在需要一半的数据存储器尺寸下，可以分别计算偶数和奇数滤波器输出。
初始化：
·设定方式和滤波器计数(＝系数值的号)。
·系数存储单元中的初始系数按正向次序排列。
·核心程序执行滤波器计数写入。
数据处理：
·一旦输入数据缓冲器是空的，触发核心程序/DMA以传送2个或4个新的数据采样。
·数据存储单元中的初始数据按正向次序排列，核心程序/DMA执行2x滤波器计数号写入，仅对偶数或者仅对奇数
·计算FR(n)，存储结果，触发核心程序/DMA。
·计算FI(n)，存储结果，触发核心程序/DMA。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
第二分析是匹配滤波处理。在匹配滤波处理中，使用GSM系统中采用的二个专用于均衡化处理的元件。首先，只计算交变的实数和虚数输出值。这又一次利用GMSK调制模式的正交特性。另外，从每二个输出数据中取一个输出数据，从而处理2X过采样数据并对每个比特输出提供单个采样。输出序列看作是由维特比滤波器209进一步处理的纯实数序列。滤波协处理器的匹配滤波模式再一次利用这些特性以便减小与执行完整的复数乘法运算有关的计算时间。同样，每张图中以简报形式提供初始化数据以及处理数据的各个步骤，并且还给出用于执行数据处理的适用公式。
·交变生成纯实数输出/纯虚数输出的复FIR滤波器(图14)；
公式：
FR ( n | even ) = Σ i = 0 N - 1 ( HR ( i ) · DR ( n - i ) ) - ( HI ( i ) · DI ( n - i ) )
FI ( n | odd ) = Σ i = 0 N - 1 ( HR ( i ) · DI ( n - i ) ) + ( HI ( i ) · DR ( n - i ) )
初始化：
·设定方式和滤波器计数(＝系数值的号)。
·系数存储单元中的初始系数按反向次序排列。
·核心程序执行滤波器计数号的写入。
数据处理：
·若输入数据缓冲器是空的，触发核心程序/DMA以传送2个或4个新的数据字。
·数据存储单元中初始数据按正向排列，核心程序/DMA执行滤波器计算号写入。
·计算FR(n)，存储结果，触发核心程序/DMA。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
·计算FI(n)，存储结果，触发核心程序/DMA。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
·生成每二个中取一个的交变的纯实数输出/纯虚数输出的复FIR滤波器(图15)；
公式：
FR ( n | 0,4,8 , eic ) = Σ i = 0 N - 1 ( HR ( i ) · DR ( n - i ) ) - ( HI ( i ) · DI ( n - i ) )
FI ( n | 2,6,10 , eic ) = Σ i = 0 N - 1 ( HR ( i ) · DI ( n - i ) ) + ( HI ( i ) · DR ( n - i ) )
初始化：
·设定方式和滤波器计算(＝系数值的号)。
·系数存储单元中的初始系数按反向次序排列。
数据处理：
·若输入数据缓冲区是空的，触发核心程序/DMA以传送4个新的数据字(2个复数数据)。
·初始数据按正向次序排列(核心程序/DMA写入)。
·计算FR(n)，存储结果，触发核心程序/DMA。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
·得到新的数据字(DR)，递增数据存储单元指针。
·计算FI(n)，存储结果，触发核心程序/DMA。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
·得到新的数据字(DR)，递增数据存储单元指针。
·得到新的数据字(DI)，递增数据存储单元指针。
预先，已经利用在处理器核心程序上运行的微程序语言完成了上述任务。下面的表说明通过利用滤波协处理器得到的改进。
表1：常规猝发比较
过采样数据 滤波器方式 方式    数据长度  滤波器长度  输出数量   周期数量   宽度@80MHz
    2X 匹配滤波器 2     61×2     9×2     61     1474     18.5us
    2X    相关 3     26×2     26     52×2     3078     38.5us
    2X 匹配滤波器 核心     61×2     9×2     61     4761     59us
    2X    相关 核心     18×2     18     36×2     4201     52.5us
表2：接入猝发比较
过采样数据 滤波器方式 方式    数据长度  滤波器长度  输出数量  周期数量  宽度@80MHz
    2X 匹配滤波器 2     36×2     9×2     36     924     11.6us
    2X    相关 3     41×2     41     82×2     7308     91.5us
    2X 匹配滤波器 核心     61×2     9×2     61     2786     34.8us
    2X    相关 核心     41×2     41     82×2     16826     210.3us
图20概略地描述在无线通信系统中有益地设置图1的滤波协处理器。一般地说，接收机在接收机前端406中接收正交调制信号400。正交调制信号400由多个符号组成。在最佳实施方式中，在接收机前端406的第一和第二分支中接收这些符号并且按预定的时间间隔偏移第一分支和第二分支之间的符号接收。在设置着图1所描述的滤波协处理器硬件的信道均衡器212中，来自接收机的第一分支的偶数符号被独立译码并且来自接收机的第二分支的奇数符号被独立译码目的是为接收机的每个分支产生译码信息。然后由接收机的后端(未示出)组合和处理接收机各个分支的译码信息。
在最佳实施方式中，正交调制信号还包括偏置的正交相移链控(QPSK)调制信号，后者具体地是高斯最小频移键控(GMSK)调制信号。可以采用其它类型的调制，例如最小频移键控(MSK)。图20的接收机可和时分多址联接(TDMA)空中接口兼容，并且具体地是Groupe专用移动(GSM)TDMA空中接口。
独立地对来自接收机的第一分支的偶数符号进行译码并且独立地对来自接收机的第二分支的奇数符号进行译码以便为接收机的每个分支产生译码信息。为了进行这种独立的译码，在对带有接收数据的估计信道进行匹配滤波之前，I数据和Q数据和排列的序列相关以估计信道脉冲响应。如图16的表中所示，排列的序列(基准数据)由交变的纯实数/纯虚数复数值(每比特一个纯复数)组成。接着进行最大似然序列估计(MLSE)及符号间干扰消除以执行软件决策的数据序到估计。然后软件决策的数据通过信道译码器(接收机后端)进行进一步的处理。本文中所说明的及图1中所描述的滤波协处理器执行信道脉冲响应的相关处理以及利用该估计信道的接收数据的匹配滤波处理。通过利用GSM系统的GMSK调制模式，执行相关及匹配滤波处理的步骤数量明显减少，从而每个RF载波需要较少的DSP。
尽管参照特定的实施方式具体地显示和说明了本发明，应该理解熟练的技术人员可在不违背的精神和范围下对其形式和细节进行各种修改。

Claims (11)

1.一种滤波协处理器，包括：
第一存储器，用于存储数据信息；
第二存储器，用于存储系数；以及
一个控制器，用于在匹配滤波运行方式下控制乘法器/累加器执行乘法/加法操作，其中输入数据是复数，和匹配滤波有关的系数是复数，而输出是交变的纯实数/纯虚数数据的实数序列，并且用于协调对数据信息和系数的检索。
2.如权利要求1所述的滤波协处理器，其中运行方式还包括复数数据序列和中序序列之间的相关，该中序序列由交变的纯实数/纯虚数复数值组成。
3.如权利要求1所述的滤波协处理器，其中运行方式还包括2X过采样复数数据序列和中序序列之间的相关，该中序序列由1X交变的纯实数/纯虚数的复数值组成。
4.如权利要求1所述的滤波协处理器，其中一种运行方式利用直接存储器访问装置把输入数据从存储器移入滤波协处理器和把输出从滤波协处理器移入存储器，从而无须中央处理器的介入。
5.一种在接收机中译码正交调制信号的方法，该正交调制信号包括多个符号，该方法包括步骤：
在该接收机的第一分支和第二分支中接收符号，其中按预定的时间周期偏移第一分支和第二分支间的符号接收；
独立地在接收机的第一分支中译码偶数符号及在接收机的第二分支中译码奇数符号以便为接收机的每个分支产生译码信息；
组合用于接收机的每个分支的译码信息；以及
在接收机中处理组合的译码信息。
6.如权利要求5所述的方法，其中正交调制信号还包括偏置的正交相移键控QPSK调制信号。
7.如权利要求6所述的方法，其中该偏置的QPSK调制信号还包括最小频移键控MSK调制信号或高斯最小频移键控GMSK调制信号。
8.如权利要求5所述的方法，其中接收机和时分多址联接TDMA空中接口兼容。
9.如权利要求5所述的方法，其中TDMA空中接口还包括和Groupe专用移动GSM的TDMA空中接口兼容的TDMA空中接口。
10.一种用于和无线通信系统兼容的接收机中的均衡器，该均衡器包括：
一个滤波协处理器，该滤波协处理器包括一个用于存储数据信息的第一存储器、一个用于存储系数的第二存储器和一个控制器，该控制器用于控制乘法器/累加器以在与相关有关的第一方式下和在与匹配滤波有关的第二方式下进行乘法/加法操作，该滤波协处理器还包括：
一个相关块，用于相关复数数据序列和中序序列，该中序序列由交变的纯实数/纯虚数复数值组成；
一个匹配滤波块，用于利用复系数匹配滤波复输入并输出交变的纯实数/纯虚数数据的实序列；以及
一个最大似然序列估计块，用于根据该匹配滤波块的输出估计无线通信系统中发送的信号。
11.如权利要求10所述的均衡器，其中与相关有关的第一方式和与匹配滤波有关的第二方式是在数字信号处理器中的滤波协处理器中进行的。
CNB971913765A 1996-10-04 1997-07-08 滤波协处理器、包含该滤波协处理器的均衡器及译码正交调制信号的方法 Expired - Lifetime CN1153422C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/725,871 US5905757A (en) 1996-10-04 1996-10-04 Filter co-processor
US08/725,871 1996-10-04

Publications (2)

Publication Number Publication Date
CN1205133A CN1205133A (zh) 1999-01-13
CN1153422C true CN1153422C (zh) 2004-06-09

Family

ID=24916302

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971913765A Expired - Lifetime CN1153422C (zh) 1996-10-04 1997-07-08 滤波协处理器、包含该滤波协处理器的均衡器及译码正交调制信号的方法

Country Status (17)

Country Link
US (1) US5905757A (zh)
JP (1) JP4494531B2 (zh)
KR (1) KR100306014B1 (zh)
CN (1) CN1153422C (zh)
AR (1) AR008437A1 (zh)
AU (1) AU3587597A (zh)
CA (1) CA2238299C (zh)
DE (1) DE19781047B4 (zh)
ES (1) ES2147693B1 (zh)
FI (1) FI117493B (zh)
FR (1) FR2754366B1 (zh)
GB (1) GB2322057B (zh)
IT (1) IT1295391B1 (zh)
RU (1) RU2178949C2 (zh)
SE (1) SE517510C2 (zh)
TW (1) TW340285B (zh)
WO (1) WO1998015056A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI106675B (fi) * 1998-01-30 2001-03-15 Nokia Networks Oy Tiedonsiirtomenetelmä ja radiojärjestelmä
US6269117B1 (en) * 1998-06-29 2001-07-31 Sony Corporation System and method for enhancing downsampling operations
DE69838028T2 (de) 1998-10-06 2008-03-13 Texas Instruments Inc., Dallas Linearvektorrechnung
DE10003006A1 (de) * 2000-01-25 2001-07-26 Bosch Gmbh Robert Anordnung und Verfahren zur Signalverarbeitung und Speicherung
CN1442009A (zh) * 2000-07-03 2003-09-10 因芬尼昂技术股份公司 采用多个硬件数据路径实现acs和传输度量操作的维特比均衡器
DE10127348A1 (de) * 2001-06-06 2002-12-19 Infineon Technologies Ag Verfahren und Schaltungsanordnung zur Übertragung von Daten zwischen einem Prozessor und einem Hardware-Rechenwerk
EP1763157A3 (en) * 2002-02-14 2007-06-27 Interdigital Technology Corporation Wireless communication system having an adaptive threshold for timing deviation measurement, and method
US6873662B2 (en) * 2002-02-14 2005-03-29 Interdigital Technology Corporation Wireless communication system having adaptive threshold for timing deviation measurement and method
US7428278B2 (en) * 2002-05-09 2008-09-23 Interdigital Technology Corporation Method and apparatus for parallel midamble cancellation
US7222288B2 (en) 2004-07-30 2007-05-22 Hellosoft, Inc. Modified soft output Viterbi algorithm for truncated trellis
US7492839B2 (en) * 2004-07-30 2009-02-17 Hellosoft Inc. Efficient implementation of GSM/GPRS equalizer
ES2302638B1 (es) * 2006-12-21 2009-06-04 Vicente Diaz Fuente Metodo mejorado de codificacion y decodificacion con al menos dos pares de secuencias ortogonales.
US8560760B2 (en) * 2007-01-31 2013-10-15 Microsoft Corporation Extending flash drive lifespan
US7657572B2 (en) 2007-03-06 2010-02-02 Microsoft Corporation Selectively utilizing a plurality of disparate solid state storage locations
WO2011004299A1 (en) * 2009-07-07 2011-01-13 Koninklijke Philips Electronics N.V. Noise reduction of breathing signals
US10175980B2 (en) 2016-10-27 2019-01-08 Google Llc Neural network compute tile
US10360163B2 (en) 2016-10-27 2019-07-23 Google Llc Exploiting input data sparsity in neural network compute units
CN109120241B (zh) * 2017-06-23 2022-03-22 北京遥感设备研究所 一种实数交叉型复系数fir滤波器
WO2019136760A1 (zh) * 2018-01-15 2019-07-18 深圳鲲云信息科技有限公司 图像语义分割方法、可编程逻辑电路、系统及电子设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2137839B (en) * 1983-04-09 1986-06-04 Schlumberger Measurement Digital signal processors
US4716577A (en) * 1986-07-07 1987-12-29 Rockwell International Corporation Autoequalizer
US4868868A (en) * 1986-09-30 1989-09-19 Oki Electric Industry Co., Ltd. Sub-band speech analyzing and synthesizing device
DE3744075A1 (de) * 1987-12-24 1989-07-13 Licentia Gmbh Verfahren zur entzerrung von dispersiven, linearen oder naeherungsweise linearen kanaelen zur uebertragung von digitalen signalen sowie anordnung zum ausfuehren des verfahrens
US5031193A (en) * 1989-11-13 1991-07-09 Motorola, Inc. Method and apparatus for diversity reception of time-dispersed signals
US5159282A (en) * 1989-12-06 1992-10-27 Kabushiki Kaisha Toshiba Demodulation apparatus incorporating adaptive equalizer for digital communication
US5214391A (en) * 1989-12-06 1993-05-25 Kabushiki Kaisha Toshiba Demodulation apparatus having multipath detector for selecting a first or second demodulator
JPH0761190B2 (ja) * 1990-01-16 1995-06-28 パイオニア株式会社 ハウリング防止機能を備えた音響装置
JP2801782B2 (ja) * 1990-02-07 1998-09-21 三菱電機株式会社 フレーム位相推定方法及び回路
JPH0454013A (ja) * 1990-06-21 1992-02-21 Mitsubishi Electric Corp ディジタルフィルタ
US5283780A (en) * 1990-10-18 1994-02-01 Stanford Telecommunications, Inc. Digital audio broadcasting system
US5251233A (en) * 1990-12-20 1993-10-05 Motorola, Inc. Apparatus and method for equalizing a corrupted signal in a receiver
DE4108806C1 (zh) * 1991-03-18 1992-01-30 Litef Gmbh, 7800 Freiburg, De
US5245611A (en) * 1991-05-31 1993-09-14 Motorola, Inc. Method and apparatus for providing carrier frequency offset compensation in a tdma communication system
FR2679721B1 (fr) * 1991-07-22 1993-09-24 Alcatel Radiotelephone Procede d'egalisation adaptative reduisant l'interference intersymbole, et dispositif de reception et application correspondants.
JP3318753B2 (ja) * 1991-12-05 2002-08-26 ソニー株式会社 積和演算装置および積和演算方法
JPH06284094A (ja) * 1992-01-10 1994-10-07 Mitsubishi Electric Corp 最尤系列推定装置
EP0580924A1 (en) * 1992-07-30 1994-02-02 STMicroelectronics S.r.l. Digital filter device
JPH06216810A (ja) * 1993-01-20 1994-08-05 Fujitsu Ltd 等化器の同期確立方式
JP2541128B2 (ja) * 1993-11-16 1996-10-09 日本電気株式会社 マルチキャリアロ―ルオフフィルタ
EP0682414B1 (en) * 1993-11-29 2001-11-21 Oki Electric Industry Company, Limited Device for estimating soft judgement value and device for estimating maximum likelihood system
US5724390A (en) * 1994-03-02 1998-03-03 Lucent Technologies Inc. MLSE before derotation and after derotation
US5499272A (en) * 1994-05-31 1996-03-12 Ericsson Ge Mobile Communications Inc. Diversity receiver for signals with multipath time dispersion

Also Published As

Publication number Publication date
US5905757A (en) 1999-05-18
CA2238299C (en) 2000-09-26
TW340285B (en) 1998-09-11
KR19990071907A (ko) 1999-09-27
ES2147693A1 (es) 2000-09-16
SE9801958L (sv) 1998-08-03
CN1205133A (zh) 1999-01-13
FI981263A0 (fi) 1997-07-08
ITRM970553A1 (it) 1999-03-15
SE9801958D0 (sv) 1998-06-03
SE517510C2 (sv) 2002-06-11
DE19781047T1 (de) 1998-12-17
AR008437A1 (es) 2000-01-19
WO1998015056A1 (en) 1998-04-09
GB9811085D0 (en) 1998-07-22
RU2178949C2 (ru) 2002-01-27
JP4494531B2 (ja) 2010-06-30
FI981263A (fi) 1998-06-03
DE19781047B4 (de) 2005-09-29
GB2322057B (en) 2001-04-25
KR100306014B1 (ko) 2001-11-02
CA2238299A1 (en) 1998-04-09
AU3587597A (en) 1998-04-24
FR2754366A1 (fr) 1998-04-10
IT1295391B1 (it) 1999-05-12
FI117493B (fi) 2006-10-31
FR2754366B1 (fr) 2003-08-15
GB2322057A (en) 1998-08-12
ES2147693B1 (es) 2001-05-16
JP2000501918A (ja) 2000-02-15

Similar Documents

Publication Publication Date Title
CN1153422C (zh) 滤波协处理器、包含该滤波协处理器的均衡器及译码正交调制信号的方法
CN1841980A (zh) 移动站
CN1118148C (zh) 非线性引起的失真补偿系统
CN1525675A (zh) 用于设置保护区间的方法和正交频分复用通信装置
CN2631163Y (zh) 一种时分双工/码分多址（tdd/cd ma）通信系统
CN1200392C (zh) 信息处理方法
CN1320769C (zh) 编码器、解码器以及数据传送系统
CN1700591A (zh) 预失真器
CN1312630A (zh) 基于分块加密方式的加密装置与方法及译码装置与方法
CN1488209A (zh) 多径干扰消除设备和多径干扰消除方法
CN1188939A (zh) 高速傅里叶变换装置、高速傅里叶反变换装置及方法
CN1897512A (zh) 纠错装置
CN1235446A (zh) 椭圆曲线变换装置、利用装置和利用系统
CN1224226C (zh) 通信系统中重新排列码字序列的方法和设备
CN1383614A (zh) 压缩方法及装置、扩展方法及装置、压缩扩展系统、存储媒体、程序
CN1171397C (zh) 产生复数准正交码的方法和信道扩展设备及其方法
CN1605059A (zh) 蒙哥马利乘法器中的流水线内核
CN101039124A (zh) 接收机
CN1156121C (zh) 补偿元件失真的脉冲整形
CN1627742A (zh) 解调装置和方法、解调装置的集成电路
CN101048980A (zh) 信号处理装置、方法、程序及记录媒体
CN1218495C (zh) 无线信号接收系统
CN1756096A (zh) 信号检测器
CN1142729A (zh) 数字压缩信号的译码器
CN1901428A (zh) 用于同步数字系列/同步光纤网系统的带内前向纠错解码器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FREESCALE SEMICONDUCTOR INC.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20050617

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20050617

Address after: Texas USA

Patentee after: Fisical Semiconductor Inc.

Address before: Illinois Instrunment

Patentee before: Motorola Inc.

ASS Succession or assignment of patent right

Owner name: APPLE COMPUTER, INC.

Free format text: FORMER OWNER: FISICAL SEMICONDUCTOR INC.

Effective date: 20150701

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150701

Address after: American California

Patentee after: Apple Computer, Inc.

Address before: Texas USA

Patentee before: Fisical Semiconductor Inc.

CX01 Expiry of patent term

Granted publication date: 20040609

CX01 Expiry of patent term