CN1180469C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1180469C
CN1180469C CNB011004827A CN01100482A CN1180469C CN 1180469 C CN1180469 C CN 1180469C CN B011004827 A CNB011004827 A CN B011004827A CN 01100482 A CN01100482 A CN 01100482A CN 1180469 C CN1180469 C CN 1180469C
Authority
CN
China
Prior art keywords
scribe area
semiconductor device
diaphragm
diaphragm pattern
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011004827A
Other languages
English (en)
Other versions
CN1307360A (zh
Inventor
多田勇治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1307360A publication Critical patent/CN1307360A/zh
Application granted granted Critical
Publication of CN1180469C publication Critical patent/CN1180469C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体器件，具有半导体衬底(1)，衬底有多个半导体器件区域(10-1，10-2)，在单个半导体器件区域之间沿相邻的半导体器件区域的外围边缘延伸的划线区域(20)；衬底上形成层间绝缘膜(2a)；层间绝缘膜上形成钝化膜(6a)；钝化膜上形成保护膜(7，7a-1，7a-2)。保护膜包括：多个第一面划线区域保护膜图案(7a-1)；多个第二面划线区域保护膜图案，第一和第二面划线区域保护膜图案是从划线区域的中心线隔离开的，并相对于中心线轴向对称的排列。

Description

半导体器件
本发明涉及一种半导体器件，具体地说涉及半导体器件的划线区结构的改进。
在使用硅衬底或者化合物半导体衬底的半导体器件制造工艺中，通过使用切割锯等，将形成在该衬底上的具有许多单个半导体器件的半导体晶片分成多个单个半导体器件的半导体芯片。其中把晶片分开的区域被称作划线区域，在划线区域中衬底的表面一般说来是暴露在外面。
图7A和7B是显示在JP-1-199434(A)中揭示的晶片或者半导体器件的每一划线区域的结构和它的外围部分的平面图和剖面视图。
如图7A和7B所示，在该传统的半导体器件中，在一衬底1上形成层间绝缘膜2a，如BPSG膜或者硅氧化物膜，并在层间绝缘膜2a上形成由SiON、SiN等的无机绝缘膜构成的钝化膜6a，用于保护该半导体器件免遭潮湿空气或腐蚀气体的影响。此外，在钝化膜6a上形成用感光性或非感光性的聚酰亚胺树脂制造的保护膜7，以便在衬底上缓冲机械压力，如振动、击打等，并且保护半导体器件免受潮湿环境的影响。
参考数字10表示一个单个的半导体器件区域或者半导体芯片区域，参考数字20表示周围的每一半导体芯片区域10的一个划线区域，同时，它的位置在附近的芯片区域10之间，并沿着附近的芯片区域10的外围边缘延伸。由对外暴露衬底1的表面，以将晶片分成为单个半导体器件或者半导体芯片而形成这个划线区域20。为了将晶片分成为半导体芯片，利用划线器或切割锯沿着划线区域20划画或切割衬底1，然后对衬底1的主要的表面施压将晶片分成为单个的芯片。
然而，在图7A和7B中所示的划线区结构中，当晶片被分成芯片时，在衬底1上出现延伸到半导体芯片区域10周边部分的裂缝或破碎，因此出现这样的一种问题，这使得单个半导体器件的边角有缺口。此外，由于衬底的表面对外部暴露，在划线区域中形成的半导体器件特性估计元件(未示出)受到湿气吸收等的影响，因此估计元件的特性是变化的，致使半导体器件特性判断的可靠性降低。
日本专利JP-2-45955(A)，JP-6-151583(A)和JP-6-77315(A)中揭示或提出一种解决上述问题的方法。
将参照图5A和5B描述在JP-2-45955(A)或JP-6-151583(A)中揭示或建议的划线区域结构。图5A是显示划线区域的平面图，图5B是沿图5A中A-A′线的剖面图。
如图5A和5B所示，在衬底1的表面上形成硅氧化物膜的层间绝缘膜2a，在层间绝缘膜2a上形成硅氮化物(SiN)膜等的钝化膜6a，以保护在划线区域20中形成的估计元件(未示出)。在通过图案制作处理在半导体芯片区域10中的钝化膜6a上形成由比如聚酰亚胺树脂等有机树脂构成的保护膜7的同时，通过图案制作处理在划线区域20中的钝化膜6a上形成矩形保护膜(称作“划线区域保护膜图案”)7c。形成划线区域保护膜图案7c，以便保护在划线区域20中形成的估计元件，并且阻止在估计元件已经作出判断之后对划线区域的切成方块的操作时在衬底划线区域中出现的裂缝扩大到半导体芯片区域10。
如图6A和6B所示，JP-677315(A)提出在划线区域20中布置划线区域保护膜图案7d，以致与在一侧的半导体芯片区域10的保护膜7连续，以使在对于划线区域的切成方块工作的时候，在划线区域20的衬底1中出现的裂缝可以得到抑制，防止扩大到半导体芯片区域10。在如图5A和5B和图6A和6B所示的划线区域中形成聚酰亚胺树脂等保护膜图案的技术中，可以获得在切成方块操作时抑制裂缝向半导体芯片区域扩展的效果，但这时可能出现的缺点在于，在切成方块操作之后，半导体芯片的背面有缺口，或者在划线区域中的一部分保护膜图案7c、7d可能保留类似须状的纹路。此外，这个缺点还会引起切块刀口的使用寿命减少。
据估计，在图5A和5B以及图6A和6B所示的划线区域中形成聚酰亚胺树脂等保护膜图案的技术中，随着切块刀口使用一个比较久的时间，大量的聚酰亚胺树脂粘附到切块刀口上，致使切块刀口的切块效率降低，并且在半导体芯片的背面容易出现须状的聚酰亚胺树脂和裂缝。
本发明的目的是提供一种半导体器件，对于它来说，在半导体器件切块过程中，在切块操作之后，可以抑制剩余的须状聚酰亚胺树脂以及单个的半导体芯片背表面上出现的裂缝，具体地说，提供半导体装置的划线区域的结构。
此外，本发明的另一目的是提供一种半导体器件，它可以提高在具有聚酰亚胺树脂保护膜的半导体切块处理中切块刀口的使用寿命。
为了达到上面的目的，根据本发明提供了一种半导体器件，它包括：一个半导体衬底，该衬底具有多个单个的半导体器件区域，以及位于互相毗连的单个半导体器件区域之间的一个划线区域，以使划线区域沿着相邻的单个半导体器件区域外围边缘延伸；在所述半导体衬底上形成的层间绝缘膜；在所述层间绝缘膜上形成的钝化膜；以及在所述钝化膜上形成的保护膜，其中在所述划线区域中的所述保护膜包括：多个第一面划线区域保护膜图案，这些图案形成，使得所述多个第一面划线区域保护膜图案与位于划线区域方向的一个相邻的单个半导体器件区域保护膜连续，同时以一定间隔排列在所述划线区域方向上；以及多个第二面划线区域保护膜图案，这些图案形成，使得所述多个第二面划线区域保护膜图案与位于划线区域方向的另一个相邻的单个的半导体器件区域的保护膜连续，同时以一定间隔排列在所述划线区域方向上，而且所述第一面划线区域保护膜图案和第二面划线区域保护膜图案两者是从所述划线区域的中心线隔离开的。
第一面划线区域保护膜图案和第二面划线区域保护膜图案可以是相对于划线区域的中心线轴向对称排列或者交错排列。
可将第一面划线区域保护膜图案和第二面划线区域保护膜图案之间的间隔设定为所述划线区域宽度的20-30％或者为20-30微米。
第一面划线区域保护膜图案和第二面划线区域保护膜图案的形状可为矩形、不规则四边形或半圆形。
保护膜可以是感光性或非感光性的聚酰亚胺膜。钝化膜可以是SiN膜或SiON膜。
在划线区域中，可以提供校直标记和/或器件特性估计元件。
根据本发明，划线区域的保护膜布局被设置成形成多个第一面划线区域保护膜图案，这些图案形成，使得与位于划线区域方向的一个相邻的单个半导体器件区域保护膜连续，以及多个第二面划线区域保护膜图案，这些图案形成，使得与位于划线区域方向的另一相邻的单个半导体器件区域的保护膜连续，例如，相对于划线区域的中心线轴对称排列或者交错排列。利用划线区域的这种保护膜的布局，可以抑制对切块刀口的保护膜的附着，以提高切块效率，并防止在切块操作之后剩余聚酰亚胺树脂的须状保护膜和器件区域的背表面的裂缝。此外，因为可以防止保护膜阻碍切块刀口，因此刀口的寿命可以提高。
图1A和1B是表示本发明第一实施例半导体器件中的一个划线区域和毗连划线区域的半导体芯片区域的平面图和断面图；
图2A和2B是表示本发明第二实施例半导体器件中的一个划线区域和毗连划线区域的半导体芯片区域的平面图和断面图；
图3A和3B是表示本发明第三实施例半导体器件中的一个划线区域和毗连划线区域的半导体芯片区域的平面图和断面图；
图4A和4B是表示本发明第四实施例半导体器件中的一个划线区域和毗连划线区域的半导体芯片区域的平面图和断面图；
图5A和5B是表示半导体器件中的一个划线区域和毗连划线区域的半导体芯片区域的平面图和断面图；
图6A和6B是表示半导体器件中的一个划线区域和毗连划线区域的半导体芯片区域的平面图和断面图；
图7A和7B是表示半导体器件中的一个划线区域和毗连划线区域的半导体芯片区域的平面图和断面图。
下面将参照附图描述本发明的优选的实施例。
图1A和1B是表示本发明第一实施例半导体器件中的一个划线区域和毗连划线区域的半导体芯片区域主要部分的平面图和断面图。
如图1A和1B所示，本发明第一实施例的半导体器件具有在衬底1上形成的BPSG(硼磷硅玻璃)、SiO2等的层间绝缘膜2a，在衬底1上形成有对于每个单个半导体器件的半导体元件(未示出)，在层间绝缘膜2a上形成的配线层(未示出)，以及由SiN、SiON等构成的钝化膜6a，该膜用于保护半导体元件。此外，在钝化膜6a上形成感光性或非感光性的聚酰亚胺膜等构成的保护膜7，以便保护单个的半导体芯片不受机械击打和潮湿的影响。每一划线区域20设在邻接的半导体芯片区域10-1、10-2之间(换句话说，在每个半导体芯片区域10-1、10-2、...周围提供一划线区域20)，并将它切成方块，以便将所述晶片衬底分成为单个的半导体芯片。
与形成保护膜7同步地，通过绘图形成与保护膜7相同材料构成的第一面划线区域保护膜图案7a-1，使与第一面半导体芯片区域10-1的保护膜7连续。与形成保护膜7同步地，通过绘图形成与保护膜7相同材料构成的第二面划线区域保护膜图案7a-2，使与第二面半导体芯片区域10-2的保护膜7连续。第一和第二侧面划线区域保护膜图案7a-1、7a-2分别沿第一和第二侧面半导体芯片区域10-1、10-2的外围边缘以间隔“d”排列。
具体地说，对划线区域保护膜图案7a-1、7a-2绘制图案，使相对于划线区域的中心线CL轴向对称，以便使轴向对称的图案7a-1、7a-2被保持由“b”表示的一个预定的距离(间隔)。沿划线方向的每个划线区域保护膜图案7a-1、7a-2的尺寸“c”适当地设定为与在划线区域中的衬底1表面上形成的半导体芯片特性估计元件(未示出)等的尺寸一致。相应的划线区域保护膜图案7a-1、7a-2之间的距离b较好是设置为20到30微米。
因为划线区域20的宽度一般设定为大约100微米，所以在与划线方向垂直的方向上每一划线区域保护膜图案7a-1、7a-2的尺寸“a”等于35到40微米。上述20到30微米的距离b是划线区域20的宽度的20-30％。此外，最好将沿划线方向邻接的第一或第二面划线区域保护膜图案7a-1、7a-2的间隔d设定为25微米或更长。
按照第一实施例，在沿中心线或者中心轴CL的划线方向延伸的中心部分提供没有保护的区域，具有20到30微米的宽度，而且划线区域保护膜图案7a-1、7a-2被设计为相对于划线区域20的中心线CL轴向对称，从而减少了保护膜对切割的附着。因此，在切块操作时，可以防止在衬底1中划线区域20出现裂缝，以及在毗连划线区域的半导体芯片背面出现小的破片，并且也可以防止毗连划线区域的保护膜7剥落。
接下来，将参照附图描述本发明第二实施例的半导体器件。
图2A和2B是表示本发明第二实施例半导体器件中的一个划线区域和毗连划线区域的半导体芯片区域主要部分的平面图和断面图。本实施例中，在划线区域20中提供用铝等金属膜制造的校直标记5。
在这个实施例中，在划线区域20中提供用铝等金属膜制造的校直标记5。如图2A和2B所示，本实施例的半导体器件有在衬底1上形成的由BPSG等构成的第一层间绝缘膜2，在衬底1形成半导体元件(未示出)，在第一层间绝缘膜2上形成由SiO2等构成的第二层间绝缘膜3，在第二层间绝缘膜3上形成的配线层(未示出)，在配线层上形成的SiO2等的第一钝化膜4，在第一钝化膜4上形成的SiN、SiON等的第二钝化膜6，用于保护单个的半导体器件。此外，在第二钝化膜6上形成感光性或非感光性的聚酰亚胺膜等构成的保护膜7，以便保护单个的半导体芯片不受机械击打和潮湿的影响。在邻接的半导体芯片区域10-1、10-2之间提供划线区域20，并使划线区域20被切块，将晶片衬底分成为单个的半导体芯片。
通过与半导体芯片区域10-1、10-2的配线层(未示出)一起绘图而构成的比如用铝等金属制造的校直标记5，被形成在第二层间绝缘膜3上的划线区域20，并且提供划线区域保护膜图案7a-1、7a-2，使与半导体芯片区域10-1、10-2的保护膜7连续；通过与半导体芯片区域10-1、10-2的保护膜一起形成图案并用与保护膜7相同的材料制造划线区域保护膜图案7a-1、7a-2。在衬底1的表面上，可在划线区域20提供半导体芯片特性估计元件(未示出)。
划线区域保护膜图案7a-1、7a-2的形态和尺寸可与第一实施例一样。
接下来，将参照图3A和3B描述本发明第三实施例的半导体器件。
图3A和3B是表示本发明第三实施例半导体器件中的一个划线区域和毗连划线区域的半导体芯片区域主要部分的平面图和断面图。
本实施例中，将第一实施例中划线区域20的每一划线区域保护膜图案7a-1、7a-2的矩形形状被改变为半圆形，而且半导体器件制造方法和划线区域形成方法均与第一实施例一样。在第三实施例中，通过将每一划线区域保护膜图案7a-1、7a-2的矩形形状改变为半圆形状，在对于划线区域20的切块操作的时候，划线区域保护膜图案7a-1、7a-2更是几乎不会剥落，更可以增强防止半导体芯片区域中保护膜7剥落的效果。
划线区域保护膜图案7a-1、7a-2的尺寸“a”、“d”可与第一实施例一样。
接下来，将参照图4A和4B描述本发明第四实施例的半导体器件。
图4A和4B是表示本发明第四实施例半导体器件中的一个划线区域和毗连划线区域的半导体芯片区域的主要的部分的平面图和断面图。
如图4A和4B所示，本发明这个实施例的半导体器件具有在衬底1上形成的BPSG、SiO2等的层间绝缘膜2a，衬底1上形成有对于每个单个的半导体器件的半导体元件(未示出)，形成在层间绝缘膜2a上的配线层(未示出)，以及由SiN、SiON等构成的钝化膜6a，用于保护单个的半导体器件。此外，在钝化膜6a上形成感光性或非感光性的聚酰亚胺膜等构成的保护膜7，以便保护单个的半导体芯片不受机械击打和潮湿的影响。在邻接的半导体芯片区域10-1、10-2之间提供划线区域20，划线区域20被切块，以将晶片衬底分成为单个的半导体芯片。
与形成保护膜7同步地，通过绘制图案形成与保护膜7相同的材料构成的第一面划线区域保护膜图案7b-1，使与第一面半导体芯片区域10-1的保护膜7连续。与形成保护膜7同步地，通过绘制图案形成与保护膜7相同的材料构成的第二面划线区域保护膜图案7b-2，使与第二面半导体芯片区域10-2的保护膜7连续。第一和第二侧面划线区域保护膜图案7b-1、7b-2分别以间隔“d”沿着第一和第二侧面半导体芯片区域10的外围边缘安排。
具体地说，对划线区域保护膜图案7b-1、7b-2形成图案，以致相对于划线区域的中心线以由“b”表示的预定距离(间隔)交错排列。与上面的实施例的情况一样，沿划线方向各划线区域保护膜图案7b-1、7b-2的尺寸“c”被适当地设定为与衬底1表面上在划线区域中形成的半导体芯片特性估计元件(未示出)的尺寸一致。距离b最好设定为20到30微米。
由于划线区域20的宽度一般设定为大约100微米，在与划线方向垂直的方向上每一划线区域保护膜图案7b-1、7b-2的尺寸“a”等于35到40微米。上述20到30微米的距离b是划线区域20的宽度的20-30％。此外，最好将沿划线方向邻接的第一或第二面划线区域保护膜图案7b-1、7b-2的间隔d设定为25微米或更多。
根据本实施例，沿中心线或者中心轴CL在划线方向延伸的中心部分提供一个没有保护膜的区域，具有20到30微米的宽度，而且划线区域保护膜图案7b-1、7b-2是设计为相对于划线区域20的中心线CL交错排列，从而在切块操作中减少对切块刀口的保护膜的附着，并因此提高切块效率。因此，可以防止在衬底1中的划线区域20出现裂缝，以及在毗连划线区域的半导体芯片区域的背部表面出现破片，以及出现剩余的须状保护膜，并且还可以防止在切块操作时毗连划线区域的保护膜7被剥落。
另外，通过按照交错排列提供划线区域保护膜图案7b-1、7b-2，可以比第一到第三实施例更容易完成划线区域保护膜图案7b-1、7b-2的图案制作。
在上述各实施例中，划线区域保护膜图案的形状被设定为矩形或者半圆的，然而，即使采用不规则四边形，也可以获得相同的效果。
如上所述，根据本发明，通过在半导体晶片的划线区域提供聚酰亚胺膜等构成的第一和第二侧面保护膜图案，以使相对于划线区域的中心线以一预定间隔轴对称排列或者交错排列，并使与第一和第二侧面半导体芯片区域的保护膜连续，可以获得下列效果：
(1)在半导体晶片的切块步骤中，对切块刀口的保护膜的附着被抑制，以致增强了切块效率，可以防止在切块工作之后在半导体芯片背表面的破片以及出现剩余须状保护膜(聚酰亚胺膜)。
(2)由于对切块刀口的保护膜附着被抑制，可以防止切块刀口由保护膜阻塞，因此切块刀口的寿命可以提高。

Claims (9)

1.一种半导体器件，其中包括：一个半导体衬底，该衬底具有多个单个的半导体器件区域，以及位于互相毗连的单个半导体器件区域之间的一个划线区域，以使划线区域沿着相邻的单个半导体器件区域外围边缘延伸；
在所述半导体衬底上形成的层间绝缘膜；
在所述层间绝缘膜上形成的钝化膜；以及
在所述钝化膜上形成的保护膜，
其中在所述划线区域中的所述保护膜包括：多个第一面划线区域保护膜图案，这些图案形成，使得所述多个第一面划线区域保护膜图案与位于划线区域方向的一个相邻的单个半导体器件区域保护膜连续，同时以一定间隔排列在所述划线区域方向上；以及多个第二面划线区域保护膜图案，这些图案形成，使得所述多个第二面划线区域保护膜图案与位于划线区域方向的另一个相邻的单个的半导体器件区域的保护膜连续，同时以一定间隔排列在所述划线区域的方向上，而且所述第一面划线区域保护膜图案和第二面划线区域保护膜图案两者是从所述划线区域的中心线隔离开的。
2.如权利要求1所述的半导体器件，其特征在于所述第一面划线区域保护膜图案和第二面划线区域保护膜图案是相对于所述划线区域的中心线轴向对称排列的。
3.如权利要求1所述的半导体器件，其特征在于所述第一面划线区域保护膜图案和第二面划线区域保护膜图案是相对于所述划线区域的中心线交错排列的。
4.如权利要求1所述的半导体器件，其特征在于在所述第一面划线区域保护膜图案和第二面划线区域保护膜图案之间的间隔被设定为所述划线区域宽度的20-30％。
5.如权利要求1所述的半导体器件，其特征在于在所述第一面划线区域保护膜图案和第二面划线区域保护膜图案之间的间隔被设置为20-30微米。
6.如权利要求1所述的半导体器件，其特征在于所述第一面划线区域保护膜图案和第二面划线区域保护膜图案的形状为矩形、不规则四边形或者半圆形的。
7.如权利要求1所述的半导体器件，其特征在于所述保护膜是感光性或非感光性的聚酰亚胺膜。
8.如权利要求1所述的半导体器件，其特征在于所述钝化膜是SiN膜或SiON膜。
9.如权利要求1所述的半导体器件，其特征在于在所述划线区域中设置校直标记和/或器件特性估计元件。
CNB011004827A 2000-01-24 2001-01-16 半导体器件 Expired - Fee Related CN1180469C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000014373A JP3339485B2 (ja) 2000-01-24 2000-01-24 半導体装置
JP014373/2000 2000-01-24

Publications (2)

Publication Number Publication Date
CN1307360A CN1307360A (zh) 2001-08-08
CN1180469C true CN1180469C (zh) 2004-12-15

Family

ID=18541843

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011004827A Expired - Fee Related CN1180469C (zh) 2000-01-24 2001-01-16 半导体器件

Country Status (4)

Country Link
US (1) US6465872B2 (zh)
JP (1) JP3339485B2 (zh)
CN (1) CN1180469C (zh)
GB (1) GB2365621B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519721B2 (ja) * 2002-07-01 2004-04-19 沖電気工業株式会社 半導体装置の合わせマーク
CN100343990C (zh) * 2003-03-26 2007-10-17 台湾积体电路制造股份有限公司 半导体结构及其制造方法
JP3866710B2 (ja) 2003-12-24 2007-01-10 エルピーダメモリ株式会社 半導体ウェーハ及びそのダイシング方法
JP4769429B2 (ja) * 2004-05-26 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20070038549A (ko) * 2004-07-26 2007-04-10 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 향상된 쏘잉 루프를 가진 웨이퍼와 칩
JP4733160B2 (ja) * 2008-04-25 2011-07-27 セイコーインスツル株式会社 半導体装置およびその製造方法
CN102184843B (zh) * 2011-04-08 2013-05-08 上海先进半导体制造股份有限公司 基于沟槽mosfet的二极管的芯片切割保护环及其制作方法
CN103137469B (zh) * 2011-11-22 2015-08-19 上海华虹宏力半导体制造有限公司 一种非感光性聚酰亚胺钝化层的制作方法
JP6132525B2 (ja) 2012-11-30 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6206096B2 (ja) 2013-10-31 2017-10-04 富士通株式会社 半導体装置の製造方法
US20190131247A1 (en) * 2017-10-31 2019-05-02 Microchip Technology Incorporated Semiconductor Wafer Cutting Using A Polymer Coating To Reduce Physical Damage
KR102506869B1 (ko) * 2018-08-30 2023-03-06 삼성전자주식회사 반도체 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2156585B (en) * 1984-03-16 1987-10-21 Hitachi Ltd Light-emitting device electrode
JPS6450542A (en) 1987-08-21 1989-02-27 Mitsubishi Electric Corp Semiconductor integrated circuit device
JPH01199434A (ja) 1988-02-04 1989-08-10 Matsushita Electron Corp 半導体素子の製造方法
JPH0245955A (ja) 1988-08-06 1990-02-15 Seiko Epson Corp 半導体装置
US5237199A (en) * 1989-04-13 1993-08-17 Seiko Epson Corporation Semiconductor device with interlayer insulating film covering the chip scribe lines
JPH0621188A (ja) * 1991-12-13 1994-01-28 Yamaha Corp 半導体ウェハ
JPH0677315A (ja) 1992-08-28 1994-03-18 Nec Corp 半導体装置
JPH06151583A (ja) 1992-11-05 1994-05-31 Oki Electric Ind Co Ltd 化合物半導体ウエハ
JPH0714806A (ja) 1993-06-15 1995-01-17 Nec Yamaguchi Ltd 半導体集積回路装置
JPH08172062A (ja) 1994-12-16 1996-07-02 Oki Electric Ind Co Ltd 半導体ウエハ及び半導体ウエハの製造方法
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
JP3316371B2 (ja) 1996-03-25 2002-08-19 三洋電機株式会社 ウエハのスクライブライン構造
US5834829A (en) 1996-09-05 1998-11-10 International Business Machines Corporation Energy relieving crack stop
US6214703B1 (en) * 1999-04-15 2001-04-10 Taiwan Semiconductor Manufacturing Company Method to increase wafer utility by implementing deep trench in scribe line

Also Published As

Publication number Publication date
JP2001210609A (ja) 2001-08-03
US6465872B2 (en) 2002-10-15
GB0101867D0 (en) 2001-03-07
CN1307360A (zh) 2001-08-08
GB2365621B (en) 2004-07-14
JP3339485B2 (ja) 2002-10-28
US20010015476A1 (en) 2001-08-23
GB2365621A (en) 2002-02-20

Similar Documents

Publication Publication Date Title
CN1180469C (zh) 半导体器件
KR100276854B1 (ko) 반도체 장치 및 그 형성 방법
US5136354A (en) Semiconductor device wafer with interlayer insulating film covering the scribe lines
EP0828288A2 (en) Energy relieving crack stop
JP4704792B2 (ja) 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置
CN1110842C (zh) 具有间断绝缘区的半导体ic器件及其制造方法
CN1753153A (zh) 半导体装置的制造方法
CN1581428A (zh) 半导体装置及其制造方法
JPH03204954A (ja) 半導体装置の製造方法
JP2007067372A (ja) 半導体装置
CN1674233A (zh) 半导体晶片、其制造方法以及制造半导体器件的方法
JP5468445B2 (ja) 半導体装置及びその製造方法
CN1716620A (zh) 半导体芯片及其制造方法以及半导体器件
US5237199A (en) Semiconductor device with interlayer insulating film covering the chip scribe lines
CN1168133C (zh) 半导体晶片、半导体器件及其制造方法
US6441465B2 (en) Scribe line structure for preventing from damages thereof induced during fabrication
US20080153265A1 (en) Semiconductor Device Manufactured Using an Etch to Separate Wafer into Dies and Increase Device Space on a Wafer
CN1405865A (zh) 薄膜晶体管平面显示器的制造方法
US7847403B2 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer
CN107135601B (zh) 多重基底
JPS6226839A (ja) 半導体基板
JP4967628B2 (ja) セラミック多層基板の製造方法
JP2008544549A (ja) 化学的ダイ単一化技法
KR100221688B1 (ko) 반도체 장치 및 그의 제조 방법
CN1231949C (zh) 形成栅极结构的方法、自对准接触孔结构及其形成方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041215

Termination date: 20170116