CN102184843B - 基于沟槽mosfet的二极管的芯片切割保护环及其制作方法 - Google Patents
基于沟槽mosfet的二极管的芯片切割保护环及其制作方法 Download PDFInfo
- Publication number
- CN102184843B CN102184843B CN 201110087251 CN201110087251A CN102184843B CN 102184843 B CN102184843 B CN 102184843B CN 201110087251 CN201110087251 CN 201110087251 CN 201110087251 A CN201110087251 A CN 201110087251A CN 102184843 B CN102184843 B CN 102184843B
- Authority
- CN
- China
- Prior art keywords
- ring
- chip cutting
- shaped groove
- chip
- guard ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005520 cutting process Methods 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000005669 field effect Effects 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 239000004411 aluminium Substances 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 9
- 238000000151 deposition Methods 0.000 abstract 1
- 238000002360 preparation method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种基于沟槽MOSFET的二极管的芯片切割保护环的制作方法，包括步骤：提供半导体衬底，其上具有器件区域和围绕器件区域的芯片切割保护环区域；当器件区域中形成器件沟槽时，在芯片切割保护环区域中同步形成环形沟槽；当器件沟槽中淀积栅极材料时，在环形沟槽中也同步淀积栅极材料，并对芯片表面进行回刻，直至器件区域露出半导体衬底；在芯片表面依次形成绝缘介质层和导电金属层，绝缘介质层和导电金属层依次同步填入环形沟槽中，形成芯片切割保护环。相应地，本发明还提供一种基于沟槽MOSFET的二极管的芯片切割保护环。本发明形成的芯片切割保护环起到标识切割道的作用，同时防止芯片在切割过程中发生裂片，简化了工艺流程，降低了生产成本。
Description
技术领域
本发明涉及半导体制造技术领域，具体来说，本发明涉及一种基于沟槽MOSFET的二极管的芯片切割保护环及其制作方法。
背景技术
目前在太阳能电池应用领域，为了防止彼此互相串联的太阳能电池单元中某一个单元出现故障(例如断路)而造成整个太阳能电池系统不能工作的糟糕情况，技术人员一般在每个太阳能电池单元旁边都会正向并联一个二极管。该二极管在太阳能电池单元正常工作时不起作用，而一旦某个太阳能电池单元发生故障，其会正向导通，使电流绕过故障的太阳能电池单元，从而保证其他太阳能电池单元的正常工作不受影响。
因此，现在市场上对于上述二极管的需求量非常巨大。所使用的二极管经历了从肖特基二极管到基于平面VDMOS的二极管，再到基于沟槽MOSFET的二极管的演变过程。其中，由于肖特基二极管属于金属二极管，其工作时会产生较多的漏电，给器件可靠性带来不利的影响；基于平面VDMOS的二极管对此有了改善，但是没有根本解决这些缺陷；而基于沟槽MOSFET的二极管具有电源内部功耗低、开启电压小、漏电少等优异性能以及成本低和工艺简单等技术特点，正在逐渐成为市场主流。
在半导体制造工艺的后端，将整个晶圆切割成单个芯片的时候，需要事先在晶圆上芯片周围设置芯片切割道。图1为现有技术中一个基于沟槽MOSFET的二极管的芯片切割保护环的俯视示意图。如图所示，在器件区域100周围环绕有一个芯片切割保护环101。现有技术中，在芯片周围形成芯片切割道的过程是与芯片器件区域中器件的制造过程独立的，即在芯片制造的过程中有专门用于形成芯片切割道的工艺步骤。然而，专门形成芯片切割道的方式无疑增加了很多工艺步骤，有一些工艺步骤的费用甚至是比较昂贵的，增加了生产成本。
发明内容
本发明所要解决的技术问题是提供一种基于沟槽MOSFET的二极管的芯片切割保护环及其制作方法，简化了工艺流程，降低了生产成本。
为解决上述技术问题，本发明提供一种基于沟槽MOSFET的二极管的芯片切割保护环的制作方法，包括步骤：
提供半导体衬底，其上具有器件区域和围绕所述器件区域的芯片切割保护环区域；
当所述器件区域中形成器件沟槽时，在所述芯片切割保护环区域中同步形成环形沟槽；
当所述器件沟槽中淀积栅极材料时，在所述环形沟槽中也同步淀积所述栅极材料，并对芯片表面进行回刻，直至所述器件区域露出半导体衬底；
在所述芯片表面依次形成绝缘介质层和导电金属层，所述绝缘介质层和导电金属层依次同步填入所述环形沟槽中，形成所述芯片切割保护环。
可选地，所述环形沟槽的宽度大于5μm。
可选地，所述半导体衬底为硅衬底。
可选地，所述硅衬底为N型硅外延衬底。
可选地，所述栅极材料为多晶硅。
可选地，所述绝缘介质层为二氧化硅，所述导电金属层为铝。
可选地，所述绝缘介质层的厚度为
所述导电金属层的厚度为3～4μm。
相应地，本发明还提供一种基于沟槽MOSFET的二极管的芯片切割保护环，其以环形沟槽的形式形成于半导体衬底中，围绕着所述半导体衬底中的器件区域，所述环形沟槽与所述器件区域中的器件沟槽同步刻蚀形成，其内淀积有与所述器件沟槽内同步淀积的栅极材料，所述栅极材料在所述环形沟槽侧壁形成为侧墙，所述环形沟槽中还依次形成有与所述器件区域上同步形成的绝缘介质层和导电金属层。
可选地，所述环形沟槽的宽度大于5μm。
可选地，所述半导体衬底为硅衬底。
可选地，所述硅衬底为N型硅外延衬底。
可选地，所述栅极材料为多晶硅。
可选地，所述绝缘介质层为二氧化硅，所述导电金属层为铝。
可选地，所述绝缘介质层的厚度为
所述导电金属层的厚度为3～4μm。
与现有技术相比，本发明具有以下优点：
本发明在器件区域的器件沟槽形成时，同步形成芯片切割保护环的环形沟槽，在其中淀积和器件沟槽中淀积的相同的填充材料，然后又将在芯片表面形成的绝缘介质层和导电金属层依次同步填入环形沟槽，形成芯片切割保护环。依照本发明的方法形成的芯片切割保护环对芯片切割时起到标识切割道的作用，同时防止芯片在切割过程中发生裂片，简化了工艺流程，降低了生产成本。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：
图1为现有技术中一个基于沟槽MOSFET的二极管的芯片切割保护环的俯视示意图；
图2为本发明一个实施例的基于沟槽MOSFET的二极管的芯片切割保护环的制作方法的流程图；
图3至图6为本发明一个实施例的基于沟槽MOSFET的二极管的芯片切割保护环的制作过程的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
图2为本发明一个实施例的基于沟槽MOSFET的二极管的芯片切割保护环的制作方法的流程图。如图所示，该制造方法起始于步骤S201。该方法可以包括：
执行步骤S201，提供半导体衬底，其上具有器件区域和围绕器件区域的芯片切割保护环区域；
执行步骤S202，当器件区域中形成器件沟槽时，在芯片切割保护环区域中同步形成环形沟槽；
执行步骤S203，当器件沟槽中淀积栅极材料时，在环形沟槽中也同步淀积栅极材料，并对芯片表面进行回刻，直至器件区域露出半导体衬底；
执行步骤S204，在芯片表面依次形成绝缘介质层和导电金属层，绝缘介质层和导电金属层依次同步填入环形沟槽中，形成芯片切割保护环。
图3至图6为本发明一个实施例的基于沟槽MOSFET的二极管的芯片切割保护环的制作过程的剖面结构示意图，该些剖面结构均是沿着图1中A-A’方向截取的。下面参照附图予以详细解释。
如图3所示，提供半导体衬底300，该半导体衬底300可以为硅衬底。优选地，该半导体衬底300可以为N型硅外延衬底。其上具有器件区域301和围绕器件区域301的芯片切割保护环区域302。在芯片切割保护环区域302的外侧则是芯片边界区域305。
如图4所示，当器件区域301中形成器件沟槽304时，在芯片切割保护环区域302中同步形成环形沟槽303，其中环形沟槽303的宽度可以大于5μm。
如图5所示，当器件区域301中的器件沟槽304中淀积栅极材料306时，在芯片切割保护环区域302中的环形沟槽303中也同步淀积栅极材料306，该栅极材料306可以为多晶硅。然后对芯片表面进行回刻，直至器件区域301重新露出半导体衬底300。此时，栅极材料306在环形沟槽304的侧壁形成侧墙。
如图6所示，在芯片表面依次形成绝缘介质层307和导电金属层308，其中绝缘介质层307和导电金属层308依次同步填入环形沟槽304中，形成芯片切割保护环309。
在本实施例中，绝缘介质层307可以为二氧化硅，而导电金属层308则可以为铝；绝缘介质层307的厚度可以为
导电金属层308的厚度可以为3～4μm，上述材料的种类和工艺厚度都可以根据器件区域301的器件制造工艺来适应。
图6为本发明一个实施例的基于沟槽MOSFET的二极管的芯片切割保护环。如图所示，其以环形沟槽303的形式形成于半导体衬底300中，围绕着半导体衬底300中的器件区域301，其中环形沟槽303的宽度可以大于5μm。该半导体衬底300可以为硅衬底，优选地，该半导体衬底300可以为N型硅外延衬底。环形沟槽303与器件区域301中的器件沟槽304同步刻蚀形成，其内淀积有与器件沟槽304内同步淀积的栅极材料306(例如多晶硅)，栅极材料306在环形沟槽303侧壁形成为侧墙。该环形沟槽303中还依次形成有与器件区域301上同步形成的绝缘介质层307和导电金属层308。
在本实施例中，绝缘介质层307可以为二氧化硅，而导电金属层308则可以为铝；绝缘介质层307的厚度可以为导电金属层308的厚度可以为3～4μm，上述材料的种类和工艺厚度都可以根据器件区域301的器件制造工艺来适应。
本发明在器件区域的器件沟槽形成时，同步形成芯片切割保护环的环形沟槽，在其中淀积和器件沟槽中淀积的相同的填充材料，然后又将在芯片表面形成的绝缘介质层和导电金属层依次同步填入环形沟槽，形成芯片切割保护环。依照本发明的方法形成的芯片切割保护环对芯片切割时起到标识切割道的作用，同时防止芯片在切割过程中发生裂片，简化了工艺流程，降低了生产成本。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (14)
1.一种基于沟槽MOSFET的二极管的芯片切割保护环的制作方法，包括步骤：
提供半导体衬底，其上具有器件区域和围绕所述器件区域的芯片切割保护环区域；
当所述器件区域中形成器件沟槽时，在所述芯片切割保护环区域中同步形成环形沟槽；
当所述器件沟槽中淀积栅极材料时，在所述环形沟槽中也同步淀积所述栅极材料，并对芯片表面进行回刻，直至所述器件区域露出半导体衬底；
在所述芯片表面依次形成绝缘介质层和导电金属层，所述绝缘介质层和导电金属层依次同步填入所述环形沟槽中，形成所述芯片切割保护环。
2.根据权利要求1所述的制作方法，其特征在于，所述环形沟槽的宽度大于5μm。
3.根据权利要求1所述的制作方法，其特征在于，所述半导体衬底为硅衬底。
4.根据权利要求3所述的制作方法，其特征在于，所述硅衬底为N型硅外延衬底。
5.根据权利要求3或4所述的制作方法，其特征在于，所述栅极材料为多晶硅。
6.根据权利要求5所述的制作方法，其特征在于，所述绝缘介质层为二氧化硅，所述导电金属层为铝。
7.根据权利要求6所述的制作方法，其特征在于，所述绝缘介质层的厚度为
所述导电金属层的厚度为3～4μm。
8.一种基于沟槽MOSFET的二极管的芯片切割保护环，其以环形沟槽的形式形成于半导体衬底中，围绕着所述半导体衬底中的器件区域，所述环形沟槽与所述器件区域中的器件沟槽同步刻蚀形成，其内淀积有与所述器件沟槽内同步淀积的栅极材料，所述栅极材料在所述环形沟槽侧壁形成为侧墙，所述环形沟槽中还依次形成有与所述器件区域上同步形成的绝缘介质层和导电金属层。
9.根据权利要求8所述的芯片切割保护环，其特征在于，所述环形沟槽的宽度大于5μm。
10.根据权利要求8所述的芯片切割保护环，其特征在于，所述半导体衬底为硅衬底。
11.根据权利要求10所述的芯片切割保护环，其特征在于，所述硅衬底为N型硅外延衬底。
12.根据权利要求10或11所述的芯片切割保护环，其特征在于，所述栅极材料为多晶硅。
13.根据权利要求12所述的芯片切割保护环，其特征在于，所述绝缘介质层为二氧化硅，所述导电金属层为铝。
14.根据权利要求13所述的芯片切割保护环，其特征在于，所述绝缘介质层的厚度为
所述导电金属层的厚度为3～4μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110087251 CN102184843B (zh) | 2011-04-08 | 2011-04-08 | 基于沟槽mosfet的二极管的芯片切割保护环及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110087251 CN102184843B (zh) | 2011-04-08 | 2011-04-08 | 基于沟槽mosfet的二极管的芯片切割保护环及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102184843A CN102184843A (zh) | 2011-09-14 |
| CN102184843B true CN102184843B (zh) | 2013-05-08 |
Family
ID=44570999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110087251 Active CN102184843B (zh) | 2011-04-08 | 2011-04-08 | 基于沟槽mosfet的二极管的芯片切割保护环及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102184843B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014075632A1 (en) * | 2012-11-19 | 2014-05-22 | Shenzhen Byd Auto R & D Company Limited | Trench mosfet and method for forming the same |
| JPWO2015129131A1 (ja) * | 2014-02-25 | 2017-03-30 | シャープ株式会社 | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1307360A (zh) * | 2000-01-24 | 2001-08-08 | 日本电气株式会社 | 半导体器件 |
| KR20080004958A (ko) * | 2006-07-07 | 2008-01-10 | 삼성전자주식회사 | 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지 |
| CN101211981A (zh) * | 2007-12-22 | 2008-07-02 | 苏州硅能半导体科技股份有限公司 | 一种深沟槽大功率mos器件及其制造方法 |
| CN101471289A (zh) * | 2007-12-27 | 2009-07-01 | 深圳市方大国科光电技术有限公司 | 背镀晶片的切割方法 |
-
2011
- 2011-04-08 CN CN 201110087251 patent/CN102184843B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1307360A (zh) * | 2000-01-24 | 2001-08-08 | 日本电气株式会社 | 半导体器件 |
| KR20080004958A (ko) * | 2006-07-07 | 2008-01-10 | 삼성전자주식회사 | 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지 |
| CN101211981A (zh) * | 2007-12-22 | 2008-07-02 | 苏州硅能半导体科技股份有限公司 | 一种深沟槽大功率mos器件及其制造方法 |
| CN101471289A (zh) * | 2007-12-27 | 2009-07-01 | 深圳市方大国科光电技术有限公司 | 背镀晶片的切割方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102184843A (zh) | 2011-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110023956A1 (en) | Rear-contact solar cell having extensive rear side emitter regions and method for producing the same | |
| US9515136B2 (en) | Edge termination structure for a power integrated device and corresponding manufacturing process | |
| CN105428209B (zh) | 半导体器件装置和用于形成半导体器件装置的方法 | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN102184843B (zh) | 基于沟槽mosfet的二极管的芯片切割保护环及其制作方法 | |
| CN103311270B (zh) | 逆导型igbt半导体器件及制造方法 | |
| CN102184853B (zh) | 肖特基二级管的制作方法 | |
| US20130181281A1 (en) | Semiconductor Transistor Having Trench Contacts and Method for Forming Therefor | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN102983161A (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
| CN103531617A (zh) | 一种具有沟槽终端结构肖特基器件及其制备方法 | |
| CN105023953A (zh) | 一种垂直场效应二极管及制造方法 | |
| CN103367396A (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103390654B (zh) | 一种多沟槽终端肖特基器件及其制备方法 | |
| CN205140988U (zh) | 半导体器件 | |
| CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
| CN102769042A (zh) | 一种肖特基二极管及其制备方法 | |
| CN103383969B (zh) | 一种肖特基器件及其制备方法 | |
| CN105810732B (zh) | 沟槽式功率金氧半场效晶体管与其制作方法 | |
| CN103855089A (zh) | 逆导型绝缘栅双极晶体管及其制作方法 | |
| CN103426937B (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
| CN102184844A (zh) | 基于沟槽mosfet的二极管的电压保护环及其制作方法 | |
| CN208674123U (zh) | 一种低压大电流功率vdmos |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 200233, No. 385 Rainbow Road, Shanghai, Xuhui District Patentee after: SHANGHAI ADVANCED SEMICONDUCTO Address before: 200233, 385 Rainbow Road, Shanghai Patentee before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210423 Address after: 200120 No.600 Yunshui Road, Pudong New Area, Shanghai Patentee after: GTA Semiconductor Co.,Ltd. Address before: 200233, No. 385 Rainbow Road, Shanghai, Xuhui District Patentee before: SHANGHAI ADVANCED SEMICONDUCTO |
|
| TR01 | Transfer of patent right |