CN102184844A - 基于沟槽mosfet的二极管的电压保护环及其制作方法 - Google Patents

基于沟槽mosfet的二极管的电压保护环及其制作方法 Download PDF

Info

Publication number
CN102184844A
CN102184844A CN2011100872533A CN201110087253A CN102184844A CN 102184844 A CN102184844 A CN 102184844A CN 2011100872533 A CN2011100872533 A CN 2011100872533A CN 201110087253 A CN201110087253 A CN 201110087253A CN 102184844 A CN102184844 A CN 102184844A
Authority
CN
China
Prior art keywords
voltage protection
protection ring
semiconductor substrate
insulating medium
medium layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100872533A
Other languages
English (en)
Inventor
陶有飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Original Assignee
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Semiconductor Manufacturing Co Ltd filed Critical Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority to CN2011100872533A priority Critical patent/CN102184844A/zh
Publication of CN102184844A publication Critical patent/CN102184844A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种基于沟槽MOSFET的二极管的电压保护环的制作方法，包括步骤：提供半导体衬底，其上具有器件区域和围绕器件区域的电压保护环区域；当器件区域中形成器件沟槽时，在电压保护环区域中同步形成至少一个环形沟槽；当器件沟槽中淀积栅极材料时，在环形沟槽中也同步淀积栅极材料，并对芯片表面做平坦化，直至露出半导体衬底；在芯片表面依次形成绝缘介质层和导电金属层，绝缘介质层将电压保护环区域完全覆盖。相应地，本发明还提供一种基于沟槽MOSFET的二极管的电压保护环。本发明的方法形成的电压保护环能够达到电压保护的要求，同时省略了阱的掩模版，简化了工艺流程，降低了生产成本。

Description

基于沟槽MOSFET的二极管的电压保护环及其制作方法
技术领域
本发明涉及半导体制造技术领域，具体来说，本发明涉及一种基于沟槽MOSFET的二极管的电压保护环及其制作方法。
背景技术
目前在太阳能电池应用领域，为了防止彼此互相串联的太阳能电池单元中某一个单元出现故障(例如断路)而造成整个太阳能电池系统不能工作的糟糕情况，技术人员一般在每个太阳能电池单元旁边都会正向并联一个二极管。该二极管在太阳能电池单元正常工作时不起作用，而一旦某个太阳能电池单元发生故障，其会正向导通，使电流绕过故障的太阳能电池单元，从而保证其他太阳能电池单元的正常工作不受影响。
因此，现在市场上对于上述二极管的需求量非常巨大。所使用的二极管经历了从肖特基二极管到基于平面VDMOS的二极管，再到基于沟槽MOSFET的二极管的演变过程。其中，由于肖特基二极管属于金属二极管，其工作时会产生较多的漏电，给器件可靠性带来不利的影响；基于平面VDMOS的二极管对此有了改善，但是没有根本解决这些缺陷；而基于沟槽MOSFET的二极管具有电源内部功耗低、开启电压小、漏电少等优异性能以及成本低和工艺简单等技术特点，正在逐渐成为市场主流。
为了提高基于沟槽MOSFET的二极管的电压保护，现有技术中采用了在半导体衬底上器件区域周围进行反型离子注入来形成电压保护环。图1为现有技术中一个基于沟槽MOSFET的二极管的电压保护环的俯视示意图。如图所示，在器件区域100周围环绕有两个电压保护环101和102。当半导体衬底为N型掺杂时，在器件区域100周围注入至少一圈P型杂质；而当半导体衬底为P型掺杂时，则在器件区域100周围注入至少一圈N型杂质，以此来形成电压保护环101、102。
然而，上述用离子注入的方式形成电压保护环的方法工艺流程相对比较复杂，需要借助阱的掩模版(Reticle)进行光刻，还要再利用离子注入机来进行离子注入，这些工艺步骤的费用都是比较昂贵的，增加了生产成本。
发明内容
本发明所要解决的技术问题是提供一种基于沟槽MOSFET的二极管的电压保护环及其制作方法，能够达到电压保护的要求，同时简化工艺流程，降低生产成本。
为解决上述技术问题，本发明提供一种基于沟槽MOSFET的二极管的电压保护环的制作方法，包括步骤：
提供半导体衬底，其上具有器件区域和围绕所述器件区域的电压保护环区域；
当所述器件区域中形成器件沟槽时，在所述电压保护环区域中同步形成至少一个环形沟槽；
当所述器件沟槽中淀积栅极材料时，在所述环形沟槽中也同步淀积所述栅极材料，并对芯片表面做平坦化，直至露出所述半导体衬底；
在所述芯片表面依次形成绝缘介质层和导电金属层，所述绝缘介质层将所述电压保护环区域完全覆盖。
可选地，所述半导体衬底为硅衬底。
可选地，所述硅衬底为N型硅外延衬底。
可选地，所述栅极材料为多晶硅。
可选地，所述绝缘介质层为二氧化硅，所述导电金属层为铝。
可选地，所述绝缘介质层的厚度为
Figure BSA00000468900400021
所述导电金属层的厚度为3～4μm。
相应地，本发明还提供一种基于沟槽MOSFET的二极管的电压保护环，其以至少一个环形沟槽的形式形成于半导体衬底中，围绕着所述半导体衬底中的器件区域，所述环形沟槽与所述器件区域中的器件沟槽同步刻蚀形成，其内淀积有与所述器件沟槽内同步淀积的栅极材料，所述电压保护环被绝缘介质层完全覆盖，所述绝缘介质层上形成有导电金属层。
可选地，所述半导体衬底为硅衬底。
可选地，所述硅衬底为N型硅外延衬底。
可选地，所述栅极材料为多晶硅。
可选地，所述绝缘介质层为二氧化硅，所述导电金属层为铝。
可选地，所述绝缘介质层的厚度为
Figure BSA00000468900400031
所述导电金属层的厚度为3～4μm。
与现有技术相比，本发明具有以下优点：
本发明在器件区域的器件沟槽形成时，同步形成至少一个电压保护环的环形沟槽，在其中又同步淀积和器件沟槽中淀积的相同的填充材料，然后将其与其他导电层绝缘隔离开来，使依照本发明的方法形成的电压保护环能够达到电压保护的要求，同时省略了阱的掩模版，简化了工艺流程，降低了生产成本。
附图说明
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：
图1为现有技术中一个基于沟槽MOSFET的二极管的电压保护环的俯视示意图；
图2为本发明一个实施例的基于沟槽MOSFET的二极管的电压保护环的制作方法的流程图；
图3至图6为本发明一个实施例的基于沟槽MOSFET的二极管的电压保护环的制作过程的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
图2为本发明一个实施例的基于沟槽MOSFET的二极管的电压保护环的制作方法的流程图。如图所示，该制造方法起始于步骤S201。该方法可以包括：
执行步骤S201，提供半导体衬底，其上具有器件区域和围绕器件区域的电压保护环区域；
执行步骤S202，当器件区域中形成器件沟槽时，在电压保护环区域中同步形成至少一个环形沟槽；
执行步骤S203，当器件沟槽中淀积栅极材料时，在环形沟槽中也同步淀积栅极材料，并对芯片表面做平坦化，直至露出半导体衬底；
执行步骤S204，在芯片表面依次形成绝缘介质层和导电金属层，绝缘介质层将电压保护环区域完全覆盖。
图3至图6为本发明一个实施例的基于沟槽MOSFET的二极管的电压保护环的制作过程的剖面结构示意图，该些剖面结构均是沿着图1中A-A’方向截取的。下面参照附图予以详细解释。
如图3所示，提供半导体衬底300，该半导体衬底300可以为硅衬底。优选地，该半导体衬底300可以为N型硅外延衬底。其上具有器件区域301和围绕器件区域301的电压保护环区域302。在电压保护环区域302的外侧则是芯片边界区域305。
如图4所示，当器件区域301中形成器件沟槽304时，在电压保护环区域302中同步形成至少一个环形沟槽303(图中为两个)。
如图5所示，当器件区域301中的器件沟槽304中淀积栅极材料306时，在电压保护环区域302中的环形沟槽303中也同步淀积栅极材料306，该栅极材料306可以为多晶硅。然后对芯片表面做平坦化，例如回刻(Etch Back)或者化学机械平坦化(CMP)，直至重新露出半导体衬底300。
如图6所示，在芯片表面依次形成绝缘介质层307和导电金属层308，其中绝缘介质层307需要将电压保护环区域302完全覆盖，使其中的两个电压保护环309、310与导电材料绝缘隔离。
在本实施例中，绝缘介质层307可以为二氧化硅，而导电金属层308则可以为铝；绝缘介质层307的厚度可以为
Figure BSA00000468900400041
导电金属层308的厚度可以为3～4μm，上述材料的种类和工艺厚度都可以根据器件区域301的器件制造工艺来适应。
图6为本发明一个实施例的基于沟槽MOSFET的二极管的电压保护环。如图所示，其以至少一个环形沟槽(图中为两个)303的形式形成于半导体衬底300中，围绕着半导体衬底300中的器件区域301。该半导体衬底300可以为硅衬底，优选地，该半导体衬底300可以为N型硅外延衬底。环形沟槽303与器件区域301中的器件沟槽304同步刻蚀形成，其内淀积有与器件沟槽304内同步淀积的栅极材料306(例如多晶硅)。该电压保护环309、310被绝缘介质层307完全覆盖，绝缘介质层307上形成有导电金属层308。
在本实施例中，绝缘介质层307可以为二氧化硅，而导电金属层308则可以为铝；绝缘介质层307的厚度可以为
Figure BSA00000468900400051
导电金属层308的厚度可以为3～4μm，上述材料的种类和工艺厚度都可以根据器件区域301的器件制造工艺来适应。
本发明在器件区域的器件沟槽形成时，同步形成至少一个电压保护环的环形沟槽，在其中又同步淀积和器件沟槽中淀积的相同的填充材料，然后将其与其他导电层绝缘隔离开来，使依照本发明的方法形成的电压保护环能够达到电压保护的要求，同时省略了阱的掩模版，简化了工艺流程，降低了生产成本。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (12)

1.一种基于沟槽MOSFET的二极管的电压保护环的制作方法，包括步骤：
提供半导体衬底，其上具有器件区域和围绕所述器件区域的电压保护环区域；
当所述器件区域中形成器件沟槽时，在所述电压保护环区域中同步形成至少一个环形沟槽；
当所述器件沟槽中淀积栅极材料时，在所述环形沟槽中也同步淀积所述栅极材料，并对芯片表面做平坦化，直至露出所述半导体衬底；
在所述芯片表面依次形成绝缘介质层和导电金属层，所述绝缘介质层将所述电压保护环区域完全覆盖。
2.根据权利要求1所述的制作方法，其特征在于，所述半导体衬底为硅衬底。
3.根据权利要求2所述的制作方法，其特征在于，所述硅衬底为N型硅外延衬底。
4.根据权利要求2或3所述的制作方法，其特征在于，所述栅极材料为多晶硅。
5.根据权利要求4所述的制作方法，其特征在于，所述绝缘介质层为二氧化硅，所述导电金属层为铝。
6.根据权利要求5所述的制作方法，其特征在于，所述绝缘介质层的厚度为
Figure FSA00000468900300011
所述导电金属层的厚度为3～4μm。
7.一种基于沟槽MOSFET的二极管的电压保护环，其以至少一个环形沟槽的形式形成于半导体衬底中，围绕着所述半导体衬底中的器件区域，所述环形沟槽与所述器件区域中的器件沟槽同步刻蚀形成，其内淀积有与所述器件沟槽内同步淀积的栅极材料，所述电压保护环被绝缘介质层完全覆盖，所述绝缘介质层上形成有导电金属层。
8.根据权利要求7所述的电压保护环，其特征在于，所述半导体衬底为硅衬底。
9.根据权利要求8所述的电压保护环，其特征在于，所述硅衬底为N型硅外延衬底。
10.根据权利要求8或9所述的电压保护环，其特征在于，所述栅极材料为多晶硅。
11.根据权利要求10所述的电压保护环，其特征在于，所述绝缘介质层为二氧化硅，所述导电金属层为铝。
12.根据权利要求11所述的电压保护环，其特征在于，所述绝缘介质层的厚度为
Figure FSA00000468900300021
所述导电金属层的厚度为3～4μm。
CN2011100872533A 2011-04-08 2011-04-08 基于沟槽mosfet的二极管的电压保护环及其制作方法 Pending CN102184844A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100872533A CN102184844A (zh) 2011-04-08 2011-04-08 基于沟槽mosfet的二极管的电压保护环及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100872533A CN102184844A (zh) 2011-04-08 2011-04-08 基于沟槽mosfet的二极管的电压保护环及其制作方法

Publications (1)

Publication Number Publication Date
CN102184844A true CN102184844A (zh) 2011-09-14

Family

ID=44571000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100872533A Pending CN102184844A (zh) 2011-04-08 2011-04-08 基于沟槽mosfet的二极管的电压保护环及其制作方法

Country Status (1)

Country Link
CN (1) CN102184844A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624487B1 (en) * 2002-05-07 2003-09-23 Texas Instruments Incorporated Drain-extended MOS ESD protection structure
CN101211981A (zh) * 2007-12-22 2008-07-02 苏州硅能半导体科技股份有限公司 一种深沟槽大功率mos器件及其制造方法
CN101771083A (zh) * 2010-01-08 2010-07-07 无锡新洁能功率半导体有限公司 一种深沟槽功率mos器件及其制造方法
CN101777556A (zh) * 2010-01-15 2010-07-14 无锡新洁能功率半导体有限公司 一种沟槽型大功率mos器件及其制造方法
CN101919042A (zh) * 2007-12-31 2010-12-15 万国半导体股份有限公司 可减少掩膜数目的具有静电放电电路保护的半导体功率组件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624487B1 (en) * 2002-05-07 2003-09-23 Texas Instruments Incorporated Drain-extended MOS ESD protection structure
CN101211981A (zh) * 2007-12-22 2008-07-02 苏州硅能半导体科技股份有限公司 一种深沟槽大功率mos器件及其制造方法
CN101919042A (zh) * 2007-12-31 2010-12-15 万国半导体股份有限公司 可减少掩膜数目的具有静电放电电路保护的半导体功率组件
CN101771083A (zh) * 2010-01-08 2010-07-07 无锡新洁能功率半导体有限公司 一种深沟槽功率mos器件及其制造方法
CN101777556A (zh) * 2010-01-15 2010-07-14 无锡新洁能功率半导体有限公司 一种沟槽型大功率mos器件及其制造方法

Similar Documents

Publication Publication Date Title
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN103151268B (zh) 一种垂直双扩散场效应管及其制造工艺
CN109309051A (zh) 集成电路及其形成方法
CN103094359B (zh) 高压肖特基二极管及其制作方法
CN105655402B (zh) 低压超结mosfet终端结构及其制造方法
TWI415256B (zh) 電力半導體裝置
US10062746B2 (en) Semiconductor rectifier and manufacturing method thereof
CN103887331A (zh) 高压igbt器件的vld终端及其制备方法
CN106601789A (zh) 一种氮化镓基肖特基势垒整流器
CN104966720A (zh) Tft基板结构及其制作方法
CN104518006A (zh) 一种耗尽型沟道超势垒整流器及其制造方法
CN201663162U (zh) 单胞中集成肖特基二极管的沟槽mos器件
CN102569385B (zh) 具有屏蔽栅的vdmos结构及其制备方法
CN107564968A (zh) 二极管、功率器件、电力电子设备及二极管制作方法
CN103022155A (zh) 一种沟槽mos结构肖特基二极管及其制备方法
TW200428536A (en) Semiconductor device and method for manufacturing the same
CN102184843B (zh) 基于沟槽mosfet的二极管的芯片切割保护环及其制作方法
CN102184844A (zh) 基于沟槽mosfet的二极管的电压保护环及其制作方法
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
CN209434191U (zh) 沟槽型功率器件
CN207303113U (zh) 二极管、功率器件及电力电子设备
CN104538299B (zh) 沟槽超级势垒整流器的制造方法
CN205488142U (zh) 一种低压超结mosfet终端结构
CN208674123U (zh) 一种低压大电流功率vdmos
CN105895667B (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110914