CN101919042A - 可减少掩膜数目的具有静电放电电路保护的半导体功率组件 - Google Patents

可减少掩膜数目的具有静电放电电路保护的半导体功率组件 Download PDF

Info

Publication number
CN101919042A
CN101919042A CN2008801240965A CN200880124096A CN101919042A CN 101919042 A CN101919042 A CN 101919042A CN 2008801240965 A CN2008801240965 A CN 2008801240965A CN 200880124096 A CN200880124096 A CN 200880124096A CN 101919042 A CN101919042 A CN 101919042A
Authority
CN
China
Prior art keywords
esd
semiconductor
polysilicon layer
power component
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2008801240965A
Other languages
English (en)
Other versions
CN101919042B (zh
Inventor
安荷·叭剌
王晓彬
王薇
苏毅
丹尼尔·Ng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201510103758.2A priority Critical patent/CN104681480B/zh
Priority to CN201510103697.XA priority patent/CN104617134B/zh
Publication of CN101919042A publication Critical patent/CN101919042A/zh
Application granted granted Critical
Publication of CN101919042B publication Critical patent/CN101919042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种设置于一半导体衬底上的半导体功率组件，其包含有一设置于该半导体衬底顶面上的已图案化多晶硅层的一第一部份的静电放电(ESD)保护电路。这半导体功率组件更包含有一作为本体离子植入阻碍层的已图案化ESD多晶硅层的第二部分，以阻碍掺杂的本体离子进入位于该本体离子植入阻碍层下方的半导体衬底。在另一具体实施例中，位于半导体组件的边缘上的静电放电(ESD)多晶硅层更覆盖半导体组件边缘上的一切割道，由此于制作半导体组件时不再需要一钝化层，以减少图案化钝化层所需的掩膜。

Description

可减少掩膜数目的具有静电放电电路保护的半导体功率组件
背景技术
技术领域
本发明为有关一种半导体功率组件的结构与制造方法，特别是指一种用以制造可减少掩膜数目的具有静电放电电路保护的半导体功率组件的改良结构，以利用简单的步骤与较低的成本来制作，提高产率与产品可靠度。
背景技术
目前用以制作具有静电放电(ESD)电路保护的半导体功率组件的布局一直有一个限制就是现有技术的具有静电放电电路保护的金氧半场效率晶体管(MOSFET)组件的布局与层状结构需要应用七道掩膜来制作。这七道掩膜包含有一沟槽(trench)掩膜、一ESD掩膜、一本体(body)掩膜、一源极掩膜、一接触区(contact)掩膜、一金属掩膜与一钝化层(passivation)掩膜。因在制作过程中需要使用到这七道掩膜，因此制成步骤是相当繁琐且耗时的。随着制程上多使用一个掩膜时，将提高制程异常与产品缺陷的可能性，而降低生产成果。制作目前布局与层状结构的半导体功率组件时，制作成本的显着增加不仅是因为复杂的步骤与制程时间需求，也因为较多的掩膜导致较低的合格率。
如图1A与图1B所示，其为现有技术半导体功率组件的剖视图与俯视图，此半导体功率组件例如是具有静电放电电路保护的MOSFET。特别是，图中所示的此现有技术层状结构的制程步骤与布局是需要一个本体掩膜来在边界区域形成一保护环。此外也需要一钝化层掩膜来形成一穿过钝化层的接触窗，以供封装连接，其中钝化层是覆盖晶粒边缘与切割道。
因此，本发明遂针对上述现有技术的技术缺失，提供另一种可供选择的半导体功率组件的静电防护回路布局，以在不影响静电防护效能前提下，免除受到既有布局与层状结构的限制。此外，这新的布局可以减少掩膜的使用需求，因此简化制程步骤，达到降低成本，提高合格率、优良的性能与半导体功率组件的使用寿命可靠度。
发明内容
本发明的主要目的在提供一种可减少掩膜数目的具有静电放电电路保护的半导体功率组件，其由于在边界区域形成ESD保护电路与具有围绕于ESD结构周围的保护环，来改善半导体功率组件击穿。本发明的另一目的在于提供一种崭新且改良改布局的半导体功率组件上的ESD保护电路，其由于形成ESD保护电路于边界区域且利用ESD多晶硅层形成不同布局与层状结构，以作为本体阻碍掩膜，以达到由于移除一本体掩膜的需求，而简化制程步骤。由于移除使用一本体阻碍掩膜的需求，制程步骤被简化并且制程成本相对被降低，产品的合格率也被改善。先前所讨论的现有技术的技术问题由此也可被解决。
在一具体实施例中，本发明的另一目的是ESD多晶硅层覆盖切割线与晶粒边缘，因此不在需要一钝化层掩膜。外部边界多晶硅在组件的角落是连接至衬底的外延层，以作为一电场板(field plate)，避免多晶硅层在浮置电压下操作时所可能提早产生的边界击穿，因此使组件可在较高电压范围下操作。由于边界区域设置有浮置多晶硅片段组件，所以仅可于低电压下操作的电压限制因此也被解决。
在一具体实施例中，本发明的另一目的是作为本体阻碍的外部边界多晶硅是图案化为若干个介于衬底的外延层与组件源极金属间且序列连接的二极管，由此多晶硅本体阻碍也作为具有穿过紧邻二极管的等级偏压的电场板，以进一步防止早期边界击穿。
简单的说本发明的具体实施例中包含有一设于一半导体衬底上的半导体功率组件。此半导体功率组件包含有一静电放电(ESD)保护电路，其设置于一位于半导体衬底表面上的图案化ESD多晶硅层的第一部份。半导体功率组件更包含有该图案化ESD多晶硅层的第二部分，其作为一本体植入离子阻碍层，以阻碍植入的本体离子进入半导体衬底，由此减少本体植入掩膜。在一具体实施例中，位于半导体衬底表面上的静电放电(ESD)多晶硅层的第二部分更涵盖半导体组件边缘的切割道，由此半导体组件不再需要一钝化层，因此减少了图案化钝化层掩膜的需求。在另一具体实施例中，半导体功率组件更包含有一设置于半导体组件角落的金属接触区，以连接作为本体植入离子阻碍的ESD多晶硅层第二部分至漏极电压，由此在半导体功率组件内的本体离子阻碍是在非浮置电压下操作。在另一具体实施例中，位于半导体衬底表面上的静电放电(ESD)多晶硅层的第二部分更进一步图案化为若干个介于源极与衬底的外延层间且序列连接的二极管，以改善边界击穿电压。在另一具体实施例中，半导体功率组件更包含有一有源单元区域与一边界区域，其中设置于边界区域且在ESD多晶硅层的第一部份上的ESD保护电路是相对于半导体功率组件的有源单元区域。在另一具体实施例中，在ESD多晶硅层第一部份上的ESD保护电路更包含有二极管，其具有掺杂P型与N型的ESD多晶硅层的第一部份。半导体功率组件更包含有一MOSFET组件，其包含有一利用毯覆性本体植入所形成的本体区域与一被包围于本体区域内的源极区域，其中源极区域与ESD防护电路是同时利用一源极掩膜形成。在另一具体实施例中，半导体功率组件更包含有一MOSFET组件且该ESD保护电路更电性连接至MOSFET组件的栅极与源极。在另一具体实施例中，半导体功率组件更包含有一围绕ESD保护电路的保护环。在另一具体实施例中，在ESD多晶硅层的第一部份上ESD保护电路更包含有一电阻器片段。
本发明也公开一种在半导体衬底上制作一半导体功率组件的方法。这个方法包含有沉积一静电放电(ESD)多晶硅层于半导体衬底的表面上，随后图案化此ESD多晶硅层成为一第一部份与一第二部分。这个方法更包含有在ESD多晶硅层的第一部份上形成一ESD保护电路并且利用ESD多晶硅层的第二部分作为本体离子植入阻碍，由此在此半导体组件的制作方法中将不再需要本体植入掩膜。在另一具体实施例中，在沉积静电放电(ESD)多晶硅层于半导体衬底表面上的步骤更包含有沉积ESD多晶硅层覆盖半导体组件边缘上切割道，由此在此半导体组件的制作方法中将不再需要钝化层，以省略图案化钝化层的掩膜的使用。在另一具体实施例中，此方法更包含有在半导体组件的角落形成一金属接触区，以电性连接作为本体离子植入阻碍的ESD多晶硅层第二部分至漏极电压，由此在半导体功率组件内，本体离子植入阻碍是在非浮置电压下进行操作。在另一具体实施例中，形成作为本体离子植入阻碍的ESD多晶硅层第二部分的方法更包含有图案化该ESD多晶硅层第二部分成为若干个P型与N型区域，以在半导体功率组件的源极与衬底的外延层间形成依序排列的紧邻二极管。在另一具体实施例中，在ESD多晶硅层的第一部份上形成ESD保护电路的步骤更包含有在相对于半导体功率组件的有源单元区域的边界区域上。在另一具体实施例，在ESD多晶硅第一部份形成ESD保护电路的步骤更包含有施加一毯覆式本体离子植入的本体掺杂植入的步骤，随后应用一源极掩膜覆盖ESD多晶硅层的第一部份的一部份与本体离子植入阻碍，并掺杂ESD多晶硅的第一部份，以在ESD多晶硅层的第一部分内形成P型与N型交替的多晶硅区域作为ESD二极管。在另一具体实施例中，在半导体功率组件形成ESD保护电路的步骤更包含有对具有ESD保护电路的MOSFET组件的ESD保护电路电性连接至MOSFET组件的源极与栅极的步骤。在另一具体实施例中这个方法更包含有对半导体功率组件形成一围绕ESD保护电路的保护环的步骤。在另一具体实施例中，形成ESD保护电路的步骤更包含有在ESD多晶硅层的第一部份形成一电阻器片段。在另一具体实施例中，这个方法更包含有在沉积与图案化半导体衬底表面上的静电放电(ESD)多晶硅层前使用一沟槽掩膜来形成若干个沟槽。在沉积与图案化ESD多晶硅层后，这个方法更包含有使用一覆盖ESD部分多晶硅层的第一部份与本体离子植入阻碍的源极掩膜的步骤，以掺杂ESD多晶硅层的第一部份，在ESD多晶硅层的第一部分内形成P型与N型交替的多晶硅区域作为ESD二极管并且在对本体区域若干个源极区域进行植入。这个方法更包含有于制作此半导体功率组件过程中使用一接触掩膜、一金属掩膜与一钝化层掩膜的步骤，因此共使用六个掩膜来完成。在另一具体实施例中，这个方法更包含有在沉积与图案化半导体衬底表面上的静电放电(ESD)多晶硅层步骤前使用一沟槽掩膜来形成若干个沟槽。这沉积与图案化ESD多晶硅层的步骤前更包含有沉积与图案化ESD多晶硅层覆盖半导体功率组件边缘切割道的步骤。在沉积与图案化ESD多晶硅层的步骤后，这个方法更包含有应用一源极掩膜、接触掩膜与一金属掩膜来制作半导体功率组件，由此可达成仅使用五个掩膜来完成制作过程。
底下由于具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1A至图1B为现有技术的在边界区域提供有ESD保护电路的MOSFET组件的剖视图与俯视图。
图2为于制作过程中使用ESD多晶硅片段作为本体植入阻碍层以减少掩膜需求步骤的具有ESD保护电路保护的MOSFET组件剖视图。
图3A、3B与3C其为三个显示本发明的制作中由于使用ESD多晶硅层作为本体离子植入阻碍掩膜以减少掩膜数目的MOSFET组件的全部俯视图与两个角落区域的透视图。
图4A、4B与4C其三个为显示本发明的另一具体实施例于制作中由于使用ESD多晶硅层作为本体离子植入阻碍掩膜以减少掩膜数目的MOSFET组件的全部俯视图与两个角落区域的透视图。
图5A、5B与5C其为三个俯视图以显示本发明的另一种更进一步减少掩膜数量的具有ESD保护电路的MOSFET组件的具体实施例，然此实施例能提高较高范围的操作电压范围。
图6A至6J其为MOSFET组件的一系列制程步骤的侧面剖视图，以形成具有减少掩膜数目的ESD保护电路。
具体实施方式
为了简化，仅提出沟槽式金氧半场效应晶体管(MOSFET)作为说明。本发明也可应用于其它沟槽式功率组件，例如平面式功率组件。如图2所示，其是显示本发明的MOSFET组件100的剖视图，如图所示，其显示了边界区域与部分MOSFET组件100的有源区域，其是位于一半导体衬底105上，且半导体衬底105内形成有被本体区域130围绕着的沟槽式栅极120，与被包围于本体区域130内的源极区域135。MOSFET组件100上覆盖着一氧化绝缘层145，其具有栅极接触开口，以供栅极金属140-G透过栅极引脚(gatefinger)120-F连接至沟槽式栅极120。MOSFET组件100使用ESD二极管125保护，而ESD二极管125一般形成于衬底100顶面上沉积的多晶硅层。当进行本体植入时，为了消除对本体阻碍掩膜(body block mask)的需求，于衬底100的顶面上形成有多晶硅片段(polysilicon segments)125-B，以作为本体阻碍。在透过介于多晶硅区段间的间隙进行本体掺杂时，形成以本体型态掺杂的至少一个保护环138。如下所述，本体阻碍多晶硅片段125-B一般称为ESD本体阻碍，因为它们一般是与ESD多晶硅层125一起形成并且利用一特殊图案化ESD掩膜蚀刻制得。本体阻碍多晶硅片段125-B可以是浮置的或者直接连接至漏极。如图2所示，本体阻碍多芯片片段125-B可透过一源极掺杂区域137与一本体掺杂区域139连接至漏极电压，其中高剂量源极掺杂区域是不在正中的，以抵销边缘的本体掺杂区域的掺杂，而建立至漏极的连接。
如图3A至图3C所示，其为三个俯视图，包含有一个全部的俯视图与两个角落的透视俯视图，以显示组件的布局。如图3A所示，形成一围绕着组件且连接栅极沟槽引脚120-F的栅极金属，栅极沟槽引脚120-F由有源单元区域的沟槽式栅极延伸至边界区域。反的，沟槽式栅极流道(trenched gaterunner)形成于组件周围连接至沟槽式栅极引脚(图中未示)。如图3B所示的左边上方角落的细节，ESD保护电路125是透过ESD-栅极接触125-CG连接至栅极金属140，与透过ESD源极接触125-CS连接至源极金属140-S。ESD本体阻碍125-B可被延伸至组件的边缘。图3C与图3B相同，随着栅极金属140-G与源极金属140-S的移除，以显示底下的层状结构。如图所示，ESD本体阻碍可以图案化为一个或以上个狭长带状，以形成如图2中所示的保护环138。
如图4A至图4C所示，其为三个俯视图，图4A是全部的俯视图，图4B与图4C是两个角落的透视俯视图，以显示组件的布局。如同图4A所示，栅极金属是围绕着组件设置，栅极沟槽引脚120-F由位于有源单元区域的沟槽式栅极延伸至边界区域。在左边上方角落，ESD保护电路125是透过ESD-栅极接触125-CG连接至栅极金属140-G，且透过ESD-源极接触125-CS连接至源极金属140-S。ESD本体阻碍125-B可被延伸至组件的边缘。形成一多晶硅环125-R绕着ESD125，以改善击穿电压。图4C与图4B相同，随着金属140的移除，以显示下方的层状结构。
如图5A至图5C所示，其为本发明的第三个可供选择的具体实施例。在图5A中，MOSFET组件100的左上方角落如图3至图4的布局，具有ESD多晶硅层125-B延伸作为本体植入掩膜，因此下所述制程中不再需要本体掩膜。图中并未显示出沉积于周围边界区域的栅极金属140-G围绕着组件并且源极金属140-S覆盖过有源单元区域。若干个保护环138更形成于多晶硅片段125-B间。在先前图3至图4的具体实施例中，因为作为本体植入阻碍的多晶硅片段125-B是浮置区域，因此组件被限制为不能在超过某一电压下运作。为了解决这样的限制，因此形成作为本体植入阻碍层的ESD多晶硅层125-B，以涵盖组件的边缘。进一步，在角落形成金属接触区140-D，以连接本体植入阻碍层125-B至漏极，由此本体植入阻碍层125-B不在是在浮置状态下操作，因此使得组件可在高于图3至图4所述的组件电压限制的电压范围下运作。保护环125-R绕着ESD125，以保护ESD保护电路125防止低压击穿。进一步，随着组件的边缘与切割道被本体植入阻碍层125覆盖着，将不再需要钝化层，因此相较于现有技术的需求七个掩膜更是减少掩膜的需求数量至五个掩膜。有效地成本节省与产品合格率达成。图5B是与图5A相似的具体实施例。本实施例的不同结构与特色是在于本体阻碍多晶硅是被图案化且掺杂形成为若干个本体掺杂多晶硅条(stripes)125-P与源极掺杂多晶硅条125-N，以形成若干个连续紧邻的多晶硅二极管作为边缘边界防护，改善边缘击穿。这连续紧邻的多晶硅二极管的一端是透过接触区140-D连接至漏极，另一端是透过接触区125-CS’连接至源极金属140-S。图5C是显示本发明的另一相似的具体实施例。此结构的差异与功能特色是在于提供一ESD电阻器125-RS给ESD保护电路125，并且ESD电阻器1125-RS是被保护环160保护着，以改善击穿电压。
如图6A至图6J所示，其为具有环状ESD保护电路的MOSFET组件的制作流程步骤剖面示意图。步骤开始于提供一半导体衬底，例如一附盖于衬底上的外延层400，其上形成有一氧化层405。使用一沟槽光阻式掩膜(图中未示)进行蚀刻，以形成若干个沟槽410。随后移除光阻式掩膜(图中未示)。在图6B中，于沟槽410内沉积填入多晶硅，随后由于毯覆性(blanket)多晶硅背向式蚀刻移除超出沟槽410的多晶层。在图6C中，利用更进一步的氧化步骤增加氧化层405的厚度，随后沉积一ESD多晶硅层415于氧化层405表面。在图6D中，使用ESD掩膜418对多晶硅层415进行蚀刻，以形成ESD片段415-E与本体植入阻碍片段415-B。在图6E中，移除ESD掩膜418，并进行一氧化层蚀刻，以移除介于ESD片段415-E与本体植入阻碍片段415-B间的氧化层405，以及衬底400表面上的残留部分(reminderportions)。随后，进行回火。在图6F中，对本体区域420进行毯覆式本体植入。不同于现有技术的制程方法，本发明不再需要本体掩膜。多晶硅片段451-B与415-E阻止离子掺杂至衬底区域下方并且衬底表面的多晶硅片段是与本体的掺杂型态是相同的，在这个范例中是P型态掺杂。在图6G中，进行本体扩散步骤，以扩散延伸本体区域420至衬底400较大的深度。在图6H中，利用一源极ESD掩膜425植入源极离子至源极区域430与位于ESD片段415-E内的N型掺杂区域435-N。因为源极植入一般使用相较于本体植入较高较量，因此区域435-N是掺杂N型态掺杂的计数器，以与位于ESD多晶硅片段451-E中的P行型域435-P形成ESD防护二极管。多晶硅片段415-B可在同时间内图案化为P与N区域，如同图5B所示。源极掺杂区域430-B是邻近415-B区域的边缘，以尽可能的缩小PN接面，以建立连接至漏极区域。在图6I，移除源极ESD掩膜425，随后进行一扩散制程，以扩散源极区域430。在图6J中，沉积一包含有低温氧化绝缘层(LTO)/硼磷硅玻璃(BPSG)层的绝缘层440，随后使用一接触掩膜(图中未示)进行蚀刻，以形成若干个接触区开口。进行接触区植入，以形成位于接触区开口下方的接触掺杂区域。以在透过接触窗连接源极/本体与栅极时，减少与位于绝缘层440上的金属层450接触时的电阻。连接本体阻碍多晶硅片段415-B至漏极也可在同一时间内完成。这些步骤是利用金属掩膜来图案化金属层450为源极/本体接触金属450-S、ESD接触金属450-E与栅极衬垫(图中未示)。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (24)

1.一种于一半导体衬底上制作一半导体功率组件的方法，其特征在于，其包含有：
于该半导体衬底上沉积一静电保护(ESD)多晶硅层并且图案化该ESD多晶层成为一第一部份与一第二部分；以及
在该ESD多晶硅层的该第一部份内形成一ESD保护电路并且将该ESD多晶硅层的该第二部分作为一本体植入离子阻碍，由此在制作该半导体功率组件的制程方法中省略一本体植入掩膜。
2.如权利要求1所述的于一半导体衬底上制作一半导体功率组件的方法，其特征在于，其中：
于该半导体衬底上沉积该静电保护(ESD)多晶层的步骤更包含有沉积该ESD多晶层覆盖该半导体组件边缘上的一切割道，由此在制作该半导体功率组件的制程方法中不在需要一钝化层，以省略形成该钝化层的掩膜。
3.如权利要求1所述的于一半导体衬底上制作一半导体功率组件的方法，其特征在于，更包含有：
于该半导体组件的一角落形成一金属接触区，以电性连接作为该本体离子掺杂阻碍的该ESD多晶硅层至该半导体衬底的掺杂区域，由此在该半导体功率组件内的该本体离子植入阻碍是在一非浮置电压下操作。
4.如权利要求1所述的于一半导体衬底上制作一半导体功率组件的方法，其特征在于，其中：
在该ESD多晶硅层的第一部分内形成该ESD保护电路的步骤更包含有在相对于该半导体功率组件的有源区域的边界区域内形成该ESD保护电路。
5.如权利要求1所述的于一半导体衬底上制作一半导体功率组件的方法，其特征在于，其中：
在该ESD多晶硅层的该第一部份内形成该ESD保护电路的步骤更包含有实施一毯覆式本体离子植入的本体掺杂植入的步骤，随后应用一源极掩膜覆盖部分该ESD多晶硅层的该第一部份与该本体离子植入，以掺杂该ESD多晶硅层的该第一部份，使该ESD多晶硅层的该第一部分内形成具有P型与N型交替的多晶硅区域。
6.如权利要求1所述的于一半导体衬底上制作一半导体功率组件的方法，其特征在于，其中：
为该半导体功率组件形成该ESD保护电路的步骤前更包含有为一MOSFET组件形成该ESD保护电路，其为电性连接至该MOSFET组件的一源极与一栅极。
7.如权利要求1所述的于一半导体衬底上制作一半导体功率组件的方法，其特征在于，更包含有：
对该半导体功率组件形成一围绕该ESD保护电路的保护环。
8.如权利要求1所述的于一半导体衬底上制作一半导体功率组件的方法，其特征在于，其中：
形成该ESD保护电路的步骤更包含有在该ESD多晶硅层的该第一部份内形成一电阻器片段的步骤。
9.如权利要求1所述的于一半导体衬底上制作一半导体功率组件的方法，其特征在于，更包含有：
在沉积与图案化该静电放电(ESD)多晶硅层于该半导体衬底上的步骤前使用一沟槽掩膜，以形成若干个沟槽；
在沉积与图案化该ESD多晶硅层后，使用一源极掩膜来覆盖部分该ESD多晶硅层的第一部份与该本体离子植入阻碍，以掺杂该ESD多晶硅层的第一部份，而在该ESD多晶硅的该第一部分内形成由P型与N型多晶硅区域交替的ESD二极管，与在该本体区域内的若干个源极区域；以及
使用一接触掩膜、一金属掩膜与一保护掩膜，来制作该半导体功率组件，由此整个制程步骤使用六个掩膜完成。
10.如权利要求1所述的于一半导体衬底上制作一半导体功率组件的方法，其特征在于，更包含有：
在沉积与图案化该静电放电(ESD)多晶硅层于该半导体衬底上的步骤前使用一沟槽掩膜来形成若干个沟槽；
该沉积与图案化该静电放电ESD多晶硅层的步骤前更包含有沉积与图案化该ESD多晶硅层覆盖该半导体功率组件边缘上的切割道；以及
在该沉积与图案化该ESD多晶硅层的步骤后，使用一源极掩膜、一接触区掩膜与一金属掩膜，来制作该半导体功率组件，由此整个制程步骤使用五个掩膜来达成。
11.一种位于一半导体衬底上的半导体功率组件，其特征在于，其包含有：
一静电放电(ESD)保护电路，其为设置于该半导体衬底上的已图案化ESD多晶硅层的一第一部份上；以及
该已图案化ESD多晶硅层的一第二部分，其为作为一本体离子植入阻碍层，以阻碍植入的本体离子进入位于该本体离子阻碍层下方的该半导体衬底。
12.如权利要求11所述的位于一半导体衬底上的半导体功率组件，其特征在于，其中：
位于该半导体衬底上的该静电放电(ESD)多晶硅层更覆盖该半导体组件一边缘上的切割道，由此制作该半导体组件时不再需要一钝化层，以省略图案化该钝化层所需的掩膜。
13.如权利要求11所述的位于一半导体衬底上的半导体功率组件，其特征在于，更包含有：
一金属接触区，其为设置于该半导体组件的一角落上，以电性连接该作为本体离子植入阻碍的该ESD多晶硅层的第二部分至漏极电压，由此在该半导体功率组件内的该本体离子植入阻碍是在一非浮置电压下操作。
14.如权利要求11所述的位于一半导体衬底上的半导体功率组件，其特征在于，其中：
该半导体功率组件更包含有一有源单元区域与一边界区域，其中在该ESD多晶硅层的该第一部分内的该ESD保护电路是设置在相对于该半导体功率组件的该有源单元区域的该边界区域内。
15.如权利要求11所述的位于一半导体衬底上的半导体功率组件，其特征在于，其中：
在该ESD多晶硅层的该第一部分内的该ESD保护电路更包含有二极管，其为该ESD多晶硅层的该第一部份掺杂P型与N型区域；以及
该半导体功率组件更包含有一MOSFET组件，其更包含有一利用一毯覆式本体植入所形成的本体区域，以及一被包围该本体区域内的源极区域，其中该源极区域是由于一源极掩膜与该ESD保护电路同时形成。
16.如权利要求11所述的位于一半导体衬底上的半导体功率组件，其特征在于，其中：
该半导体功率组件更包含有一MOSFET组件，该ESD保护电路更电性连接至该MOSFET组件的一栅极与一源极。
17.如权利要求11所述的位于一半导体衬底上的半导体功率组件，其特征在于，更包含有：
一围绕该半导体功率组件的该ESD保护电路的保护环。
18.如权利要求11所述的位于一半导体衬底上的半导体功率组件，其特征在于，其中：
该ESD保护电路更包含有一位于该ESD多晶硅层的该第一部分内的电阻器片段。
19.如权利要求11所述的位于一半导体衬底上的半导体功率组件，其特征在于，其中：
该已图案化ESD多晶硅层的该第二部分是更进一步被交替掺杂为P型与N型区域。
20.如权利要求19所述的位于一半导体衬底上的半导体功率组件，其特征在于，其中：
该已图案化ESD多晶硅层的该第二部分更包含有若干个相连二极管。
21.如权利要求20所述的位于一半导体衬底上的半导体功率组件，其特征在于，其中：
该若干个相连的二极管更连接介于该半导体功率组件的衬底的一源极与一掺杂区域间。
22.一种MOSFET组件，其特征在于，其包含有若干个位于一有源单元区域内的晶体管单元，其每一个具有一源极与一漏极，以及一栅极，以控制一电流于该源极与该漏极间传输，其中该半导体更包含有：
一源极金属，其为连接至该源极区域，一作为环绕该衬底周围区域的金属带的栅极金属，其为连接至一栅极衬垫，其中该栅极金属与该栅极衬垫是利用一金属间隙与该源极金属分离；
一ESD保护电路，其为设置于该ESD多晶硅层的一第一部份上，该ESD保护电路包含有若干个交替已掺杂的相反电性型态电性区域，其为延伸越过该金属间隙并且连接于该衬底的该周围区域上的该栅极金属与该源极金属间；以及
该ESD多晶硅层更包含有被图案化为本体离子阻碍层的该ESD多晶硅层该第二部分，其为设置为部分位于该栅极金属上并且延伸至该MOSFET组件的边缘，以覆盖该MOSFET组件的切割道。
23.如权利要求22所述的MOSFET组件，其特征在于，更包含有：
一金属接触区，其为设置于该MOSFET组件的一角落，以电性连接该作为该本体离子植入阻碍的ESD多晶硅层至一漏极电压，由此在该MOSFET组件内的该本体离子植入阻碍是在一非浮置电压下操作。
24.如权利要求23所述的MOSFET组件，其特征在于，其中：
该ESD多晶硅层的该第二部分更包含有若干个相反电性型态的交替掺杂区域。
CN200880124096.5A 2007-12-31 2008-12-12 可减少掩膜数目的具有静电放电电路保护的半导体功率组件 Active CN101919042B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510103758.2A CN104681480B (zh) 2007-12-31 2008-12-12 可减少掩膜数目的具有静电放电电路保护的半导体功率组件
CN201510103697.XA CN104617134B (zh) 2007-12-31 2008-12-12 可减少掩膜数目的具有静电放电电路保护的半导体功率组件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/006,398 2007-12-31
US12/006,398 US7825431B2 (en) 2007-12-31 2007-12-31 Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
PCT/US2008/013638 WO2009088422A2 (en) 2007-12-31 2008-12-12 Reduced mask configuration for power mosfets with electrostatic discharge (esd) circuit protection

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201510103697.XA Division CN104617134B (zh) 2007-12-31 2008-12-12 可减少掩膜数目的具有静电放电电路保护的半导体功率组件
CN201510103758.2A Division CN104681480B (zh) 2007-12-31 2008-12-12 可减少掩膜数目的具有静电放电电路保护的半导体功率组件

Publications (2)

Publication Number Publication Date
CN101919042A true CN101919042A (zh) 2010-12-15
CN101919042B CN101919042B (zh) 2015-04-15

Family

ID=40797079

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201510103697.XA Active CN104617134B (zh) 2007-12-31 2008-12-12 可减少掩膜数目的具有静电放电电路保护的半导体功率组件
CN201510103758.2A Active CN104681480B (zh) 2007-12-31 2008-12-12 可减少掩膜数目的具有静电放电电路保护的半导体功率组件
CN200880124096.5A Active CN101919042B (zh) 2007-12-31 2008-12-12 可减少掩膜数目的具有静电放电电路保护的半导体功率组件

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201510103697.XA Active CN104617134B (zh) 2007-12-31 2008-12-12 可减少掩膜数目的具有静电放电电路保护的半导体功率组件
CN201510103758.2A Active CN104681480B (zh) 2007-12-31 2008-12-12 可减少掩膜数目的具有静电放电电路保护的半导体功率组件

Country Status (4)

Country Link
US (2) US7825431B2 (zh)
CN (3) CN104617134B (zh)
TW (1) TWI427741B (zh)
WO (1) WO2009088422A2 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184844A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 基于沟槽mosfet的二极管的电压保护环及其制作方法
CN102723278A (zh) * 2012-06-26 2012-10-10 上海宏力半导体制造有限公司 半导体结构形成方法
CN102891168A (zh) * 2011-07-19 2013-01-23 万国半导体股份有限公司 用于高压端接的带场阈值mosfet的半导体器件
CN105870117A (zh) * 2015-02-05 2016-08-17 精工半导体有限公司 半导体装置
CN104681480B (zh) * 2007-12-31 2017-09-08 万国半导体股份有限公司 可减少掩膜数目的具有静电放电电路保护的半导体功率组件
CN113035714A (zh) * 2019-12-25 2021-06-25 华润微电子（重庆）有限公司 一种沟槽型功率器件及其制作方法
CN113764525A (zh) * 2021-09-06 2021-12-07 华羿微电子股份有限公司 一种mosfet器件及制备方法
CN114121939A (zh) * 2021-11-24 2022-03-01 华羿微电子股份有限公司 一种集成mosfet器件及制备方法
WO2023016304A1 (zh) * 2021-08-11 2023-02-16 重庆万国半导体科技有限公司 栅极与源极并联可调电阻型超结功率器件及其制造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437729B2 (en) * 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP5331497B2 (ja) * 2008-11-27 2013-10-30 株式会社東芝 半導体装置およびその製造方法
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) * 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
GB2540904B (en) * 2010-10-08 2017-05-24 Dnae Group Holdings Ltd Electrostatic discharge protection
US8637212B2 (en) * 2010-12-22 2014-01-28 Via Technologies, Inc. Reticle set modification to produce multi-core dies
US8431470B2 (en) 2011-04-04 2013-04-30 Alpha And Omega Semiconductor Incorporated Approach to integrate Schottky in MOSFET
US8502302B2 (en) 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
US8507978B2 (en) 2011-06-16 2013-08-13 Alpha And Omega Semiconductor Incorporated Split-gate structure in trench-based silicon carbide power device
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US9224852B2 (en) * 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
DE102013108518B4 (de) * 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN107078161A (zh) 2014-08-19 2017-08-18 维西埃-硅化物公司 电子电路
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
US9590092B2 (en) * 2014-11-13 2017-03-07 Ixys Corporation Super junction field effect transistor with internal floating ring
KR102369553B1 (ko) * 2015-12-31 2022-03-02 매그나칩 반도체 유한회사 저전압 트렌치 반도체 소자
US10741541B2 (en) 2016-10-04 2020-08-11 Infineon Technologies Dresden Gmbh Method of manufacturing a semiconductor device
DE102016118748B4 (de) 2016-10-04 2024-03-07 Infineon Technologies Dresden Gmbh Halbleitervorrichtung
DE102016118727B4 (de) 2016-10-04 2024-03-07 Infineon Technologies Dresden Gmbh Verfahren zum Herstellen einer Halbleiterleistungsvorrichtung und Halbleiterleistungsvorrichtung mit einer Diode
JP6619522B1 (ja) * 2018-03-29 2019-12-11 新電元工業株式会社 ワイドギャップ半導体装置
CN112513959B (zh) * 2018-07-30 2022-11-01 夏普株式会社 显示设备
TWI770265B (zh) * 2018-09-04 2022-07-11 奇景光電股份有限公司 靜電放電偵測裝置
CN110739303B (zh) * 2019-10-30 2020-11-06 珠海迈巨微电子有限责任公司 集成ESD防护的Trench VDMOS器件及制造方法
CN113327846B (zh) * 2020-07-14 2023-08-22 上海积塔半导体有限公司 包括高阻电阻和ggnmos esd的模拟电路及其制作方法
US11776994B2 (en) 2021-02-16 2023-10-03 Alpha And Omega Semiconductor International Lp SiC MOSFET with reduced channel length and high Vth

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249023B1 (en) * 1998-08-21 2001-06-19 Zetex Plc Gated semiconductor device
CN1710716A (zh) * 2004-06-18 2005-12-21 台湾积体电路制造股份有限公司 静电放电保护电路的半导体结构及其形成方法
US20070039923A1 (en) * 2005-08-17 2007-02-22 Samsung Electronics Co., Ltd. Method for preventing charge-up in plasma process and semiconductor wafer manufactured using same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536958A (en) * 1995-05-02 1996-07-16 Motorola, Inc. Semiconductor device having high voltage protection capability
US7126169B2 (en) 2000-10-23 2006-10-24 Matsushita Electric Industrial Co., Ltd. Semiconductor element
US6657256B2 (en) 2001-05-22 2003-12-02 General Semiconductor, Inc. Trench DMOS transistor having a zener diode for protection from electro-static discharge
US6611025B2 (en) * 2001-09-05 2003-08-26 Winbond Electronics Corp. Apparatus and method for improved power bus ESD protection
US8629019B2 (en) * 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
JPWO2004112139A1 (ja) 2003-06-10 2006-09-28 富士通株式会社 半導体装置とその製造方法
DE102004045467B4 (de) * 2004-09-20 2020-07-30 Infineon Technologies Ag Feldeffekt-Trenchtransistor
TWI273634B (en) * 2004-12-21 2007-02-11 Transpacific Ip Ltd Novel poly diode structure for photo diode
US20070176239A1 (en) * 2006-01-31 2007-08-02 M-Mos Semiconductor Sdn. Bhd. Trenched MOSFETS with improved ESD protection capability
US7633119B2 (en) 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
US7585705B2 (en) * 2007-11-29 2009-09-08 Alpha & Omega Semiconductor, Inc. Method for preventing gate oxide damage of a trench MOSFET during wafer processing while adding an ESD protection module atop
US7825431B2 (en) * 2007-12-31 2010-11-02 Alpha & Omega Semicondictor, Ltd. Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249023B1 (en) * 1998-08-21 2001-06-19 Zetex Plc Gated semiconductor device
CN1710716A (zh) * 2004-06-18 2005-12-21 台湾积体电路制造股份有限公司 静电放电保护电路的半导体结构及其形成方法
US20070039923A1 (en) * 2005-08-17 2007-02-22 Samsung Electronics Co., Ltd. Method for preventing charge-up in plasma process and semiconductor wafer manufactured using same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617134B (zh) * 2007-12-31 2017-11-07 万国半导体股份有限公司 可减少掩膜数目的具有静电放电电路保护的半导体功率组件
CN104681480B (zh) * 2007-12-31 2017-09-08 万国半导体股份有限公司 可减少掩膜数目的具有静电放电电路保护的半导体功率组件
CN102184844A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 基于沟槽mosfet的二极管的电压保护环及其制作方法
CN102891168B (zh) * 2011-07-19 2015-07-29 万国半导体股份有限公司 用于高压端接的带场阈值mosfet的半导体器件
CN102891168A (zh) * 2011-07-19 2013-01-23 万国半导体股份有限公司 用于高压端接的带场阈值mosfet的半导体器件
CN102723278A (zh) * 2012-06-26 2012-10-10 上海宏力半导体制造有限公司 半导体结构形成方法
CN105870117A (zh) * 2015-02-05 2016-08-17 精工半导体有限公司 半导体装置
CN105870117B (zh) * 2015-02-05 2020-09-25 艾普凌科有限公司 半导体装置
CN113035714A (zh) * 2019-12-25 2021-06-25 华润微电子（重庆）有限公司 一种沟槽型功率器件及其制作方法
WO2023016304A1 (zh) * 2021-08-11 2023-02-16 重庆万国半导体科技有限公司 栅极与源极并联可调电阻型超结功率器件及其制造方法
CN113764525A (zh) * 2021-09-06 2021-12-07 华羿微电子股份有限公司 一种mosfet器件及制备方法
CN114121939A (zh) * 2021-11-24 2022-03-01 华羿微电子股份有限公司 一种集成mosfet器件及制备方法
CN114121939B (zh) * 2021-11-24 2023-03-10 华羿微电子股份有限公司 一种集成mosfet器件及制备方法

Also Published As

Publication number Publication date
CN104617134A (zh) 2015-05-13
US20090166740A1 (en) 2009-07-02
TW200929443A (en) 2009-07-01
CN101919042B (zh) 2015-04-15
TWI427741B (zh) 2014-02-21
WO2009088422A3 (en) 2009-12-23
CN104681480B (zh) 2017-09-08
US8354316B2 (en) 2013-01-15
US20110076815A1 (en) 2011-03-31
CN104681480A (zh) 2015-06-03
WO2009088422A2 (en) 2009-07-16
US7825431B2 (en) 2010-11-02
CN104617134B (zh) 2017-11-07

Similar Documents

Publication Publication Date Title
CN101919042B (zh) 可减少掩膜数目的具有静电放电电路保护的半导体功率组件
EP0962987B1 (en) Vertical trench-gate power MOSFET having stripe geometry and high cell density
US9245973B2 (en) Semiconductor device and manufacturing method of the same
EP0746030B1 (en) Trench-gated power MOSFET with protective diodes in a periodically repeating pattern
US5998837A (en) Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
KR100199273B1 (ko) 절연 게이트형 반도체 장치 및 그의 제조방법
EP0746042B1 (en) Bidirectional blocking trench power MOSFET
US6924198B2 (en) Self-aligned trench transistor using etched contact
US8704307B2 (en) Device for electrostatic discharge protection comprising triple-diffused drain structure
US8110888B2 (en) Edge termination for high voltage semiconductor device
US9711642B2 (en) Semiconductor device and manufacturing method thereof
CN100499159C (zh) 具有改善的安全工作区域性能的igbt阴极设计
KR100396956B1 (ko) 트렌치 트랜지스터 및 그의 제조방법
CN108428732B (zh) 超结器件及其制造方法
JP3497716B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
CN108428733B (zh) 超结器件及其制造方法
JPH1168092A (ja) 溝型半導体装置
US20060022261A1 (en) Insulated gate semiconductor device and method of making the same
CN109148556B (zh) 超结器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200715

Address after: Ontario, Canada

Patentee after: World semiconductor International L.P.

Address before: California, USA

Patentee before: Alpha and Omega Semiconductor Inc.