CN1174440C - 具有正电阻温度系数的单片半导体陶瓷电子元件 - Google Patents
具有正电阻温度系数的单片半导体陶瓷电子元件 Download PDFInfo
- Publication number
- CN1174440C CN1174440C CNB001360809A CN00136080A CN1174440C CN 1174440 C CN1174440 C CN 1174440C CN B001360809 A CNB001360809 A CN B001360809A CN 00136080 A CN00136080 A CN 00136080A CN 1174440 C CN1174440 C CN 1174440C
- Authority
- CN
- China
- Prior art keywords
- semiconductor ceramic
- electrode layer
- interior electrode
- thickness
- electronic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/022—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient mainly consisting of non-metallic substances
- H01C7/023—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient mainly consisting of non-metallic substances containing oxides or oxidic compounds, e.g. ferrites
- H01C7/025—Perovskites, e.g. titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明揭示一种单片半导体陶瓷电子元件,包括钛酸钡系列半导体陶瓷层和内部电极层,并将它们交替地进行叠层,形成外部电极并使其连接到内部电极层上,每个半导体陶瓷层的厚度S对于每个内部电极层的厚度I的比S/I在10到50的范围。内部电极层由镍系列金属组成。
Description
技术领域
本发明涉及单片(monolithic)半导体陶瓷电子元件。特别涉及以钛酸钡系列为主要成分并具有正电阻温度系数的单片半导体陶瓷电子元件。
背景技术
钛酸钡半导体陶瓷具有正电阻温度特性(PTC特性),在室温下其电阻系数很小,但当温度超过某个温度、例如居里温度时,其电阻就急剧地增加,并广泛地应用于例如温度控制器、过电流保护器、等温加热等中。最重要的是,在电路的过电流保护电子元器件中,希望在室温下电阻降低。特别,在通用数据总线(USB)计算机外部设备中,强烈要求小的半导体陶瓷元器件具有低的电阻系数和高的耐压。
对应于这种要求,在日本专利号57-60802中公开了一种单片半导体陶瓷电子元件。这种单片半导体陶瓷电子元件将以钛酸钡为主要成分的半导体陶瓷层与由Pt-Pd合金组成的内部电极层交替地进行叠层(laminate),并整体地焙烧。利用这种叠层结构,使半导体陶瓷电子元件的电极区域大幅度地增加,并使电子元器件本身的大小减小。
在日本专利号6-151103中也公开了一种单片半导体陶瓷电子元件。这种单片半导体陶瓷电子元件以镍(Ni)系列金属代替Pt-Pd合金作为内部电极。
但是,在日本专利号’802中公开的单片半导体陶瓷电子元件中,由于内部电极层和半导体陶瓷层电阻接触小,所以在室温下电阻相对地高。
另一方面,在日本专利号’103中公开的单片半导体陶瓷电子元件中,如果在空气中焙烧,则使用Ni系列金属的内部电极的材料被氧化,因此,在还原性气氛中被焙烧后,必须在Ni系列金属不被氧化的温度下,对材料进行再次氧化处理。
因为能在半导体陶瓷层与内部电极层之间获得电阻(Ohmic)接触,所以得到的材料在室温下有低的电阻。
但是,因为在低温下再次氧化处理要求防止Ni系列金属被氧化,所以电阻系数的变化范围要小于10%。
发明内容
本发明的目的在于提供一种单片半导体陶瓷电子元件,这种单片半导体陶瓷电子元件本身的大小能减小,室温电阻降低到0.2Ω以下,电阻系数变化范围大于100%,并且耐压增加到20V以上。
本发明的单片半导体陶瓷电子元件,包括
钛酸钡系列半导体陶瓷层和内部电极层,
将它们交替地进行叠层,
形成外部电极并使其连接到内部电极层上,
每个所述半导体陶瓷层的厚度S对于每个所述内部电极层的厚度I的比S/I以10到50的范围为佳。
半导体陶瓷层的厚度S对应于2个内部电极层之间的距离。
本发明的单片半导体陶瓷电子元件,
所述内部电极层由镍系列金属组成。
采用本发明单片半导体陶瓷电子元件的如前所述的结构,则能提供小型化、室温电阻低、电阻系数变化范围小、并且耐压高的单片半导体陶瓷电子元件。即、通过将半导体陶瓷层的厚度S对于每个内部电极层的厚度I的比S/I设置在10到50的范围内,能降低室温电阻,并能增加电阻系数的变化范围。其结果,能增加耐压。
下面,通过对本发明实施形态的描述能进一步理解本发明的目的、特征和优点。
附图说明
图1表示与本发明相关的单片半导体陶瓷电子元件例子的图解图。
具体实施方式
下面,参照附图对实施本发明的最佳实施形态进行说明。
实施形态
图1所示的单片半导体陶瓷电子元件10包括叠层体12。在叠层体12中,将半导体陶瓷层14与内部电极层16交互叠层。这种场合,将半导体陶瓷层14的厚度S对于内部电极层16的厚度I的比S/I设置在10到50的范围内。各内部电极层16的端部交替地伸展到叠层体12的一个侧面和另一个侧面,并且分别在叠层体12的一个侧面和另一个侧面上形成外部电极18a和外部电极18b。这种场合,将外部电极18a连接到每隔一个的内部电极层16上,并将另一个外部电极18b连接到剩下的内部电极层16上。
半导体陶瓷层14由以钛酸钡为主要成分的半导体材料组成。其中,根据需要,可以用Ca、Sr、Pb、等代替Ba,同样地可以用Sn、Zr、等代替Ti。用例如La、Y、Sm、Ce、Dy或者Gd的稀土元素、或者用例如Nb、Ta、Bi、Sb或者W的迁移元素,作为将半导体特性赋予半导体陶瓷层14的杂质。此外,根据需要,也可以将包含Si、Mn的氧化物或者化合物添加到半导体陶瓷层14中。
在本发明中,对于钛酸钡粉末的合成方法没有特别的限制。例如,可以用溶胶凝胶(sol-gel)法、水热综合(hydrothermal synthesis)法、同时沉淀(coprecipitation)法、水解法、或者固相综合(solid-phase synthesis)法。但是,以得到的钛酸钡粉末的颗粒直径在1μm以下、并且利用XPS观察到的BaCO3/BaO比在0.42以下为佳。
在本发明中,虽然对半导体陶瓷层14的陶瓷粒子大小没有特别的限制,但是从耐压的观点来看,平均陶瓷粒子大小在2μm以下为佳。
虽然将半导体陶瓷层14的厚度S调节到需要的室温电阻,但为了得到小型、低电阻的单片半导体陶瓷电子元件,厚度S在100μm以下为佳。
用Ni系列金属、Mo系列金属、Cr系列金属、或者它们的合金作为内部电极层16的材料。从与半导体陶瓷层14电阻(Ohmic)接触可靠性的观点来看,以用Ni系列金属为佳。
虽然可以使用Ag、Pd或者合金作为外部电极18a和18b的材料,但该材料没有特别的限制。
下面,参照实施例对本发明进一步详细地进行描述。
实施例1
首先,分别在不同的容器中准备0.2mol/l氢氧化钡溶液(包含3.079molBa)15.401和0.35mol/l烃氧化钛溶液(包含2.655molTi)7.58l。烃氧化钛溶液是将Ti(O-Pr)4(钛四异丙醇盐)溶解在IPA(异丙基乙醇)中。此外,将溶解在乙醇(包含0.00664molLa)中的100cc氯化镧均匀地混合在烃氧化钛溶液中。
接着,用静态混合对各个容器中的溶液进行混合,并将反应得到的溶液保持在老化(maturing)容器中老化3小时。接着,进行脱氢和清洗,然后,在110℃干燥3小时。然后,进行粉碎,得到含镧的钛酸钡粉末。该含镧的钛酸钡微细粉末,Ba/Ti比为0.993,La/Ti比为0.0021。
接着,在1100℃对钛酸钡微细粉末烧结2小时,在添加有机溶剂、有机粘结剂和增塑剂后,得到浆料。用刮浆法使浆料成型,得到原料片。利用在原料片上对Ni电极糊进行网印,形成内部电极层。对原料片进行叠层,使内部电极层交互地露出,进行加压粘结,并切割成叠层体。此外,将没有印刷内部电极层的伪原料片重叠压在这种叠层体的上下表面上。
接着,在空气中对叠层体进行脱粘接剂处理,并在氢氧/氮比为3/100的强还原性气氛中焙烧2小时。焙烧后,在空气中并在600到1000℃进行再次氧化处理1小时。然后,涂敷电阻(Ohmic)银糊,接着在空气中烘烤,形成外部电极,得到单片半导体陶瓷元器件。
在这种单片半导体陶瓷元器件中,对涂敷用于形成内部电极层的Ni电极糊的厚度和用于形成半导体陶瓷层原料片的厚度进行各种变化。此外,对被叠层的半导体陶瓷层进行各种变化,用于调整室温电阻。
对于前述单片半导体陶瓷元器件每个半导体陶瓷层的厚度S与内部电极层的厚度I,用SEM通过单片半导体陶瓷元器件的剖面的10个点进行观察,求出平均值,由此算出半导体陶瓷层的厚度S对于内部电极层的厚度I的比S/I。对于前述单片半导体陶瓷元器件,测量出室温电阻、电阻系数变化范围和耐压。用数字电压表并利用4端方法测量室温电阻。用室温电阻除最大电阻在室温到250℃的范围并用常用对数,算出电阻系数变化(位)范围。耐压设置在元器件损坏前的最大施加电压。表1示出了样品号码1到5的例子的结果。此外,表中的星号表示该样品为本发明范围外的例子。
表1
样品号码 | 半导体陶瓷层厚度S/内部电极层厚度I | 室温电阻(Ω) | 电阻变化范围(位) | 耐压(V) |
*1 | 8 | 1.0 | 1.5 | 5 |
2 | 10 | 0.18 | 3.0 | 20 |
3 | 33 | 0.11 | 3.8 | 30 |
4 | 50 | 0.12 | 3.9 | 32 |
*5 | 72 | 0.14 | 2.8 | 16 |
*6 | 6 | 2.0 | 1.0 | 7 |
7 | 10 | 0.19 | 3.1 | 21 |
8 | 21 | 0.15 | 3.6 | 35 |
9 | 50 | 0.10 | 3.9 | 31 |
*10 | 65 | 0.11 | 2.9 | 14 |
实施例2
作为开始材料,使BaCO3、TiO2、硝酸钐溶液的重量满足克分子(molar)比Ba/Ti=1.002和Sm/Ti=0.002。然后使用纯水和直径为5mm的PSZ球在球磨机中混合5小时。接着,蒸发干燥,并将得到的粉末在1150℃烧结2小时。在将有机溶剂、有机粘结剂和增塑剂添加到烧结后的粉末中后,得到浆料。用刮浆法使浆料成型,得到原料片。然后,用与实施例1相同的方法,进行单片半导体陶瓷电子元件的制造和评价。表1示出了样品号码6到10的第2例子的结果。此外,表中的星号表示本发明范围外的例子。
由表1的号码1到6的例子可见,当半导体陶瓷层的厚度S对于内部电极层的厚度I的比S/I小于10时,室温电阻增加,电阻系数变化范围减小,耐压减小。由表1的号码5到10的例子可见,当比S/I大于50时,电阻系数变化范围小于3.0位,耐压小于20V。
如前所述,采用本发明,则能得到单片半导体陶瓷电子元件,在这种单片半导体陶瓷电子元件中,电子元器件本身的大小能减小,室温电阻降低到0.2Ω以下,电阻系数变化范围增加到3位以上,并且耐压增加到20V以上。
在本发明的单片半导体陶瓷电子元件中,如果内部电极层由由镍系列金属组成,则能使半导体陶瓷层与内部电极层相互确实地电阻(Ohmic)接触,能防止室温电阻的增加,同时增加电阻系数变化的范围。
Claims (2)
1.一种具有正电阻温度系数的单片半导体陶瓷电子元件,其特征在于,包括
钛酸钡系列半导体陶瓷层,
内部电极层,
将所述半导体陶瓷层和内部电极层交互地进行叠层,
将外部电极连接到所述内部电极层上,
每个所述半导体陶瓷层的厚度S对于每个所述内部电极层的厚度I的比S/I在10到50的范围。
2.如权利要求1所述的具有正电阻温度系数的单片半导体陶瓷电子元件,其特征在于,
所述内部电极层是镍系列金属。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP351392/1999 | 1999-12-10 | ||
JP35139299A JP3498211B2 (ja) | 1999-12-10 | 1999-12-10 | 積層型半導体セラミック電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1305194A CN1305194A (zh) | 2001-07-25 |
CN1174440C true CN1174440C (zh) | 2004-11-03 |
Family
ID=18416984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB001360809A Expired - Lifetime CN1174440C (zh) | 1999-12-10 | 2000-12-08 | 具有正电阻温度系数的单片半导体陶瓷电子元件 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20020105022A1 (zh) |
JP (1) | JP3498211B2 (zh) |
KR (1) | KR20010062320A (zh) |
CN (1) | CN1174440C (zh) |
DE (1) | DE10060942B4 (zh) |
GB (1) | GB2362992A (zh) |
TW (1) | TW476970B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007048764A (ja) | 2003-10-30 | 2007-02-22 | Murata Mfg Co Ltd | 積層型正特性サーミスタおよびその設計方法 |
JP4710096B2 (ja) | 2005-09-20 | 2011-06-29 | 株式会社村田製作所 | 積層型正特性サーミスタ |
WO2007034831A1 (ja) * | 2005-09-20 | 2007-03-29 | Murata Manufacturing Co., Ltd. | 積層型正特性サーミスタ |
EP2557575A4 (en) * | 2010-04-08 | 2013-12-11 | Hitachi Metals Ltd | PTC ELEMENT AND HEAT ELEMENT MODULE |
DE102011014967B4 (de) * | 2011-03-24 | 2015-04-16 | Epcos Ag | Elektrisches Vielschichtbauelement |
DE102017101946A1 (de) | 2017-02-01 | 2018-08-02 | Epcos Ag | PTC-Heizer mit verringertem Einschaltstrom |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5760802A (en) * | 1980-09-30 | 1982-04-13 | Tokyo Shibaura Electric Co | Current limiting resistance element |
BR8305573A (pt) * | 1983-10-10 | 1985-05-14 | Avm Auto Equip | Aperfeicoamento em dispositivo de liberacao das rodas da tracao opcional de veiculos |
EP0189087B1 (de) * | 1985-01-17 | 1988-06-22 | Siemens Aktiengesellschaft | Spannungsabhängiger elektrischer Widerstand (Varistor) |
USH415H (en) * | 1987-04-27 | 1988-01-05 | The United States Of America As Represented By The Secretary Of The Navy | Multilayer PTCR thermistor |
JP2800017B2 (ja) * | 1989-04-05 | 1998-09-21 | 株式会社村田製作所 | 積層セラミックスコンデンサ |
US5010443A (en) * | 1990-01-11 | 1991-04-23 | Mra Laboratories, Inc. | Capacitor with fine grained BaTiO3 body and method for making |
JP3438736B2 (ja) * | 1992-10-30 | 2003-08-18 | 株式会社村田製作所 | 積層型半導体磁器の製造方法 |
US5369390A (en) * | 1993-03-23 | 1994-11-29 | Industrial Technology Research Institute | Multilayer ZnO varistor |
EP0734031B1 (en) * | 1995-03-24 | 2004-06-09 | TDK Corporation | Multilayer varistor |
JPH113834A (ja) * | 1996-07-25 | 1999-01-06 | Murata Mfg Co Ltd | 積層セラミックコンデンサおよびその製造方法 |
SG48535A1 (en) * | 1996-08-05 | 1998-04-17 | Murata Manufacturing Co | Dielectric ceramic composition and monolithic ceramic capacitor using the same |
CN1134800C (zh) * | 1997-03-17 | 2004-01-14 | 松下电器产业株式会社 | 电子元件 |
KR100228178B1 (ko) * | 1997-06-09 | 1999-11-01 | 이형도 | 적층세라믹 커패시터의 내부전극용 페이스트 |
JP3644235B2 (ja) * | 1998-03-03 | 2005-04-27 | 株式会社村田製作所 | 積層セラミック電子部品 |
KR100296865B1 (ko) * | 1998-04-03 | 2001-08-07 | 모리시타 요이찌 | 적층세라믹콘덴서의제조방법 |
-
1999
- 1999-12-10 JP JP35139299A patent/JP3498211B2/ja not_active Expired - Lifetime
-
2000
- 2000-11-29 GB GB0029149A patent/GB2362992A/en not_active Withdrawn
- 2000-12-05 TW TW089125875A patent/TW476970B/zh not_active IP Right Cessation
- 2000-12-07 DE DE10060942A patent/DE10060942B4/de not_active Expired - Lifetime
- 2000-12-08 CN CNB001360809A patent/CN1174440C/zh not_active Expired - Lifetime
- 2000-12-11 KR KR1020000075111A patent/KR20010062320A/ko not_active Application Discontinuation
- 2000-12-11 US US09/734,155 patent/US20020105022A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP3498211B2 (ja) | 2004-02-16 |
GB0029149D0 (en) | 2001-01-10 |
CN1305194A (zh) | 2001-07-25 |
KR20010062320A (ko) | 2001-07-07 |
JP2001167906A (ja) | 2001-06-22 |
TW476970B (en) | 2002-02-21 |
DE10060942B4 (de) | 2010-01-28 |
GB2362992A (en) | 2001-12-05 |
US20020105022A1 (en) | 2002-08-08 |
DE10060942A1 (de) | 2001-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3812268B2 (ja) | 積層型半導体セラミック素子 | |
CN110828170B (zh) | 多层陶瓷电容器 | |
JPH11340009A (ja) | 非直線抵抗体 | |
EP0437613A1 (en) | Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same | |
CN1174440C (zh) | 具有正电阻温度系数的单片半导体陶瓷电子元件 | |
EP0412167A1 (en) | Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same | |
CN1155013C (zh) | 单片半导体陶瓷电子元件 | |
CN114823138A (zh) | 介电陶瓷组合物及包括其的多层陶瓷电容器 | |
EP0418394A1 (en) | Process for producing ceramic capacitors having varistor characteristics | |
CN1155014C (zh) | 由半导体陶瓷制成的单片电子元件 | |
JP2705221B2 (ja) | セラミックコンデンサ及びその製造方法 | |
JP2725357B2 (ja) | セラミックコンデンサ及びその製造方法 | |
CN103098157A (zh) | 层叠型半导体陶瓷电容器的制造方法、以及层叠型半导体陶瓷电容器 | |
JP2707706B2 (ja) | 粒界絶縁型半導体セラミックコンデンサ及びその製造方法 | |
JP2715529B2 (ja) | セラミックコンデンサ及びその製造方法 | |
JP2737280B2 (ja) | セラミックコンデンサ及びその製造方法 | |
JP2773309B2 (ja) | セラミックコンデンサ及びその製造方法 | |
JP2646734B2 (ja) | セラミックコンデンサ及びその製造方法 | |
CN115732228A (zh) | 陶瓷电子器件及其制造方法 | |
JP2743448B2 (ja) | セラミックコンデンサ及びその製造方法 | |
JP2661246B2 (ja) | セラミックコンデンサ及びその製造方法 | |
JP2697123B2 (ja) | セラミックコンデンサ及びその製造方法 | |
JP2737244B2 (ja) | セラミックコンデンサ及びその製造方法 | |
CN113443908A (zh) | 陶瓷组成物、陶瓷烧结体及叠层型陶瓷电子元件 | |
JPH0468258B2 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20041103 |
|
CX01 | Expiry of patent term |