CN1173734A - 用于制造半导体器件的接触掩模 - Google Patents

用于制造半导体器件的接触掩模 Download PDF

Info

Publication number
CN1173734A
CN1173734A CN97111834A CN97111834A CN1173734A CN 1173734 A CN1173734 A CN 1173734A CN 97111834 A CN97111834 A CN 97111834A CN 97111834 A CN97111834 A CN 97111834A CN 1173734 A CN1173734 A CN 1173734A
Authority
CN
China
Prior art keywords
guard ring
hole pattern
little hole
contact
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97111834A
Other languages
English (en)
Other versions
CN1087494C (zh
Inventor
李根镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1173734A publication Critical patent/CN1173734A/zh
Application granted granted Critical
Publication of CN1087494C publication Critical patent/CN1087494C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明的目的是防止由于过腐蚀构成接触孔内表面的绝缘层所致的保护环区的光刻胶膜剥落,所述过腐蚀发生于利用其中形成有保护环图形的接触掩模形成接触孔的工艺期间。腐蚀工艺期间,通过在任何一个保护环小孔图形侧边不形成保护环小孔图形,在任何一个保护环小孔侧边不形成保护环小孔。因此,保护环小孔区中的光刻胶膜和绝缘层之间具有足够的接触面积,因而,可以防止由于过腐蚀接触孔中的光刻胶膜造成的光刻胶膜剥落。

Description

用于制造半导体器件的接触掩模
本发明涉及一种制造半导体器件的接触掩模，特别涉及一种能防止由于过腐蚀接触孔中的绝缘层所致的保护环区的光刻胶膜剥落的接触掩模。
通常，半导体器件的制造工艺中，结和导电层之间或导电层之间的连接靠形成于绝缘层中的接触孔实现。另外，在形成接触孔时，保护环沿管芯的边缘形成于绝缘层上。形成保护环为的是防止晶片测试时相邻管芯之间的电作用所致的缺陷。下面将结合图1说明用于形成接触孔的常规接触掩模。
在如图1所示的制造半导体器件的常规接触掩模中，第一保护环图形2形成于如石英等材料制的透明基片1上，掩模9的第一保护环图形2对应于晶片管芯(未示出)的边缘部分。另外，第二保护环图形3形成于第一保护环图形2内，第二保护环图形3与第一保护环图形2之间存在一定间距。数个设置于第二保护环图形3内的接触图形4形成于基片1上。
下面将结合图2和3说明利用有上述结构的接触掩模形成接触孔的工艺。
图2是说明利用图1所示的接触掩模9进行光刻工艺的情况的一个管芯的局部平面图，图3是沿图2中3-3线所取的剖面图。在形成于硅衬底8上的绝缘层7上形成光刻胶膜5，然后通过利用图1所示接触掩模9的曝光和显影工艺，对光刻胶膜5构图。湿法腐蚀绝缘层7一定深度，然后用已构图的光刻胶膜5作掩模干法腐蚀其余的绝缘层7，在绝缘层7上形成数个接触孔6。同时，在腐蚀期间，腐蚀对应于接触掩模9的第一和第二保护环图形2和3的绝缘层7的外部，于是形成第一保护环g1和第二保护环g2。
在制造高集成度器件时，由于用含大量杂质离子的BPSG膜作绝缘层7，以改善表面的平整度，所以在湿法腐蚀时BPSG制的绝缘层7的腐蚀速率增大。而且，由于湿法腐蚀的各向异性腐蚀特性，构成接触孔6内表面的绝缘层7被过腐蚀，如图3所示。另外，如图1所示，由于与第二保护环图形3相邻的第一保护环图形2穿越整个结构，所以，湿法腐蚀工艺后，形成于第一保护环g1和第二保护环g2之间的绝缘层7上的光刻胶膜5剥落。由于过腐蚀接触孔6中的绝缘层7而剥落的光刻胶膜5埋入邻近的接触孔6中，因而，无法通过以后的干法腐蚀工艺形成结构完整的接触孔，由此导致器件不合格。结果降低了器件的成品率。
因此，本发明的目的是提供一种制造半导体器件的接触掩模，能够通过增大保护环区中的光刻胶膜和绝缘层之间的接触面积解决上述问题。
为了实现上述目的，根据本发明的接触掩模包括：透明基片；形成于基片上的数个保护环小孔图形；形成于保护环小孔图形以内的保护环图形；及形成于保护环图形以内的数个接触图形。保护环小孔图形对应于晶片中管芯的边缘，保护环图形设置成与保护环小孔图形间隔一定间距。
根据本发明的另一接触掩模包括：透明基片；形成于基片上的数个第一保护环小孔图形；形成于第一保护环小孔图形以内的第二保护环小孔图形；及形成于第二保护环小孔图形以内的数个接触图形。第一保护环小孔图形对应于晶片中管芯的边缘，第二保护环小孔图形与第一保护环小孔图形交错排列。因此，第一保护环小孔图形之间的那部分基片相当于一个第二保护环小孔图形，一个第一保护环小孔图形相当于第二保护环小孔图形之间的那部分基片。
在阅读了结合各附图对实施例的详细说明后，可以理解本发明的其它目的和优点。
图1是常规接触掩模的局部平面图。
图2是说明利用图1所示的接触掩模进行光刻工艺的情况的一个管芯的局部平面图。
图3是沿图2中3-3线所取的剖面图。
图4是根据本发明一个实施例的接触掩模的局部平面图。
图5是说明利用图4所示的接触掩模进行光刻工艺的情况的一个管芯的局部平面图。
图6A是沿图5中6A-6A线所取的剖面图。
图6B是沿图5中6B-6B线所取的剖面图。
图7是根据本发明另一实施例的接触掩模的局部平面图。
图8是说明利用图7所示的接触掩模进行光刻工艺的情况的一个管芯的局部平面图。
图9A是沿图8中9A-9A线所取的剖面图。
图9B是沿图8中9B-9B线所取的剖面图。
下面结合各附图详细说明本发明。
图4是根据本发明一个实施例的接触掩模的局部平面图。根据一个实施例的接触掩模10中，数个保护环小孔图形12形成于如石英等透明基片11上。数个保护环小孔图形12对应于晶片(未示出)管芯的边缘部分，相邻的保护环小孔图形12之间有一定间隔。每个第一保护环小孔图形12皆为矩形。隔离环图形13形成于保护环小孔图形12以内，保护环图形13与每个保护环小孔图形12之间有一间距。同时，数个接触图形14形成于保护环图形13以内，即，基片11的中心部分。
下面结合图5、6A和6B说明用如上所述的接触掩模形成接触孔的工艺。
图5是说明利用图4所示的接触掩模进行光刻工艺的情况的一个管芯的局部平面图，6A是沿图5中6A-6A线所取的剖面图，图6B是沿图5中6B-6B线所取的剖面图。在硅衬底18上依次形成绝缘层17和光刻胶膜15，然后利用如图4所示的接触掩模10进行曝光和显影，对光刻胶膜15构图。湿法腐蚀绝缘层17一定深度，然后用已构图的光刻胶膜15作掩模干法腐蚀其余绝缘层17，以在绝缘层17中形成数个接触孔16。同时，如图5所示，利用掩模10的保护环小孔图形12和保护环图形13在绝缘层17上形成数个保护环小孔GH和保护环G。
这里，湿法腐蚀工艺期间，BPSG制的绝缘层17的腐蚀速率增大。而且，由于湿法腐蚀的各向异性腐蚀特性，构成每个接触孔16内表面的绝缘层17被过腐蚀，这样位于保护环G和每个保护环小孔GH之间的那部分光刻胶膜15处于不稳定状态，如图6A所示。然而，如图6B所示，位于保护环G和其上未形成保护环小孔GH的绝缘层17之间的那部分光刻胶15保持稳定。因此，尽管每个保护环小孔GH和保护环G之间的那部分光刻胶膜15发生局部剥落(图6A)，但在保护环G和其上未形成保护环小孔GH的那部分绝缘层17之间的那部分上，绝缘层17与光刻膜15之间仍有足够的接触面积，使得光刻胶膜15仍能整体上保持稳定状态。
图7是根据本发明另一实施例的接触掩模的局部平面图。在该实施例中，数个第一保护环小孔图形22形成于如石英等材料制的透明基片21上，它们对应于晶片(未示出)管芯的边缘部分。每个第一保护环小孔图形22形成为矩形，且相邻第一保护环小孔图形22之间有一间距。数个第二保护环小孔图形23形成于第一保护环小孔图形22以内。每个第一保护环小孔图形22和每个第二保护环小孔图形23之间存在间距。每个第二保护环小孔图形23形成为矩形，且相邻第二保护环小孔图形之间存在间距。
如图7所示，第一保护环小孔图形22和第二保护环小孔图形23交错形成，即，相邻第一保护环小孔图形22之间的间距(基片)相当于一个第二保护环小孔图形23，一个第一保护环小孔图形22相当于相邻第二保护环小孔图形23之间的间距(基片)。
同时，在基片21的中心部分形成数个接触图形24。
下面结合图8、9A、9B说明利用上述掩模形成接触孔的工艺。
图8是说明利用图7所示的接触掩模进行光刻工艺的情况的一个管芯的局部平面图，图9A是沿图8中9A-9A线所取的剖面图，图9B是沿图8中9B-9B线所取的剖面图。
在硅衬底28上依次形成绝缘层27和光刻胶膜25，然后利用如图7所示的掩模进行曝光和显影，对光刻胶膜25构图。湿法腐蚀绝缘层27一定深度，然后用已构图的光刻胶膜25作掩模干法腐蚀其余绝缘层27，在绝缘层27上形成数个接触孔26。同时，如图8所示，利用掩模20的第一保护环小孔图形22和第二保护环小孔图形23，在绝缘层27上分别形成数个第一保护环小孔GH1和第二保护环小孔GH2。
如上所述，在湿法腐蚀工艺期间，BPSG制的绝缘层27的腐蚀速率增大。而且，由于湿法腐蚀的各向异性腐蚀特性，形成每个接触孔26内表面的绝缘层27被过腐蚀。然而，如图9A和9B所示，在每个保护环小孔GH1和GH2两侧不存在导致光刻胶膜25剥落的保护环小孔。所以，由于光刻胶膜25与绝缘层27之间有足够的接触面积，可以整体上保持光刻胶膜25的稳定状态。
如上所述，根据本发明，在任何一个保护环(或保护环小孔)附近不形成另一保护环小孔，增大了光刻胶膜和绝缘层之间的接触面积，从而防止了光刻胶膜剥落。所以可以形成完整的接触孔，以提高器件的成品率。
尽管上面某种程度上具体说明了优选实施例，但上述说明只是对本发明原理的说明。应该明白，本发明并不限于这里所公开和解释的这些优选实施例。因此，在不脱离本发明的范围和精神的情况下，可以做出各种变化，但所有变化皆被包含于本发明的其它实施例中。

Claims (4)

1.一种用于制造半导体器件的接触掩模，该掩模包括：
透明基片；
形成于所述基片上的数个保护环小孔图形，所述数个保护环小孔图形对应于晶片中管芯的边缘部分；
形成于所述保护环小孔图形以内的保护环图形，所述保护环图形设置成与所述保护环小孔图形间隔一定间距；及
形成于所述保护环图形以内的数个接触图形。
2.根据权利要求1的接触掩模，其特征在于，所述每个保护环小孔图形形成为矩形。
3.一种用于制造半导体器件的接触掩模，该掩模包括：
透明基片；
形成于所述基片上的数个第一保护环小孔图形，所述第一保护环小孔图形对应于管芯的边缘；
形成于所述第一保护环小孔图形以内的第二保护环小孔图形，所述第二保护环小孔图形与所述第一保护环小孔图形交错排列；及
形成于所述第二保护环小孔图形以内的数个接触图形，由此，所述第一保护环小孔图形之间的那部分所述基片相当于一个所述第二保护环小孔图形，一个所述第一保护环小孔图形相当于所述第二保护环小孔图形之间的那部分所述基片。
4.根据权利要求3的接触掩模，其特征在于，所述每个保护环小孔图形形成为矩形。
CN97111834A 1996-06-21 1997-06-20 用于制造半导体器件的接触掩模 Expired - Fee Related CN1087494C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR22780/96 1996-06-21
KR1019960022780A KR100199368B1 (ko) 1996-06-21 1996-06-21 반도체 소자 제조용 콘택 마스크

Publications (2)

Publication Number Publication Date
CN1173734A true CN1173734A (zh) 1998-02-18
CN1087494C CN1087494C (zh) 2002-07-10

Family

ID=19462788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97111834A Expired - Fee Related CN1087494C (zh) 1996-06-21 1997-06-20 用于制造半导体器件的接触掩模

Country Status (4)

Country Link
US (1) US5879838A (zh)
JP (1) JP2855115B2 (zh)
KR (1) KR100199368B1 (zh)
CN (1) CN1087494C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102436134A (zh) * 2011-08-29 2012-05-02 上海华力微电子有限公司 一种用于非透光切割道中防止光掩模版应力损坏的方法
CN102436133A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种用于防止光掩模版应力传递致主图形移动的方法
CN109962104A (zh) * 2017-12-26 2019-07-02 株洲中车时代电气股份有限公司 一种功率半导体器件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359769B1 (ko) * 2000-02-29 2002-11-07 주식회사 하이닉스반도체 하프톤 위상반전 마스크 및 그 제조방법
TW558672B (en) * 2002-09-12 2003-10-21 Nanya Technology Corp Mask for defining a guard ring pattern
JP4636839B2 (ja) * 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
SG149040A1 (en) * 2005-06-22 2009-01-29 3M Innovative Properties Co Dielectric substrate with holes and method of manufacture
JP2008270232A (ja) * 2005-07-08 2008-11-06 Renesas Technology Corp 半導体装置
KR100650626B1 (ko) 2005-11-15 2006-11-27 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP5103901B2 (ja) 2006-01-27 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101669931B1 (ko) * 2010-07-21 2016-10-28 엘지디스플레이 주식회사 전사패턴을 가지는 마스크 및 이를 이용한 감광막 패턴의 형성방법
KR101292846B1 (ko) * 2011-07-01 2013-08-02 지에스나노텍 주식회사 박막 전지 제조용 패턴 마스크 및 이의 제조 방법, 이를 사용한 박막 전지용 고체 전해질 제조 방법
US8846302B2 (en) * 2012-02-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method and tool for forming the semiconductor structure
JP5801329B2 (ja) * 2013-01-18 2015-10-28 ルネサスエレクトロニクス株式会社 半導体装置
US8987067B2 (en) 2013-03-01 2015-03-24 International Business Machines Corporation Segmented guard ring structures with electrically insulated gap structures and design structures thereof
US20160233159A1 (en) * 2015-02-10 2016-08-11 Qualcomm Incorporated Integrated circuit device including multiple via connectors and a metal structure having a ladder shape
US10315915B2 (en) * 2015-07-02 2019-06-11 Kionix, Inc. Electronic systems with through-substrate interconnects and MEMS device
US10428278B2 (en) 2017-06-15 2019-10-01 Chevron Phillips Chemical Company Lp Method and system for producing aromatic hydrocarbons from a renewable resource
CN112768506B (zh) * 2021-01-08 2023-12-12 滁州华瑞微电子科技有限公司 一种沟槽终端结构及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3124572A1 (de) * 1981-06-23 1982-12-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von schottky-dioden
US4759616A (en) * 1985-08-26 1988-07-26 Eastman Kodak Company Method and apparatus for anamorphically shaping and deflecting electromagnetic beams
JP3179520B2 (ja) * 1991-07-11 2001-06-25 株式会社日立製作所 半導体装置の製造方法
JP3202393B2 (ja) * 1993-03-19 2001-08-27 富士通株式会社 半導体装置の製造方法
JPH07253649A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 露光用マスク及び投影露光方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102436133A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种用于防止光掩模版应力传递致主图形移动的方法
CN102436134A (zh) * 2011-08-29 2012-05-02 上海华力微电子有限公司 一种用于非透光切割道中防止光掩模版应力损坏的方法
CN109962104A (zh) * 2017-12-26 2019-07-02 株洲中车时代电气股份有限公司 一种功率半导体器件
CN109962104B (zh) * 2017-12-26 2021-03-02 株洲中车时代半导体有限公司 一种功率半导体器件

Also Published As

Publication number Publication date
JPH1074694A (ja) 1998-03-17
US5879838A (en) 1999-03-09
JP2855115B2 (ja) 1999-02-10
KR100199368B1 (ko) 1999-06-15
CN1087494C (zh) 2002-07-10
KR980005302A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
CN1087494C (zh) 用于制造半导体器件的接触掩模
JP3249317B2 (ja) パターン作成方法
US5110763A (en) Process of fabricating multi-level wiring structure, incorporated in semiconductor device
US20030062592A1 (en) Fuse element, semiconductor device and method for manufacturing the same
JP2007201481A (ja) 半導体装置及びその製造方法
US4970177A (en) Multi-level semiconductor structure and process of fabricating thereof
US6847096B2 (en) Semiconductor wafer having discharge structure to substrate
JPS60140720A (ja) 半導体装置およびその製造方法
KR20030050790A (ko) 반도체 패드 영역 및 퓨즈 영역 형성방법
JP3117004B2 (ja) 電子線露光方法
KR0155837B1 (ko) 반도체 장치의 패드 및 그 제조방법
JPH02262338A (ja) 半導体装置の製造方法
KR100205312B1 (ko) 리페어 퓨즈 제조방법
KR100505596B1 (ko) 반도체 장치의 제조공정에 있어서 콘택 형성방법
KR100367488B1 (ko) 반도체소자제조방법
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
KR0137433B1 (ko) 반도체 소자의 콘택홀 형성방법
KR960003003B1 (ko) 초고집적 반도체장치
KR0148326B1 (ko) 반도체 소자의 제조방법
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
KR0172553B1 (ko) 반도체 소자 제조방법
KR100196421B1 (ko) 반도체 장치 및 그의 제조 방법
KR20000065842A (ko) 반도체 장치의 콘택홀 형성방법
JPH03266843A (ja) アルミニゥム配線露光用マスク
KR19990057072A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020710

Termination date: 20130620