CN116913684A - 层叠陶瓷电容器 - Google Patents

层叠陶瓷电容器 Download PDF

Info

Publication number
CN116913684A
CN116913684A CN202311111240.4A CN202311111240A CN116913684A CN 116913684 A CN116913684 A CN 116913684A CN 202311111240 A CN202311111240 A CN 202311111240A CN 116913684 A CN116913684 A CN 116913684A
Authority
CN
China
Prior art keywords
internal electrode
layer
region
electrode layer
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311111240.4A
Other languages
English (en)
Inventor
北原庆汰
齐藤雄太
大川纪行
赤泽亮介
高桥武文
若岛诚宽
黑须勇太
森昭人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN116913684A publication Critical patent/CN116913684A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种电流的流动良好且能够抑制等效串联电阻的层叠陶瓷电容器。在本发明的层叠陶瓷电容器中，在层叠方向上相邻的两个内部电极层的与层叠方向以及长度方向交叉的宽度方向上的端部处的、层叠方向上的位置的偏移为5μm以内，将与一个外部电极连接的全部的内部电极层的数目设为N0，将通过宽度方向的中央部的在长度方向和层叠方向上延伸的剖面中的与一个外部电极连接的内部电极层的数目设为N1，将通过宽度方向的端部的在长度方向和层叠方向上延伸的剖面中的与一个外部电极连接的内部电极层的数目设为N2，此时，连接率N1/N0以及连接率N2/N0为90％以上，连接率N1/N0与连接率N2/N0之差为10％以下。

Description

层叠陶瓷电容器
本申请是申请号为“202111156346.7”，申请日为2021年09月29日，发明名称为“层叠陶瓷电容器”之申请的分案申请。
技术领域
本发明涉及层叠陶瓷电容器。
背景技术
以往，制造了在层叠体的两端设置了外部电极的层叠陶瓷电容器，其中，该层叠体在层叠了内部电极层和电介质层的层叠体芯片的两个侧面设置了侧方间隔部(参照专利文献1)。
这样的层叠陶瓷电容器要求大电容且小型化，随着大电容且小型化的发展，内部电极层的厚度也在逐渐变薄。
在先技术文献
专利文献
专利文献1：日本特开2018-148117号公报
若内部电极层的厚度变薄，则有时在内部电极层形成多个小孔。虽然优选内部电极和外部电极在整个宽度方向上连接，但是若开有小孔的部分位于连接部，则在宽度方向上的该小孔的位置处，内部电极和外部电极成为非接触状态。
若这样，则内部电极和外部电极的接触面积变小，阻碍电流的流动，层叠陶瓷电容器的等效串联电阻(ESR)有可能变大。
发明内容
发明要解决的课题
本发明的目的在于，提供一种电流的流动良好且能够抑制等效串联电阻的层叠陶瓷电容器。
用于解决课题的技术方案
为了解决上述课题，本发明提供一种层叠陶瓷电容器，具备：层叠体，交替地层叠有电介质层和内部电极层；以及外部电极，分别配置在所述层叠体中的与层叠方向交叉的长度方向上的两端面，并与所述内部电极层连接，在所述层叠方向上相邻的两个所述内部电极层的与所述层叠方向以及所述长度方向交叉的宽度方向上的端部处的、所述层叠方向上的位置的偏移为5μm以内，将与一个所述外部电极连接的所有的所述内部电极层的数目设为N0，将通过所述宽度方向的中央部的在所述长度方向和所述层叠方向上延伸的剖面中的与所述一个外部电极连接的所述内部电极层的数目设为N1，将通过所述宽度方向的端部的在所述长度方向和所述层叠方向上延伸的剖面中的与所述一个外部电极连接的所述内部电极层的数目设为N2，此时，所述中央部处的连接率N1/N0以及所述端部处的连接率N2/N0为90％以上，所述连接率N1/N0与所述连接率N2/N0之差为10％以下。
发明效果
根据本发明，能够提供一种电流的流动良好且能够抑制等效串联电阻的层叠陶瓷电容器。
附图说明
图1是实施方式的层叠陶瓷电容器1的概略立体图。
图2是图1的层叠陶瓷电容器1的沿着II-II线的剖视图。
图3是图1的层叠陶瓷电容器1的沿着III-III线的剖视图。
图4是图3的部分放大图。
图5是图2的用圆圈包围的部分Q2的放大图。
图6是层叠陶瓷电容器1的通过内部电极层15的LW剖视图。
图7是说明层叠陶瓷电容器1的制造方法的流程图。
图8是说明层叠体准备工序S1以及滚筒研磨工序S2的图。
图9是说明基底电极层形成工序S3以及镀敷层形成工序S4的图。
附图标记说明
A：主面；
B：侧面；
C：端面；
G：玻璃；
L：长度方向；
N：连接率；
N1：连接率；
N2：连接率；
T：层叠方向；
W：宽度方向；
d：位置偏移；
d1：位置偏移；
d2：位置偏移；
1：层叠陶瓷电容器；
2：层叠体；
3：外部电极；
10：层叠体芯片；
11：内层部；
12：外层部；
14：电介质层；
15：内部电极层；
15a：小孔；
16：Sn层；
20：侧方间隔部；
30：基底电极层(基底金属层)；
30a：第1区域；
30b：第2区域；
30c：第3区域；
31：镀敷层；
31a：Ni镀敷层；
31b：Sn镀敷层；
33：保护层。
具体实施方式
以下，对本发明的实施方式涉及的层叠陶瓷电容器1进行说明。图1是实施方式的层叠陶瓷电容器1的概略立体图。图2是图1的层叠陶瓷电容器1的沿着II-II线的剖视图。图3是图1的层叠陶瓷电容器1的沿着III-III线的剖视图。
层叠陶瓷电容器1为大致长方体形状，具备层叠体2和设置在层叠体2的两端的一对外部电极3。层叠体2包含内层部11，内层部11包含多组电介质层14和内部电极层15。
在以下的说明中，作为表示层叠陶瓷电容器1的朝向的用语，在层叠陶瓷电容器1中，将设置有一对外部电极3的方向作为长度方向L。将层叠有电介质层14和内部电极层15的方向作为层叠方向T。将与长度方向L以及层叠方向T中的任一者均交叉的方向作为宽度方向W。另外，在实施方式中，宽度方向与长度方向L以及层叠方向T中的任一者均正交。
此外，将在长度方向L和层叠方向T上延伸的剖面作为LT剖面，将在长度方向L和宽度方向W上延伸的剖面作为LW剖面，将在宽度方向W和层叠方向T上延伸的剖面作为WT剖面。图2是层叠陶瓷电容器1的宽度方向W的中央部处的LT剖视图，图3是层叠陶瓷电容器1的长度方向L的中央部处的WT剖面。
进而，在层叠体2的六个外表面之中，将在层叠方向T上相对的一对外表面称为第1主面A1和第2主面A2，将在宽度方向W上相对的一对外表面称为第1侧面B1和第2侧面B2，将在长度方向L上相对的一对外表面称为第1端面C1和第2端面C2。
另外，在无需特别区分第1主面A1和第2主面A2而进行说明的情况下，统一作为主面A而进行说明，在无需特别区分第1侧面B1和第2侧面B2而进行说明的情况下，统一作为侧面B而进行说明，在无需特别区分第1端面C1和第2端面C2而进行说明的情况下，统一作为端面C而进行说明。
层叠陶瓷电容器1的尺寸没有特别限定，但是优选为，长度方向L尺寸为0.2mm以上且1.2mm以下，宽度方向W尺寸为0.1mm以上且0.7mm以下，层叠方向T尺寸为0.1mm以上且0.7mm以下。
(层叠体2)
层叠体2具备层叠体芯片10和设置在层叠体芯片10的宽度方向W的两侧的侧方间隔部20。在层叠体2中，主面A、侧面B以及端面C中的两个面的棱线部R1被倒角而带有圆角。
(层叠体芯片10)
层叠体芯片10具备内层部11、配置在内层部11的第1主面A1侧的上部外层部12a、以及配置在内层部11的第2主面A2侧的下部外层部12b。另外，在无需特别区分上部外层部12a和下部外层部12b而进行说明的情况下，统一作为外层部12而进行说明。
(内层部11)
内层部11包含多组沿着层叠方向T交替地层叠的电介质层14和内部电极层15。
(电介质层14)
电介质层14的厚度优选为0.4μm以上且1.0μm以下。更优选为0.4μm以上且0.6μm以下。
电介质层14用陶瓷材料来制造。作为陶瓷材料，例如使用以BaTiO3为主成分的介电陶瓷。关于构成层叠体芯片10的电介质层14的片数，优选包含上部外层部12a以及下部外层部12b在内为15片以上且700片以下。
在实施方式中，电介质层14不包含Ni(镍)，或者Ni含量比外层部12少。由此，能够增大在电介质层14内形成的电介质的粒子，因此能够增大静电电容。
(内部电极层15)
内部电极层15的厚度优选为0.2μm以上且0.8μm以下。内部电极层15的片数优选为15片以上且700片以下。
多个内部电极层15以及多个电介质层14各自的平均厚度像以下那样测定。首先，用扫描型电子显微镜对通过研磨使其露出的层叠体2的与长度方向L正交的剖面进行观察。接着，测定如下合计五条线上的厚度，该五条线是通过层叠体2的剖面的中心的沿着层叠方向T的中心线、以及从该中心线向两侧等间隔地各引出了两条的线。取该五个测定值的平均值。为了求出更准确的平均厚度，对层叠方向T上的上部、中央部、下部分别求出上述五个测定值，并将这些测定值的平均值作为平均厚度。
内部电极层15具备多个第1内部电极层15A和多个第2内部电极层15B。第1内部电极层15A和第2内部电极层15B被交替地配置。另外，在无需特别区分第1内部电极层15A和第2内部电极层15B而进行说明的情况下，统一作为内部电极层15而进行说明。
第1内部电极层15A具备与第2内部电极层15B对置的第1对置部152a和从第1对置部152a引出到第1端面C1侧的第1引出部151a。第1引出部151a的端部在第1端面C1露出，并与后述的第1外部电极3A电连接。
第2内部电极层15B具备与第1内部电极层15A对置的第2对置部152b和从第2对置部152b引出到第2端面C2的第2引出部151b。第2引出部151b的端部与后述的第2外部电极3B电连接。
而且，在第1内部电极层15A的第1对置部152a和第2内部电极层15B的第2对置部152b蓄积电荷，表现出电容器的特性。
图4是图3的部分Q1的放大图。在如图4所示的长度方向L的中央部处的WT剖面中，相邻的内部电极层15彼此的宽度方向W的端部的位置偏移d1在5μm以内。
而且，全部的内部电极层15中的在宽度方向W上处于最外侧即侧面B侧的端部和全部的内部电极层15中的在宽度方向W上处于最内侧的端部的位置偏移d2在10μm以内。
即，层叠的内部电极层15的宽度方向W的端部在宽度方向W上处于大致相同位置，端部的位置在层叠方向T上对齐。
虽然在实施方式中，内部电极层15以含有Sn(锡)的Ni(镍)为主成分而制造，但是并不限于此，也可以由以Cu、Ag、Pd、Ag-Pd合金、Au等为代表的金属材料形成。
此外，在内部电极层15的两个侧面侧的侧方间隔部20侧，偏析有侧方间隔部20包含的Mg(镁)。
(从内部电极层15延伸的Sn层16)
图5是图2的用圆圈包围的部分Q2的放大图。
在内部电极层15的表面存在烧结时从内部移动到表面而形成的Sn层16。Sn层16从内部电极层15的表面延伸至与内部电极层15在层叠方向T上相邻的电介质层14和外部电极3的边界区域Z1。此外，Sn层16还覆盖内部电极层15的与外部电极3的边界面。另外，Sn层16无需将内部电极层15全部覆盖，也可以覆盖一部分。
(Sn层16的效果)
在实施方式的层叠陶瓷电容器1中，Sn层16延伸至电介质层14和外部电极3的边界区域Z1，因此，例如能够抑制水分顺着外部电极3和层叠体2的边界面向内层部11的内部流入，耐湿性高。
另外，在实施方式中，从一个内部电极层15延伸的Sn层16不和从与该内部电极层15相邻的内部电极层15延伸的Sn层16相连，在电介质层14与外部电极3的边界区域Z1中还存在未设置Sn层16的部分，但是即使在该情况下，对于层叠陶瓷电容器1的耐湿性的提高也充分具有效果。
(外层部12)
外层部12优选上部外层部12a以及下部外层部12b的厚度均为9.5μm以上且30μm以下，更优选为9.5μm～20μm。
(外层部12的Ni)
在外层部12中，上部外层部12a以及下部外层部12b均与内层部11的电介质层14相同，例如由以BaTiO3为主成分的介电陶瓷材料来制造，但是与内层部11的电介质层14不同，含有Ni，或者Ni的含有率比电介质层14高。
如在图4示意地示出的那样，在外层部12中的极其靠近内部电极层15的区域Z3中，被内部电极层15吸收而不存在Ni。即，Ni不是存在于外层部12整体而是不均匀地存在。而且，关于Ni的密度，外层部12中的层叠方向T中央部最高。
(效果)
实施方式的层叠陶瓷电容器1在外层部12包含Ni，因此烧结后的介电陶瓷的粒子被致密化。
此外，在外层部12内的介电陶瓷形成的小孔被Ni填埋，因此作为层叠陶瓷电容器1的耐湿性高。
进而，外层部12的Ni通过向外部电极3的Cu层内扩散，从而可强化与外部电极3的紧固力。
另外，虽然在实施方式中在外层部12不包含Mg，但是也可以在外层部12加入Mg。
(侧方间隔部20)
侧方间隔部20具备设置在层叠体芯片10的第1侧面B1侧和层叠体芯片10的第2侧面B2侧的侧方间隔部20。另外，在无需特别区分第1侧方间隔部20a和第2侧方间隔部20b而进行说明的情况下，统一作为侧方间隔部20而进行说明。
(侧方间隔部20的成分)
侧方间隔部20沿着层叠体芯片10的露出在两个侧面的内部电极层15的宽度方向W侧的端部对该端部进行覆盖。在层叠体芯片10与侧方间隔部20之间存在图3以及图4中所示的界面U。
侧方间隔部20用与电介质层14同样的、例如以BaTiO3为主成分的介电陶瓷材料来制造，但是还作为烧结助剂而包含Mg。在侧方间隔部20的长度方向L的中央部，Mg的含量相对于100摩尔的Ti为0.2摩尔％以上且2.8摩尔％以下。通过将Mg设为2.8摩尔％以下，从而特别是不会阻碍内部电极层15的最外层附近的电介质层14中的电介质的粒子生长，因此不易产生电容下降。
此外，侧方间隔部20的Mg和外层部12的Ni在烧结时偏析到侧方间隔部20与外层部12之间的边界区域Z2。偏析的Ni的一部分和偏析的Mg的一部分形成Ni-Mg氧化物。即，在边界区域Z2偏析Ni-Mg氧化物。偏析到边界区域Z2的Ni的一部分在边界区域Z2中作为Ni而存在。偏析到边界区域Z2的Mg的一部分在边界区域Z2中作为Mg而存在。在边界区域Z2偏析Ni-Mg氧化物、Ni以及Mg。
另外，电介质层14不包含Ni。因而，电介质层14和侧方间隔部20的边界区域中的Ni、Ni-Mg氧化物的偏析量小于边界区域Z2中的Ni、Ni-Mg氧化物的偏析量。
因为电介质层14不包含Ni，所以构成电介质层14的粒子的粒子生长不被阻碍。因此，构成电介质层14的粒子变大，层叠陶瓷电容器1的高电容化成为可能。
作为侧方间隔部20包含的Mg和外层部12包含的Ni的合金的Ni-Mg合金偏析到容易成为水分的侵入路径的侧方间隔部20和外层部12的边界区域Z2。存在于边界区域Z2的小孔的一部分被Ni-Mg氧化物填埋。存在于边界区域Z2的小孔的一部分被Ni或Mg填埋。因此，实施方式的层叠陶瓷电容器1的耐湿性高。
(边界区域Z2)
另外，像上述的那样，关于内部电极层15的端部，图4中所示的长度方向L的中央部处的、包含宽度方向W以及层叠方向T的WT剖面上的相邻的内部电极层15彼此的位置偏移d1在5μm以内。而且，内部电极层15的在宽度方向W上处于最外侧的端部、和内部电极层15的在宽度方向W上处于最内侧的端部在全部的内部电极层15中的位置偏移d2在10μm以内。
所谓侧方间隔部20和外层部12的边界区域Z2，是以将内部电极层15的在宽度方向W上处于最外侧的端部和内部电极层15的在宽度方向W上处于最内侧的端部的宽度方向W的中央在层叠方向T上延长的延长线e为中心的、宽度方向W上的大约3μm的带状的区域。
另外，Ni-Mg氧化物的偏析、Ni的偏析以及Mg的偏析能够用WDX(波长分散型X射线分析)进行观测。
(外部电极3)
外部电极3具备设置在层叠体2的第1端面C1的第1外部电极3A和设置在层叠体2的第2端面C2的第2外部电极3B。另外，在无需特别区分第1外部电极3A和第2外部电极3B而进行说明的情况下，统一作为外部电极3而进行说明。外部电极3不仅覆盖端面C，还覆盖主面A以及侧面B的端面C侧的一部分。
如上所述，第1内部电极层15A的第1引出部151a的端部在第1端面C1露出，并与第1外部电极3A电连接。此外，第2内部电极层15B的第2引出部151b的端部在第2端面C2露出，并与第2外部电极3B电连接。由此，第1外部电极3A与第2外部电极3B之间成为多个电容器要素电并联连接的构造。
(外部电极3)
(内部电极层15和外部电极3的连接率)
图6是层叠陶瓷电容器1的通过内部电极层15的LW剖视图。图6的通过宽度方向W的中央部的位置W1处的WT剖面为图3。图6的位置W2是通过内部电极层15的宽度方向W的端部的位置。
内部电极层15薄，因此实际上在层叠方向T上贯通地设置有多个小孔15a。因此，在图2那样的LT剖面中观察时，并不是全部的内部电极层15与外部电极3连接，而是如图2的位置P1处所示，存在内部电极层15与外部电极3分离的情况。但是，虽然在位置P1处内部电极层15和外部电极3不连接，但是在从位置P1起在宽度方向W上偏移的位置处，内部电极层15和外部电极3连接。
在此，将图6的宽度方向W的某个位置处的图2所示的LT剖面中的、向一个外部电极3侧延伸的全部的内部电极层15的数目设为N0，并将其中的与该一侧的外部电极3连接的内部电极层15的数目设为N，将N/N0作为该位置处的连接率。
例如，图6的通过宽度方向W的中央部的位置W1处的图2所示的LT剖面中的、向一个外部电极3延伸的全部的内部电极层15的数目为N0，其中的与该一侧的外部电极3连接的内部电极层15的数目为N1，此时，N1/N0为位置W1处的连接率。
而且，在图6的通过宽度方向W的端部的位置W2处的图2所示的LT剖面中，同样地，向一个外部电极3延伸的全部的内部电极层15的数目为N0，其中的与该一侧的外部电极3连接的内部电极层15的数目为N2，此时，N2/N0为位置W2处的连接率。
在与实施方式不同的一般的层叠陶瓷电容器中，例如，通过宽度方向W的中央部的位置W1处的LT剖面中的连接率N1/N0、通过宽度方向W的端部的位置W2处的LT剖面中的连接率N2/N0用百分比来表示大于90％。进而，例如，通过宽度方向W的中央部的位置W1处的连接率N1/N0与通过宽度方向W的端部的位置W2处的连接率N2/N0之差小于10％。
若连接率小于90％且连接率之差根据位置而较大，则内部电极层15和外部电极3的连接性变差，电流的流动被阻碍或变得不稳定，层叠陶瓷电容器的等效串联电阻(ESR)有可能变大。
但是，在实施方式的层叠陶瓷电容器1中，通过宽度方向W的中央部的位置W1处的连接率N1/N0、通过宽度方向W的端部的位置W2处的连接率N2/N0用百分比来表示为90％以上。进而，通过宽度方向W的中央部的位置W1处的连接率N1/N0与通过宽度方向W的端部的位置W2处的连接率N2/N0之差为10％以下。
故此，实施方式的层叠陶瓷电容器1可充分地确保内部电极层15和外部电极3的接触面积，也不存在连接率的偏差，可确保良好的连接率，电流的流动良好，还能够抑制层叠陶瓷电容器的等效串联电阻(ESR)。
(检测方法)
外部电极3和内部电极层15的连接率像以下那样检测。
(位置W1处的连接率)
从层叠陶瓷电容器1的LT侧面起开始研磨，内部电极层15开始露出，使研磨了大约5μm左右的LT剖面露出。
然后，对该LT剖面中的一个外部电极3和向该外部电极3侧延伸的内部电极层15的连接根数进行计数，设为N1。
将与相同侧的外部电极3连接的内部电极层15的总根数设为N0。
根据该N1和N0求出位置W1处的连接率N1/N0。
(位置W2处的连接率)
从层叠陶瓷电容器1的LT侧面起开始研磨，使研磨至内部电极层15的宽度方向的中央位置的LT剖面露出。
然后，对该LW剖面中的一个外部电极3和向该外部电极3侧延伸的内部电极层15的连接根数进行计数，设为N2。
将与相同侧的外部电极3连接的内部电极层15的总根数设为N0。
根据该N2和N0求出位置W2处的连接率N2/N0。
另外，在内部电极层15的数目多的情况下，也可以在层叠方向T的最外层的区域中以20根左右对连接根数进行计数并在中央部中以40根左右对连接根数进行计数，并取平均值。
在实施方式的层叠陶瓷电容器1中，实际测定的结果是，在位置W1以及位置W2处连接率为90％以上。
关于像这样能够得到高的连接率的理由，将在后述的制造方法中说明。
(外部电极3的构造)
外部电极3从层叠体2侧起具备基底电极层30和镀敷层31。
如图2以及图6所示，基底电极层30从层叠体2侧起分为0.1～5μm的第1区域30a、第2区域30b、以及0.1～5μm的第3区域30c。第2区域30b的厚度并不限定于0.1～5μm，是从外部电极3除去了第1区域30a以及第3区域30c的剩余的厚度。镀敷层31从基底电极层30侧起具备Ni镀敷层31a和Sn镀敷层31b。包含这些层的外部电极3不仅覆盖端面C，还覆盖主面A以及侧面B的端面C侧的一部分。
此外，第1区域30a、第2区域30b、以及第3区域30c也可以按玻璃G的比例来划分。例如，在LT剖面中，若将基底电极层30的整体的玻璃相对于Cu的面积比率(玻璃的面积/Cu的面积)设为P，则也可以将0.1P以下设为第1区域30a，将1.2P以上设为第2区域30b，将低于1.0P的区域设为第3区域30c。另外，未必一定要包含第2区域。只要用厚度或P来规定且满足任一者，就设为属于各个区域。
(外部电极3的材料)
基底电极层30的第1区域30a、第2区域30b、以及第3区域30c是将包含Ba(钡)的混入了用于致密化的玻璃G的Cu膏进行烧结而形成的，是在将层叠体2烧结之后另外烧结的后烧(post fire)的电极。
(第1区域30a)
第1区域30a的长度方向L的厚度例如为0.1μm以上且5μm以下。
如在图5用示意图所示，第1区域30a包含比第2区域30b以及第3区域30c多的作为内部电极层15包含的金属的Ni。在用WDX进行了检测时，优选Ni相对于Cu的强度比为20％以上。
特别是，在第1区域30a的内层部11侧，与除此以外的区域，即，第1区域30a的第2区域30b侧以及第2区域30b、第3区域30c相比，以高密度包含Ni，在第1区域30a的内层部11侧形成有较多地包含Ni的层。进而，第1区域30a的内层部11侧的内部电极层15附近的Ni的密度比电介质层14附近高。而且，Ni与第1区域30a的Cu固溶而合金化。
像这样，在第1区域30a中，包含比第2区域30b以及第3区域30c多的Ni成分，因此内部电极层15和基底电极层30的连接率好。
(层叠体2侧的Cu粒子直径大)
此外，第1区域30a中的Cu的粒子的大小大于第2区域30b以及第3区域30c。而且，随着接近第2区域30b以及第3区域30c，厚度变小。Cu的粒子的大小可通过图5所示的LT剖面中的面积来确定。
(第2区域30b)
第2区域30b是第1区域30a以及第3区域30c以外的区域。第2区域30b优选比第1区域30a以及第3区域30c的厚度的合计值厚，例如为10μm以上且40μm以下。
第2区域30b包含比第1区域30a以及第3区域30c多的玻璃G，在LT剖面中，若将基底电极层30的整体的玻璃相对于Cu的面积比率(玻璃的面积/Cu的面积)设为P，则玻璃G为1.2P以上。玻璃G的比率可通过如下方式求出，即，用WDX测定Si的面积，并计算Si的面积相对于整个面积的比例。
(第3区域30c)
第3区域30c包含比第1区域30a以及第2区域30b多的Cu，玻璃的含量在图5所示的LT剖面中低于1.0P，即，少于1.0P。
第3区域30c的Cu的含量比第2区域30b、第3区域30c多，因此将层叠陶瓷电容器1安装到基板时的连接率良好。
此外，通过目视镀敷层31的表面的100处来对未附有镀敷的部分进行计数，由此能够判断Ni镀敷层31a的附着性。
第3区域30c包含最多的Cu，因此外侧的Ni镀敷层31a容易附着，此外，作为镀敷层31整体不易剥落，在实施方式中，不存在未附有镀敷的部分。
在实施方式的层叠陶瓷电容器1中，第2区域30b的玻璃G的比率为1.2P以上，因此密封性以及耐湿性高。关于耐湿性，在温度85℃、湿度85％的环境下对层叠陶瓷电容器1施加6.3V的电压，并在低于100MΩ的情况下判断为耐湿性低。100MΩ的阈值是静电电容为1μF的情况。
与本实施方式不同，第2区域30b的玻璃G的比率小于1.2P的作为比较的层叠陶瓷电容器1在100个中有11个低于100MΩ。
关于第2区域30b的玻璃G的比率为1.2P以上的实施方式的层叠陶瓷电容器1，在100个中，没有低于100MΩ的层叠陶瓷电容器1。
像这样，在实施方式的层叠陶瓷电容器1中，第2区域30b的玻璃G的比率为1.2P以上，因此具有良好的耐湿性。
(保护层33)
实施方式的层叠陶瓷电容器1在第3区域30c中在面向Ni镀敷层31a的玻璃G的表面形成有包含S(硫)和Ba(钡)的保护层33。保护层33对第3区域30c的表面，即，基底电极层30的表面的包含玻璃G的部分的50％以上进行被覆，优选对70％以上进行被覆。保护层33的厚度为10nm以上且1μm以下。
(保护层33的确认方法)
保护层33能够通过如下方式来确认，即，在宽度方向W中央部的LT剖面中，在外部电极3内的区域中用TEM(Transmission Electron Microscope，透射电子显微镜)-EDX(Energy Dispersive X-ray Spectroscopy，能量分散型X射线光谱仪)对包含玻璃G、第3区域30c、Ni镀敷层31a的区域进行拍摄。
(保护层33的厚度)
保护层33的厚度可通过如下方式来求出，即，根据观察的S以及Ba图像，测量从玻璃G朝向Ni镀敷层31a内的S以及Ba厚度。在玻璃G的表面为曲面的情况下，设为法线方向的厚度。在厚度根据位置而不同的情况下，在LT剖面中，也可以是在层叠方向上进行了三等分的区域的平均值。
(保护层33的被覆率)
保护层33的被覆率能够根据将在LT剖面上测量的、保护层33的长度除以包含玻璃G的表面的基底电极层30的表面的长度所得的值来求出。
(镀敷层31)
镀敷层31从基底电极层30侧起具备Ni镀敷层31a和Sn镀敷层31b。
(层叠陶瓷电容器1的制造方法)
图7是说明层叠陶瓷电容器1的制造方法的流程图。层叠陶瓷电容器1的制造方法包含准备层叠体2的层叠体准备工序S1、滚筒研磨工序S2、基底电极层形成工序S3、以及镀敷层形成工序S4。
(层叠体准备工序S1)
层叠体准备工序S1包含原料片准备工序S11、原料片层叠工序S12、母块形成工序S13、母块切断工序S14、侧方间隔部形成工序S15以及烧成工序S16。图8是说明层叠体准备工序S1以及滚筒研磨工序S2的图。
(原料片准备工序S11)
准备包含以BaTiO3为主成分的陶瓷粉末、粘合剂以及溶剂的陶瓷浆料。在实施方式中，陶瓷浆料不包含Ni，或者Ni含量比外层部12少。
通过在载置膜上使用金属型涂料机(die coater)、凹版涂布机、微凹版涂布机等将该陶瓷浆料成型为片状，从而制作内层用陶瓷生片101。
此外，成为上部外层部12a的上部外层部用陶瓷生片112以及成为下部外层部12b的下部外层部用陶瓷生片113也同样地制作。
上部外层部用陶瓷生片112以及下部外层部用陶瓷生片113与内层用陶瓷生片101同样地用包含以BaTiO3为主成分的陶瓷粉末、粘合剂以及溶剂的陶瓷浆料来制造，但是与内层用陶瓷生片101不同，包含Ni，或者Ni的含量比内层用陶瓷生片101多。
接下来，在内层用陶瓷生片101通过丝网印刷、喷墨印刷、凹版印刷等来印刷包含Ni、玻璃(Si氧化物)以及Sn的导电体膏102，使得具有带状的图案。
由此，准备在成为电介质层14的内层用陶瓷生片101的表面印刷了成为内部电极层15的导电体膏102的原料片103。
(原料片层叠工序S12)
接下来，在原料片层叠工序S12中，层叠多片原料片103。具体地，堆叠多个原料片103，使得成为如下状态，即，带状的导电体膏102朝向同一方向，且该带状的导电体膏102在相邻的原料片103之间在宽度方向上各错开半个间距。
进而，在层叠了多片的原料片103的一侧堆叠成为上部外层部12a的上部外层部用陶瓷生片112，在另一侧堆叠成为下部外层部12b的下部外层部用陶瓷生片113。
(母块形成工序S13)
接下来，在母块形成工序S13中，对上部外层部用陶瓷生片112、堆叠的多个原料片103、以及下部外层部用陶瓷生片113进行热压接。由此形成母块110。
(母块切断工序S14)
接下来，在母块切断工序S14中，将母块110沿着与层叠体芯片10的尺寸对应的切断线X以及与切断线X交叉的切断线Y进行切断。由此，制造层叠体芯片10。另外，在实施方式中切断线Y与切断线X正交。
(侧方间隔部形成工序S15)
接着，制作在与内层用陶瓷生片101同样的电介质粉末中作为烧结助剂而添加了Mg的陶瓷浆料。然后，在树脂膜上涂敷陶瓷浆料并使其干燥，从而制作侧方间隔部用陶瓷生片。另外，侧方间隔部用的陶瓷生片也可以是多个层。
然后，将侧方间隔部用陶瓷生片粘附于层叠体芯片10的露出了内部电极层15的侧部，由此形成成为侧方间隔部20的层。
由此，形成如下的烧结前的状态的层叠体2，即，在层叠体芯片10的LT侧面粘附了侧方间隔部20。
(烧成工序S16)
在层叠体芯片10形成了成为侧方间隔部20的层的产物在氮气气氛中以给定的条件进行脱脂处理，然后在氮气-氢气-水蒸气混合气氛中以给定的温度进行烧成、烧结而成为层叠体2。
另外，侧方间隔部20粘附于包含电介质层14的层叠体芯片10，因此即使在烧结后，在侧方间隔部20与层叠体芯片10之间也存在界面。
在此，作为侧方间隔部20包含的Mg和外层部12包含的Ni的合金的Ni-Mg氧化物偏析到容易成为水分的侵入路径的侧方间隔部20和外层部12的边界区域Z2。故此，存在于该部分的小孔被填埋，耐湿性变高。
在此，如图4所示，在外层部12包含Ni，因此烧结后的介电陶瓷的粒子被致密化。此外，在外层部12内的介电陶瓷形成的小孔被Ni填埋，因此作为层叠陶瓷电容器1的耐湿性变高。
如图5所示，在内部电极层15的表面形成从内部移动到表面的Sn层16。
(滚筒研磨工序S2)
接着，对层叠体2实施滚筒研磨。由此，在层叠体2的棱线部R1形成圆角。
在烧成工序S16中，内部电极层15收缩，因此内部电极层15的一部分有时不在端面C侧露出。通过设置滚筒研磨工序S2，从而层叠体2的端面C也被研磨，不在端面C侧露出的内部电极层15减少。
而且，全部的内部电极层15中的在宽度方向W上处于最外侧即侧面B侧的端部和全部的内部电极层15中的在宽度方向W上处于最内侧的端部的位置偏移d2在10μm以内。
即，层叠的内部电极层15的宽度方向W的端部在宽度方向W上处于大致相同位置，端部的位置在层叠方向T上对齐。
(基底电极层形成工序S3)
基底电极层形成工序S3包含第1区域形成工序S31、第2区域形成工序S32、第3区域形成工序S33、以及烧成工序S34。图9是说明基底电极层形成工序S3以及镀敷层形成工序S4的图。
(第1区域形成工序S31)
在第1区域形成工序S31中，使层叠体2的两个端面C分别浸渍于添加了玻璃的Cu膏116而形成第1区域30a。为了形成第1区域30a，使用包含粒子直径小的Cu粒子的Cu膏116。Cu粒子的粒子直径例如为0.05μm以上且3μm以下。此外，优选为0.05μm以上且1μm以下。
在此，内部电极层15的端面C侧的位置偏移d在滚筒研磨工序中变小。但是，在内部电极层15的端面C侧有可能稍微残存有位置偏移d。
在实施方式中，使用小粒子的Cu膏116，因此Cu膏116能够进入到在内部电极层15的端面C侧残存的位置偏移d的部分，并与内部电极层15良好地接触。
(第2区域形成工序S32)
接下来，在第2区域形成工序S32中，使层叠体2的两个端面C分别浸渍于玻璃的含量比第1区域30a以及第3区域30c多的Cu膏117而形成第2区域30b。
第2区域30b包含比第1区域30a以及第3区域30c多的玻璃G，在LT剖面中，若将基底电极层30的整体的玻璃相对于Cu的面积比率(玻璃的面积/Cu的面积)设为P，则玻璃G为1.2P以上。第2区域30b的玻璃G的比率为1.2P以上，因此密封性以及耐湿性高。
但是，为了抑制第2区域30b的导电性的劣化，第2区域30b的玻璃G的比率为2.5P以下。
另外，Cu膏117包含的Cu粒子的粒子直径可以与Cu膏116包含的Cu粒子的粒子直径相同，或者也可以大于Cu膏116包含的Cu粒子的粒子直径。
(第3区域形成工序S33)
接着，在第3区域形成工序S33中，浸渍于Cu的含量比第1区域30a以及第2区域30b多的Cu膏118而形成第3区域30c。Cu膏118包含玻璃G。玻璃G例如为BaO-B2O3-SiO2类玻璃、或BaO-B2O3-SiO2-LiO-NaO类玻璃等包含Ba的玻璃。此外，玻璃G包含硫(S)。
(烧成工序S34)
然后，以设定的烧成温度在氮气气氛中加热给定时间。由此，将基底电极层30烧附于层叠体2。
此时，形成在内部电极层15的表面的Sn层16从内部电极层15的表面延伸至与内部电极层15在层叠方向T上相邻的电介质层14和外部电极3的边界区域Z1。
此外，如在图5用示意图所示，第1区域30a中的Cu键合，Cu的块变得比第2区域30b以及第3区域30c大，层叠方向T的厚度变得比内部电极层15的厚度大。
(镀敷层形成工序S4)
镀敷层形成工序S4包含Ni镀敷层形成工序S41和Sn镀敷层形成工序S42。
(Ni镀敷层形成工序S41)
在Ni镀敷层形成工序S41中，将基底电极层30的第3区域30c浸泡到用于形成镀敷层31的镀敷液，在外部电极3的外周形成Ni镀敷层31。
此时，第3区域30c包含比第1区域30a以及第2区域30b多的Cu。Cu的量能够通过对用WDX检测出的Cu的面积进行计算而测定。第3区域30c的Cu的含量比第1区域30a、第2区域30b多，因此将层叠陶瓷电容器1安装到基板时的连接率良好。
在此，若将镀敷液和包含S(硫)的处理液混合并浸泡基底电极层30的第3区域30c，则镀敷液以及包含S的处理液将不断侵蚀在第3区域30c的表面露出的玻璃G。
但是，根据实施方式，玻璃G包含S以及Ba，因此这些S以及Ba在玻璃G的进行着由镀敷层31造成的侵蚀的表面开始逐渐形成保护层33。
若不断形成保护层33，则镀敷液对玻璃G的侵蚀逐渐被抑制，若保护层33形成至一定的厚度，则玻璃G变得基本不被侵蚀。
另一方面，若与实施方式不同，不形成保护层33，则镀敷液持续侵蚀玻璃G而向基底电极层30的内部的第2区域30b以及第1区域30a发展。
但是，根据本实施方式，像这样在基底电极层30的第3区域30c被浸渍于镀敷液的初始阶段，通过玻璃G包含的Ba以及包含S的处理液形成保护层33。然后，该保护层33成为玻璃G对镀敷液的屏障，可抑制镀敷液对玻璃G的进一步的侵蚀。
故此，基底电极层30的由镀敷液造成的侵蚀少，能够得到耐热、耐水性以及耐湿性高的层叠陶瓷电容器1。
第3区域30c包含的Cu最多，因此外侧的Ni镀敷层31a容易附着，此外作为镀敷层31整体不易剥落。
(Sn镀敷层形成工序S42)
接下来，在Ni镀敷层31a的外侧形成Sn镀敷层31b。
通过上述工序，制造实施方式的层叠陶瓷电容器1。以上，对本发明的实施方式进行了说明，但是并不限定于该实施方式，能够在其主旨的范围内进行各种变形。
例如，虽然在实施方式中，基底电极层30由三个区域形成，但是并不限于此，在基底电极层30中，也可以没有第2区域30b，而由第1区域30a以及第3区域30c构成。此外，也可以仅由一个区域构成。
在实施方式中，通过第1区域形成工序S31、第2区域形成工序S32、以及第3区域形成工序S33这三次的涂敷工序制造了包含三个区域的基底电极层30。但是，并不限于此，也可以通过材料的调整、调整温度曲线，从而制造包含多个区域的基底电极层30。
虽然在实施方式中，玻璃G包含Ba，但是也可以是不包含Ba的玻璃G。在该情况下，虽然保护层33不包含Ba，但是保护层33通过包含S的处理液而包含S。
虽然在实施方式中，在滚筒研磨工序和形成基底电极层30的第1区域30a时通过使用粒径小的Cu膏而提高了连接率，但是并不限定于此。为了使连接率提高，例如，也可以只进行以下中的任一者，即，进行滚筒研磨，或者使用直径小的Cu膏。
实施方式的层叠陶瓷电容器1是如下的结构，即，在制造了层叠体芯片10之后，在层叠体芯片10的两个侧面粘附侧方间隔部20。但是，并不限于此，侧方间隔部20也可以在制造层叠体芯片10时一起制造。
虽然在实施方式中设置有两个镀敷层，但是并不限定于此，镀敷层也可以是一层。
此外，在实施方式中确定的层叠陶瓷电容器1的尺寸、内部电极层15、电介质层14、外层部12、外部电极3的厚度、层数并不限定于记载的数值，也可以是不同的厚度、片数。
进而，各层包含的成分也不限定于在实施方式中说明的成分。

Claims (5)

1.一种层叠陶瓷电容器，具备：
层叠体，具有层叠的陶瓷层以及内部电极层，且包含在高度方向上相对的第1主面以及第2主面、在与所述高度方向正交的宽度方向上相对的第1侧面以及第2侧面、和在与所述高度方向以及所述宽度方向正交的长度方向上相对的第1端面以及第2端面；
第1外部电极，配置在所述第1端面上；以及
第2外部电极，配置在所述第2端面上，
所述内部电极层具有：第1内部电极层，与所述第1外部电极连接；以及第2内部电极层，与所述第2外部电极连接，
相对于所述第1内部电极层以及所述第2内部电极层的数量，在所述宽度方向中央部处的包含所述长度方向以及所述高度方向的剖面中，与所述第1外部电极或所述第2外部电极均不连接的所述第1内部电极层以及所述第2内部电极层的数量的比率为10％以下。
2.根据权利要求1所述的层叠陶瓷电容器，其中，
在所述高度方向上相邻的所述第1内部电极层以及所述第2内部电极层的所述宽度方向上的端部处的所述高度方向上的位置偏移量为5μm以下。
3.根据权利要求1或权利要求2所述的层叠陶瓷电容器，其中，
相对于所述第1内部电极层以及所述第2内部电极层的数量，在所述宽度方向端部处的包含所述长度方向以及所述高度方向的剖面中，与所述第1外部电极或所述第2外部电极均不连接的所述第1内部电极层以及所述第2内部电极层的数量的比率为10％以下。
4.根据权利要求1或权利要求2所述的层叠陶瓷电容器，其中，
与所述第1外部电极的所述第1内部电极层侧以外的部分以及所述第2外部电极的所述第2内部电极层侧以外的部分相比，在所述第1外部电极的所述第1内部电极层侧以及所述第2外部电极的所述第2内部电极层侧以更高浓度包含所述第1内部电极层以及所述第2内部电极层所包含的金属。
5.根据权利要求1或权利要求2所述的层叠陶瓷电容器，其中，
所述多个陶瓷层的厚度为0.4μm以上且0.6μm以下。
CN202311111240.4A 2020-09-30 2021-09-29 层叠陶瓷电容器 Pending CN116913684A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-166423 2020-09-30
JP2020166423A JP2022057916A (ja) 2020-09-30 2020-09-30 積層セラミックコンデンサ
CN202111156346.7A CN114334441B (zh) 2020-09-30 2021-09-29 层叠陶瓷电容器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202111156346.7A Division CN114334441B (zh) 2020-09-30 2021-09-29 层叠陶瓷电容器

Publications (1)

Publication Number Publication Date
CN116913684A true CN116913684A (zh) 2023-10-20

Family

ID=80822990

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311111240.4A Pending CN116913684A (zh) 2020-09-30 2021-09-29 层叠陶瓷电容器
CN202111156346.7A Active CN114334441B (zh) 2020-09-30 2021-09-29 层叠陶瓷电容器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111156346.7A Active CN114334441B (zh) 2020-09-30 2021-09-29 层叠陶瓷电容器

Country Status (4)

Country Link
US (2) US11735368B2 (zh)
JP (1) JP2022057916A (zh)
KR (2) KR102572462B1 (zh)
CN (2) CN116913684A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2022057919A (ja) * 2020-09-30 2022-04-11 株式会社村田製作所 積層セラミックコンデンサ
JP7351279B2 (ja) * 2020-09-30 2023-09-27 株式会社村田製作所 積層セラミックコンデンサ
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0777242A3 (en) 1995-11-29 1999-12-01 Matsushita Electric Industrial Co., Ltd A ceramic electronic component and its manufacturing method
JP4667703B2 (ja) * 2002-03-08 2011-04-13 株式会社村田製作所 積層セラミック電子部品
JP2005033004A (ja) * 2003-07-14 2005-02-03 Ngk Spark Plug Co Ltd 積層セラミックコンデンサ
JP4158713B2 (ja) 2004-02-03 2008-10-01 住友金属鉱山株式会社 外部電極用銅ペースト組成物
CN101479839A (zh) * 2006-04-24 2009-07-08 株式会社村田制作所 电子元件、使用该电子元件的电子元件装置及其制造方法
KR20140125111A (ko) * 2013-04-18 2014-10-28 삼성전기주식회사 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판
KR101883016B1 (ko) * 2013-07-22 2018-07-27 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP6443072B2 (ja) * 2015-01-23 2018-12-26 Tdk株式会社 積層型セラミック電子部品
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same
JP6714840B2 (ja) * 2015-07-17 2020-07-01 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2017204560A (ja) * 2016-05-11 2017-11-16 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
JP2018046086A (ja) * 2016-09-13 2018-03-22 株式会社村田製作所 積層セラミックコンデンサ
JP6816817B2 (ja) * 2017-03-03 2021-01-20 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP6933326B2 (ja) 2017-03-08 2021-09-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10650974B2 (en) * 2017-03-14 2020-05-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP6984368B2 (ja) * 2017-03-14 2021-12-17 株式会社村田製作所 積層セラミックコンデンサ
JP7347919B2 (ja) * 2017-12-15 2023-09-20 太陽誘電株式会社 積層セラミックコンデンサ
KR102076153B1 (ko) * 2018-05-02 2020-02-11 삼성전기주식회사 적층형 커패시터
JP7171315B2 (ja) * 2018-08-29 2022-11-15 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7296744B2 (ja) * 2019-03-01 2023-06-23 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR102333094B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
KR102257992B1 (ko) * 2019-07-08 2021-05-28 삼성전기주식회사 커패시터 부품
KR102333093B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
JP7237806B2 (ja) * 2019-12-02 2023-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP2022018664A (ja) * 2020-07-16 2022-01-27 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7276296B2 (ja) * 2020-09-30 2023-05-18 株式会社村田製作所 積層セラミックコンデンサ
JP7351279B2 (ja) * 2020-09-30 2023-09-27 株式会社村田製作所 積層セラミックコンデンサ
JP2022057919A (ja) * 2020-09-30 2022-04-11 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP2022057916A (ja) 2022-04-11
KR102572462B1 (ko) 2023-09-01
KR20220044141A (ko) 2022-04-06
US20220102077A1 (en) 2022-03-31
CN114334441A (zh) 2022-04-12
US20230352243A1 (en) 2023-11-02
CN114334441B (zh) 2023-09-15
KR20230128255A (ko) 2023-09-04
US11735368B2 (en) 2023-08-22

Similar Documents

Publication Publication Date Title
CN114334441B (zh) 层叠陶瓷电容器
US9947476B2 (en) Multilayer ceramic capacitor, multilayer ceramic capacitor series including the same, and multilayer ceramic capacitor mount body including the same
KR101993861B1 (ko) 적층 세라믹 콘덴서
US11094464B2 (en) Electronic component
CN114334449A (zh) 层叠陶瓷电容器
CN114334442A (zh) 层叠陶瓷电容器
KR101925286B1 (ko) 적층 세라믹 전자부품
CN114334443A (zh) 层叠陶瓷电容器
CN112614697B (zh) 层叠陶瓷电容器
KR101950715B1 (ko) 적층 세라믹 콘덴서
CN113539680A (zh) 层叠陶瓷电子部件
JP2022014535A (ja) 電子部品
CN216773070U (zh) 层叠陶瓷电容器
CN216015096U (zh) 层叠陶瓷电容器
JP2024025641A (ja) 積層型キャパシタおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination