CN116848783A - 电路基板 - Google Patents

电路基板 Download PDF

Info

Publication number
CN116848783A
CN116848783A CN202180088806.9A CN202180088806A CN116848783A CN 116848783 A CN116848783 A CN 116848783A CN 202180088806 A CN202180088806 A CN 202180088806A CN 116848783 A CN116848783 A CN 116848783A
Authority
CN
China
Prior art keywords
capacitor
interlayer connection
semiconductor device
closed circuit
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180088806.9A
Other languages
English (en)
Inventor
丰永匡利
石坂哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN116848783A publication Critical patent/CN116848783A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

在电路基板(700A)中，第1电容器(410)从配线图案(110)延伸至位于配线图案(110)的宽度方向的一个侧方的区域。第2电容器(420)从配线图案(110)延伸至位于配线图案(110)的宽度方向的另一个侧方的区域。通过安装半导体器件(300)而将电源端子(320)与配线图案(110)电连接，由半导体器件(300)、配线图案(110)、第1电容器(410)、第1层间连接部(510)、接地面(210)以及第3层间连接部(530)构成第1闭合电路。另外，由半导体器件(300)、配线图案(110)、第2电容器(420)、第2层间连接部(520)、接地面(210)以及第3层间连接部(530)构成第2闭合电路。

Description

电路基板
技术领域
本发明涉及电路基板。
背景技术
如在专利文献1中所公开的那样，已知一种电路基板，其具有对半导体器件供给电力的配线部、对半导体器件提供基准电位的接地部和将配线部与接地短接的旁通电容器(bypass capacitor)。
专利文献1出于使在半导体器件中产生的高频率的噪声电流降低的目的，提出了使用一对电容器作为旁通电容器的噪声滤波器的结构。具体地，专利文献1提出了一种噪声滤波器的结构，其在印刷基板表面具有：主配线图案；一对分支图案，其从该主配线图案分支出，隔着主配线图案而形成；以及一对接地用配线，其各自与分支图案的一端相对，跨分支图案的一端与接地用配线的一端而配置电容器。
专利文献1：日本特开2017-017470号公报
发明内容
专利文献1虽然公开了使作为在主配线图案中传输的传导噪声的噪声电流降低的技术方案，但没有公开关于降低作为向空间辐射的噪声的电磁波(以下记为辐射噪声)的内容。
但是，在电路基板具有闭合电路的情况下，由该闭合电路形成的感应磁场成为辐射噪声的源头。辐射噪声以穿过闭合电路的朝向在空间中传播，成为对在电路基板的周边配置的电子设备的动作带来不良影响的EMI(Electromagnetic Interference)的原因。于是，期望抑制辐射噪声的产生的结构。
本发明的目的是提供一种抑制辐射噪声的产生的电路基板。
为了实现所述目的，本发明涉及的电路基板具有将分别具有导电性的第1导电层和第2导电层隔着具有绝缘性的绝缘层而层叠的构造，在该电路基板安装具有被设为基准电位的参考端子和进行信号的输出的非参考端子的半导体器件，
其中，该电路基板具有：
配线部，其是所述第1导电层的结构要素；
第1电容器以及第2电容器，它们各自的一端与所述配线部连接；
参考部，其是所述第2导电层的结构要素；
第1层间连接部，其将所述参考部与所述第1电容器的另一端电连接；
第2层间连接部，其将所述参考部与所述第2电容器的另一端电连接；以及
第3层间连接部，其通过安装所述半导体器件，而将所述参考部与所述参考端子电连接，
所述第1电容器从所述配线部延伸至位于所述配线部的宽度方向的一个侧方的区域，并且所述第2电容器从所述配线部延伸至位于所述配线部的所述宽度方向的另一个侧方的区域，
通过安装所述半导体器件而将所述非参考端子与所述配线部电连接，由所述半导体器件、所述配线部、所述第1电容器、所述第1层间连接部、所述参考部以及所述第3层间连接部构成第1闭合电路，并且由所述半导体器件、所述配线部、所述第2电容器、所述第2层间连接部、所述参考部以及所述第3层间连接部构成第2闭合电路。
发明的效果
根据上述结构，通过在电路基板安装半导体器件而构成第1闭合电路以及第2闭合电路，由第1闭合电路形成的感应磁场(以下记为第1感应磁场)和由第2闭合电路形成的感应磁场(以下记为第2感应磁场)在相对于第1导电层来说的面方向上成为彼此相对的朝向，第1感应磁场与第2感应磁场抵消或彼此削减。
另外，第1感应磁场和第2感应磁场在沿第1电容器以及第2电容器的延伸方向的对第1导电层的剖视时的电路基板的厚度方向上也成为彼此相对的朝向，第1感应磁场与第2感应磁场抵消或彼此削减。
另外，能够使从配线部的宽度方向观察的由第1闭合电路以及第2闭合电路分别围出的面积比第1电容器以及第2电容器沿配线部的长度方向延伸的情况更狭小。因此，能够使辐射噪声的在配线部的宽度方向上的强度比以往降低。
如上所述，抑制了辐射噪声的产生。
附图说明
图1是表示实施方式1涉及的电路基板的主要部的剖视图。
图2是表示实施方式1涉及的电路基板的主要部的俯视图。
图3是表示实施方式1涉及的噪声电流的路径的一个侧面的概念图。
图4是表示实施方式1涉及的噪声电流的路径的另一个侧面的概念图。
图5是表示实施方式2涉及的电路基板的主要部的俯视图。
图6是表示实施方式3涉及的电路基板的主要部的俯视图。
图7是表示实施方式4涉及的电路基板的主要部的俯视图。
图8是表示实施方式5涉及的电路基板的主要部的俯视图。
图9是表示实施方式6涉及的电路基板的主要部的俯视图。
图10是表示实施方式7涉及的电路基板的主要部的俯视图。
具体实施方式
以下，参照附图对实施方式1至7涉及的电路基板进行说明。在附图中，对于相同或相应的部分标注相同的标号。此外，在以下的实施方式1至7中说明的电路基板以安装有半导体器件的状态进行说明。
[实施方式1]
如图1所示，本实施方式涉及的电路基板700A具有分别具有导电性的第1导电层100和第2导电层200隔着具有绝缘性的绝缘层600在厚度方向上层叠的结构。在第1导电层100安装有半导体器件300、第1电容器410以及第2电容器420。
如图2所示，半导体器件300具有作为基准电位的接地端子310和输出来自半导体器件300的信号的电源端子320。接地端子310是本发明涉及的参考端子的一个例子。电源端子320是本发明涉及的非参考端子的一个例子。在本实施方式中，示出接地端子310和电源端子320隔着半导体器件300的主体而正对的方式。
第1导电层100具有与半导体器件300的电源端子320电连接的配线图案110和与半导体器件300的接地端子310电连接的接地焊盘140。配线图案110是本发明涉及的配线部的一个例子。另外，第1导电层100具有配置第1电容器410的一端的第1焊盘120和配置第2电容器420的一端的第2焊盘130。
在本实施方式中，为了简化以下的说明，定义右手系的XYZ正交坐标系，其具有与电路基板700A的厚度方向平行的Z轴，并且将在对第1导电层100的俯视观察时从半导体器件300的接地端子310朝向电源端子320的方向设为X轴的正方向。
配线图案110从半导体器件300的配置电源端子320的一个端部向X轴正方向延伸。即，配线图案110在对第1导电层100的俯视观察时，从半导体器件300的主体沿电源端子320的延伸方向而延伸。
虽然未图示，但一个端部与电源端子320连接的配线图案110的另一个端部与电源电路连接。从该电源电路通过配线图案110对半导体器件300供给电源电压。此外，在半导体器件300是成为电源的器件的情况下，也可以没有电源电路。
此外，在图2中，对于第1导电层100的结构要素之中的与半导体器件300的除接地端子310以及电源端子320之外的端子连接的结构要素省略图示。
第1电容器410和第2电容器420各自以一端配置于配线图案110上的状态与配线图案110电连接。
此外，在本说明书中，电容器的“一端”指与构成电容器的一对电极的一者连接的端子，电容器的“另一端”指与该一对电极的另一者连接的端子。
一端设置于配线图案110上的第1电容器410从配线图案110延伸至位于配线图案110的宽度方向上的一个侧方的区域。另外，一端设置于配线图案110上的第2电容器420从配线图案110延伸至位于配线图案110的宽度方向上的另一个侧方的区域。
在此，“配线图案110的宽度方向”指与第1电容器410的一端以及第2电容器420的一端连接的位置处的配线图案110的宽度方向，即，在本实施方式中是指Y轴方向。
具体地，第1电容器410从配线图案110延伸至位于配线图案110的Y轴正方向的侧方的区域。另外，第2电容器420从配线图案110延伸至位于配线图案110的Y轴负方向的侧方的区域。
更具体地，第1电容器410和第2电容器420在对第1导电层100的俯视观察时(以下简单地记为在俯视观察时)，在与配线图案110正交而沿Y轴方向延伸的第1假想直线VL1上使彼此的一端相对，并且从配线图案110彼此朝向相反方向延伸。
第1电容器410的另一端以配置于第1导电层100的结构要素即第1焊盘120上的状态与第1焊盘120电连接。另外，第2电容器420的另一端以配置于第1导电层100的结构要素即第2焊盘130上的状态与第2焊盘130电连接。
在配线图案110与第1焊盘120之间、以及配线图案110与第2焊盘130之间不存在第1导电层100的结构要素。即，配线图案110与第1焊盘120仅通过第1电容器410连接，配线图案110与第2焊盘130仅通过第2电容器420连接。
另外，如图2中的细虚线所示，第2导电层200具有对半导体器件300提供基准电位的接地面210。接地面210是本发明涉及的参考部的一个例子。
接地面210以面状分布。将第1电容器410、第2电容器420、第1焊盘120、第2焊盘130、接地焊盘140以及半导体器件300垂直投影于第2导电层200的投影区域被配置于接地面210上。
另外，电路基板700A具有分别沿Z轴方向延伸的第1层间连接部510、第2层间连接部520以及第3层间连接部530。
第1层间连接部510将接地面210和与第1电容器410的另一端连接的第1焊盘120电连接。即，第1层间连接部510将接地面210与第1电容器410的另一端电连接。
第2层间连接部520将接地面210和与第2电容器420的另一端连接的第2焊盘130电连接。即，第2层间连接部520将接地面210与第2电容器420的另一端电连接。
第3层间连接部530将接地面210和与接地端子310连接的接地焊盘140电连接。即，第3层间连接部530将接地面210与接地端子310电连接。
在图1中也示出第1层间连接部510、第2层间连接部520以及第3层间连接部530。第1层间连接部510、第2层间连接部520以及第3层间连接部530各自由在将第1导电层100与第2导电层200相连接的通路孔(via hole)的内表面形成了金属镀层者构成。
第1层间连接部510、第2层间连接部520以及第3层间连接部530各自的Z轴负方向的端部配置于接地面210的区域内。
如图2所示，第1层间连接部510的Z轴正方向的端部配置于第1焊盘120的区域内。第2层间连接部520的Z轴正方向的端部配置于第2焊盘130的区域内。第3层间连接部530的Z轴正方向的端部配置于接地焊盘140的区域内。
在以上说明的电路基板700A中，对半导体器件300通过配线图案110供给电源电压，由此使半导体器件300工作。并且，在半导体器件300中，伴随着半导体器件300的工作而在半导体器件300的内部产生作为高频电流的噪声电流800。即，半导体器件300是成为噪声电流800的产生源的有源元件(active element)。噪声电流800的频率为大于或等于100kHz，更具体地为大于或等于1MHz。
在半导体器件300中产生的噪声电流800通过电源端子320流入配线图案110。流入配线图案110的噪声电流800的一部分分支为在第1电容器410中流动的第1噪声电流810和在第2电容器420中流动的第2噪声电流820。
第1噪声电流810经由第1电容器410、第1焊盘120以及第1层间连接部510而流入至接地面210。然后，第1噪声电流810在接地面210中朝向第3层间连接部530流动。
在图2中，以粗虚线表示在接地面210中流动的第1噪声电流810。第1噪声电流810沿接地面210的区域内的从第1层间连接部510到第3层间连接部530为止的阻抗最小的平滑的曲线状路径而流动。
该路径穿过相比于将第1层间连接部510的与接地面210的连接部和第3层间连接部530的与接地面210的连接部连结的假想线段，与将图2所示的沿配线图案110的长度方向延伸的第2假想直线VL2投影至接地面210的假想投影直线更接近的位置，并且相比于该假想投影直线，穿过第1层间连接部510的与接地面210的连接部侧。
然后，第1噪声电流810在如上所述地流过接地面210之后，经由第3层间连接部530、接地焊盘140以及接地端子310而返回至半导体器件300。返回至半导体器件300的第1噪声电流810在半导体器件300的内部从接地端子310朝向电源端子320流动。
在图2中以粗单点划线表示在半导体器件300的内部流动的第1噪声电流810。在图2中，假设第1噪声电流810在半导体器件300的内部沿X轴正方向流动。
如上所述，由半导体器件300、配线图案110、第1电容器410、第1焊盘120、第1层间连接部510、接地面210、第3层间连接部530以及接地焊盘140构成第1噪声电流810流动的第1闭合电路。
另一方面，第2噪声电流820经由第2电容器420、第2焊盘130以及第2层间连接部520而流入至接地面210。然后，第2噪声电流820在接地面210中朝向第3层间连接部530流动。
在图2中，以粗虚线表示在接地面210中流动的第2噪声电流820。第2噪声电流820沿接地面210区域内的从第2层间连接部520到第3层间连接部530为止的阻抗最小的平滑的曲线状路径而流动。
该路径穿过相比于将第2层间连接部520的与接地面210的连接部和第3层间连接部530的与接地面210的连接部连结的假想线段，与将图2所示的沿配线图案110的长度方向延伸的第2假想直线VL2投影至接地面210的假想投影直线更接近的位置，并且相比于该假想投影直线，穿过第2层间连接部520的与接地面210的连接部侧。
然后，第2噪声电流820在如上所述地流过接地面210之后，经由第3层间连接部530、接地焊盘140以及接地端子310而返回至半导体器件300。返回至半导体器件300的第2噪声电流820在半导体器件300的内部朝向电源端子320流动。半导体器件300的内部的第2噪声电流820的路径与第1噪声电流810的路径相同。
如上所述，由半导体器件300、配线图案110、第2电容器420、第2焊盘130、第2层间连接部520、接地面210、第3层间连接部530以及接地焊盘140构成第2噪声电流820流动的第2闭合电路。
根据本实施方式涉及的电路基板700A，得到以下效果。
如上所述，第1电容器410从配线图案110朝向位于配线图案110的Y轴正方向的侧方的第1焊盘120而延伸。另外，第2电容器420从配线图案110朝向位于配线图案110的Y轴负方向的侧方的第2焊盘130而延伸。
因此，在俯视观察时，构成彼此反向回旋的第1噪声电流810的路径和第2噪声电流820的路径。具体地，在俯视观察时，第1噪声电流810在上述第1闭合电路中逆时针回旋时，第2噪声电流820在上述第2闭合电路中顺时针回旋。
因而，第1噪声电流810在上述第1闭合电路中形成的第1感应磁场的相对于第1导电层100来说的法线方向上的成分即Z轴成分910Z和第2噪声电流820在上述第2闭合电路中形成的第2感应磁场的上述法线方向上的成分即Z轴成分920Z彼此抵消或彼此削减。
具体地，在本实施方式中，第1感应磁场的Z轴成分910Z的大小与第2感应磁场的Z轴成分920Z的大小一致。因而，第1感应磁场的Z轴成分910Z被第2感应磁场的Z轴成分920Z抵消。即，能够消除Z轴方向上的辐射噪声的产生。
在本实施方式中，为了使第1感应磁场的Z轴成分910Z与第2感应磁场的Z轴成分920Z的大小一致，特别地采用了以下的结构(A)至(D)。
(A)针对噪声电流800的上述第1闭合电路的阻抗与上述第2闭合电路的阻抗相等的结构。特别地，第1电容器410的静电电容与第2电容器420的静电电容相等的结构。
(B)第1电容器410、第1层间连接部510以及第1焊盘120与第2电容器420、第2层间连接部520以及第2焊盘130在俯视观察时，以沿配线图案110的长度方向延伸的第2假想直线VL2为对称轴而配置为线对称的结构。在此，“配线图案110的长度方向”是指，与第1电容器410的一端以及第2电容器420的一端连接的位置处的配线图案110的长度方向，即，在本实施方式中是指X轴方向。
(C)第3层间连接部530、接地端子310以及电源端子320在俯视观察时在第2假想直线VL2上排列的结构。
(D)接地面210以包含三角形区域的尺寸的面状分布的结构，该三角形区域以第1层间连接部510的与接地面210的连接部、第2层间连接部520的与接地面210的连接部以及第3层间连接部530的与接地面210的连接部为顶点。
根据上述结构(A)，能够使第1噪声电流810与第2噪声电流820的大小相等。另外，根据上述结构(B)至(D)，能够使将第1噪声电流810回旋的路径垂直投影于XY假想平面的Z轴方向第1投影路径810Z所围出的面积与将第2噪声电流820回旋的路径垂直投影于XY假想平面的Z轴方向第2投影路径820Z所围出的面积相等。
其结果是，能够使第1感应磁场的Z轴成分910Z与第2感应磁场的Z轴成分920Z的大小一致，由于二者的抵消，能够消除Z轴方向的辐射噪声的产生。
参照图3，接下来，对第1感应磁场的X轴成分910X和第2感应磁场的X轴成分920X进行说明。图3表示第1噪声电流810回旋的路径和第2噪声电流820回旋的路径的从X轴方向观察的侧面。此外，图1所示的绝缘层600是辐射噪声通过的电介质，因此在图3中省略图示。
如上所述，第1电容器410从配线图案110朝向位于配线图案110的Y轴正方向的侧方的第1焊盘120而延伸。另外，第2电容器420从配线图案110朝向位于配线图案110的Y轴负方向的侧方的第2焊盘130而延伸。
因此，从X轴方向观察，也构成彼此反向回旋的第1噪声电流810的路径和第2噪声电流820的路径。因而，第1感应磁场的X轴成分910X和第2感应磁场的X轴成分920X彼此抵消或彼此削减。
具体地，通过采用上述结构(B)至(D)，能够使将第1噪声电流810回旋的路径垂直投影于YZ假想平面的X轴方向第1投影路径810X所围出的面积与将第2噪声电流820回旋的路径垂直投影于YZ假想平面的X轴方向第2投影路径820X所围出的面积相等。另外，根据上述结构(A)，第1噪声电流810与第2噪声电流820的大小相等。
其结果是，能够使第1感应磁场的X轴成分910X与第2感应磁场的X轴成分920X的大小一致，由于二者的抵消，能够消除X轴方向的辐射噪声的产生。
参照图4，接下来，对第1感应磁场的Y轴成分910Y和第2感应磁场的Y轴成分920Y进行说明。图4表示第1噪声电流810回旋的路径和第2噪声电流820回旋的路径的从Y轴方向观察的侧面。此外，在图4中，省略了在图1中示出的绝缘层600的图示。
如上所述，第1电容器410以及第2电容器420沿与配线图案110交叉的朝向，具体地，沿配线图案110的宽度方向即Y轴方向而延伸。
因此，与第1电容器410以及第2电容器420沿配线图案110的长度方向即X轴方向延伸的情况相比，能够使第1层间连接部510以及第2层间连接部520更接近第3层间连接部530。即，能够使上述第1闭合电路以及上述第2闭合电路的X轴方向上的路径长度更接近半导体器件300的X轴方向上的宽度。
而且，在Z轴方向上，介于第1导电层100与第2导电层200之间的仅仅是图1所示的绝缘层600。在第1导电层100与第2导电层200之间没有其它导电层介入。这有助于缩短上述第1闭合电路以及上述第2闭合电路的Z轴方向上的路径长度。
因而，能够使将第1噪声电流810回旋的路径垂直投影于XZ假想平面的Y轴方向第1投影路径810Y所围出的面积和将第2噪声电流820回旋的路径垂直投影于XZ假想平面的Y轴方向第2投影路径820Y所围出的面积分别变狭小。因此，能够使辐射噪声的Y轴方向上的强度比以往降低。
如以上所说明的那样，根据本实施方式，抑制了X轴方向、Y轴方向以及Z轴方向各方向上的辐射噪声的产生。
另外，根据本实施方式，第1电容器410以及第2电容器420发挥使图2所示的噪声电流800向接地面210流入的旁通电容器(bypass capacitor)的作用。
此外，接地面210以面状广阔地分布，因此将针对噪声电流800的上述第1闭合电路以及上述第2闭合电路的阻抗抑制得小。另外，第1导电层100和第2导电层200隔着图1所示的绝缘层600彼此相邻，因此与在二者之间隔着其它导电层的情况相比，缩短了上述第1闭合电路以及上述第2闭合电路的路径长度。这也有助于将针对噪声电流800的上述第1闭合电路以及上述第2闭合电路的阻抗抑制得小。
因而，能够使图2所示的噪声电流800的大部分向接地面210流入，噪声电流800难以流出至能够与配线图案110连接的未图示的其它器件或电源电路。
另外，第1电容器410以及第2电容器420通过对半导体器件300供给电荷，从而还发挥使半导体器件300的动作稳定的作用。
[实施方式2]
在图2中例示了接地端子310和电源端子320在俯视观察时沿与形成为四边形的半导体器件300的主体的一边平行的方向排列的结构。但是，接地端子310和电源端子320的排列方向不特别地限定。以下，叙述将电源端子320的位置变更后的具体例。
如图5所示，在本实施方式涉及的电路基板700B中，在俯视观察时，接地端子310和电源端子320沿与半导体器件300的主体的一边交叉的方向排列。在实施方式1中，接地端子310和电源端子320配置于隔着半导体器件300的主体而正对的位置，但在本实施方式中，接地端子310和电源端子320配置于隔着半导体器件300的主体而斜向相对的位置。另外，配线图案110在俯视观察时，从半导体器件300的主体沿与电源端子320的延伸方向交叉的倾向而延伸。
但是，配线图案110沿电源端子320和接地端子310的排列方向延伸，并且第1电容器410以及第2电容器420在与配线图案110正交的第1假想直线VL1上排列这一点与实施方式1相同。
另外，第1电容器410、第1层间连接部510以及第1焊盘120与第2电容器420、第2层间连接部520以及第2焊盘130在俯视观察时，以沿配线图案110的长度方向延伸的第2假想直线VL2为对称轴而配置为线对称这一点也与实施方式1相同。
在图5中附注有右手系的XYZ正交坐标系，其具有与电路基板700B的厚度方向平行的Z轴，并且在俯视观察时将与配线图案110的长度方向平行地远离电源端子320的方向设为X轴的正方向。在俯视观察时将第3层间连接部530和电源端子320的排列方向设为X轴方向这一点与实施方式1相同。
在本实施方式中，第1电容器410以及第2电容器420也沿与配线图案110正交的Y轴方向延伸，因此与实施方式1的情况相同地，能够消除Z轴方向以及X轴方向上的辐射噪声，并且能够将Y轴方向上的辐射噪声抑制得小。其它结构以及效果与实施方式1相同。
[实施方式3]
在图2以及图5中，例示了在俯视观察时配线图案110沿接地端子310和电源端子320的排列方向延伸的结构。接地端子310以及电源端子320并不是必须沿配线图案110的长度方向排列。以下，在本实施方式中叙述其具体例。
如图6所示，在本实施方式涉及的电路基板700C中，在俯视观察时，穿过第3层间连接部530、接地端子310以及电源端子320的第3假想直线VL3与沿配线图案110的长度方向延伸的第2假想直线VL2交叉。即，在本实施方式中，接地端子310和电源端子320配置于隔着半导体器件300的主体而斜向相对的位置。并且，配线图案110在俯视观察时，从半导体器件300的主体沿电源端子320的延伸方向而延伸。
在图6中附注有右手系的XYZ正交坐标系，其具有与电路基板700C的厚度方向平行的Z轴，并且在俯视观察时将与配线图案110的长度方向平行地远离电源端子320的方向设为X轴的正方向。
在本实施方式中，也与实施方式1的情况相同地，构成在俯视观察时彼此反向回旋的第1噪声电流810的路径和第2噪声电流820的路径。
但是，在本实施方式中，Z轴方向第1投影路径810Z所围出的面积小于Z轴方向第2投影路径820Z所围出的面积。因而，第1感应磁场的Z轴成分910Z与第2感应磁场的Z轴成分920Z不会完全抵消。
然而，第1感应磁场的Z轴成分910Z与第2感应磁场的Z轴成分920Z的朝向相反，因此由第1感应磁场的Z轴成分910Z削减了第2感应磁场的Z轴成分920Z。因此，抑制了Z轴方向上的辐射噪声的产生。
另外，虽然未图示，但即使是在沿第3层间连接部530和电源端子320的队列所在的第3假想直线VL3观察的情况下，也构成彼此反向回旋的第1噪声电流810和第2噪声电流820的路径。
因此，即使在沿第3假想直线VL3的方向上，也能够由第2感应磁场削减第1感应磁场。因而，沿第3假想直线VL3的方向上的辐射噪声的产生也得到抑制。
另外，第1电容器410以及第2电容器420沿配线图案110的宽度方向即Y轴方向延伸，因此与实施方式1的情况同样地，能够使上述第1闭合电路以及上述第2闭合电路的X轴方向上的路径长度接近半导体器件300的X轴方向上的宽度。其结果是，能够使辐射噪声的Y轴方向上的强度比以往降低。其它的结构以及效果与实施方式1相同。
[实施方式4]
只要能够将Z轴方向上的辐射噪声抑制得小，就不需要将用于对辐射噪声进行静电屏蔽的屏蔽部件配置于电路基板700C的Z轴方向。在此，尤其期望将Z轴方向上的辐射噪声抑制得小。
在上述实施方式3涉及的结构中，为了将Z轴方向上的辐射噪声抑制得更小，也可以将上述第1闭合电路的阻抗抑制为小于上述第2闭合电路的阻抗。以下，在本实施方式中叙述其具体例。
如图7所示，在本实施方式涉及的电路基板700D中，第1电容器410的一对电极板的尺寸小于第2电容器420的一对电极板的尺寸。即，将第1电容器410的等效串联电感(ESL：Equivalent Series Inductance)设定为小于第2电容器420的ESL。此外，其它结构与上述的实施方式3相同。
并且，通过设为上述的结构，对于作为目标的噪声电流的频带，将第1电容器410的针对噪声电流800的阻抗设定为小于第2电容器420的针对噪声电流800的阻抗。其结果，上述第1闭合电路的针对噪声电流800的阻抗小于上述第2闭合电路的针对噪声电流800的阻抗。
因此，第1噪声电流810的大小，具体来说，第1噪声电流810的有效值大于第2噪声电流820的有效值。因而，即使Z轴方向第1投影路径810Z所围出的面积小于Z轴方向第2投影路径820Z所围出的面积，第1感应磁场的Z轴成分910Z的大小也接近第2感应磁场的Z轴成分920Z的大小。
其结果是，能够由第1感应磁场的Z轴成分910Z削减第2感应磁场的Z轴成分920Z的大部分，因此将Z轴方向上的辐射噪声抑制得更小。其它的结构以及效果与实施方式3相同。
此外，在上述的具体例中，说明了通过构成为使第1电容器410的尺寸小于第2电容器420的尺寸，从而将第1电容器410的阻抗设定为小于第2电容器420的阻抗的例子。然而，根据噪声电流的频带，也可以构成为使得第1电容器410的尺寸大于第2电容器420的尺寸。通过这种结构，也能够将第1电容器410的针对噪声电流800的阻抗设定为小于第2电容器420的针对噪声电流800的阻抗。另外，也可以不改变电容器的尺寸，而是调整第1电容器410和第2电容器420的阻抗。例如，也可以通过对构成电容器的电极板的间隔进行调整或变更电极板之间的电介质而调整阻抗。
另外，在上述的具体例中，说明了将第1电容器410的ESL设定为小于第2电容器420的ESL，将第1电容器410的针对噪声电流800的阻抗设定为小于第2电容器420的针对噪声电流800的阻抗的例子。然而，在本实施方式中，只要通过将第1闭合电路的针对噪声电流800的阻抗设定为小于上述第2闭合电路的针对噪声电流800的阻抗，由此能够将Z轴方向上的辐射噪声抑制得小即可。即，也可以考虑到所使用的第1电容器410以及第2电容器420的频率特性，对等效串联电阻(ESR)、电容进行调整，由此调整各电容器的阻抗、调整第1闭合电路以及第2闭合电路的阻抗。
即，本实施方式通过构成阻抗的虚部的容抗的调整，由此能够将上述第1闭合电路的针对噪声电流800的阻抗调整为小于上述第2闭合电路的针对噪声电流800的阻抗，抑制Z轴方向上的辐射噪声。
[实施方式5]
在上述实施方式4中，通过构成阻抗的虚部的容抗的调整，由此将上述第1闭合电路的阻抗抑制为小于上述第2闭合电路的阻抗。也可以通过构成阻抗的实部的电阻成分的调整，由此将上述第1闭合电路的阻抗抑制为小于上述第2闭合电路的阻抗。以下，在本实施方式中叙述其具体例。
如图8所示，在本实施方式涉及的电路基板700E中，由彼此并列地配置的2个层间连接部511以及512构成第1层间连接部510。因此，第1层间连接部510的电阻值小于第2层间连接部520的电阻值。其结果是，上述第1闭合电路的针对噪声电流800的阻抗小于上述第2闭合电路的针对噪声电流800的阻抗。此外，其它结构与上述的实施方式3以及实施方式4相同。
因而，出于与实施方式4的情况相同的理由，能够由第1感应磁场的Z轴成分910Z削减第2感应磁场的Z轴成分920Z的大部分，将Z轴方向上的辐射噪声抑制得更小。其它的结构以及效果与实施方式3相同。
此外，在本实施方式的上述的具体例中，通过由层间连接部511以及512构成第1层间连接部510，从而将第1层间连接部510的电阻抑制为小于第2层间连接部520的电阻。然而，在本实施方式中，只要是通过构成阻抗的实部的电阻成分的调整，而将上述第1闭合电路的阻抗抑制为小于上述第2闭合电路的阻抗即可。即，也可以通过对第1焊盘120以及第2焊盘130的形状、长度、宽度等进行变更，而将第1焊盘120的阻抗调整为小于第2焊盘130的阻抗。由此，也能够实现上述第1闭合电路的针对噪声电流800的阻抗小于上述第2闭合电路的针对噪声电流800的阻抗的结构。
[实施方式6]
在上述实施方式4以及5中，通过第1噪声电流810的有效值与第2噪声电流820的有效值之比的调整，而使第1感应磁场的Z轴成分910Z的大小接近第2感应磁场的Z轴成分920Z的大小。
也可以通过Z轴方向第1投影路径810Z所围出的面积与Z轴方向第2投影路径820Z所围出的面积之比的调整，而使第1感应磁场的Z轴成分910Z的大小接近第2感应磁场的Z轴成分920Z的大小。以下，在本实施方式中叙述其具体例。
如图9所示，在本实施方式涉及的电路基板700F中，第1电容器410以及第1层间连接部510与第2电容器420以及第2层间连接部520配置为相对于第2假想直线VL2不对称。
具体地，第1焊盘120的Y轴方向上的长度大于第2焊盘130的Y轴方向上的长度。即，第1焊盘120在俯视观察时，从与第1电容器410连接的一端沿第1电容器410的延伸方向而延伸。因此，从第1电容器410的一端到第1层间连接部510为止的Y轴方向上的距离大于从第2电容器420的一端到第2层间连接部520为止的Y轴方向上的距离。
由此，Z轴方向第1投影路径810Z所围出的面积接近Z轴方向第2投影路径820Z所围出的面积。因此，第1感应磁场的Z轴成分910Z的大小接近第2感应磁场的Z轴成分920Z的大小。
因而，能够由第1感应磁场的Z轴成分910Z削减第2感应磁场的Z轴成分920Z的大部分，因此将Z轴方向上的辐射噪声抑制得更小。其它的结构以及效果与实施方式3相同。
此外，在本实施方式的上述的具体例中，作为第1电容器410以及第1层间连接部510与第2电容器420以及第2层间连接部520相对于第2假想直线VL2不对称地配置的结构，说明了第1焊盘120的Y轴方向上的长度大于第2焊盘130的Y轴方向上的长度的方式。然而，只要能够通过Z轴方向第1投影路径810Z所围出的面积与Z轴方向第2投影路径820Z所围出的面积之比的调整，而使第1感应磁场的Z轴成分910Z的大小接近第2感应磁场的Z轴成分920Z的大小，也可以采用其它结构。
作为一个具体例，也可以将图9中的第1电容器410在一端与配线图案110电连接、另一端与第1焊盘120电连接的范围内在Y轴正方向上偏移而配置，将第2电容器420在一端与配线图案110电连接、另一端与第2焊盘130电连接的范围内在Y轴正方向上偏移而配置。由此，能够将第1电容器410和第2电容器420相对于第2假想直线VL2不对称地配置，因此能够调整Z轴方向第1投影路径810Z所围出的面积与Z轴方向第2投影路径820Z所围出的面积之比。其结果，能够使第1感应磁场的Z轴成分910Z的大小接近第2感应磁场的Z轴成分920Z的大小。
另外，也可以通过配置为将第1电容器410、第2电容器420的两者或一者相对于第1假想直线VL1在旋转方向上倾斜，由此将第1电容器410和第2电容器420的配置设为相对于第2假想直线VL2不对称地配置的结构，进行Z轴方向第1投影路径810Z所围出的面积与Z轴方向第2投影路径820Z所围出的面积之比的调整，使第1感应磁场的Z轴成分910Z的大小接近第2感应磁场的Z轴成分920Z的大小。
[实施方式7]
在上述实施方式1至6涉及的结构中，也可以相对于第1电容器410并联地连接1个或多个其它电容器，也可以相对于第2电容器420并联地连接1个或多个另外的电容器。以下，在本实施方式中叙述其具体例。
如图10所示，本实施方式涉及的电路基板700G还具有与第1电容器410并联连接的第3电容器430和与第2电容器420并联连接的第4电容器440。
第3电容器430与第1电容器410同样地，从配线图案110沿Y轴正方向延伸。一端与配线图案110连接的第3电容器430的另一端与第3焊盘150连接。第3焊盘150通过第4层间连接部540与接地面210连接。
第4电容器440与第2电容器420同样地，从配线图案110沿Y轴负方向延伸。一端与配线图案110连接的第4电容器440的另一端与第4焊盘160连接。第4焊盘160通过第5层间连接部550与接地面210连接。
第3电容器430、第4层间连接部540以及第3焊盘150与第4电容器440、第5层间连接部550以及第4焊盘160在俯视观察时以第2假想直线VL2为对称轴而线对称地配置。
第1电容器410以及第3电容器430整体的等效串联电阻(ESR：Equivalent SeriesResistance)、等效串联电感(ESL：Equivalent Series Inductance)小于各自的ESR、ESL。因此，能够使针对噪声电流800的上述第1闭合电路的阻抗进一步降低。
另外，第2电容器420以及第4电容器440整体的ESR、ESL小于各自的ESR、ESL。因此，能够使针对噪声电流800的上述第2闭合电路的阻抗进一步降低。
如上所述，通过使上述第1闭合电路以及上述第2闭合电路的阻抗进一步降低，提高了将噪声电流800封入上述第1闭合电路以及上述第2闭合电路的效果。
此外，在将第1电容器410的阻抗成为最小值的频率设为fa、将第3电容器430的阻抗成为最小值的频率设为fb时，优选以满足fa≠fb的方式选定第1电容器410以及第3电容器430。由此，能够拓宽上述第1闭合电路成为低阻抗的频率宽度。
同样地，在将第2电容器420的阻抗成为最小值的频率设为fc、将第4电容器440的阻抗成为最小值的频率设为fd时，优选以满足fc≠fd的方式选定第2电容器420以及第4电容器440。由此，能够拓宽上述第2闭合电路成为低阻抗的频率宽度。
如上所述，通过拓宽上述第1闭合电路以及上述第2闭合电路成为低阻抗的频率宽度，能够将包含各种频率成分的噪声电流800封入上述第1闭合电路以及上述第2闭合电路。
以上，对实施方式1至7进行了说明。也能够进行以下所述的变形。
在图2中例示了第1电容器410、第1层间连接部510、第1焊盘120、第2电容器420、第2层间连接部520以及第2焊盘130在俯视观察时在第1假想直线VL1上排列的结构，但并不是必须在一条直线上排列。
在图2中例示了使第1电容器410以及第2电容器420的延伸方向与配线图案110的宽度方向一致的结构。第1电容器410只要从配线图案110延伸至位于配线图案110的宽度方向的一个侧方的区域即可，第1电容器410的延伸方向也可以与配线图案110的宽度方向不一致。另外，第2电容器420只要从配线图案110延伸至位于配线图案110的宽度方向的另一个侧方的区域即可，第2电容器420的延伸方向也可以与配线图案110的宽度方向不一致。
在图7中例示了通过第1电容器410与第2电容器420的静电电容之比，而将上述第1闭合电路的阻抗抑制为小于上述第2闭合电路的阻抗的结构。另外，在图8中，例示了通过第1层间连接部510与第2层间连接部520的电阻之比，而将上述第1闭合电路的阻抗抑制为小于上述第2闭合电路的阻抗的结构。也可以通过上述第1闭合电路中的除第1电容器410以及第1层间连接部510之外的结构部件的阻抗与上述第2闭合电路中的除第2电容器420以及第2层间连接部520之外的结构部件的阻抗之比，而将上述第1闭合电路的阻抗抑制为小于上述第2闭合电路的阻抗。
在图9中例示了通过第1焊盘120的Y轴方向上的长度和第2焊盘130的Y轴方向上的长度之比，而使Z轴方向第1投影路径810Z所围出的面积接近Z轴方向第2投影路径820Z所围出的面积的结构。也可以通过上述第1闭合电路中的除第1焊盘120之外的部件的尺寸与上述第2闭合电路中的除第2焊盘130之外的部件的尺寸之比，而使Z轴方向第1投影路径810Z所围出的面积接近Z轴方向第2投影路径820Z所围出的面积。
在图2中示出的半导体器件300只要具有被设为基准电位的参考端子和进行信号的输出的非参考端子即可，不特别地限定。作为半导体器件300，例如能够使用ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable GateArray)、其它IC(Integrated Circuit)或FET(Field Effect Transistor)。另外，半导体器件300也可以在内部包含将振荡电路之外的其它有源电路。另外，半导体器件300也可以例如具有SOP(Small Outline Package)、QFP(Quad Flat Package)、SOT(Small OutlineTransistor)、QFN(Quad Flat No-Leads)、BGA(Ball Grid Array)这样类型的封装(Package)。
本发明能够在不脱离本发明的广义的精神和范围的状态下设为各种实施方式以及变形。上述的实施方式用于说明本发明，而不是对本发明的范围进行限定。本发明的范围不是由实施方式表示，而是由权利要求书表示的。在权利要求书的范围内以及与其等同的发明含义的范围内实施的各种变形都被认为是在本发明的范围内。
标号的说明
100第1导电层，110配线图案(配线部)，120第1焊盘，130第2焊盘，140接地焊盘，150第3焊盘，160第4焊盘，200第2导电层，210接地面(参考部)，300半导体器件，310接地端子(参考端子)，320电源端子(非参考端子)，410第1电容器，420第2电容器，430第3电容器，440第4电容器，510第1层间连接部，511、512层间连接部，520第2层间连接部，530第3层间连接部，540第4层间连接部，550第5层间连接部，600绝缘层，700A、700B、700C、700D、700E、700F、700G电路基板，800噪声电流(高频电流)，810第1噪声电流，810X X轴方向第1投影路径，810Y Y轴方向第1投影路径，810Z Z轴方向第1投影路径(第1投影路径)，820第2噪声电流，820X X轴方向第2投影路径，820Y Y轴方向第2投影路径，820Z Z轴方向第2投影路径(第2投影路径)，910X第1感应磁场的X轴成分，910Y第1感应磁场的Y轴成分，910Z第1感应磁场的Z轴成分，920X第2感应磁场的X轴成分，920Y第2感应磁场的Y轴成分，920Z第2感应磁场的Z轴成分，VL1第1假想直线，VL2第2假想直线，VL3第3假想直线。

Claims (9)

1.一种电路基板，其具有将分别具有导电性的第1导电层和第2导电层隔着具有绝缘性的绝缘层而层叠的构造，在该电路基板安装具有被设为基准电位的参考端子和进行信号的输出的非参考端子的半导体器件，
其中，该电路基板具有：
配线部，其是所述第1导电层的结构要素；
第1电容器以及第2电容器，它们各自的一端与所述配线部连接；
参考部，其是所述第2导电层的结构要素；
第1层间连接部，其将所述参考部与所述第1电容器的另一端电连接；
第2层间连接部，其将所述参考部与所述第2电容器的另一端电连接；以及
第3层间连接部，其通过安装所述半导体器件，而将所述参考部与所述参考端子电连接，
所述第1电容器从所述配线部延伸至位于所述配线部的宽度方向的一个侧方的区域，并且所述第2电容器从所述配线部延伸至位于所述配线部的所述宽度方向的另一个侧方的区域，
通过安装所述半导体器件而将所述非参考端子与所述配线部电连接，由所述半导体器件、所述配线部、所述第1电容器、所述第1层间连接部、所述参考部以及所述第3层间连接部构成第1闭合电路，并且由所述半导体器件、所述配线部、所述第2电容器、所述第2层间连接部、所述参考部以及所述第3层间连接部构成第2闭合电路。
2.根据权利要求1所述的电路基板，其中，
所述第1电容器和所述第2电容器在对所述第1导电层的俯视观察时，在与所述配线部交叉的第1假想直线上使彼此的所述一端相对，并且从所述配线部向彼此相反的朝向延伸。
3.根据权利要求2所述的电路基板，其中，
所述第1电容器以及所述第1层间连接部与所述第2电容器以及所述第2层间连接部在所述俯视观察时，以沿所述配线部的长度方向延伸的第2假想直线为对称轴而线对称地配置。
4.根据权利要求3所述的电路基板，其中，
所述参考端子和所述非参考端子在所述俯视观察时在所述第2假想直线上排列。
5.根据权利要求1至4中任一项所述的电路基板，其中，
在所述半导体器件中形成频率大于或等于100kHz的高频电流，
将所述第1闭合电路中的所述高频电流的路径垂直投影于与所述第1导电层平行的假想平面的第1投影路径所围出的面积小于将所述第2闭合电路中的所述高频电流的路径垂直投影于所述假想平面的第2投影路径所围出的面积，
所述第1闭合电路的针对所述高频电流的阻抗小于所述第2闭合电路的针对所述高频电流的阻抗。
6.根据权利要求5所述的电路基板，其中，
所述第1电容器的等效串联电感小于所述第2电容器的等效串联电感。
7.根据权利要求5所述的电路基板，其中，
所述第1层间连接部的电阻值小于所述第2层间连接部的电阻值。
8.根据权利要求1至7中任一项所述的电路基板，还具有：
第3电容器，其与所述第1电容器并联连接；以及
第4电容器，其与所述第2电容器并联连接。
9.根据权利要求1至8中任一项所述的电路基板，其中，
所述参考部以包含三角形区域的尺寸的面状分布，该三角形区域以所述第1层间连接部的与所述参考部的连接部、所述第2层间连接部的与所述参考部的连接部以及所述第3层间连接部的与所述参考部的连接部为顶点。
CN202180088806.9A 2021-03-09 2021-03-09 电路基板 Pending CN116848783A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/009369 WO2022190220A1 (ja) 2021-03-09 2021-03-09 回路基板

Publications (1)

Publication Number Publication Date
CN116848783A true CN116848783A (zh) 2023-10-03

Family

ID=80560870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180088806.9A Pending CN116848783A (zh) 2021-03-09 2021-03-09 电路基板

Country Status (7)

Country Link
US (1) US11889616B2 (zh)
JP (1) JP7003340B1 (zh)
KR (1) KR102649163B1 (zh)
CN (1) CN116848783A (zh)
DE (1) DE112021005601T5 (zh)
TW (1) TWI796133B (zh)
WO (1) WO2022190220A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015136910A1 (ja) * 2014-03-12 2015-09-17 パナソニックＩｐマネジメント株式会社 トロイダルコイル装置およびそれを用いた電流計測装置
CN110720172A (zh) * 2017-06-21 2020-01-21 住友电气工业株式会社 电子电路装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3684239B2 (ja) * 1995-01-10 2005-08-17 株式会社 日立製作所 低ｅｍｉ電子機器
JP3948321B2 (ja) 2002-03-26 2007-07-25 株式会社村田製作所 ３端子コンデンサの実装構造
JP2005079542A (ja) * 2003-09-03 2005-03-24 Tdk Corp 半導体レーザ駆動回路および光ヘッド
JP2005108924A (ja) * 2003-09-29 2005-04-21 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2006041273A (ja) 2004-07-28 2006-02-09 Murata Mfg Co Ltd パッケージ共振抑圧回路，発振器，高周波モジュール，通信機装置及びパッケージ共振抑圧方法
JP2006310713A (ja) * 2005-05-02 2006-11-09 Canon Inc プリント配線板
TW200818451A (en) * 2006-06-02 2008-04-16 Renesas Tech Corp Semiconductor device
US7886431B2 (en) * 2006-06-06 2011-02-15 Teraspeed Consulting Group Llc Power distribution system for integrated circuits
JP5165912B2 (ja) * 2007-03-15 2013-03-21 株式会社日立製作所 低ノイズ半導体装置
TWI341580B (en) * 2007-06-05 2011-05-01 Siliconware Precision Industries Co Ltd Metohod for fabricating semiconductor device installed with passive components
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
JP2010098162A (ja) 2008-10-17 2010-04-30 Hitachi Ltd プリント配線基板および設計支援システム
JP5504149B2 (ja) * 2009-12-28 2014-05-28 日本特殊陶業株式会社 多層配線基板
JP5714865B2 (ja) 2010-10-20 2015-05-07 ラピスセミコンダクタ株式会社 発振回路
JP2012213255A (ja) 2011-03-30 2012-11-01 Nippon Seiki Co Ltd 電圧変換装置
TWI610606B (zh) * 2013-02-21 2018-01-01 味之素股份有限公司 零件內建配線基板之製造方法及半導體裝置
JP6207422B2 (ja) * 2014-02-19 2017-10-04 ルネサスエレクトロニクス株式会社 電子装置
JP6472344B2 (ja) 2015-06-30 2019-02-20 三菱電機株式会社 ノイズフィルタ及びプリント基板
US20200260586A1 (en) * 2016-03-03 2020-08-13 Delta Electronics (Shanghai) Co., Ltd. Power module and manufacturing method thereof
JP2020088888A (ja) 2018-11-15 2020-06-04 株式会社日立製作所 電圧フィルタおよび電力変換装置
JP7303087B2 (ja) * 2019-10-15 2023-07-04 ファナック株式会社 平滑コンデンサ部及びスナバコンデンサを有するモータ駆動装置
CN115023808A (zh) * 2020-02-06 2022-09-06 斯莫特克有限公司 具有包括耦接至部件焊盘的电容器的电力分配网络的电子系统
US11201602B1 (en) * 2020-09-17 2021-12-14 Analog Devices, Inc. Apparatus and methods for tunable filtering

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015136910A1 (ja) * 2014-03-12 2015-09-17 パナソニックＩｐマネジメント株式会社 トロイダルコイル装置およびそれを用いた電流計測装置
CN110720172A (zh) * 2017-06-21 2020-01-21 住友电气工业株式会社 电子电路装置

Also Published As

Publication number Publication date
DE112021005601T5 (de) 2023-08-03
TWI796133B (zh) 2023-03-11
KR20230101947A (ko) 2023-07-06
JP7003340B1 (ja) 2022-01-20
KR102649163B1 (ko) 2024-03-20
US11889616B2 (en) 2024-01-30
JPWO2022190220A1 (zh) 2022-09-15
WO2022190220A1 (ja) 2022-09-15
US20230403785A1 (en) 2023-12-14
TW202239314A (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
US6603646B2 (en) Multi-functional energy conditioner
US6373673B1 (en) Multi-functional energy conditioner
KR100564928B1 (ko) 전송선로형 컴포넌트
US7466560B2 (en) Multilayered printed circuit board
US6365828B1 (en) Electromagnetic interference suppressing device and circuit
US5761049A (en) Inductance cancelled condenser implemented apparatus
CN110177423B (zh) 基板电路装置以及印刷布线基板
WO2009096203A1 (ja) 半導体装置
WO2012039120A4 (en) Printed circuit board
CN115299184B (zh) 电路基板及电子设备
AU5297500A (en) A multi-functional energy conditioner
CN116848783A (zh) 电路基板
WO2018229978A1 (ja) プリント配線板
JP3116782B2 (ja) 誘導相殺コンデンサを備えた回路基板
JP6425632B2 (ja) プリント基板
JP4468651B2 (ja) 集積回路パッケージの実装方法
WO2020235092A1 (ja) フィルタ回路
KR100488303B1 (ko) 다기능 에너지 컨디셔너
JP2001326468A (ja) 多層プリント配線板及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination