CN115084279A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115084279A
CN115084279A CN202110678555.1A CN202110678555A CN115084279A CN 115084279 A CN115084279 A CN 115084279A CN 202110678555 A CN202110678555 A CN 202110678555A CN 115084279 A CN115084279 A CN 115084279A
Authority
CN
China
Prior art keywords
semiconductor
layer
semiconductor layer
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110678555.1A
Other languages
English (en)
Inventor
平田直文
蔵口友美
植木伸一
堀阳一
谷平圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN115084279A publication Critical patent/CN115084279A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的实施方式的半导体装置具备包含第1导电型的第1半导体层的半导体部、设置于上述半导体部的背面上的第1电极、和设置于上述半导体部的表面上的第2电极。上述第2电极包含势垒层和金属层，上述势垒层与上述第1半导体层相接，包含钒或钒化合物作为主要成分。上述金属层设置于上述势垒层上。

Description

半导体装置
关联申请
本申请享有以日本专利申请2021-41019号(申请日：2021年3月15日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
实施方式涉及半导体装置。
背景技术
对于半导体装置要求电特性的提高。例如，肖特基势垒二极管优选具有低的正向电压及低的反向电流。
发明内容
实施方式提供能够提高电流/电压特性的半导体装置。
实施方式的半导体装置具备包含第1导电型的第1半导体层的半导体部、设置于上述半导体部的背面上的第1电极、和设置于上述半导体部的表面上的第2电极。上述第2电极包含与上述第1半导体层相接且以钒作为主要成分的势垒层、和设置于上述势垒层上的金属层。
附图说明
图1是表示第1实施方式的半导体装置的示意截面图。
图2(a)及(b)是表示第1实施方式的半导体装置的特性的图表。
图3(a)～(c)是表示第1实施方式的变形例的半导体装置的电极结构的示意截面图。
图4是表示第1实施方式的变形例的半导体装置的示意截面图。
图5是表示第2实施方式的半导体装置的示意截面图。
具体实施方式
实施方式的半导体装置具备包含第1导电型的第1半导体层的半导体部、设置于上述半导体部的背面上的第1电极、和设置于上述半导体部的表面上的第2电极。上述第2电极包含与上述第1半导体层相接且以钒作为主要成分的势垒层、和设置于上述势垒层上的金属层。
以下，对实施方式在参照附图的同时进行说明。对于附图中的相同部分，标注相同编号并适当省略其详细的说明，对于不同的部分进行说明。需要说明的是，附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实的情况相同。另外，即使是表示相同部分的情况下，根据附图有时彼此的尺寸或比率也不同地被表现。
(第1实施方式)
图1是表示第1实施方式的半导体装置1的示意截面图。半导体装置1例如为肖特基势垒二极管。
如图1中所示的那样，半导体装置1具备半导体部10、第1电极20、第2电极30和绝缘膜40。
半导体部10例如包含第1导电型的半导体基板11、和第1导电型的第1半导体层13。半导体基板11例如为n型碳化硅(SiC)基板。第1半导体层13例如为n型SiC层或n型氮化镓(GaN)层。第1半导体层13在半导体基板11上被外延生长。以下，将第1导电型设定为n型、将第2导电型设定为p型来进行说明。
半导体部10具有表面及其相反侧的背面。第1电极20设置于半导体部10的背面上。第2电极30设置于半导体部10的表面上。半导体基板11位于第1半导体层13与第1电极20之间。第1半导体层13位于半导体基板11与第2电极30之间。第1电极20例如为包含金(Au)或铝(Al)的金属层。
第2电极30例如包含势垒层31和金属层33。势垒层31与第1半导体层13相接，例如包含钒(V)作为主要成分。金属层33设置于势垒层31上，例如包含钼(Mo)或铝(Al)。
势垒层31相对于第1半导体层13被肖特基连接。势垒层31例如包含由金属钒(V)、氮化钒(VN)、硅钒(SiV)、铝钒(AlV)、碳化钒(VC)构成的组的至少1种。势垒层31例如使用溅射法而形成。这里，硅钒(SiV)为硅化钒或硅与钒的合金。另外，铝钒为铝与钒的合金。
金属钒例如通过使用了包含纯度为99.9重量％以上的钒的靶的溅射法来形成。金属钒例如包含铁、铬、镍等作为0.1重量％以下的杂质。
氮化钒例如通过使用了包含纯度为99.9重量％以上的钒的靶的反应性溅射法来形成。氮化钒例如包含铁、铬、镍等或它们的氮化物作为杂质。
硅钒(SiV)例如通过使用了包含纯度为99.9重量％以上的硅化钒的靶的溅射法来形成。另外，碳化钒(VC)例如通过使用了包含纯度为99重量％以上的碳化钒的靶的溅射法来形成。
势垒层31并不限定于上述的例子，例如，也可以包含金属钒与第1半导体层13的合金层。
绝缘膜40设置于半导体部10的表面上。绝缘膜40例如为硅氧化膜，使用CVD(Chemical Vapor Deposition，化学气相沈积)而形成。第2电极30介由设置于绝缘膜40中的接触孔而与第1半导体层13连接。势垒层31与露出到接触孔的底面的第1半导体层13相接。
图2是表示第1实施方式的半导体装置1的特性的图表。图2(a)是表示半导体装置1的正向特性的图表。图2(b)是表示正向电压VF与反向电流IR的关系的图表。
图2(a)及(b)中示出半导体装置1的特性EB及比较例的半导体装置的特性CE。半导体装置1的势垒层31包含金属钒。比较例的半导体装置的势垒层包含钛(Ti)。
图2(a)的横轴为正向电压VF，纵轴为正向电流IF。
如图2(a)中所示的那样，半导体装置1的正向电压VF低于比较例的半导体装置的正向电压VF。
图2(b)的横轴为正向电压VF，纵轴为反向电流IR。
如图2(a)及(b)中所示的那样，在半导体装置1中，通过使用包含金属钒的势垒层31，与比较例的半导体装置相比，能够降低正向电压VF。
然而，在半导体装置1中，获知反向电流IR增加。为了进一步提高半导体装置1的电流/电压特性，优选降低反向电流IR。
图3(a)～(c)是表示第1实施方式的变形例的半导体装置1的电极结构的示意截面图。如图3(a)～(c)中所示的那样，势垒层31也可以具有包含至少2个层的层叠结构。
如图3(a)中所示的那样，势垒层31包含第1层31a和第2层31b。第1层31a按照与第1半导体层13相接的方式设置。第2层31b设置于第1层31a与金属层33之间。第1层31a例如包含氮化钒(VN)。第2层31b例如包含金属钒(V)。
如图3(b)中所示的那样，势垒层31包含第1层31c和第2层31b。第1层31c按照与第1半导体层13相接的方式设置。第2层31b设置于第1层31c与金属层33之间。第1层31c例如包含硅钒(SiV)及碳化钒(VC)中的至少任一者。第2层31b例如包含金属钒(V)。
如图3(c)中所示的那样，势垒层31包含第1层31c和第2层31a。第1层31c按照与第1半导体层13相接的方式设置。第2层31a设置于第1层31c与金属层33之间。第1层31c例如包含硅钒(SiV)及碳化钒(VC)中的至少任一者。第2层31a例如包含氮化钒(VN)。
在半导体装置1中，例如通过使用单层结构的势垒层31或上述的层叠结构中的一者，能够提高电流/电压特性。
图4是表示第1实施方式的变形例的半导体装置2的示意截面图。
半导体装置2包含半导体部100。第1电极20设置于半导体部100的背面上。第2电极30设置于半导体部100的表面上。
半导体部100包含第1导电型的半导体基板11、第1导电型的第1半导体层13、第2导电型的第2半导体层15、第2导电型的第3半导体层17和第2导电型的第4半导体层19。
第2电极30包含势垒层31、金属层33和接触层35。第2电极30按照介由设置于绝缘膜40中的接触孔而与半导体部100相接的方式设置。势垒层31设置于半导体部100与金属层33之间。接触层35设置于半导体部100与势垒层31之间。
半导体基板11位于第1电极20与第1半导体层13之间，与第1电极20电连接。第1半导体层13位于半导体基板11与第2电极30之间。
第2半导体层15设置于第1半导体层13与第2电极20之间。第2半导体层15包含与第1半导体层13相同的材料。另外，第2半导体层15进一步包含第2导电型的杂质。
第3半导体层17设置于第2半导体层15与第2电极30之间。第3半导体层17包含与第1半导体层13相同的材料。第3半导体层17包含比第2半导体层15的第2导电型杂质的浓度高浓度的第2导电型杂质。
第2电极30的接触层35设置于第3半导体层17与势垒层31之间。接触层35与第3半导体层17及势垒层31相接，例如包含欧姆连接的材料。接触层35例如包含镍(Ni)。
第2电极30介由接触层35与第3半导体层17电连接。进而，第2电极30介由第3半导体层17与第2半导体层15电连接。
第2半导体层15包含设置于第1半导体层13与第3半导体层17之间的部分、和与第2电极30的势垒层31相接的部分。另外，第1半导体层13包含在第2半导体层15中延伸、与第2电极30的势垒层31相接的延伸部13c。
第1半导体层13例如包含多个延伸部13c。第1半导体层13的延伸部13c例如与第2电极30的势垒层31被肖特基连接。第2半导体层15包含位于在沿着半导体部100的表面的方向上相邻的延伸部13c之间、与第2电极30的势垒层31相接的部分。
第4半导体层19设置于第1半导体层13与绝缘膜40之间。第4半导体层19包含与第1半导体层13相同的材料。第4半导体层19按照将第2半导体层15包围的方式设置。另外，第4半导体层19按照与第2半导体层15连接的方式设置，包含比第2半导体层15的第2导电型杂质的浓度高浓度的第2导电型杂质。
第4半导体层19会缓和第2半导体层15的外周的电场集中，提高半导体装置2的反向耐压。第4半导体层19构成所谓RESURF(ReducedSurface Field，降低表面电场)结构。
在半导体装置2中，通过在半导体部100与第2电极30之间设置例如肖特基结和pn结，能够降低正向电压VF，并且降低反向电流IR。即，正向电压VF成为比pn结的内建电压低的值。另一方面，在第1电极20与第2电极30之间施加反向电压的情况下，pn结的动作成为支配性，能够降低反向电流。
进而，通过将包含钒(V)作为主要成分的材料用于第2电极30的势垒层31，能够降低正向电压VF。另外，在对第1电极20与第2电极30之间施加反向电压的情况下，第1半导体层13的延伸部13c通过在低偏压时从pn结扩展的耗尽层而被耗尽化。因此，pn结的电场变得比肖特基结的电场高。由此，能够抑制起因于肖特基结的反向电流IR的半导体装置2的反向电流的增加。
另外，就半导体装置2而言，能够防止在第2电极30的势垒层31中使用金属钒的情况的反向电流IR的增加(参照图2(b))。由此，能够提高半导体装置2的电流/电压特性。
(第2实施方式)
图5是表示第2实施方式的半导体装置3的示意截面图。图5具有将MOSFET(MetalOxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)与肖特基势垒二极管集成化而成的结构。
半导体装置3包含半导体部200。第1电极20设置于半导体部200的背面上。第2电极30设置于半导体部200的表面上。第1电极20例如兼作漏极电极和阴极电极。第2电极30例如兼作源极电极和阳极电极。
半导体装置3进一步包含控制电极50。控制电极50例如介由栅极绝缘膜51而设置于半导体部200的表面上。另外，控制电极50设置于第2电极30与半导体部200之间。控制电极50例如通过层间绝缘膜53而与第2电极30电绝缘。
半导体部200包含第1导电型的半导体基板11、第1导电型的第1半导体层13、第2导电型的第2半导体层15、第2导电型的第3半导体层17、第1导电型的第5半导体层21和第1导电型的第6半导体层23。
半导体基板11位于第1电极20与第1半导体层13之间，与第1电极20电连接。第1半导体层13位于半导体基板11与第2电极30之间。半导体基板11包含比第1半导体层13的第1导电型杂质的浓度高浓度的第1导电型杂质。第1半导体层13例如为n型漂移层。
第2半导体层15设置于第1半导体层13与第2电极20之间。第2半导体层15包含与第1半导体层13相同的材料。另外，第2半导体层15进一步包含第2导电型的杂质。第2半导体层15例如为p型扩散层。
第3半导体层17设置于第2半导体层15与第2电极30之间。第3半导体层17包含与第1半导体层13相同的材料。第3半导体层17包含比第2半导体层15的第2导电型杂质的浓度高浓度的第2导电型杂质。
第3半导体层17例如为p型接触层。第3半导体层17与第2电极30电连接。第2半导体层15介由第3半导体层17与第2电极30电连接。
第5半导体层21设置于第2半导体层15与第2电极30之间。第5半导体层21包含与第1半导体层13相同的材料。
第6半导体层23设置于第2半导体层15与第2电极30之间。第6半导体层23包含与第1半导体层13相同的材料。
第3半导体层17、第5半导体层21及第6半导体层23在第2半导体层15与第2电极30之间沿着例如半导体部200的表面而排列。第3半导体层17设置于第5半导体层21与第6半导体层23之间。另外，第5半导体层21与第2电极30电连接。
如图5中所示的那样，沿着半导体部200的表面而设置多个第2半导体层15。多个第2半导体层15相互分离地设置。第1半导体层13具有在相邻的两个第2半导体层15之间延伸的第1部分13a、和在相邻的另两个第2半导体层15之间延伸的第2部分13b。另外，第2半导体层15包含沟道部15c，第1半导体层13的第1部分13a与第2半导体层15的沟道部15c沿着半导体部200的表面而排列。
控制电极50按照介由栅极绝缘膜51与第1半导体层13的第1部分13a及第2半导体层15的沟道部15c相对的方式设置。另外，第5半导体层21按照介由第2半导体层15的沟道部15c与第1半导体层13的第1部分13a相对的方式设置。即，第1半导体层13的第1部分13a、第2半导体层15的沟道部15c及第5半导体层21沿着半导体部200的表面而排列。像这样，MOS栅极结构由第1半导体层13的第1部分13a、第2半导体层15的沟道部15c、第5半导体层21、控制电极50及栅极绝缘膜51构成。
势垒层31按照与第1半导体层13的第2部分13b相接的方式设置。另外，势垒层31按照与位于第1半导体层13的第2部分13b与第3半导体层17之间的第2半导体层15的一部分相接的方式设置。
第2电极30包含势垒层31和金属层37。势垒层31设置于第1半导体层13的第2部分13b与金属层37之间。金属层37例如将半导体部200的表面侧覆盖，与第3半导体层17、第5半导体层21及势垒层31相接。金属层37与第3半导体层17、第5半导体层21及势垒层31电连接。另外，控制电极50通过层间绝缘膜53而与金属层37电绝缘。
势垒层31例如为以钒作为主要成分的金属层，与第1半导体层13的第2部分13b相接。势垒层31与第1半导体层13例如进行肖特基接触。势垒层31例如包含由金属钒(V)、氮化钒(VN)、硅钒(SiV)、铝钒(AlV)、碳化钒(VC)构成的组的至少1种。
像这样，半导体装置3在半导体部200的表面上具有将MOS栅极结构与肖特基结集成化而成的结构。另外，通过以钒作为主要成分的势垒层31，能够实现肖特基结的低VF化。由此，变得能够提高肖特基结的正向的电流密度，能够降低半导体部200的表面上的肖特基结的占有面积。
需要说明的是，第1及第2实施方式是例示，本发明并不限定于这些例子。例如，半导体基板11及第1半导体层13的材料并不限定于碳化硅(SiC)及氮化镓(GaN)，也可以为氮化镓以外的氮化物半导体、或氧化镓等氧化物半导体。另外，在图5中所示的例子中，MOS栅极结构与肖特基结交替地配置，但实施方式并不限定于此。例如，在相邻的两个肖特基结之间，也可以设置多个MOS栅极结构。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新颖的实施方式可以以其他的各种方式实施，在不脱离发明的主旨的范围内，可以进行各种省略、置换、变更。这些实施方式和其变形包含于发明的范围、主旨中，同时包含于权利要求书中记载的发明和其同等的范围内。

Claims (14)

1.一种半导体装置，其具备：
半导体部，该半导体部包含第1导电型的第1半导体层；
第1电极，该第1电极设置于所述半导体部的背面上；和
第2电极，该第2电极是设置于所述半导体部的表面上的第2电极，所述第2电极包含势垒层和金属层，所述势垒层与所述第1半导体层相接，包含钒或钒化合物作为主要成分，所述金属层设置于所述势垒层上。
2.根据权利要求1所述的半导体装置，其中，所述第1半导体层为碳化硅层。
3.根据权利要求1所述的半导体装置，其中，所述第1半导体层为氮化镓层。
4.根据权利要求1所述的半导体装置，其中，所述半导体部包含氮化物半导体或氧化物半导体。
5.根据权利要求1所述的半导体装置，其中，所述第2电极的所述势垒层包含金属钒或氮化钒。
6.根据权利要求1所述的半导体装置，其中，所述第2电极的所述势垒层包含钒与硅的合金、钒与铝的合金、及碳化钒中的至少任一者。
7.根据权利要求1所述的半导体装置，其中，所述半导体层进一步包含设置于所述第1半导体层与所述第2电极之间的第2导电型的第2半导体层，
所述第1半导体层具有在所述第2半导体层中延伸、与所述第2电极的所述势垒层相接的部分。
8.根据权利要求7所述的半导体装置，其中，所述第2电极进一步包含与所述第2半导体层相接并且被电连接的接触层。
9.根据权利要求8所述的半导体装置，其中，所述势垒层包含与所述第1半导体层相接的第1部分、和设置于所述接触层与所述金属层之间的第2部分。
10.根据权利要求9所述的半导体装置，其中，所述半导体部进一步包含所述第2导电型的第3半导体层和所述第2导电型的第4半导体层，
所述第3半导体层设置于所述第2半导体层与所述第2电极的所述接触层之间，
所述第4半导体层沿着所述半导体部的所述表面将所述第2半导体层包围，
所述第3半导体层及所述第4半导体层分别包含比所述所述第2半导体层的第2导电型杂质浓度高浓度的第2导电型杂质，
所述第2电极的所述接触层介由所述第3半导体层与所述第2半导体层电连接。
11.根据权利要求10所述的半导体装置，其中，所述第4半导体层按照将所述第2半导体层的外缘覆盖的方式设置。
12.根据权利要求7所述的半导体装置，其进一步具备控制电极，该控制电极是设置于所述半导体部的所述表面侧的控制电极，所述控制电极与所述第2电极的所述势垒层分离设置，与所述半导体部通过第1绝缘膜而电绝缘，介由所述第1绝缘膜与所述第1半导体层的一部分相对，
所述半导体部进一步包含第2导电型的第2半导体层和第1导电型的第5半导体层，
所述第2半导体层包含设置于所述第1半导体层与所述第2电极之间、介由所述第1绝缘膜与所述控制电极相对的部分，
所述第5半导体层设置于所述第2半导体层与所述第2电极之间，与所述第1绝缘膜相接，与所述第2电极的所述金属层电连接。
13.根据权利要求12所述的半导体装置，其中，所述第2电极按照将所述控制电极覆盖的方式设置，
所述控制电极通过设置于所述第2电极与所述控制电极之间的第2绝缘膜而与所述第2电极电绝缘。
14.根据权利要求12所述的半导体装置，其中，所述半导体部进一步包含所述第2导电型的第3半导体层，
所述第3半导体层设置于所述第2半导体层与所述第2电极之间，包含比所述第2半导体层的第2导电型杂质的浓度高浓度的第2导电型杂质，
所述第2电极的所述金属层在所述势垒层与所述控制电极之间与所述第3半导体层电连接。
CN202110678555.1A 2021-03-15 2021-06-18 半导体装置 Pending CN115084279A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021041019A JP2022140933A (ja) 2021-03-15 2021-03-15 半導体装置
JP2021-041019 2021-03-15

Publications (1)

Publication Number Publication Date
CN115084279A true CN115084279A (zh) 2022-09-20

Family

ID=77499620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110678555.1A Pending CN115084279A (zh) 2021-03-15 2021-06-18 半导体装置

Country Status (4)

Country Link
US (1) US11830920B2 (zh)
EP (1) EP4060751A1 (zh)
JP (1) JP2022140933A (zh)
CN (1) CN115084279A (zh)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886383A (en) * 1997-01-10 1999-03-23 International Rectifier Corporation Integrated schottky diode and mosgated device
JP2001077379A (ja) * 1999-09-03 2001-03-23 Nippon Inter Electronics Corp ショットキーバリア半導体装置
US8436361B2 (en) * 2010-06-16 2013-05-07 National Tsing Hua University Schottky diode structure and method for fabricating the same
JP5450493B2 (ja) * 2011-03-25 2014-03-26 株式会社東芝 半導体装置
US8772144B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
JP6063629B2 (ja) 2012-03-12 2017-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP6202944B2 (ja) 2013-08-28 2017-09-27 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5846178B2 (ja) * 2013-09-30 2016-01-20 サンケン電気株式会社 半導体装置及びその製造方法
JP2015204333A (ja) 2014-04-11 2015-11-16 豊田合成株式会社 半導体装置および半導体装置の製造方法
EP2942804B1 (en) 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN108899359A (zh) 2014-07-22 2018-11-27 Flosfia 株式会社 结晶性半导体膜和板状体以及半导体装置
JP6400544B2 (ja) * 2015-09-11 2018-10-03 株式会社東芝 半導体装置
JP6584880B2 (ja) 2015-09-11 2019-10-02 株式会社東芝 半導体装置
JP6443281B2 (ja) 2015-09-17 2018-12-26 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
DE102015120668B4 (de) * 2015-11-27 2022-08-11 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes
DE102017100109A1 (de) 2017-01-04 2018-07-05 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
JP6640131B2 (ja) 2017-01-31 2020-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2018155553A1 (ja) * 2017-02-24 2018-08-30 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
JP2018181917A (ja) 2017-04-04 2018-11-15 株式会社デンソー 炭化珪素半導体装置
JP6730237B2 (ja) * 2017-09-19 2020-07-29 株式会社東芝 半導体装置
JP2018078348A (ja) 2018-02-09 2018-05-17 ローム株式会社 半導体装置および半導体装置の製造方法
US10680095B2 (en) * 2018-06-15 2020-06-09 Semiconductor Components Industries, Llc Power device having super junction and schottky diode

Also Published As

Publication number Publication date
US11830920B2 (en) 2023-11-28
US20220293762A1 (en) 2022-09-15
JP2022140933A (ja) 2022-09-29
EP4060751A1 (en) 2022-09-21

Similar Documents

Publication Publication Date Title
US8884333B2 (en) Nitride semiconductor device
US10971634B2 (en) Oxide semiconductor device and method of manufacturing oxide semiconductor device
US8872227B2 (en) Nitride semiconductor device
CN111640790B (zh) 半导体装置
US20180308975A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2012195618A (ja) 窒化ガリウム半導体素子
US10872974B2 (en) Semiconductor device
US10141439B2 (en) Semiconductor device and method of manufacturing the same
US20230017518A1 (en) Semiconductor device
US9608058B1 (en) Semiconductor device
CN115084279A (zh) 半导体装置
JP7358590B2 (ja) 半導体装置
US20230092735A1 (en) Semiconductor device
CN112071809B (zh) 半导体装置
US20230307502A1 (en) Semiconductor device
CN115939194A (zh) 半导体装置及其制造方法
CN117438454A (zh) 半导体器件和制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination