CN114582835A - 反熔丝结构及其制作方法、反熔丝阵列、存储装置 - Google Patents
反熔丝结构及其制作方法、反熔丝阵列、存储装置 Download PDFInfo
- Publication number
- CN114582835A CN114582835A CN202210478057.7A CN202210478057A CN114582835A CN 114582835 A CN114582835 A CN 114582835A CN 202210478057 A CN202210478057 A CN 202210478057A CN 114582835 A CN114582835 A CN 114582835A
- Authority
- CN
- China
- Prior art keywords
- doped region
- substrate
- antifuse
- air gap
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000003860 storage Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 239000000463 material Substances 0.000 claims abstract description 57
- 238000002955 isolation Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims description 21
- 230000008021 deposition Effects 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 11
- 230000001808 coupling effect Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开提供一种反熔丝结构及其制作方法、反熔丝阵列、存储装置。该反熔丝结构包括：基底，包括第一掺杂区和第二掺杂区；第一栅极和第二栅极，位于基底上，且第一栅极和第二栅极位于第一掺杂区的两侧，第二栅极位于第一掺杂区和第二掺杂区之间；隔离材料层，位于基底上，覆盖第一栅极、第二栅极和基底；空气间隙，在垂直于基底的方向上位于第一掺杂区和隔离材料层之间，且空气间隙向第一掺杂区延伸。本公开通过在第一栅极和第二栅极之间形成空气间隙，增大分压距离，降低耦合作用的影响，减小寄生电容，可有效防止在对第一栅极相关器件进行操作过程中可能对第二栅极相关器件造成的损伤。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种反熔丝结构及其制作方法、反熔丝阵列、存储装置。
背景技术
基于反熔丝（Anti-fuse）技术的一次可编程器件被广泛应用于各类芯片中，例如DRAM（Dynamic Random Access Memory，动态随机存取存储器）芯片中利用反熔丝可编程模块可以通过击穿反熔丝单元，实现冗余修复（包括行修复和列修复）；也可以通过对反熔丝可编程模块进行编程，进而实现对芯片内部各种参数（例如电压、电流、频率等）的精确修调。随着技术节点的不断推进，反熔丝相关空间尺寸的微缩对节省成本、创造收益有极大帮助，但是反熔丝的尺寸与其准确性及稳定性呈正相关，如何在实现反熔丝尺寸微缩的同时，确保其性能不受影响、甚至更好，成为了研究热点。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供一种反熔丝结构及其制作方法、反熔丝阵列、存储装置。
本公开的第一方面提供一种反熔丝结构，所述反熔丝结构包括：
基底，包括第一掺杂区和第二掺杂区；
第一栅极和第二栅极，位于所述基底上，且所述第一栅极和所述第二栅极位于所述第一掺杂区的两侧，所述第二栅极位于所述第一掺杂区和所述第二掺杂区之间；
隔离材料层，位于所述基底上，覆盖所述第一栅极、所述第二栅极和所述基底；
空气间隙，在垂直于所述基底的方向上位于所述第一掺杂区和所述隔离材料层之间，且所述空气间隙向所述第一掺杂区延伸。
根据本公开的一些实施例，所述反熔丝结构还包括：
介质层，位于所述第一掺杂区上方，所述空气间隙位于所述介质层上方。
根据本公开的一些实施例，所述第一掺杂区包括第一重掺杂区，所述第一重掺杂区的掺杂浓度大于所述第一掺杂区其他区域的掺杂浓度。
根据本公开的一些实施例，所述隔离材料层包括第一曲面部，所述第一曲面部与所述介质层合围形成所述空气间隙。
根据本公开的一些实施例，所述第一曲面部在垂直于所述基底的方向上向远离所述基底的一侧凹陷。
根据本公开的一些实施例，所述介质层包括第二曲面部，所述第二曲面部在垂直于所述基底的方向上向所述基底凹陷。
根据本公开的一些实施例，所述空气间隙向所述第一掺杂区延伸的深度为10~100nm。
根据本公开的一些实施例，所述第一栅极包括第一栅电极和第一栅绝缘层，所述第二栅极包括第二栅电极和所述第二栅绝缘层，所述第一栅绝缘层的厚度小于所述第二栅绝缘层的厚度。
根据本公开的一些实施例，所述反熔丝结构还包括第三掺杂区，位于所述第一栅极远离所述第一掺杂区的一侧。
本公开的第二方面提供一种反熔丝阵列，所述反熔丝阵列包括多个如以上所述的反熔丝结构，多个所述反熔丝结构中的部分所述反熔丝结构的所述第一栅极相互电连接，和/或，多个所述反熔丝结构中的部分所述反熔丝结构的所述第二栅极相互电连接。
本公开的第三方面提供一种反熔丝结构的制作方法，所述反熔丝结构的制作方法包括：
提供基底，在所述基底内形成第一掺杂区和第二掺杂区；
在所述基底上形成第一栅极和第二栅极，所述第一栅极和所述第二栅极位于所述第一掺杂区的两侧，所述第二栅极位于所述第一掺杂区与所述第二掺杂区之间；
在所述基底上形成隔离材料层，所述隔离材料层覆盖所述第一栅极、所述第二栅极和所述基底；
在所述隔离材料层和所述第一掺杂区之间形成空气间隙，在垂直于所述基底的方向上，所述空气间隙向所述第一掺杂区延伸。
根据本公开的一些实施例，在形成所述空气间隙之前，所述反熔丝结构的制作方法还包括：
刻蚀所述第一掺杂区，形成第二曲面部；所述第二曲面部在垂直于所述基底的方向上向所述基底凹陷。
根据本公开的一些实施例，在形成所述空气间隙之前，所述反熔丝结构的制作方法还包括：
在所述第三曲面部上形成介质层；
其中，所述空气间隙位于所述介质层上方。
根据本公开的一些实施例，在形成所述空气间隙之前，所述反熔丝结构的制作方法还包括：
对所述第一掺杂区进行高浓度离子注入形成第一重掺杂区，所述第一重掺杂区的掺杂浓度大于所述第一掺杂区其他区域的掺杂浓度。
根据本公开的一些实施例，所述在所述基底上形成隔离材料层，包括：通过沉积形成所述隔离材料层，通过控制沉积参数，调整所述空气间隙的高度。
根据本公开的一些实施例，所述空气间隙向所述第一掺杂区延伸的深度为10~100nm。
根据本公开的第四方面提供一种存储装置，所述存储装置包括根据以上所述的反熔丝阵列，其中，所述反熔丝阵列为一次性可编程存储器。
本公开实施例所提供的反熔丝结构及其制备方法中，通过在第一栅极和第二栅极之间形成空气间隙，增大分压距离，降低耦合作用的影响，减小寄生电容，可有效防止在对第一栅极相关器件进行操作过程中可能对第二栅极相关器件造成的损伤；因而，即使反熔丝尺寸微缩，也可确保其性能不受影响。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是相关技术中反熔丝结构的电路原理示意图；
图2是相关技术中反熔丝结构的结构示意图；
图3是图2中A-A方向的截面结构示意图；
图4A是相关技术中反熔丝结构在首次被击穿前后的电流变化示意图；
图4B是相关技术中反熔丝结构在再次被击穿前后的电流变化示意图；
图5是根据一示例性实施例示出的一种反熔丝结构的结构示意图；
图6是根据一示例性实施例示出的一种反熔丝结构的结构示意图；
图7是根据一示例性实施例示出的一种反熔丝阵列的结构示意图；
图8是根据一示例性实施例示出的一种反熔丝结构的制作方法的流程图；
图9是根据一示例性实施例示出的形成隔离材料层之后反熔丝结构的示意图；
图10是根据一示例性实施例示出的形成沟槽之后反熔丝结构的示意图；
图11是根据一示例性实施例示出的形成第一重掺杂区之后反熔丝结构的示意图；
图12是根据一示例性实施例示出的形成第三曲面部之后反熔丝结构的示意图；
图13是根据一示例性实施例示出的形成介质层之后反熔丝结构的示意图；
图14是根据一示例性实施例示出的形成空气间隙之后反熔丝结构的示意图；
图15是采用较慢的沉积速率进行沉积形成隔离材料层的原理示意图；
图16是采用较高的沉积速率进行沉积形成隔离材料层的原理示意图。
附图标记：
101’、 Bit Line位线；120’、Anti-fuse反熔丝；130’、开关器件；
100、反熔丝结构；101、位线；110、基底；111、第一掺杂区；111a、第一重掺杂区；111b、第三曲面部；112、第二掺杂区；113、第三掺杂区；120、第一栅极；121、第一栅电极；122、第一栅绝缘层；130、第二栅极；131、第二栅电极；132、第二栅绝缘层；140、隔离材料层；141、第一曲面部；150、空气间隙；151、沟槽；160、介质层；161、第二曲面部；
200、反熔丝阵列。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
随着半导体工艺的微小化以及复杂度的提高，半导体芯片变得更容易受到各种缺陷或杂质的影响，而半导体结构中的任一元件（例如晶体管、二极管等）失效，往往导致整个芯片的缺陷。为了解决这一问题，在半导体芯片的集成电路中引入反熔丝，以提高集成电路的成品率。
反熔丝结构作为半导体电路中的保护结构，用以在芯片内检测到电路失效后通过击穿熔丝控制开启备用电路进行修复失效电路或调整一些参数等。随着反熔丝结构外形尺寸的微缩设计，导致反熔丝的栅极与开关器件的栅极之间的距离变小，从而当反熔丝被击穿之后产生的大电流没有足够的距离分压，会造成开关器件损伤，影响反熔丝击穿结果的辨识。
目前主流的反熔丝结构主要为双晶体管结构，如图1至图3所示的Anti-fuse+开关模式的结构，包括一个开关器件130’和一个Anti-fuse反熔丝120’。出于尺寸微缩的考量，其中，Anti-fuse反熔丝120’与开关器件130’源漏共享。
Bit Line位线101’与开关晶体管的源极连接，通过Bit Line位线101’向反熔丝结构进行读取或编程操作。例如，向开关器件130’的栅极、Anti-fuse反熔丝120’的栅极以及反熔丝结构分别施加不同的电压，可通过Bit Line位线101’与Anti-fuse反熔丝120’之间的电流判断该反熔丝结构的状态。
当对Anti-fuse反熔丝120’进行编程操作时，需要将Anti-fuse反熔丝120’的栅绝缘层进行击穿，即Anti-fuse反熔丝120’被击穿，同时保证开关器件130’正常运行，即不被击穿或损伤。
在对Anti-fuse反熔丝120’进行编程操作时，通过字线及位线选中当前反熔丝结构、并向开关器件130’施加电压U2’，使得开关器件130’打开，开关器件130’的栅绝缘层工作，其中U2’需小于开关器件130’的击穿电压；然后通过字线向Anti-fuse反熔丝120’施加电压U1’，同时，通过向Bit Line位线101’施加例如零电压，使得Anti-fuse反熔丝120’的栅绝缘层被击穿，即Anti-fuse反熔丝120’被击穿，从而实现编程操作。
在对Anti-fuse反熔丝120’进行读取操作时，当Anti-fuse反熔丝120’被击穿，可以检测由Anti-fuse反熔丝120’向Bit Line位线101’的电流路径P’中的电流，并根据BitLine位线101’上检测到的电流大小判断Anti-fuse反熔丝120’的内容。
例如，在读取操作过程中，向开关器件130’端施加的电压U2’为1.1-3V，向Anti-fuse反熔丝120’施加的电压U1’为1-1.5V，向Bit Line位线101’施加的电压为0V，在此情况下， 当在Bit Line位线101’上检测到的流经电流路径P’的电流为极微弱的电流（例如，pA数量级的电流，视为零电流）时，说明Anti-fuse反熔丝120’未被击穿，Anti-fuse反熔丝120’的内容为“0”；当在Bit Line位线101’上检测到的流经电流路径P’的电流为非零电流（例如，μA数量级的电流），说明Anti-fuse反熔丝120’已被击穿，Anti-fuse反熔丝120’的内容为“1”。
在对反熔丝结构尺寸进一步微缩的情况下，Anti-fuse反熔丝120’与开关器件130’之间的距离减小，二者之间的耦合作用加剧，使得U2’较大可能会导致开关器件130’损伤，例如，开关器件130’被击穿，进而影响反熔丝结构的性能和稳定性。
在实际应用中，Anti-fuse可能需要进行多次编程操作，以确保编程效果。然而，参照图4A所示，当Anti-fuse首次被击穿之后，电流维持在μA数量级（例如，几十至几百μA数量级），如图4A中的曲线所示；参照图4B所示，当Anti-fuse再次被击穿，若开关器件发生损伤，电流会突变降低为pA数量级（例如，几十pA的数量级），如图4B中的曲线所示。
本公开提供一种反熔丝结构，通过在Anti-fuse反熔丝和开关器件之间形成空气间隙，以增大分压距离，避免开关器件在Anti-fuse反熔丝击穿过程中受到损伤，便于Anti-fuse反熔丝击穿结果的辨识。
图5示出了一示例性实施例中的反熔丝结构的结构示意图，参照图5所示，该反熔丝结构100包括：基底110、位于基底110上的第一栅极120和第二栅极130、隔离材料层140以及空气间隙150。其中，
基底110包括第一掺杂区111和第二掺杂区112；
第一栅极120和第二栅极130位于第一掺杂区111的两侧，第二栅极130位于第一掺杂区111和第二掺杂区112之间；
隔离材料层140位于基底110上，覆盖第一栅极120、第二栅极130和基底110；
空气间隙150在垂直于基底110的方向上位于第一掺杂区111和隔离材料层140之间，且空气间隙150向第一掺杂区111延伸。
示例性地，基底110的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物、碳化硅等材料；隔离材料层140的材质可以为氮化硅、氮氧化硅、二氧化硅等绝缘材料，以保证其隔离性能。本公开实施例通过在第一栅极120与第二栅极130之间设置空气间隙150，并且该空气间隙150向第一掺杂区111延伸，可有效增加第一栅极120与第二栅极130之间的分压距离，有效避免第一栅极120相关器件在工作时对第二栅极130相关器件造成损伤，从而提升第一栅极120运行结果的辨识准确性。
在本实施例中，通过设置空气间隙150，使得第一栅极120到位线101之间的电流路径P得以延长，P的路径长度＞P’的路径长度，相当于延长了第一栅极120与第二栅极130之间的分压距离。也就是说，在缩小第一栅极120与第二栅极130之间的直线距离尺寸的情况下，通过设置空气间隙150，仍能保证第一栅极120与第二栅极130之间具有足够的分压距离，避免在对第一栅极120进行读取或击穿等操作时，第二栅极130受到损伤。
继续参考图5，以第一栅极120为反熔丝Anti-fuse为例，其U1为1-1.5V，位线101端的电压为0V，通过设置空气间隙150，使得第一栅极120与第二栅极130之间的分压距离增大，保证第二栅极130对第一栅极120的分压效果以及保证第二栅极130不会受到损伤，使得第二栅极130的电压U2可以保持在1.1-3V之间，避免第二栅极130被击穿，精准识别反熔丝Anti-fuse的运行准确性并保证反熔丝Anti-fuse及半导体电路的运行稳定性。
参照图5所示，在一些实施例中，该反熔丝结构100还包括介质层160，介质层160位于第一掺杂区111上方，空气间隙150位于介质层160上方。
示例性地，介质层160可以采用耐高温高分子聚合材料。
在本公开实施例中，通过在第一掺杂区111与空气间隙150之间设置介质层160，以增强空气间隙150的介电强度，从而充分保证增大第一栅极120与第二栅极130之间的分压距离，增加对第一栅极120进行击穿或读取操作时结果识别的准确性。
图6是一示例性实施例中反熔丝结构100的结构示意图，参照图6所示，在一些实施例中，第一掺杂区111包括第一重掺杂区111a，第一重掺杂区111a的掺杂浓度大于第一掺杂区111其他区域的掺杂浓度。
通过设置第一重掺杂区111a，使得第一重掺杂区111a的掺杂浓度大于第一掺杂区111的其它区域的掺杂浓度，使得诱导形成的电流路径P经过第一重掺杂区111a，可以保证增大第一栅极120与第二栅极130之间的分压距离，进而保证第二栅极130的运行稳定性，避免第二栅极130受到损伤，保证对第一栅极120进行击穿或读取操作时的结果辨识的可靠性。
如图6所示，在一些实施例中，隔离材料层140包括第一曲面部141，第一曲面部141与介质层160合围形成空气间隙150。
示例性地，第一曲面部141可以是规则曲面形状，也可以是不规则曲面形状。
如图6所示，在一些实施例中，第一曲面部141在垂直于基底110的方向上向远离基底110的一侧凹陷。
在一些实施例中，第一曲面部141也可以在垂直于基底110或与基底110呈预设夹角的方向上朝向基底110突出；还可以是类似波浪状的曲面结构，同时具有向基底110的方向突出的结构和向背离基底110的方向凹陷的结构。
如图6所示，在一些实施例中，介质层160包括第二曲面部161，第二曲面部161在垂直于基底110的方向上向基底110凹陷。
第二曲面部161与第一曲面部141合围形成空气间隙150。通过第二曲面部161向基底方向凹陷，使得空气间隙150的至少部分结构向基底110的方向延伸，即空气间隙150的至少部分向第一掺杂区111延伸。例如，在图6所示的方向上，空气间隙150的至少部分低于第一掺杂区110的上表面设置，从而起到增大第一栅极120与第二栅极130之间的分压距离的作用。
示例性地，空气间隙150可以是规则形状的结构，也可以是不规则形状的结构。空气间隙150的形状取决于第一曲面部141和第二曲面部161的形状结构。
在一些实施例中，空气间隙150向第一掺杂区111延伸的深度为10~100nm。也就是说，在图6所示的方向上，空气间隙150伸入第一掺杂区111的深度为10~100nm。例如，空气间隙150向基底110延伸的深度可以为25nm、38nm、56nm、74nm或83nm等。
如图6所示，在一些实施例中，第一栅极120包括第一栅电极121和第一栅绝缘层122，第二栅极130包括第二栅电极131和第二栅绝缘层132，第一栅绝缘层122的厚度小于第二栅绝缘层132的厚度。
示例性地，第一栅电极121为多晶硅、金属或其它导电材料制成，第一栅绝缘层122为氧化物层。相应的，第二栅电极131为多晶硅、金属或其它导电材料制成；第二栅绝缘层132为氧化物层。
第一栅极120运行时，需要击穿第一栅绝缘层122。而在第一栅极120运行过程中，第二栅极130对第一栅极120进行分压，第二栅绝缘层132的厚度大于第一栅绝缘层122的厚度，可以有效保证在第一栅绝缘层122被击穿时，第二栅绝缘层132不会被击穿，确保第二栅极130可以正常运行。若第二栅绝缘层132被击穿，则第二栅极130被破坏，难以保证第一栅极120作为反熔丝Anti-fuse被击穿或者读取操作的结果识别的准确性。
如图6所示，在一些实施例中，反熔丝结构100还包括第三掺杂区113，位于第一栅极120远离第一掺杂区111的一侧。第三掺杂区113能够维持器件的对称性，形成稳定的载流子注入浓度，保护第一栅极120；同时，均一的设置也有利于简化工艺流程。
本公开一示例性实施例提供一种反熔丝阵列，图7示出了一示例性实施例中反熔丝阵列200的结构示意图。参照图7所示，该反熔丝阵列200包括多个上述的反熔丝结构100，多个反熔丝结构100中的部分反熔丝结构100的第一栅极120相互电连接，和/或，多个反熔丝结构100中的部分反熔丝结构100的第二栅极130相互电连接。可以理解的是，部分反熔丝结构100的第一栅极120相互电连接，是指该部分反熔丝结构100的第一栅极120中的第一栅电极121相互电连接，例如，该部分反熔丝结构100的第一栅极120中的第一栅电极121是一体形成的，而该部分反熔丝结构100的第一栅极120中的第一栅绝缘层122可以是分立的；类似地，部分反熔丝结构100的第二栅极130相互电连接，是指该部分反熔丝结构100的第二栅极130中的第二栅电极131相互电连接，例如，该部分反熔丝结构100的第二栅极130中的第二栅电极131是一体形成的，而该部分反熔丝结构100的第二栅极130中的第二栅绝缘层132可以是分立的。
本公开一示例性实施例提供一种反熔丝结构100的制作方法，图8示出了一示例性实施例中反熔丝结构100的制作方法的流程图。参照图5、图6和图8所示，该制作方法包括：
步骤S310，提供基底，在基底内形成第一掺杂区和第二掺杂区；
步骤S320，在基底上形成第一栅极和第二栅极，第一栅极和第二栅极位于第一掺杂区的两侧，第二栅极位于第一掺杂区与第二掺杂区之间；
步骤S330，在基底上形成隔离材料层，隔离材料层覆盖第一栅极、第二栅极和基底；
步骤S340，在隔离材料层和第一掺杂区之间形成空气间隙，在垂直于基底的方向上，空气间隙向第一掺杂区延伸。
本公开实施例通过在隔离材料层140与第一掺杂区111之间形成空气间隙150，并使得空气间隙150在垂直于基底110的方向上，向第一掺杂区111延伸，使得第一栅极120向第二栅极130方向流通的电流路径，需要绕过空气间隙150的区域，从而延长第一栅极120与第二栅极130之间的电流路径，即增加第一栅极120与第二栅极130之间的分压距离，降低第二栅极130与第一栅极120之间的耦合作用和寄生电容，提升对第一栅极120进行击穿或读取操作的准确性和可靠性。
在一些示例性实施例中，空气间隙150可以是在形成隔离材料层140的过程中直接形成，也可以是在形成完全覆盖基底110、第一栅极120和第二栅极130的隔离材料层140之后，通过独立的工艺形成的。
其中，基底110的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物、碳化硅等材料；隔离材料层140的材质可以为氮化硅、氮氧化硅、二氧化硅等绝缘材料，以保证其隔离性能。
下面以在形成完全覆盖基底110、第一栅极120、第二栅极130的隔离材料层140之后，即隔离材料层140也完全覆盖第一掺杂区111和第二掺杂区112之后，通过独立的工艺加工形成空气间隙150为例，对本公开提供的反熔丝结构的制作方法进行示例性说明。
参照图9所示，在步骤S330中形成的隔离材料层140，在覆盖基底110的同时，也覆盖第一掺杂区111和第二掺杂区112。此时，需要通过刻蚀、沉积等工艺，实现在第一掺杂区111与隔离材料层140之间形成空气间隙150。
如图10所示，在第一栅极120和第二栅极130之间，对隔离材料层140刻蚀，形成沟槽151，并且沟槽151在垂直于基底110的方向上，向第一掺杂区111延伸。示例性地，可以采用干法刻蚀工艺形成沟槽151，并且沟槽151向第一掺杂区111延伸的深度为10~100nm。
然后采用与隔离材料层140相同的材料，向该沟槽151内沉积，形成空间间隙150，同时，沉积的材料与隔离材料层140形成一体，保证隔离材料层140的作用和性能。
根据本公开的一些实施例，在形成空气间隙150之前，该反熔丝结构100的制作方法还包括：
对第一掺杂区进行高浓度离子注入形成第一重掺杂区，第一重掺杂区的掺杂浓度大于第一掺杂区其他区域的掺杂浓度。
示例性地，如图11所示，可以通过沟槽151的底部向第一掺杂区111与沟槽151相接触的各个方向注入高浓度离子，以在第一掺杂区111内形成第一重掺杂区111a。
综合参照图5和图11所示，通过设置第一重掺杂区111a，使得第一重掺杂区111a的掺杂浓度大于第一掺杂区111的其它区域的掺杂浓度，使得诱导形成的电流路径P穿过第一重掺杂区111a，可以进一步保证增大第一栅极120与第二栅极130之间的分压距离，进而保证第二栅极130的运行稳定性，避免第二栅极130受到损伤，保证对第一栅极120进行击穿或读取操作时的结果辨识的可靠性。
在一些实施例中，在形成空气间隙150之前，该制作方法还包括：
刻蚀第一掺杂区，形成第三曲面部；第三曲面部在垂直于基底的方向上向基底凹陷。
在一些实施例中，如果不设置第一重掺杂区111a，则可以直接对第一掺杂区111进行刻蚀，形成第三曲面部。
在图12所示的实施例中，是在形成第一重掺杂区111a之后，对第一掺杂区111刻蚀。此时，可以通过沟槽151对第一重掺杂区111a进行刻蚀，形成第三曲面部111b，并且第三曲面部111b向基底110凹陷，即第三曲面部111b向第一掺杂区111凹陷。
此时，若在沟槽151内直接沉积二氧化硅，形成空气间隙150，则第三曲面部111b与沉积的二氧化硅合围形成空气间隙150。
在一些实施例中，如图13所示，在形成空气间隙150之前，还可以在第三曲面部111b上填充耐高温高分子聚合材料，形成介质层160。如图14所示，然后在介质层160上方的沟槽151内沉积材料，从而在介质层160上方形成空气间隙150。
通过设置介质层160，可以增强空气间隙150的介电强度，从而充分保证增大第一栅极120与第二栅极130之间的分压距离，增加在对第一栅极120进行操作时的结果识别准确性和可靠性。
在本公开实施例中，向沟槽151内沉积材料以形成空气间隙150，可以采用CVD（Chemical Vapor Deposition，化学气相沉积）工艺，采用与隔离材料层140相同的化学材料，例如二氧化硅，形成空气间隙150，同时保证空气间隙150上方的沉积材料与隔离材料层140形成一体。
根据本公开的一些实施例，在基底110上形成隔离材料层140，包括：通过沉积形成隔离材料层140，通过控制沉积参数，调整空气间隙150的高度。
示例性地，需要控制的沉积参数可以包括沉积速率。例如，可以通过控制沉积工艺的设备功率、工作环境的真空度、沉积的气流量等参数，实现对沉积速率的控制。
图15和图16分别示出了两种不同沉积速率的沉积过程示意图。示例性地，在图15和图16中，用于形成空气间隙150的材料与隔离材料层140的材料相同。在图15所示的实施例中，沉积速率较慢，颗粒下沉较多，采用该沉积速率进行沉积形成的空气间隙150的高度相对较小。而在图16所示的实施例中，其沉积速率较高，颗粒下沉数量少，采用该沉积速率进行沉积形成的空气间隙150的高度相对较高。
在一个示例性实施例中，形成空气间隙150的过程，采用PECVD（Plasma EnhancedChemical Vapor Deposition ，等离子体增强化学的气相沉积法）沉积二氧化硅，控制基底110的温度为200-350℃，射频功率为30-200W，本底真空参数（即注入反应气体之前的腔室内的真空参数）为1×10-3Pa~1×10-1Pa（例如，5×10-2Pa），工作环境的真空参数（即注入反应气体之后的腔室内的真空参数）为30-120Pa，控制气流量比例为N2O：SiH4 = 1/10~1/5。
在一些实施例中，空气间隙150向第一掺杂区111延伸的深度为10~100nm，能够更好的配合器件尺寸，形成电性能更好的反熔丝器件和反熔丝阵列。
另外，本公开实施例还提供了一种存储装置，该存储装置包括如上所述的反熔丝阵列，例如为如图7所示的反熔丝阵列200。
在一些实施例中，该反熔丝阵列200可以为一次性可编程存储器。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
Claims (17)
1.一种反熔丝结构，其特征在于，所述反熔丝结构包括：
基底，包括第一掺杂区和第二掺杂区；
第一栅极和第二栅极，位于所述基底上，且所述第一栅极和所述第二栅极位于所述第一掺杂区的两侧，所述第二栅极位于所述第一掺杂区和所述第二掺杂区之间；
隔离材料层，位于所述基底上，覆盖所述第一栅极、所述第二栅极和所述基底；
空气间隙，在垂直于所述基底的方向上位于所述第一掺杂区和所述隔离材料层之间，且所述空气间隙向所述第一掺杂区延伸。
2.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝结构还包括：
介质层，位于所述第一掺杂区上方，所述空气间隙位于所述介质层上方。
3.根据权利要求1所述的反熔丝结构，其特征在于，所述第一掺杂区包括第一重掺杂区，所述第一重掺杂区的掺杂浓度大于所述第一掺杂区其他区域的掺杂浓度。
4.根据权利要求2所述的反熔丝结构，其特征在于，所述隔离材料层包括第一曲面部，所述第一曲面部与所述介质层合围形成所述空气间隙。
5.根据权利要求4所述的反熔丝结构，其特征在于，所述第一曲面部在垂直于所述基底的方向上向远离所述基底的一侧凹陷。
6.根据权利要求4所述的反熔丝结构，其特征在于，所述介质层包括第二曲面部，所述第二曲面部在垂直于所述基底的方向上向所述基底凹陷。
7.根据权利要求1至6任一项所述的反熔丝结构，其特征在于，所述空气间隙向所述第一掺杂区延伸的深度为10~100nm。
8.根据权利要求1至6任一项所述的反熔丝结构，其特征在于，所述第一栅极包括第一栅电极和第一栅绝缘层，所述第二栅极包括第二栅电极和第二栅绝缘层，所述第一栅绝缘层的厚度小于所述第二栅绝缘层的厚度。
9.根据权利要求1至6任一项所述的反熔丝结构，其特征在于，所述反熔丝结构还包括第三掺杂区，位于所述第一栅极远离所述第一掺杂区的一侧。
10.一种反熔丝阵列，其特征在于，包括多个如权利要求1-9任一项所述的反熔丝结构，多个所述反熔丝结构中的部分所述反熔丝结构的所述第一栅极相互电连接，和/或，多个所述反熔丝结构中的部分所述反熔丝结构的所述第二栅极相互电连接。
11.一种反熔丝结构的制作方法，其特征在于，所述反熔丝结构的制作方法包括：
提供基底，在所述基底内形成第一掺杂区和第二掺杂区；
在所述基底上形成第一栅极和第二栅极，所述第一栅极和所述第二栅极位于所述第一掺杂区的两侧，所述第二栅极位于所述第一掺杂区与所述第二掺杂区之间；
在所述基底上形成隔离材料层，所述隔离材料层覆盖所述第一栅极、所述第二栅极和所述基底；
在所述隔离材料层和所述第一掺杂区之间形成空气间隙，在垂直于所述基底的方向上，所述空气间隙向所述第一掺杂区延伸。
12.根据权利要求11所述的反熔丝结构的制作方法，其特征在于，在形成所述空气间隙之前，所述反熔丝结构的制作方法还包括：
刻蚀所述第一掺杂区，形成第三曲面部；所述第三曲面部在垂直于所述基底的方向上向所述基底凹陷。
13.根据权利要求12所述的反熔丝结构的制作方法，其特征在于，在形成所述空气间隙之前，所述反熔丝结构的制作方法还包括：
在所述第三曲面部上形成介质层；
其中，所述空气间隙位于所述介质层上方。
14.根据权利要求11所述的反熔丝结构的制作方法，其特征在于，在形成所述空气间隙之前，所述反熔丝结构的制作方法还包括：
对所述第一掺杂区进行高浓度离子注入形成第一重掺杂区，所述第一重掺杂区的掺杂浓度大于所述第一掺杂区其他区域的掺杂浓度。
15.根据权利要求11所述的反熔丝结构的制作方法，其特征在于，所述在所述基底上形成隔离材料层，包括：通过沉积形成所述隔离材料层，通过控制沉积参数，调整所述空气间隙的高度。
16.根据权利要求11所述的反熔丝结构的制作方法，其特征在于，所述空气间隙向所述第一掺杂区延伸的深度为10~100nm。
17.一种存储装置，其特征在于，所述存储装置包括根据权利要求10所述的反熔丝阵列，其中，所述反熔丝阵列为一次性可编程存储器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210478057.7A CN114582835B (zh) | 2022-05-05 | 2022-05-05 | 反熔丝结构及其制作方法、反熔丝阵列、存储装置 |
| PCT/CN2022/107098 WO2023213014A1 (zh) | 2022-05-05 | 2022-07-21 | 反熔丝结构及其制作方法、反熔丝阵列、存储装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210478057.7A CN114582835B (zh) | 2022-05-05 | 2022-05-05 | 反熔丝结构及其制作方法、反熔丝阵列、存储装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114582835A true CN114582835A (zh) | 2022-06-03 |
| CN114582835B CN114582835B (zh) | 2022-07-29 |
Family
ID=81784819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210478057.7A Active CN114582835B (zh) | 2022-05-05 | 2022-05-05 | 反熔丝结构及其制作方法、反熔丝阵列、存储装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114582835B (zh) |
| WO (1) | WO2023213014A1 (zh) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1332060A (en) * | 1970-09-02 | 1973-10-03 | Ibm | Field effect transistor |
| US20010006326A1 (en) * | 2000-01-05 | 2001-07-05 | Sony Corporation | Alternating current driven type plasma display device and method for the production thereof. |
| CN101345258A (zh) * | 2007-07-10 | 2009-01-14 | 联华电子股份有限公司 | 高压金属氧化物半导体晶体管及其制造方法 |
| CN103779393A (zh) * | 2012-10-18 | 2014-05-07 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN104425513A (zh) * | 2013-09-04 | 2015-03-18 | 东部Hitek株式会社 | 可编程存储器 |
| CN105261644A (zh) * | 2014-07-16 | 2016-01-20 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| US20160240662A1 (en) * | 2014-09-01 | 2016-08-18 | SK Hynix Inc. | Power integrated devices, electronic devices and electronic systems including the same |
| US20170162503A1 (en) * | 2014-08-19 | 2017-06-08 | Intel Corporation | Mos antifuse with void-accelerated breakdown |
| CN108735710A (zh) * | 2017-04-14 | 2018-11-02 | 中芯国际集成电路制造(上海)有限公司 | 反熔丝结构电路及其形成方法 |
| CN109390317A (zh) * | 2017-08-11 | 2019-02-26 | 长鑫存储技术有限公司 | 反熔丝结构及其形成方法、半导体器件 |
| CN209785927U (zh) * | 2019-04-18 | 2019-12-13 | 长鑫存储技术有限公司 | 芯片 |
| US20200279914A1 (en) * | 2019-02-28 | 2020-09-03 | Yangtze Memory Technologies Co., Ltd. | High-voltage semiconductor device with increased breakdown voltage and manufacturing method thereof |
| CN112599495A (zh) * | 2019-10-02 | 2021-04-02 | 半导体元件工业有限责任公司 | 半导体熔丝结构以及制造该半导体熔丝结构的方法 |
| US20210143161A1 (en) * | 2019-11-08 | 2021-05-13 | Zhuhai Chuangfeixin Technology Co., Ltd., | A novel antifuse OTP structure with hybrid junctions |
| US11049904B1 (en) * | 2019-12-30 | 2021-06-29 | United Semiconductor (Xiamen) Co., Ltd. | RRAM structure and method of fabricating the same |
| CN113496986A (zh) * | 2020-04-07 | 2021-10-12 | 长鑫存储技术有限公司 | 反熔丝单元结构及反熔丝阵列 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101656268A (zh) * | 2009-07-24 | 2010-02-24 | 上海宏力半导体制造有限公司 | 金属氧化物半导体场效应晶体管及其制造方法 |
| US9013910B2 (en) * | 2009-07-30 | 2015-04-21 | Ememory Technology Inc. | Antifuse OTP memory cell with performance improvement prevention and operating method of memory |
| CN101740569B (zh) * | 2009-12-15 | 2011-11-09 | 无锡中微晶园电子有限公司 | 一种基于soi基底的反熔丝单元结构及制备工艺 |
| US8724363B2 (en) * | 2011-07-04 | 2014-05-13 | Ememory Technology Inc. | Anti-fuse memory ultilizing a coupling channel and operating method thereof |
| TWI502722B (zh) * | 2013-07-24 | 2015-10-01 | Ememory Technology Inc | 改善讀取特性的反熔絲單次可程式記憶胞及記憶體的操作方法 |
| CN104157629B (zh) * | 2014-08-22 | 2017-03-15 | 中国电子科技集团公司第五十八研究所 | 齐纳二极管反熔丝结构及其制造方法 |
| CN210575939U (zh) * | 2019-11-25 | 2020-05-19 | 长鑫存储技术有限公司 | 反熔丝结构及可编程存储器 |
-
2022
- 2022-05-05 CN CN202210478057.7A patent/CN114582835B/zh active Active
- 2022-07-21 WO PCT/CN2022/107098 patent/WO2023213014A1/zh unknown
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1332060A (en) * | 1970-09-02 | 1973-10-03 | Ibm | Field effect transistor |
| US20010006326A1 (en) * | 2000-01-05 | 2001-07-05 | Sony Corporation | Alternating current driven type plasma display device and method for the production thereof. |
| CN101345258A (zh) * | 2007-07-10 | 2009-01-14 | 联华电子股份有限公司 | 高压金属氧化物半导体晶体管及其制造方法 |
| CN103779393A (zh) * | 2012-10-18 | 2014-05-07 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN104425513A (zh) * | 2013-09-04 | 2015-03-18 | 东部Hitek株式会社 | 可编程存储器 |
| CN105261644A (zh) * | 2014-07-16 | 2016-01-20 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| US20170162503A1 (en) * | 2014-08-19 | 2017-06-08 | Intel Corporation | Mos antifuse with void-accelerated breakdown |
| US20160240662A1 (en) * | 2014-09-01 | 2016-08-18 | SK Hynix Inc. | Power integrated devices, electronic devices and electronic systems including the same |
| CN108735710A (zh) * | 2017-04-14 | 2018-11-02 | 中芯国际集成电路制造(上海)有限公司 | 反熔丝结构电路及其形成方法 |
| CN109390317A (zh) * | 2017-08-11 | 2019-02-26 | 长鑫存储技术有限公司 | 反熔丝结构及其形成方法、半导体器件 |
| US20200279914A1 (en) * | 2019-02-28 | 2020-09-03 | Yangtze Memory Technologies Co., Ltd. | High-voltage semiconductor device with increased breakdown voltage and manufacturing method thereof |
| CN209785927U (zh) * | 2019-04-18 | 2019-12-13 | 长鑫存储技术有限公司 | 芯片 |
| CN112599495A (zh) * | 2019-10-02 | 2021-04-02 | 半导体元件工业有限责任公司 | 半导体熔丝结构以及制造该半导体熔丝结构的方法 |
| US20210143161A1 (en) * | 2019-11-08 | 2021-05-13 | Zhuhai Chuangfeixin Technology Co., Ltd., | A novel antifuse OTP structure with hybrid junctions |
| US11049904B1 (en) * | 2019-12-30 | 2021-06-29 | United Semiconductor (Xiamen) Co., Ltd. | RRAM structure and method of fabricating the same |
| CN113496986A (zh) * | 2020-04-07 | 2021-10-12 | 长鑫存储技术有限公司 | 反熔丝单元结构及反熔丝阵列 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114582835B (zh) | 2022-07-29 |
| WO2023213014A1 (zh) | 2023-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102241839B1 (ko) | 메모리 어레이 | |
| US7256446B2 (en) | One time programmable memory cell | |
| US10157841B2 (en) | Construction of integrated circuitry and a method of forming an elevationally-extending conductor laterally between a pair of structures | |
| US7825479B2 (en) | Electrical antifuse having a multi-thickness dielectric layer | |
| US6683365B1 (en) | Edge intensive antifuse device structure | |
| TWI399847B (zh) | 可調諧反熔絲元件及其製造方法 | |
| KR20150087289A (ko) | 집적 회로 디바이스 및 그 제조 방법 | |
| KR100488186B1 (ko) | 퓨즈 및 안티퓨즈와, 이들의 형성 방법 | |
| CN110277407B (zh) | 3d存储器件及其制造方法 | |
| KR19990045262A (ko) | Dram-셀 장치 및 그 제조 방법 | |
| US20200343182A1 (en) | Semiconductor memory device including decoupling capacitor array arranged overlying one-time programmable device | |
| CN113496986B (zh) | 反熔丝单元结构及反熔丝阵列 | |
| CN114582835B (zh) | 反熔丝结构及其制作方法、反熔丝阵列、存储装置 | |
| US20100276810A1 (en) | Semiconductor device and fabrication method thereof | |
| KR100380774B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN102522408A (zh) | 一次可编程存储器以及制造方法 | |
| CN112447733A (zh) | 存储器、反熔丝存储单元及其制造方法 | |
| US20020179961A1 (en) | Nonvolatile semiconductor memory device and manufacturing method of nonvolatile semiconductor memory device | |
| KR100611385B1 (ko) | 정션 누설로 절연파괴되는 퓨즈를 갖는 반도체소자 및 그제조방법 | |
| US20230180469A1 (en) | Method for manufacturing memory device having merged active area | |
| KR100728952B1 (ko) | 반도체 소자의 전기적 퓨즈 형성방법 | |
| CN115274675A (zh) | 一种半导体结构制造方法、半导体结构和存储器 | |
| CN115642143A (zh) | 存储器结构 | |
| CN115188765A (zh) | 半导体结构、半导体结构的制造方法和编程方法 | |
| CN115312492A (zh) | 半导体结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |