CN113963952A - 陶瓷电子部件及其制造方法 - Google Patents

陶瓷电子部件及其制造方法 Download PDF

Info

Publication number
CN113963952A
CN113963952A CN202110805278.6A CN202110805278A CN113963952A CN 113963952 A CN113963952 A CN 113963952A CN 202110805278 A CN202110805278 A CN 202110805278A CN 113963952 A CN113963952 A CN 113963952A
Authority
CN
China
Prior art keywords
thickness
laminated
internal electrode
ceramic
electrode layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110805278.6A
Other languages
English (en)
Inventor
福田隼也
木下不器男
岩井大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN113963952A publication Critical patent/CN113963952A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种陶瓷电子部件，包括层叠芯片，层叠芯片包括层叠结构，层叠结构具有交替层叠的陶瓷电介质层和内部电极层，和沿电介质层和内部电极层层叠的第一方向分别设置在层叠结构的顶面和底面的覆盖层，以及从相应的端面到层叠芯片的至少一个侧面形成的一对外部电极，其中层叠芯片在第一方向上的厚度与层叠芯片在短边方向上的宽度的比率为0.7以下，其中连接到不同外部电极的相邻内部电极层彼此相对的电容区段在第一方向上的厚度等于或大于覆盖层在第一方向上的厚度中至少一个的2.2倍。

Description

陶瓷电子部件及其制造方法
技术领域
本发明涉及一种陶瓷电子部件和制造该部件的方法。
背景技术
陶瓷电子部件，诸如层叠陶瓷电容器，具有层叠芯片和一对外部电极，这对外部电极从层叠芯片的彼此相对的相应端面到层叠芯片的至少一个侧面形成。在这样的层叠芯片中，电介质层和内部电极层交替层叠，并且内部电极层形成为交替暴露于两个端面。例如，在层叠陶瓷电容器中，如在日本专利申请公布号2006-86400中公开的，内部电极层和外部电极之间的电连接的质量会影响电容。
现有技术文献
相关技术文献
专利文献
日本专利申请公布号2006-86400
发明内容
由于电子电路的密度和集成度越来越高，导致安装空间不足，因此要求层叠陶瓷电容器等陶瓷电子部件更加小型化，特别是高度更低。在低高度的层叠陶瓷电容器中，层叠的内部电极层的数量比一般的层叠陶瓷电容器要少。因此，内部电极层和外部电极之间的不良电连接很大程度上影响其电容。
本发明的目的是提供一种陶瓷电子部件及其制造方法，以提高内部电极层和外部电极之间电连接的可靠性。
在本发明的一个方面，提供了一种陶瓷电子部件，包括：层叠芯片，该层叠芯片具有大致平行六面体的形状并包括层叠结构，该层叠结构包括交替层叠的电介质层和内部电极层，以及沿电介质层和内部电极层交替层叠的第一方向分别设置在层叠结构的顶面和底面上的覆盖层，电介质层主要由陶瓷组成，内部电极层被形成为交替地暴露于层叠结构的彼此相对的两个端面；以及从相应的端面到层叠芯片的至少一个侧面形成的一对外部电极，其中，层叠芯片在第一方向上的厚度与层叠芯片在短边方向上的宽度的比率为0.7以下，其中，连接到不同外部电极的相邻内部电极层彼此相对的电容区段在第一方向上的厚度等于或大于至少一个覆盖层在第一方向上的厚度的2.2倍。
在陶瓷电子部件中，电容区段在第一方向上每10μm厚度所层叠的内部电极层的数量可以在1以上并在10以下。
在陶瓷电子部件中，在第二方向上与外部电极中的所对应的一个外部电极的距离为1.5μm以下的内部电极层的数量与内部电极层的总数量的比率可以是80％以下，该第二方向是两个端面彼此相对的方向。
在陶瓷电子部件中，层叠芯片在第一方向上的厚度可以是0.110mm以下。
在陶瓷电子部件中，层叠芯片在第一方向上的厚度可以是0.06mm以下。
在本发明的另一个方面，提供了一种制造陶瓷电子部件的方法，该方法包括：通过交替层叠用于内部电极层的陶瓷电介质生片和导电膏以形成层叠部，来形成具有大致平行六面体的形状的陶瓷层叠结构，其中导电膏交替地暴露于层叠部的彼此相对的两个端面，并在层叠部的在第一方向上的顶面和底面中的每一个上设置覆盖层，陶瓷电介质生片和导电膏在该第一方向上交替层叠；从陶瓷层叠结构的两个端面中的每一个到陶瓷层叠结构的至少一个侧面，施加金属膏；以及烧制金属膏和陶瓷层叠结构，以形成层叠芯片和从层叠芯片的相应端面到层叠芯片的至少一个侧面形成的一对外部电极，该层叠芯片包括层叠结构和沿第一方向设置在层叠结构的顶面和底面中的每一个上的覆盖层。该层叠结构包括交替层叠的电介质层和内部电极层，使得内部电极层交替地暴露于层叠结构的两个端面，其中形成陶瓷层叠结构包括调整用于内部电极层的相邻导电膏之间的陶瓷电介质生片的厚度，使得层叠芯片在第一方向上的厚度与层叠芯片在短边方向上的宽度的比率变为0.7以下，并且连接到不同外部电极的相邻内部电极层彼此相对的电容区段在第一方向上的厚度变为等于或大于至少一个覆盖层在第一方向上的厚度的2.2倍。
在本发明的另一个方面，提供了一种制造陶瓷电子部件的方法，该方法包括：通过交替层叠用于内部电极层的陶瓷电介质生片和导电膏以形成层叠部，来形成具有大致平行六面体的形状的陶瓷层叠结构，其中导电膏交替地暴露于层叠部的彼此相对的两个端面，并在第一方向上在层叠部的顶面和底面中的每一个上设置覆盖层，陶瓷电介质生片和导电膏在该第一方向上交替层叠；烧制陶瓷层叠结构以形成层叠芯片，其包括层叠结构和设置在层叠结构的在第一方向上的顶面和底面中的每一个上的覆盖层，该层叠结构包括交替层叠的电介质层和内部电极层，使得内部电极层交替地暴露于层叠芯片的彼此相对的两个端面；从层叠芯片的两个端面中的每个到层叠芯片的至少一个侧面，施加金属膏；以及烘烤金属膏以形成一对外部电极，其中形成陶瓷层叠结构包括调整用于内部电极层的相邻导电膏之间的陶瓷电介质生片的厚度，使得层叠芯片在第一方向上的厚度与层叠芯片在短边方向上的宽度的比率变为0.7以下，并且连接到不同外部电极的相邻内部电极层彼此相对的电容区段在第一方向上的厚度变为等于或大于至少一个覆盖层在第一方向上的厚度的2.2倍。
附图说明
图1A是层叠陶瓷电容器的局部横截面透视图，并且图1B示出了在层叠方向上从顶面观察的层叠陶瓷电容器；
图2是沿图1B中的线A-A截取的横截面图；
图3是沿图1B中的线B-B截取的横截面图；
图4是沿图1B中的线A-A截取的横截面图，并且是用于描述每个区段的厚度的图示；
图5A是其中层叠了10个内部电极层的层叠陶瓷电容器的截面图，，图5B和图5C是其中层叠了6个内部电极层的层叠陶瓷电容器的截面图；
图6A是沿图2中的线C-C截取的横截面图，并且图6B是用于描述内部电极层和外部电极之间的距离的图示；
图7是制造层叠陶瓷电容器的方法的流程图；
图8A和图8B示出了层叠过程；
图9示出了层叠过程；
图10示出了层叠过程；以及
图11是制造层叠陶瓷电容器的另一种方法的流程图。
具体实施方式
在下文中，将参考附图对实施方式进行描述。
实施方式
图1A是根据实施方式的层叠陶瓷电容器100的局部横截面透视图，并且图1B示出了在层叠方向上从顶面观察的层叠陶瓷电容器100。图2是沿图1B中的线A-A截取的横截面图。图3是沿图1B中的线B-B截取的横截面图。
如图1A至图3所示，层叠陶瓷电容器100包括具有大致平行六面体的形状的层叠芯片10，以及设置在层叠芯片10的彼此相对的两个端面上的外部电极20a和20b。在层叠芯片10的两个端面以外的四个面中，除在层叠方向上的顶面和底面以外的面被称为侧面。层叠方向(第一方向)是后面描述的电介质层11和内部电极层12交替层叠的方向。外部电极20a和20b中的每一个在层叠方向上从对应的端面延伸到顶面和底面以及层叠芯片10的两个侧面。然而，外部电极20a和20b是彼此隔开的。
层叠芯片10具有被设计成具有交替层叠的电介质层11和内部电极层12的层叠结构。电介质层11包含用作电介质材料的陶瓷材料。内部电极层12包含基底金属材料。内部电极层12的端边缘交替地暴露于层叠芯片10的第一端面和层叠芯片10的第二端面。外部电极20a设置在第一端面上，外部电极20b设置在第二端面上。因此，内部电极层12交替地电连接到外部电极20a和外部电极20b。由此，层叠陶瓷电容器100具有这样的结构，其中内部电极层12与插入其间的电介质层11层叠在一起。此外，内部电极层12是由电介质层11和内部电极层12形成的层叠结构的层叠方向上的最外层。层叠结构的顶面和底面覆盖有覆盖层13。覆盖层13主要由陶瓷材料组成。例如，覆盖层13的材料的主要成分与电介质层11的陶瓷材料的主要成分相同。
在层叠陶瓷电容器100中，层叠芯片10在层叠方向上的厚度(高度)(在图3中用T指示)与层叠芯片10在短边方向上的宽度(在图3中用W指示)的比率为0.7以下。更具体地说，层叠陶瓷电容器100可以具有0.4mm的长度、0.2mm的宽度和0.11mm的高度。层叠陶瓷电容器100可以具有0.4mm的长度、0.2mm的宽度和0.06mm的高度。层叠陶瓷电容器100可以具有0.6mm的长度、0.3mm的宽度和0.2mm的高度。层叠陶瓷电容器100可以具有1.0mm的长度、0.5mm的宽度和0.3mm的高度。层叠陶瓷电容器100可以具有1.0mm的长度、0.5mm的宽度和0.2mm的高度。然而，层叠陶瓷电容器100的尺寸不限于上述尺寸。
内部电极层12的主要成分是基底金属，诸如镍(Ni)、铜(Cu)、锡(Sn)等。内部电极层12可以由贵金属诸如铂(Pt)、钯(Pd)、银(Ag)或金(Au)，或其合金制成。每个内部电极层12的平均厚度例如是1μm以下。电介质层11主要由以通式ABO3表示并具有钙钛矿结构的陶瓷材料组成。钙钛矿结构包括具有非化学计量组成的ABO3-α。例如，作为陶瓷材料采用的是钛酸钡(BaTiO3)、锆酸钙(CaZrO3)、钛酸钙(CaTiO3)、钛酸锶(SrTiO3)，或具有钙钛矿结构的Ba1-x-yCaxSryTi1-zZrzO3(0≤x≤1，0≤y≤1，0≤z≤1)。
外部电极20a和20b的主要成分是金属，诸如Cu、Ni、铝(Al)、锌(Zn)、Ag、Au、Pd或Pt，或至少其中两种的合金(例如，Cu和Ni的合金)。
如图2所示，连接到外部电极20a的内部电极层12与连接到外部电极20b的内部电极层12相对的区段是在层叠陶瓷电容器100中产生电容量的区段。因此，产生电容量的区段被称为电容区段14。也就是说，电容区段14是连接到不同外部电极的两个相邻的内部电极层12彼此相对的区段。
连接到外部电极20a的内部电极层12彼此相对，其间没有插入连接到外部电极20b的内部电极层12的区段被称为端边沿区段15。连接到外部电极20b的内部电极层12彼此相对，其间没有插入连接到外部电极20a的内部电极层12的区段也是端边沿区段15。也就是说，端边沿区段15是连接到一个外部电极的内部电极层12彼此相对，其间没有插入连接到另一个外部电极的内部电极层12的区段。端边沿区段15是不产生电容量的区段。如图2所示，内部电极层12在层叠芯片10的两个端面彼此相对的方向(在下文中称为两个端面的面对方向(第二方向))上的长度用Li表示，并且端边沿区段15在层叠芯片10的两个端面的面对方向上的长度用Le表示。
如图3所示，在层叠芯片10中，从层叠芯片10的两个侧面中的每一个侧面到内部电极层12的区段被称为侧边沿区段16。也就是说，侧边沿区段16是覆盖层叠的内部电极层12的朝向层叠结构的对应侧面延伸的端部边缘的区段。侧边沿区段16也是不产生电容量的区段。如图3所示，侧边沿区段16在层叠芯片10的两个侧面彼此相对的方向(在下文中简称为两个侧面的面对方向)上的宽度用Ws表示，并且内部电极层12在层叠芯片10的两个侧面的面对方向上的宽度用Wi表示。
在本实施方式的层叠陶瓷电容器100中，如图4所示，电容区段14在层叠方向上的厚度用Ta表示，一个覆盖层13在层叠方向上的厚度用Tc1表示，并且另一个覆盖层13在层叠方向上的厚度用Tc2表示。在这种情况下，电容区段14在层叠方向上的厚度Ta等于或大于覆盖层13在层叠方向上的厚度Tc1和Tc2中至少一个的2.2倍。电容区段14在层叠方向上的厚度Ta与覆盖层13在层叠方向上的厚度Tc1和Tc2可以在层叠芯片10的长度方向(两个端面的面对方向)和宽度方向(两个侧面的面对方向)上在中心处与侧面的面对方向正交的横截面中测量。这样的结构能够提高内部电极层12与外部电极20a和20b之间电连接的可靠性。将对这方面的有利效果进行详细描述。
图5A是层叠陶瓷电容器100A的横截面图，其中10个内部电极层12被层叠，并且图5B和图5C是层叠陶瓷电容器100B和100C的横截面图，其中6个内部电极层12被层叠。图5A至图5C的横截面与沿图1中的线A-A截取的横截面对应。层叠陶瓷电容器100A至100C的层叠芯片10在层叠方向上的厚度T是相同的。
在图5B所示的层叠陶瓷电容器100B中，相邻内部电极层12之间的电介质层11的厚度Td2与图5A所示的层叠陶瓷电容器100A中的电介质层11的厚度Td1相同。电容区段14在层叠方向上的厚度Ta小于覆盖层13在层叠方向上的厚度Tc1和Tc2中至少一个的2.2倍。相反，在图5C所示的层叠陶瓷电容器100C中，相邻内部电极层12之间的电介质层11的厚度Td3大于图5A所示的层叠陶瓷电容器100A中的电介质层11的厚度Td1。因此，在图5C所示的层叠陶瓷电容器100C中，电容区段14在层叠方向上的厚度Ta等于或大于覆盖层13在层叠方向上的厚度Tc1和Tc2中至少一个的2.2倍。
在层叠的内部电极层12的数量较少的情况下，当内部电极层12与具有和层叠的内部电极层12的数量较多时的电介质层11厚度相同的电介质层11相层叠时，电容区段14位于层叠芯片10的中央部，如图5B所示。在这种情况下，在烧制期间，由于用于形成内部电极层12的金属导电膏和用于形成电介质层11的电介质生片交替层叠的层叠部的收缩和用于形成覆盖层13的覆盖片的收缩之间的差异，层叠芯片10的端面的形状变得不规则。这导致内部电极层12与外部电极20a和20b之间的电连接出现缺陷，而且更容易出现容量下降(容量缺失)。
相反，在本实施方式的层叠陶瓷电容器100，即所谓的低高度层叠陶瓷电容器中，电容区段14在层叠方向上的厚度Ta等于或大于覆盖层13在层叠方向上的厚度Tc1和Tc2中至少一个的2.2倍。这种结构能够抑制层叠芯片10的端面的形状由于层叠部的收缩和覆盖片的收缩之间的差异而变得不规则。因此，内部电极层12与外部电极20a和20b之间的电连接的可靠性得到提高。这里，低高度层叠陶瓷电容器被定义为其中层叠芯片10在层叠方向上的厚度与层叠芯片10在短边方向上的宽度的比率为0.7以下的层叠陶瓷电容器。
为了进一步提高内部电极层12与外部电极20a和20b之间电连接的可靠性，层叠芯片10的层叠方向上的电容区段14的厚度Ta优选等于或大于覆盖层13在层叠方向上的厚度Tc1和Tc2中至少的一个的2.3倍，更优选等于或大于覆盖层13在层叠方向上的厚度Tc1和Tc2中至少的一个的3.0倍，进一步优选等于或大于覆盖层13在层叠方向上的厚度Tc1和Tc2中至少的一个的3.5倍。
在这方面，内部电极层12在层叠方向上的总厚度(内部电极层12的厚度之和)与电容区段14在层叠方向上的厚度的比率优选为12％以上，更优选为16％以上，进一步优选为20％以上。另一方面，为了减少电容区段的收缩与覆盖片的收缩之间的差异，内部电极层12在层叠方向上的总厚度与电容区段14在层叠方向上的厚度的比率优选为60％以下，更优选为40％以下，进一步优选为32％以下。
为了提高抗弯强度，电容区段14在层叠方向上每10μm高度所层叠的内部电极层12的数量优选为1以上，更优选为2以上。另一方面，为了减少电容区段的收缩与覆盖片的收缩之间的差异，电容区段14在层叠方向上每10μm高度所层叠的内部电极层12的数量优选为10以下，更优选为5以下。
为了降低高度，层叠芯片10在层叠方向上的厚度优选为0.110mm以下，更优选为0.06mm以下。
图6A是沿图2中的线C-C截取的横截面图。如图6A所示，内部电极层12可具有不与外部电极20b(或外部电极20a)接触的部分。
图6B是沿图6A中的线D-D截取的横截面图。在与层叠芯片10的侧面的面对方向正交的横截面中，内部电极层12和外部电极20b(或20a)在层叠芯片10的两个端面的面对方向上的距离用D1表示。当内部电极层12与外部电极20a或20b接触时，D1＝0。当内部电极层12在某个横截面中不与外部电极20a或20b接触，但在该横截面中D1为1.5μm以下时，内部电极层12在其它横截面中很有可能与外部电极20a或20b接触(见图6A)。因此，当内部电极层12和外部电极20a或20b在层叠芯片10的两个端面的面对方向上的距离D1在某个横截面中为1.5μm以下时，内部电极层12和外部电极20a或20b被认为可靠地电连接。在本实施方式的层叠陶瓷电容器100中，在任何横截面中具有1.5μm以下的距离D1的内部电极层12的数量N与内部电极层12的总数量Nall的比率(N/Nall)为80％以上。
接下来，将对根据实施方式的层叠陶瓷电容器100的制造方法进行描述。图7是根据本发明的实施方式的层叠陶瓷电容器100的制造方法的流程图。
[制作原料粉末(S1)]
制备用于形成电介质层11的电介质材料。电介质材料包含电介质层11的主要成分陶瓷。电介质层11中包含的A位元素和B位元素通常以ABO3颗粒的烧结体形式包含在电介质层11中。例如，BaTiO3是具有钙钛矿结构并表现出高的电容率的四方化合物。BaTiO3通常可以通过将钛原料(诸如二氧化钛)与钡原料(诸如碳酸钡)反应并合成钛酸钡而获得。可以使用各种已知的方法作为电介质层11的主要成分陶瓷的合成方法。例如，固相法、溶胶-凝胶法、水热法等。在本实施方式中可以采用上述方法中的任一种。
根据用途，可以将添加剂化合物添加到所得的陶瓷粉末中。添加剂化合物可以是锆(Zr)、钙(Ca)、锶(Sr)、镁(Mg)、锰(Mn)、钒(V)、铬(Cr)或稀土元素的氧化物，钴(Co)、Ni、锂(Li)、硼(B)、钠(Na)、钾(K)或硅(Si)的氧化物，或玻璃。
接下来，制备用于形成端边沿区段15和侧边沿区段16的边沿材料。边沿材料包含端边沿区段15和侧边沿区段16的主要成分陶瓷。例如，BaTiO3粉末被制备作为主要成分陶瓷。BaTiO3粉末可以通过与电介质材料的制作过程相同的过程获得。根据用途，可以将添加剂化合物添加到所得的BaTiO3粉末中。添加剂化合物可以是Zr、Ca、Sr、Mg、Mn、V、Cr或稀土元素的氧化物，Co、Ni、Li、B、Na、K或Si的氧化物，或玻璃。
接下来，制备用于形成覆盖层13的覆盖材料。覆盖材料包含覆盖层13的主要成分陶瓷。例如，BaTiO3粉末被制备作为主要成分陶瓷。BaTiO3粉末可以通过与电介质材料的制作过程相同的过程获得。根据用途，可以将添加剂化合物添加到所得的BaTiO3粉末中。添加剂化合物可以是Zr、Ca、Sr、Mg、Mn、V、Cr或稀土元素的氧化物，Co、Ni、Li、B、Na、K或Si的氧化物，或玻璃。上文所述的边沿材料可用作覆盖材料。
[层叠(S2)]
接下来，将粘合剂(诸如聚乙烯醇缩丁醛(PVB)树脂)、有机溶剂(诸如乙醇或甲苯)和增塑剂添加到所得的电介质材料中，并进行湿混合。利用所得的浆液，通过例如模涂法(die coater)或刮刀法，在基材上施加厚度为例如0.8μm以下的条形电介质生片51，然后进行干燥。
接下来，如图8A所示，通过丝网印刷或凹版印刷来印刷用于形成内部电极的金属导电膏，在电介质生片51的表面上形成内部电极层的第一图案52。用于形成内部电极的金属导电膏包含有机粘合剂。陶瓷颗粒作为共材(co-material)被添加到金属导电膏。陶瓷颗粒的主要成分没有特别限制，但优选与电介质层11的主要成分陶瓷相同。
接下来，将粘合剂(诸如乙基纤维素基粘合剂)和有机溶剂(诸如萜品醇基(terpineol-based)溶剂)添加到所得的边沿材料，并使用辊磨机进行捏合，以获得用于反向图案层17的边沿膏。如图8A所示，通过在电介质生片51上没有印刷第一图案52的区域中印刷边缘膏而形成第二图案53，使第二图案53和第一图案52形成平坦表面。
然后，如图8B所示，将电介质生片51、第一图案52和第二图案53层叠，使得内部电极层12和电介质层11彼此交替，并且内部电极层12的端部边缘在电介质层11的长度方向上交替地暴露于两个端面，以交替引出到一对不同极化的外部电极20a和20b。例如，层叠6至30个第一图案52。在该过程期间，调整相邻的第一图案52之间的电介质生片51的厚度，使得层叠芯片10在层叠方向上在烧制后的厚度(高度)与层叠芯片10在短边方向上在烧制后的宽度的比率变为0.7以下，并且电容区段14在层叠方向上的厚度Ta等于或大于覆盖层13的厚度(Tc1和Tc2)中的至少一个的2.2倍。更具体地说，调整插入在相邻的第一图案52之间的电介质生片51的数量。
接下来，将粘合剂(诸如聚乙烯醇缩丁醛(PVB)树脂)、有机溶剂(诸如乙醇或甲苯)和增塑剂添加到所得的覆盖材料中并进行湿混合。利用所得的浆液，通过例如模涂法(diecoater)或刮刀法将厚度为例如10μm以下的条形覆盖片54施加到基底材料上，然后进行干燥。如图9所示，将预定数量(例如2至10)的覆盖片54层叠在层叠的电介质生片51的上面和下面，然后进行加热和压缩。所得的层叠结构被切割成预定的芯片大小(例如，0.4mm×0.2mm)。此后，将作为外部电极20a和20b的金属导电膏通过浸渍施加到切割的层叠结构的相应端面，并然后进行干燥。通过该过程，获得了陶瓷层叠结构。注意，预定数量的覆盖片54可以被层叠和压缩，并然后附接在层叠的电介质生片51上面和下面。
侧边沿区段可以通过附接侧边沿片或施加边沿膏到层叠部的侧面中的每一个而形成。例如，将电介质生片51、第一图案52和第二图案53层叠，使得内部电极层12和电介质层11彼此交替，内部电极层12的端部边缘在电介质层11的长度方向上交替地暴露于两个端面，以便交替地引出到一对不同极化的外部电极。例如，6至30个第一图案52被层叠。在该过程期间，调整相邻的第一图案52之间的电介质生片51的厚度，使层叠芯片10在层叠方向上在烧制后的厚度(高度)与层叠芯片10在短边方向上在烧制后的宽度的比率变为0.7以下，并且电容区段14在层叠方向上的厚度Ta变为等于或大于覆盖层13在层叠方向上的厚度(Tc1和Tc2)中的至少一个的2.2倍。具体来说，调整插入到相邻的第一图案52之间的电介质生片51的数量。
然后，将要成为覆盖层13的覆盖片54层叠在层叠的电介质生片51的上面和下面，然后进行压缩。此后，将所得的层叠结构切割成预定的大小，以获得具有两个端面和两个侧面的层叠结构，内部电极层12的图案交替地暴露于端面，内部电极层12的图案全部暴露于侧面。然后，如图10所示，可以将由侧边沿膏形成的片55附接到层叠结构的每一个侧面，或者可以将侧边沿膏施加到层叠结构的每一个侧面，以形成侧边沿区段。边沿膏可用作侧边沿膏。
[烧制(S3)]
在氮气(N2)气氛中，从所得的陶瓷层叠结构中去除粘合剂。然后，通过浸渍施加要成为外部电极20a和20b的基材的Ni膏，并在氧分压为10-5至10-8atm的还原性气氛中，在1100℃至1300℃的温度范围内烧制10分钟至2小时。
[再氧化(S4)]
此后，可以在温度范围为600℃至1000℃的N2气体气氛中执行再氧化工艺。
[镀覆(S5)]
此后，外部电极20a和20b中的每一个可以通过镀覆被涂覆金属，诸如Cu、Ni或Sn。
如上文详述，在本实施方式的制造方法中，将电介质生片51、第一图案52和第二图案53层叠，使得内部电极层12和电介质层11彼此交替，并且内部电极层12的端部边缘在电介质层11的长度方向上交替地暴露于两个端面，以交替地引出到一对不同极化的外部电极20a和20b。调整相邻的第一图案52之间的电介质生片51的厚度，使得要通过烧制获得的层叠芯片10在层叠方向上的厚度与层叠芯片10在短边方向上的宽度的比率变为0.7以下，并且在层叠方向上，与连接到不同外部电极的相邻内部电极层彼此相对的电容区段的厚度变为等于或大于在层叠方向上覆盖层的厚度中的至少一个的2.2倍。该工艺能够抑制层叠芯片10的端面的形状由于第一图案52和电介质生片51交替层叠的层叠部的收缩与覆盖片54的收缩之间的差异而变得不规则。因此，内部电极层12与外部电极20a和20b之间的电连接的可靠性得到提高。
在上述制造方法中，要成为外部电极20a和20b的基材的Ni膏通过浸渍施加到陶瓷层叠结构，然后烧制。然而，如图11所示，在陶瓷层叠结构烧制后，要成为外部电极20a和20b的基材的金属导电膏可以通过浸渍施加到所得的层叠芯片的端面，然后进行烘烤。
在上述实施方式中，层叠陶瓷电容器被描述为陶瓷电子部件的实施例。然而，陶瓷电子部件并不限于层叠陶瓷电容器。例如，陶瓷电子部件可以是其它电子部件，诸如变阻器和热敏电阻器。
实施例
制造了根据实施方式的层叠陶瓷电容器，并测试了内部电极层12与外部电极20a和20b之间的电连接。
将添加剂添加到钛酸钡粉末并在球磨机中充分湿混合和粉碎以获得电介质材料。将添加剂添加到钛酸钡粉末并在球磨机中充分湿混合和粉碎以获得边沿材料。将添加剂添加到钛酸钡粉末并球磨机中充分湿混合和粉碎以获得覆盖材料。
将有机粘合剂和溶剂添加到电介质材料，并使用刮刀法制作电介质生片51。有机粘合剂为丁醛基粘合剂。溶剂为甲苯和乙醇。金属导电膏的第一图案52印刷在所得的电介质生片51上。第一图案52的厚度为0.8μm。在印有第一图案52的电介质生片51上层叠预定数量的没有印刷第一图案52的电介质生片，然后层叠印有第一图案52的另一个电介质生片51，使得第一图案52的位置交替地移位。通过重复该过程，获得层叠有16个第一图案52的层叠部。
通过改变插入到第一图案52之间的电介质生片51的数量，改变电容区段14在层叠方向上的厚度Ta与覆盖层13在层叠方向上的厚度Tc1和Tc2中的至少一个的比率。有机粘合剂和溶剂被添加到覆盖材料，并使用刮刀法制作覆盖片54。有机粘合剂为基于丁醛的粘合剂。溶剂为甲苯和乙醇。然后，将覆盖片54层叠在层叠的电介质生片51的上面和下面，并被加热和压缩以制作层叠结构。调整覆盖片54在层叠方向上的厚度，使得各个样品的层叠芯片10在层叠方向上的厚度相同。
此后，层叠结构被切割成预定的芯片尺寸。然后，将含有金属填料、玻璃成分、粘合剂和溶剂的外部电极用导电膏涂在所得的层叠结构上，经过干燥和烧制，得到层叠芯片。
实施例1至实施例3
如表1所示，在实施例1中，烧制后的层叠芯片10在层叠方向上的厚度T为110μm，覆盖层13在层叠方向上的厚度Tc1和Tc2为26μm，电容区段14在层叠方向上的厚度Ta为58μm。每一个内部电极层12在层叠方向上的厚度为0.8μm，每一个电介质层11在层叠方向上的厚度为1.0μm。侧边沿区段16在层叠芯片10的两个侧面的面对方向上的宽度Ws为50μm，内部电极层12在层叠芯片10的两个侧面的面对方向上的宽度Wi为90μm。端部边沿区段15在层叠芯片10的两个端面的面对方向上的长度Le为50μm，内部电极层12在层叠芯片10的两个端面的面对方向上的长度Li为265μm。
在实施例2中，层叠芯片10在层叠方向上的厚度T为110μm，覆盖层13在层叠方向上的厚度Tc1和Tc2为22μm，电容区段14在层叠方向上的厚度Ta为66μm。每一个内部电极层12的厚度和每一个电介质层11的厚度分别与实施例1相同。侧边沿区段16在层叠芯片10的两个侧面的面对方向上的宽度Ws和内部电极层12在层叠芯片10的两个侧面的面对方向上的宽度Wi分别与实施例1相同。端部边沿区段15在层叠芯片10的两个端面的面对方向上的长度Le和内部电极层12在层叠芯片10的两个端面的面对方向上的长度Li分别与实施例1相同。
在实施例3中，层叠芯片10在层叠方向上的厚度T为110μm，覆盖层13在层叠方向上的厚度Tc1和Tc2为20μm，电容区段14在层叠方向上的厚度Ta为70μm。每一个内部电极层12的厚度和每一个电介质层11的厚度分别与实施例1相同。侧边沿区段16在层叠芯片10的两个侧面的面对方向上的宽度Ws和内部电极层12在层叠芯片10的两个侧面的面对方向上的宽度Wi分别与实施例1相同。端部边沿区段15在层叠芯片10的两个端面的面对方向上的长度Le和内部电极层12在层叠芯片10的两个端面的面对方向上的长度Li分别与实施例1相同。
实施例4至实施例6
在实施例4中，层叠芯片10在层叠方向上的厚度T为65μm，覆盖层13在层叠方向上的厚度Tc1和Tc2为15μm，电容区段14在层叠方向上的厚度Ta为35μm。每一个内部电极层12在层叠方向上的厚度为0.8μm，每一个电介质层11在层叠方向上的厚度为2.0μm。侧边沿区段16在层叠芯片10的两个侧面的面对方向上的宽度Ws和内部电极层12在层叠芯片10的两个侧面的面对方向上的宽度Wi分别与实施例1相同。端部边沿区段15在层叠芯片10的两个端面的面对方向上的长度Le和内部电极层12在层叠芯片10的两个端面的面对方向上的长度Li分别与实施例1相同。
在实施例5中，层叠芯片10在层叠方向上的厚度T为64μm，覆盖层13在层叠方向上的厚度Tc1和Tc2分别为15μm和10μm，电容区段14在层叠方向上的厚度Ta为38μm。每一个内部电极层12的厚度和每一个电介质层11的厚度分别与实施例1相同。侧边沿区段16在层叠芯片10的两个侧面的面对方向上的宽度Ws和内部电极层12在层叠芯片10的两个侧面的面对方向上的宽度Wi分别与实施例1相同。端部边沿区段15在层叠芯片10的两个端面的面对方向上的长度Le和内部电极层12在层叠芯片10的两个端面的面对方向上的长度Li分别与实施例1相同。
在实施例6中，层叠芯片10在层叠方向上的厚度T为61μm，覆盖层13在层叠方向上的厚度Tc1和Tc2为10μm，电容区段14在层叠方向上的厚度Ta为41μm。每一个内部电极层12的厚度和每一个电介质层11的厚度分别与实施例1相同。侧边沿区段16在层叠芯片10的两个侧面的面对方向上的宽度Ws和内部电极层12在层叠芯片10的两个侧面的面对方向上的宽度Wi分别与实施例1相同。端部边沿区段15在层叠芯片10的两个端面的面对方向上的长度Le和内部电极层12在层叠芯片10的两个端面的面对方向上的长度Li分别与实施例1相同。
比较例1
在比较例1中，层叠芯片10在层叠方向上的厚度T为110μm，覆盖层13在层叠方向上的厚度Tc1和Tc2为30μm，电容区段14在层叠方向上的厚度Ta为50μm。每一个内部电极层12的厚度和每一个电介质层11的厚度分别与实施例1相同。侧边沿区段16在层叠芯片10的两个侧面的面对方向上的宽度Ws和内部电极层12在层叠芯片10的两个侧面的面对方向上的宽度Wi分别与实施例1相同。端部边沿区段15在层叠芯片10的两个端面的面对方向上的长度Le和内部电极层12在层叠芯片10的两个端面的面对方向上的长度Li分别与实施例1相同。
比较例2和比较例3
在比较例2中，层叠芯片10在层叠方向上的厚度T为60μm，覆盖层13在层叠方向上的厚度Tc1和Tc2为18μm，电容区段14在层叠方向上的厚度Ta为24μm。每一个内部电极层12的厚度和每一个电介质层11的厚度分别与实施例1相同。侧边沿区段16在层叠芯片10的两个侧面的面对方向上的宽度Ws和内部电极层12在层叠芯片10的两个侧面的面对方向上的宽度Wi分别与实施例1相同。端部边沿区段15在层叠芯片10的两个端面的面对方向上的长度Le和内部电极层12在层叠芯片10的两个端面的面对方向上的长度Li分别与实施例1相同。
在比较例3中，层叠芯片10在层叠方向上的厚度T为60μm，覆盖层13在层叠方向上的厚度Tc1和Tc2为20μm，电容区段14在层叠方向上的厚度Ta为20μm。每一个内部电极层12的厚度和每一个电介质层11的厚度分别与实施例1相同。侧边沿区段16在层叠芯片10的两个侧面的面对方向上的宽度Ws和内部电极层12在层叠芯片10的两个侧面的面对方向上的宽度Wi分别与实施例1相同。端部边沿区段15在层叠芯片10的两个端面的面对方向上的长度Le和内部电极层12在层叠芯片10的两个端面的面对方向上的长度Li分别与实施例1相同。
表1
Figure BDA0003166113860000161
Figure BDA0003166113860000171
连接率
对制造好的层叠陶瓷电容器进行抛光，使得可在层叠芯片的中央部观察到与层叠芯片的侧面的面对方向正交的横截面，然后通过扫描电子显微镜(SEM)观察该横截面。测量在层叠芯片的两个端面的面对方向上每一个内部电极层12与外部电极20a和20b中的对应的外部电极之间的距离D1。当距离D1为1.5μm以下时，内部电极层12被确定为电连接到对应的外部电极20a或20b。连接到对应的外部电极20a或20b的内部电极层12的数量(各自具有距对应的外部电极20a或20b的1.5μm以下的距离D1的内部电极层12的数量)与内部电极层12的总数量的比率被计算为连接率。
表2列出了结果。在比较例1至3中，连接率低，分别为60％、50％和30％。被认为原因如下。在比较例1至3中，电容区段14在层叠方向上的厚度Ta小于覆盖层13在层叠方向上的厚度Tc1和Tc2的2.2倍。因此，覆盖层13的收缩与电容区段14的收缩之间的差异使得层叠芯片10的端面不规则，导致连接率下降。
相反，在实施例1至6中，连接率为80％以上。被认为原因如下。在实施例1至6中，电容区段14在层叠方向上的厚度Ta等于或大于覆盖层13在层叠方向上的厚度Tc1和Tc2的2.2倍。因此，抑制了层叠芯片10的端面由于覆盖层13的收缩与电容区段14的收缩之间的差异而变得不规则。如上所述，发现通过调整电容区段14在层叠方向上的厚度Ta等于或大于覆盖层13在层叠方向上的厚度Tc1和Tc2的2.2倍，提高了内部电极层12与外部电极20a和20b之间的电连接的可靠性。
表2
Figure BDA0003166113860000172
Figure BDA0003166113860000181
尽管已经详细描述了本发明的实施方式，但应理解，在不背离本发明的精神和范围的情况下，可以对本发明进行各种改变、替换和改动。

Claims (16)

1.一种陶瓷电子部件，包括：
具有大致平行六面体的形状并包括层叠结构的层叠芯片，所述层叠结构包括：交替层叠的电介质层和内部电极层，以及沿所述电介质层和内部电极层交替层叠的第一方向分别设置在所述层叠结构的顶面和底面上的覆盖层，所述电介质层主要由陶瓷组成，所述内部电极层被形成为交替地暴露于所述层叠结构的彼此相对的两个端面；以及
从相应的端面到所述层叠芯片的至少一个侧面形成的一对外部电极，
其中，所述层叠芯片在所述第一方向上的厚度与所述层叠芯片在短边方向上的宽度的比率为0.7以下，
其中，连接到不同外部电极的相邻内部电极层彼此相对的电容区段在所述第一方向上的厚度等于或大于至少一个所述覆盖层在所述第一方向上的厚度的2.2倍。
2.根据权利要求1所述的陶瓷电子部件，其中，所述电容区段在所述第一方向上的厚度等于或大于至少一个所述覆盖层在所述第一方向上的厚度中的2.3倍。
3.根据权利要求1所述的陶瓷电子部件，其中，所述电容区段在所述第一方向上的厚度等于或大于至少一个所述覆盖层在所述第一方向上的厚度的3.0倍。
4.根据权利要求1所述的陶瓷电子部件，其中，所述电容区段在所述第一方向上的厚度等于或大于至少一个所述覆盖层在所述第一方向上的厚度的3.5倍。
5.根据权利要求1至4中任一项所述的陶瓷电子部件，其中，所述电容区段在所述第一方向上每10μm厚度所层叠的内部电极层的数量在1以上并在10以下。
6.根据权利要求1至5中任一项所述的陶瓷电子部件，其中，在与所述层叠芯片的所述侧面的面对方向正交的横截面中，在第二方向上与所对应的一个外部电极的距离为1.5μm以下的各内部电极层的数量与所述内部电极层的总数量的比率为80％以下，所述第二方向是所述两个端面彼此相对的方向。
7.根据权利要求1至6中任一项所述的陶瓷电子部件，其中，所述层叠芯片在所述第一方向上的厚度为0.110mm以下。
8.根据权利要求1至7中任一项所述的陶瓷电子部件，其中，所述层叠芯片在所述第一方向上的厚度为0.06mm以下。
9.一种制造陶瓷电子部件的方法，所述方法包括以下步骤：
通过交替层叠陶瓷电介质生片和用于内部电极层的导电膏以形成层叠部，来形成具有大致平行六面体的形状的陶瓷层叠结构，在所述层叠部中，所述导电膏交替地暴露于所述层叠部的彼此相对的两个端面，并在所述层叠部的在第一方向上的顶面和底面的每一个上设置覆盖层，所述陶瓷电介质生片和所述导电膏在所述第一方向上交替层叠；
从所述陶瓷层叠结构的两个端面中的每一个到所述陶瓷层叠结构的至少一个侧面，施加金属膏；以及
烧制所述金属膏和所述陶瓷层叠结构，以形成层叠芯片和从所述层叠芯片的相应端面到所述层叠芯片的至少一个侧面形成的一对外部电极，所述层叠芯片包括层叠结构和在所述层叠结构的在所述第一方向上的顶面和底面的每一个上设置的覆盖层，所述层叠结构包括交替层叠的电介质层和内部电极层，使得所述内部电极层交替地暴露于所述层叠结构的所述两个端面，
其中，形成所述陶瓷层叠结构包括调整相邻的用于内部电极层的导电膏之间的所述陶瓷电介质生片的厚度，使得所述层叠芯片在所述第一方向上的厚度与所述层叠芯片在短边方向上的宽度的比率为0.7以下，并且连接到不同外部电极的相邻内部电极层彼此相对的电容区段在所述第一方向上的厚度等于或大于至少一个所述覆盖层在所述第一方向上的厚度的2.2倍。
10.根据权利要求9所述的方法，其中，形成所述陶瓷层叠结构包括调整相邻的用于内部电极层的导电膏之间的陶瓷电介质生片的厚度，使得所述电容区段在所述第一方向上的厚度等于或大于至少一个所述覆盖层在所述第一方向上的厚度的2.3倍。
11.根据权利要求9所述的方法，其中，形成所述陶瓷层叠结构包括调整相邻的用于内部电极层的导电膏之间的陶瓷电介质生片的厚度，使得所述电容区段在所述第一方向上的厚度等于或大于至少一个所述覆盖层在所述第一方向上的厚度的3.0倍。
12.根据权利要求9所述的方法，其中，形成所述陶瓷层叠结构包括调整用于内部电极层的相邻导电膏之间的陶瓷电介质生片的厚度，使得所述电容区段在所述第一方向上的厚度等于或大于至少一个所述覆盖层在所述第一方向上的厚度的3.5倍。
13.一种制造陶瓷电子部件的方法，所述方法包括以下步骤：
通过交替层叠陶瓷电介质生片和用于内部电极层的导电膏以形成层叠部，来形成具有大致平行六面体的形状的陶瓷层叠结构，在所述层叠部中，所述导电膏交替地暴露于所述层叠部的彼此相对的两个端面，并在所述层叠部的在第一方向上的顶面和底面中的每一个上设置覆盖层，所述陶瓷电介质生片和所述导电膏在所述第一方向上交替层叠；
烧制所述陶瓷层叠结构以形成层叠芯片，所述层叠芯片包括层叠结构和在所述层叠结构的在第一方向上的顶面和底面中的每一个上设置的覆盖层，所述层叠结构包括交替层叠的电介质层和内部电极层，使得所述内部电极层交替地暴露于所述层叠芯片的彼此相对的两个端面；
从所述层叠芯片的所述两个端面中的每一个到所述层叠芯片的至少一个侧面，施加金属膏；以及
烘烤所述金属膏以形成一对外部电极，
其中，形成所述陶瓷层叠结构包括调整相邻的用于内部电极层的导电膏之间的所述陶瓷电介质生片的厚度，使得所述层叠芯片在所述第一方向上的厚度与所述层叠芯片在短边方向上的宽度的比率为0.7以下，并且连接到不同外部电极的相邻内部电极层彼此相对的电容区段在所述第一方向上的厚度等于或大于至少一个所述覆盖层在所述第一方向上的厚度的2.2倍。
14.根据权利要求13所述的方法，其中，形成所述陶瓷层叠结构包括调整相邻的用于内部电极层的导电膏之间的陶瓷电介质生片的厚度，使得所述电容区段在所述第一方向上的厚度等于或大于至少一个所述覆盖层在所述第一方向上的厚度的2.3倍。
15.根据权利要求13所述的方法，其中，其中，形成所述陶瓷层叠结构包括调整相邻的用于内部电极层的导电膏之间的陶瓷电介质生片的厚度，使得所述电容区段在所述第一方向上的厚度等于或大于至少一个所述覆盖层在所述第一方向上的厚度的3.0倍。
16.根据权利要求13所述的方法，其中，其中，形成所述陶瓷层叠结构包括调整相邻的用于内部电极层的导电膏之间的陶瓷电介质生片的厚度，使得所述电容区段在所述第一方向上的厚度等于或大于至少一个所述覆盖层在所述第一方向上的厚度的3.5倍。
CN202110805278.6A 2020-07-16 2021-07-16 陶瓷电子部件及其制造方法 Pending CN113963952A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020121926A JP2022018664A (ja) 2020-07-16 2020-07-16 セラミック電子部品およびその製造方法
JP2020-121926 2020-07-16

Publications (1)

Publication Number Publication Date
CN113963952A true CN113963952A (zh) 2022-01-21

Family

ID=79292688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110805278.6A Pending CN113963952A (zh) 2020-07-16 2021-07-16 陶瓷电子部件及其制造方法

Country Status (4)

Country Link
US (1) US20220020534A1 (zh)
JP (1) JP2022018664A (zh)
KR (1) KR20220009872A (zh)
CN (1) CN113963952A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022057916A (ja) * 2020-09-30 2022-04-11 株式会社村田製作所 積層セラミックコンデンサ
KR20230008405A (ko) * 2021-07-07 2023-01-16 삼성전기주식회사 커패시터 부품 및 커패시터 부품의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6829134B2 (en) * 2002-07-09 2004-12-07 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing the same
JP4581584B2 (ja) 2004-09-17 2010-11-17 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP4378370B2 (ja) * 2006-09-25 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ
JP4385385B2 (ja) * 2006-12-14 2009-12-16 Ｔｄｋ株式会社 積層コンデンサ
JP2010021524A (ja) * 2008-06-11 2010-01-28 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
KR101862396B1 (ko) * 2011-09-08 2018-05-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP5689143B2 (ja) * 2013-03-19 2015-03-25 太陽誘電株式会社 低背型積層セラミックコンデンサ
JP2014220324A (ja) * 2013-05-07 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ
KR101548804B1 (ko) * 2013-09-16 2015-08-31 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP6512844B2 (ja) * 2015-01-30 2019-05-15 太陽誘電株式会社 積層コンデンサ及び積層コンデンサの製造方法
KR101933426B1 (ko) * 2017-12-27 2018-12-28 삼성전기 주식회사 적층 세라믹 전자부품
JP7124528B2 (ja) * 2018-07-31 2022-08-24 Tdk株式会社 積層セラミック電子部品
US11476049B2 (en) * 2018-10-30 2022-10-18 Tdk Corporation Multi-layer ceramic electronic device
JP7092053B2 (ja) * 2019-01-23 2022-06-28 株式会社村田製作所 積層セラミックコンデンサ
KR102257992B1 (ko) * 2019-07-08 2021-05-28 삼성전기주식회사 커패시터 부품

Also Published As

Publication number Publication date
US20220020534A1 (en) 2022-01-20
KR20220009872A (ko) 2022-01-25
JP2022018664A (ja) 2022-01-27

Similar Documents

Publication Publication Date Title
JP6955363B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11688556B2 (en) Ceramic electronic device with inflected external electrodes
JP7241472B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11004605B2 (en) Multilayer ceramic capacitor, circuit substrate and manufacturing method of the same
JP7426771B2 (ja) 積層セラミックコンデンサの製造方法
US11075034B2 (en) Ceramic electronic device and manufacturing method of the same
US11749458B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
US11688558B2 (en) Ceramic electronic component and method of manufacturing the same
US20210151254A1 (en) Multilayer ceramic capacitor and manufacturing method of the same
CN113963952A (zh) 陶瓷电子部件及其制造方法
JP2021163834A (ja) セラミック電子部品およびその製造方法
US10879002B2 (en) Ceramic capacitor and manufacturing method thereof
JP2020202245A (ja) セラミック電子部品の製造方法
US11699553B2 (en) Ceramic electronic component and method of manufacturing the same
CN113327768A (zh) 陶瓷电子元件及其制造方法
JP2021082644A (ja) セラミック電子部品の製造方法
JP2020136609A (ja) セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法
WO2024070427A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP7421328B2 (ja) セラミック電子部品
WO2024038727A1 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP2023146779A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品、および回路基板
JP2023095287A (ja) セラミック電子部品及びその製造方法
JP2023148401A (ja) セラミック電子部品およびその製造方法
JP2023136777A (ja) セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination