CN113741726A - 驱动电路、四级驱动电路及显示面板 - Google Patents

驱动电路、四级驱动电路及显示面板 Download PDF

Info

Publication number
CN113741726A
CN113741726A CN202110884711.XA CN202110884711A CN113741726A CN 113741726 A CN113741726 A CN 113741726A CN 202110884711 A CN202110884711 A CN 202110884711A CN 113741726 A CN113741726 A CN 113741726A
Authority
CN
China
Prior art keywords
output
signal
module
pull
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110884711.XA
Other languages
English (en)
Other versions
CN113741726B (zh
Inventor
金秉勋
卢昭阳
田尚益
李荣荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202110884711.XA priority Critical patent/CN113741726B/zh
Publication of CN113741726A publication Critical patent/CN113741726A/zh
Application granted granted Critical
Publication of CN113741726B publication Critical patent/CN113741726B/zh
Priority to US17/877,651 priority patent/US11942020B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes

Abstract

本发明公开了一种驱动电路、四级驱动电路及显示面板，该驱动电路包括：输入模块、第一输出模块、第二输出模块和下拉模块；第一输出模块的控制端和第二输出模块的控制端分别与输入模块的输出端连接，分别接收输入模块输出的控制信号，第一输出模块的输出端和第二输出模块的输出端分别与下拉模块连接，分别接收下拉信号，从而实现了一级驱动电路输出两级驱动信号，与现有输出两级驱动信号需要两级驱动电路的架构相比，减少了一组输入模块和下拉模块；本发明还公开了一种四级驱动电路和显示面板，本发明减少了元器件的使用数量，进而缩小了显示产品的边框，节省成本，同时提高了产品竞争力。

Description

驱动电路、四级驱动电路及显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种驱动电路、四级驱动电路及显示面板。
背景技术
液晶显示器因具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。
随着生活水平的提高，人们对显示产品也提出了更高的要求，比如，更低的价格，更窄的边框等。
目前，为了降低产品成本，在制造过程中通常采用GDL(Gate Driver less、较少的闸极驱动)电路驱动技术，使得薄膜晶体管液晶显示面板两侧无需再使用芯片驱动，大大降低了产品成本，但是由于使用的薄膜晶体管的数量较多，使得显示产品的边框较宽，不符合消费者对窄边框显示产品的追求。
发明内容
本发明的主要目的在于提供一种驱动电路、四级驱动电路及显示面板，旨在解决显示产品的边框较宽，不符合市场需求的问题。
为实现上述目的，本发明提出的一种驱动电路，包括：
输入模块，用于在接收到触发信号时，输出控制信号；
第一输出模块，所述第一输出模块的控制端与所述输入模块的输出端连接，用于在接收到所述控制信号和第一输入信号时输出第一输出信号；
第二输出模块，所述第二输出模块的控制端与所述输入模块的输出端连接，用于在接收到所述控制信号和第二输入信号时输出第二输出信号；
下拉模块，所述下拉模块的输入端分别与所述输入模块的输出端、所述第一输出模块的输出端和所述第二输出模块的输出端连接，所述下拉模块的输出端连接第一低电平，用于在下拉控制信号为高电平时，将所述控制信号、所述第一输出信号和所述第二输出信号下拉至低电平；在所述触发信号为高电平或所述控制信号为高电平时，停止下拉。
可选地，所述输入模块包括第一开关管，所述第一开关管的控制端与输入端连接，接收所述第一触发信号，所述第一开关管的输出端分别与所述第一输出模块的控制端、所述第二输出模块的控制端和所述下拉模块的输入端连接。
可选地，所述第一输出模块包括第二开关管，所述第二开关管的控制端与所述输入模块的输出端连接，所述第二开关管的输入端接收所述第一输入信号，所述第二开关管的输出端输出所述第一输出信号；
所述第二输出模块包括第三开关管，所述第三开关管的控制端与所述输入模块的输出端连接，所述第三开关管的输入端接收所述第二输入信号，所述第三开关管的输出端输出所述第二输出信号。
可选地，所述第一输出模块还包括第一电容，所述第一电容的一端与所述第二开关管的控制端连接，所述第一电容的另一端与所述第二开关管的输出端连接；
所述第二输出模块还包括第二电容，所述第二电容的一端与所述第三开关管的控制端连接，所述第二电容的另一端与所述第三开关管的输出端连接。
可选地，所述驱动电路还包括级传模块，所述级传模块的控制端与所述输入模块的输出端连接，用于在接收到所述第一控制信号和第一输入信号时输出级传信号。
可选地，所述级传模块包括第四开关管，所述第四开关管的控制端与所述输入模块的输出端连接，所述第四开关管的输入端接收所述第一输入信号，所述第四开关管的输出端输出所述级传信号。
可选地，所述下拉模块包括下拉维持单元和下拉单元；
所述下拉维持单元的输入端与所述输入模块的输出端连接，所述下拉维持单元用于根据所述下拉控制信号输出下拉信号；根据所述触发信号和所述控制信号拉低所述下拉信号；
所述下拉单元的控制端与所述下拉维持模块的输出端连接，所述下拉单元的输入端分别与所述输入模块的输出端、所述第一输出模块的输出端和所述第二输出模块的输出端连接，所述下拉单元的输出端连接第一低电平，用于在接收到所述下拉信号时，将所述控制信号、所述第一输出信号和所述第二输出信号拉至低电平。
可选地，所述下拉维持单元包括第五开关管、第六开关管、第七开关管、第八开关管和第九开关管；
所述第五开关管的控制端与输入端连接，接收所述下拉控制信号，所述第五开关管的输出端分别与所述第六开关管的输入端和所述第七开关管的控制端连接，所述第六开关管的控制端与所述输入模块的输出端连接，所述第六开关管的输出端连接第一低电平，所述第七开关管的输入端接收所述下拉控制信号，所述第七开关管的输出端输出所述第一下拉信号；所述第八开关管的控制端接收所述控制信号，所述第八开关管的输入端与所述第七开关管的输出端连接，所述第八开关管的输出端连接第一低电平，所述第九开关管的控制端接收所述触发信号，所述第九开关管的输入端与所述第七开关管的输出端连接，所述第九开关管的输出端连接第一低电平。
可选地，所述下拉单元包括第十开关管、第十一开关管和第十二开关管；
所述第十开关管的控制端接收所述下拉信号，所述第十开关管的输入端与所述输入模块的输出端连接，所述第十开关管的输出端连接第一低电平；
所述第十一开关管的控制端接收所述下拉信号，所述第十一开关管的输入端与所述第一输出模块的输出端连接，所述第十一开关管的输出端连接第二低电平；
所述第十二开关管的控制端接收所述下拉信号，所述第十二开关管的输入端与所述第二输出模块的输出端，所述第十二开关管的输出端连接第二低电平。
可选地，所述下拉单元还包括第十三开关管，所述第十三开关管的控制端接收第一下拉触发信号，所述第十三开关管的输入端与所述输入模块的输出端连接，所述第十三开关管的输出端连接第一低电平。
可选地，所述下拉单元还包括第十四开关管，所述第十四开关管的控制端接收所述下拉信号，所述第十四开关管的输入端与所述级传模块的输出端连接，所述第十四开关管的输出端连接第一低电平。
可选地，所述驱动电路还包括复位模块，所述复位模块包括复位开关管，所述复位开关管的控制端接收复位信号，所述复位开关管的输入端与所述输入模块的输出端连接，所述复位开关管的输出端连接第一低电平。
此外，为实现上述目的，本发明还提供一种四级驱动电路，包括第一驱动电路和第二驱动电路，
所述第一驱动电路包括：
第一输入模块，用于在接收到第一触发信号时，输出第一控制信号；
第一输出模块，所述第一输出模块的控制端与所述第一输入模块的输出端连接，用于在接收到所述第一控制信号和第一输入信号时输出第一输出信号；
第二输出模块，所述第二输出模块的控制端与所述第一输入模块的输出端连接，用于在接收到所述第一控制信号和第二输入信号时输出第二输出信号；
第一下拉模块，所述第一下拉模块的输入端分别与所述第一输入模块的输出端、所述第一输出模块的输出端和所述第二输出模块的输出端连接，所述第一下拉模块的输出端连接第一低电平，用于在第一下拉控制信号为高电平时，将所述第一控制信号、所述第一输出信号和所述第二输出信号拉至低电平，在第二控制信号为高电平、所述第一触发信号为高电平或所述第一控制信号为高电平时，停止下拉；
所述第二驱动电路包括：
第二输入模块，用于在接收到第二触发信号时，输出第二控制信号；
第三输出模块，所述第三输出模块的控制端与所述第二输入模块的输出端连接，用于在接收到所述第二控制信号和第三输入信号时输出第三输出信号；
第四输出模块，所述第四输出模块的控制端与所述第二输入模块的输出端连接，用于在接收到所述第二控制信号和第四输入信号时输出第四输出信号；
第二下拉模块，所述第二下拉模块的输入端分别与所述第二输入模块的输出端、所述第三输出模块的输出端和所述第四输出模块的输出端连接，所述第二下拉模块的输出端连接第一低电平，用于在第二下拉控制信号为高电平时，将所述第二控制信号、所述第三输出信号和所述第四输出信号拉至低电平，在所述第一触发信号为高电平、所述第二控制信号为高电平或所述第一控制信号为高电平时，停止下拉；其中，所述第一下拉控制信号和第二下拉控制信号的电平反向。
此外，为实现上述目的，本发明还提供一种显示面板，包括显示区域和非显示区域，所述显示区域上设置有多个像素单元，所述显示面板还包括：
驱动电路，设置于所述非显示区域上，以输出驱动信号驱动所述多个像素单元；所述驱动电路被配置为如上所述的驱动电路；
或，四级驱动电路，设置于所述非显示区域上，以输出驱动信号驱动所述多个像素单元；所述四级驱动电路被配置为如上所述的四级驱动电路。
本发明的一种驱动电路包括：输入模块、第一输出模块、第二输出模块和下拉模块；第一输出模块的控制端和第二输出模块的控制端分别与输入模块的输出端连接，分别接收输入模块输出的控制信号，第一输出模块的输出端和第二输出模块的输出端分别与下拉模块连接，分别接收下拉信号，从而实现了一个输入信号就能输出两级驱动信号，与现有输出两级驱动信号需要两级驱动电路的架构相比，减少了一组输入模块和下拉模块，从而减少了元器件的使用数量，进而缩小了显示产品的边框。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明驱动电路一实施例的模块示意图；
图2为本发明驱动电路一实施例的电路结构示意图；
图3为本发明驱动电路另一实施例的电路结构示意图；
图4为本发明四级驱动电路一实施例的电路结构示意图；
图5为本发明四级驱动电路实施例中第一阶段的控制时序示意图；
图6为本发明四级驱动电路实施例中第二阶段的控制时序示意图；
图7为本发明四级驱动电路实施例中第三阶段的控制时序示意图；
图8为本发明四级驱动电路实施例中第四阶段的控制时序示意图；
图9为本发明四级驱动电路另一实施例的电路结构示意图；
图10为本发明显示面板另一实施例的结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
附图标号说明：
Figure BDA0003189754390000061
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
可以理解的，显示面板包括多个呈矩阵排布的像素，多条扫描线和GDL(GateDriver less，较少的闸极驱动器技术)驱动电路，GDL电路包括多个依次连接的驱动单元，驱动单元用于分别产生并输出驱动信号Gout。其中，第1级Gout信号提供给第1行像素扫描线，第2级Gout信号提供给第2行像素扫描线，以此类推，第n级Gout信号提供给第n行像素扫描线，显示面板的各个像素都是根据扫描线提供的Gout信号进行选通的。现有GDL架构下，一级输出需要一个驱动电路，TFT数量较多，结构复杂，限制了窄边框设计。
本发明提供一种驱动电路驱动电路、四级驱动电路及显示面板，通过Q点共用的方式，对GDL电路结构进行调整，减少TFT的使用数量，缩窄了显示产品的边框，增大了显示区域面积，进而满足了人们对窄边框的追求。
本发明提供一种驱动电路，参见图1，在一实施例中，该驱动电路包括：
输入模块10，用于在接收到触发信号时，输出控制信号；
第一输出模块20，所述第一输出模块20的控制端与所述输入模块10的输出端连接，用于在接收到所述控制信号和第一输入信号时输出第一输出信号；
第二输出模块30，所述第二输出模块30的控制端与所述输入模块10的输出端连接，用于在接收到所述控制信号和第二输入信号时输出第二输出信号；
下拉模块40，所述下拉模块40的输入端分别与所述输入模块10的输出端、所述第一输出模块20的输出端和所述第二输出模块30的输出端连接，所述下拉模块40的输出端连接第一低电平，用于在下拉控制信号为高电平时，将所述控制信号、所述第一输出信号和所述第二输出信号下拉至低电平；在所述触发信号为高电平或所述控制信号为高电平时，停止下拉。
本实施例可以通过输入模块10接收触发信号，并输出相应地控制信号；第一输出模块20在接收到所述控制信号和第一输入信号时输出第一输出信号；第二输出模块30在接收到所述控制信号和第二输入信号时输出第二输出信号；
下拉模块40，接收下拉控制信号、所述触发信号和所述控制信号，在所述下拉控制信号为高时，将所述控制信号、所述第一输出信号和所述第二输出信号拉至低电平，在所述触发信号为高电平或所述控制信号为高电平时，所述下拉模块的输出端被拉低，停止对所述控制信号、所述第一输出信号和所述第二输出信号下拉。
本方案由于将第一输出模块20的控制端和第二输出模块30的控制端分别与输入模块10的输出端连接，分别接收输入模块10输出的控制信号，第一输出模块20的输出端和第二输出模块30的输出端分别与下拉模块40连接，分别接收下拉信号，从而在GDL架构下，实现了一级驱动电路输出两级驱动信号，与现有输出两级驱动信号需要两级驱动电路的架构相比，减少了一组输入模块和下拉模块，从而减少了大量TFT的使用，减小了GDL电路板的面积，进而缩小了显示产品的边框，满足用户需求，增大了产品的竞争力。
进一步地，参见图2，上述输入模块10的结构可以根据实际需要进行设置，例如上述输入模块10可以包括第一开关管T1，所述第一开关管T1的控制端与输入端连接，接收所述第一触发信号，所述第一开关管T1的输出端分别与所述第一输出模块20的控制端、所述第二输出模块30的控制端和所述下拉模块40的输入端连接。
第一触发信号为高电平时，第一开关管T1导通，控制信号为高电平，节点Q为高电平。
需要说明的是，上述第一开关管T1可以通过等效电路或独立电子元件进行替换，在此不进行赘述。进一步地，所述开关管的类型也可以根据实际需要进行设置，开关管可以为TFT薄膜晶体管。
进一步地，上述第一输出模块20、上述第二输出模块30的结构可以根据实际需要进行设置，例如上述第一输出模块20可以包括第二开关管T2，所述第二开关管T2的控制端与所述输入模块10的输出端连接，所述第二开关管T2的输入端接收所述第一输入信号CLK1，所述第二开关管T2的输出端输出所述第一输出信号Gout(n)；
所述第二输出模块30包括第三开关管T3，所述第三开关管T3的控制端与所述输入模块10的输出端连接，所述第三开关管T3的输入端接收所述第二输入信号CLK2，所述第三开关管T3的输出端输出所述第二输出信号Gout(n+1)。
第二开关管T2的控制端和第三开关管T3的控制端分别连接节点Q，控制信号为高电平时，节点Q为高电平，第二开关管T2和第三开关管T3分别导通，第二开关管T2根据第一时钟信号CLK1输出Gout(n)，第三开关管T3根据第二时钟信号CLK2输出Gout(n+1)。其中，所述第一输入信号为第一时钟信号CLK1，所述第二输入信号为第二时钟信号CLK2，第一输出信号为驱动信号Gout(n)，第二输出信号为驱动信号Gout(n+1)。
此外，上述第一输出模块20还包括第一电容C1，所述第一电容C1的一端与所述第二开关管T2的控制端连接，所述第一电容C1的另一端与所述第二开关管T2的输出端连接；
上述第二输出模块30还包括第二电容C2，所述第二电容C2的一端与所述第三开关管T3的控制端连接，所述第二电容C2的另一端与所述第三开关T3管的输出端连接。
所述第一电容C1电容和第二电容C2的设置，主要用于维持第二开关管T2的控制端与输出端之间的电压和第三开关管T3的控制端与输出端之间的电压，以稳定第二开关管T2和第三开关管T3的输出。
进一步地，所述驱动电路还包括级传模块50，所述级传模块50的控制端与所述输入模块10的输出端连接，用于在接收到所述第一控制信号和第一输入信号时输出级传信号。
上述级传模块50的结构可以根据实际需要进行设置，例如上述级传模块50可以包括第四开关管T4，所述第四开关管T4的控制端与所述输入模块10的输出端连接，所述第四开关管T4的输入端接收所述第一输入信号CLK1，所述第四开关管T4的输出端输出所述级传信号Carry(n)。
进一步地，所述下拉模块40包括下拉维持单元41和下拉单元42；
所述下拉维持单元41的输入端与所述输入模块10的输出端连接，所述下拉维持单元41用于根据所述下拉控制信号输出下拉信号；根据所述触发信号和所述控制信号拉低所述下拉信号；
所述下拉单元42的控制端与所述下拉维持模块41的输出端连接，所述下拉单元42的输入端分别与所述输入模块10的输出端、所述第一输出模块20的输出端和所述第二输出模块30的输出端连接，所述下拉单元42的输出端连接第一低电平VSS2，用于在接收到所述下拉信号时，将所述控制信号、所述第一输出信号和所述第二输出信号拉至低电平。
进一步地，所述下拉维持单元41包括第五开关管T5、第六开关管T6、第七开关管T7、第八开关管T8和第九开关管T9；
所述第五开关管T5的控制端与输入端连接，接收所述下拉控制信号VDD，所述第五开关管T5的输出端分别与所述第六开关管T6的输入端和所述第七开关管T7的控制端连接，所述第六开关管T6的控制端与所述输入模块10的输出端连接，所述第六开关管T6的输出端连接第一低电平VSS2，所述第七开关管T7的输入端接收所述下拉控制信号VDD，所述第七开关管T7的输出端连接下拉节点QB，输出所述下拉信号；所述第八开关管T8的控制端接收所述控制信号，所述第八开关管T8的输入端连接下拉节点QB，所述第八开关管T8的输出端连接第一低电平VSS2，所述第九开关管T9的控制端接收所述触发信号，所述第九开关管T9的输入端连接下拉节点QB，所述第九开关管的输出端连接第一低电平VSS2。
下拉控制信号VDD为高电平时，第五开关管T5导通，第七开关管T7导通，下拉节点QB为高电平，下拉信号为高电平；节点Q为高电平时，第六开关管T6导通，第七开关管T7的控制端为低电平，第七开关管T7关闭，第八开关管T8的控制端为高电平，第八开关管T8导通，下拉节点QB为低电平；进而可以实现，当控制信号为高电平时，下拉信号为低电平，停止对第一输出信号Gout(n)、第二输出信号Gout(n+1)和节点Q进行下拉。
第九开关管T9的控制端接收的触发信号为高电平时，第九开关管T9导通，下拉节点QB为低电平。进一步的保证在节点Q为高电平时，下拉节点QB为低电平。
进一步地，所述下拉单元42包括第十开关管T10、第十一开关管T11和第十二开关管T12；
所述第十开关管T10的控制端接收所述下拉信号，所述第十开关管T10的输入端与所述输入模块10的输出端连接，所述第十开关管T10的输出端连接第一低电平VSS2；
所述第十一开关管T11的控制端接收所述下拉信号，所述第十一开关管T11的输入端与所述第一输出模块20的输出端连接，所述第十一开关管T11的输出端连接第二低电平VSS1；
所述第十二开关管T12的控制端接收所述下拉信号，所述第十二开关管T12的输入端与所述第二输出模块30的输出端，所述第十二开关管T12的输出端连接第二低电平VSS1。
进一步地，下拉单元42还包括第十三开关管T13，所述第十三开关管T13的控制端接收第一下拉触发信号，所述第十三开关管T13的输入端与所述输入模块10的输出端连接，所述第十三开关管T13的输出端连接第一低电平VSS2；
当所述第一下拉触发信号为高电平时，第十三开关管T13导通，将节点Q下拉为低电平；当所述下拉节点QB为高电平时，即下拉信号为高电平时，第十开关管T10导通，对节点Q下拉，第十一开关管T11导通，将第一输出模块20的输出端电压下拉为低电平，第十二开关管T12导通，将第二输出模块30的输出端电压下拉为低电平。
进一步地，所述驱动电路还包括复位模块60，所述复位模块60包括复位开关管T14，所述复位开关管T14的控制端接收复位信号Reset，所述复位开关管T14的输入端与节点Q连接，所述复位开关管T14的输出端连接第一低电平VSS2。
当复位信号Reset为高电平时，复位开关管T14导通，将节点Q下拉至低电平。
基于上述硬件结构，所述驱动电路的工作过程可以为：
触发信号为高电平时，第一开关管T1导通，节点Q为高电平，第九开关管T9导通，下拉节点QB为低电平，第二开关管T2导通，接收第一时钟信号CLK1，输出驱动信号第Gout(n)、第三开关管T3导通，接收第二时钟信号CLK2输出驱动信号Gout(n+1)，第四开关管T4导通，接收第一时钟信号CLK1，输出级传信号Carry(n)；触发信号为低电平时，第一开关管T1关闭，第九开关管T9关闭，第一电容C1、第二电容C2进行放电，第二开关管T2导通，接收第一时钟信号CLK1，输出驱动信号第Gout(n)、第三开关管T3导通，接收第二时钟信号CLK2输出驱动信号Gout(n+1)；下拉控制信号VDD为高时，第五开关管T5、第六开关管T6导通，下拉节点QB为高电平，第十一开关管T11和第十二开关管T12导通，驱动信号第Gout(n)和Gout(n+1)下拉为低电平。
综上所述，基于上述硬件结构，第一输出模块20的控制端和第二输出模块30的控制端可以分别与输入模块10的输出端连接，第一输出模块20的输出端和第二输出模块30的输出端分别与下拉模块40连接，通过共用Q点的方式，实现了一级驱动电路输出两级驱动信号，与现有输出两级驱动信号需要两级驱动电路的架构相比，减少了一组输入模块和下拉模块，从而减少了TFT的使用数量，进而缩小了显示产品的边框，节约了制造成本。
参见图3，在本发明驱动电路的另一实施例中，与上一实施例的区别在于，所述下拉单元42还包括第十四开关管T15，所述第十四开关管T15的控制端接收所述下拉信号，所述第十四开关管T15的输入端与所述级传模块50的输出端连接，所述第十四开关管T15的输出端连接第一低电平VSS2。
当所述下拉节点QB为高电平时，所述第十四开关管T15导通，对所述级传模块50的输出端进行下拉。
所述驱动电路的工作过程可以为：触发信号为高电平时，第一开关管T1导通，节点Q为高电平，第九开关管T9导通，下拉节点QB为低电平，第二开关管T2导通，接收第一时钟信号CLK1，输出驱动信号第Gout(n)、第三开关管T3导通，接收第二时钟信号CLK2输出驱动信号Gout(n+1)，第四开关管T4导通，接收第一时钟信号CLK1，输出级传信号Carry(n)；触发信号为低电平时，第一开关管T1关闭，第九开关管T9关闭，第一电容C1、第二电容C2进行放电，第二开关管T2导通，接收第一时钟信号CLK1，输出驱动信号第Gout(n)、第三开关管T3导通，接收第二时钟信号CLK2输出驱动信号Gout(n+1)；下拉控制信号VDD为高时，第五开关管T5、第六开关管T6导通，下拉节点QB为高电平，第十一开关管T11、第十二开关管T12和第十四开关管T15导通，驱动信号第Gout(n)、Gout(n+1)和级传信号Carry(n)下拉为低电平。
在本实施例中，第一输出模块20的控制端和第二输出模块30的控制端可以分别与输入模块10的输出端连接，第一输出模块20的输出端和第二输出模块30的输出端分别与下拉模块40连接，通过共用Q点的方式，实现了一级驱动电路输出两级驱动信号，与现有输出两级驱动信号需要两级驱动电路的架构相比，减少了一组输入模块和下拉模块，从而减少了TFT的使用数量，进而缩小了显示产品的边框，提升显示效果。
本发明还提供一种四级驱动电路，参见图4，在一实施例中，该四级驱动电路包括第一驱动电路和第二驱动电路，
所述第一驱动电路包括：
第一输入模块110，用于在接收到第一触发信号Carry(n-4)时，输出第一控制信号；
第一输出模块210，所述第一输出模块210的控制端与所述第一输入模块110的输出端连接，用于在接收到所述第一控制信号和第一输入信号CLK1时输出第一输出信号Gout(n)；
第二输出模块310，所述第二输出模块310的控制端与所述第一输入模块110的输出端连接，用于在接收到所述第一控制信号和第二输入信号CLK2时输出第二输出信号Gout(n+1)；
第一下拉模块，所述第一下拉模块的输入端分别与所述第一输入模块110的输出端、所述第一输出模块210的输出端和所述第二输出模块310的输出端连接，所述第一下拉模块的输出端连接第一低电平，用于在第一下拉控制信号VDD_0为高电平时，将所述第一控制信号、所述第一输出信号Gout(n)和所述第二输出信号Gout(n+1)拉至低电平，在第二控制信号为高电平、所述第一触发信号Carry(n-4)为高电平或所述第一控制信号为高电平时，停止下拉；
所述第二驱动电路包括：
第二输入模块120，用于在接收到第二触发Carry(n-3)信号时，输出第二控制信号；
第三输出模块220，所述第三输出模块220的控制端与所述第二输入模块120的输出端连接，用于在接收到所述第二控制信号和第三输入信号CLK3时输出第三输出信号Gout(n+2)；
第四输出模块320，所述第四输出模块320的控制端与所述第二输入模块120的输出端连接，用于在接收到所述第二控制信号和第四输入信号CLK4时输出第四输出信号Gout(n+3)；
第二下拉模块，所述第二下拉模块的输入端分别与所述第二输入模块120的输出端、所述第三输出模块220的输出端和所述第四输出模块320的输出端连接，所述第二下拉模块的输出端连接第一低电平，用于在第二下拉控制信号VDD_1为高电平时，将所述第二控制信号、所述第三输出信号Gout(n+2)和所述第四输出信号Gout(n+3)拉至低电平，在所述第一触发信号Carry(n-4)为高电平、所述第二控制信号为高电平或所述第一控制信号为高电平时，停止下拉；其中，所述第一下拉控制信号VDD_0和第二下拉控制信号VDD_1的电平反向。
可以理解的，第一下拉控制信号VDD_0和第二下拉控制信号VDD_1的电平反向，即第一下拉控制信号VDD_0为高电平时，第二下拉控制信号VDD_1为低电平。
具体的，上述第一输入模块110可以包括第一开关管T1，所述第一开关管T1的控制端与输入端连接，接收所述第一触发信号Carry(n-4)，所述第一开关管T1的输出端与第一节点Q1连接。
第一触发信号Carry(n-4)为高电平时，第一开关管T1导通，第一控制信号为高电平，第一节点Q1为高电平。
进一步地，上述第一输出模块210可以包括第二开关管T2，所述第二开关管T2的控制端与第一节点Q1连接，所述第二开关管T2的输入端接收所述第一输入信号CLK1，所述第二开关管T2的输出端输出所述第一输出信号Gout(n)；
第二输出模块310包括第三开关管T3，所述第三开关管T3的控制端与第一节点Q1连接，所述第三开关管T3的输入端接收所述第二输入信号CLK2，所述第三开关管T3的输出端输出所述第二输出信号Gout(n+1)。
进一步地，上述第一输出模块210还包括第一电容C1，所述第一电容C1的一端与所述第二开关管T2的控制端连接，所述第一电容C1的另一端与所述第二开关管T2的输出端连接；
上述第二输出模块310还包括第二电容C2，所述第二电容C2的一端与所述第三开关管T3的控制端连接，所述第二电容C2的另一端与所述第三开关T3管的输出端连接。
所述第一电容C1和第二电容C2的设置，主要用于维持第二开关管T2的控制端与输出端之间的电压和第三开关管T3的控制端与输出端之间的电压，以稳定第二开关管T2和第三开关管T3的输出。
进一步地，第一驱动电路还包括第一级传模块510，所述第一级传模块510的控制端与第一节点Q1连接，用于在接收到所述第一控制信号和第一输入信号CLK1时输出第一级传信号Carry(n)。
进一步地，第一级传模块510可以包括第四开关管T4，所述第四开关管T4的控制端与第一节点Q1连接，所述第四开关管T4的输入端接收所述第一输入信号CLK1，所述第四开关管T4的输出端输出第一级传信号Carry(n)。
进一步地，所述第一下拉模块包括第一下拉维持单元和第一下拉单元；
所述第一下拉维持单元的输入端与第一节点Q1连接，第一下拉维持单元用于根据所述第一下拉控制信号VDD_0输出第一下拉信号至第一下拉节点QB1；根据所述第一触发信号Carry(n-4)和所述第一控制信号拉低第一下拉节点QB1；
所述第一下拉单元的控制端与所述第一下拉维持单元的输出端连接，所述第一下拉单元的输入端分别与第一节点Q1、所述第一输出模块210的输出端和所述第二输出模块310的输出端连接，所述第一下拉单元的输出端连接第一低电平VSS2，用于在接收到所述第一下拉信号时，将第一节点Q1、所述第一输出信号和所述第二输出信号拉至低电平。
进一步地，所述第一下拉维持单元包括第五开关管T5、第六开关管T6、第七开关管T7、第八开关管T8和第九开关管T9；
所述第五开关管T5的控制端与输入端连接，接收所述第一下拉控制信号VDD_0，所述第五开关管T5的输出端分别与所述第六开关管T6的输入端和所述第七开关管T7的控制端连接，所述第六开关管T6的控制端与第一节点Q1连接，所述第六开关管T6的输出端连接第一低电平VSS2，所述第七开关管T7的输入端接收所述第一下拉控制信号VDD_0，所述第七开关管T7的输出端连接第一下拉节点QB1，输出第一下拉信号；所述第八开关管T8的控制端接收所述第一控制信号，所述第八开关管T8的输入端连接第一下拉节点QB1，所述第八开关管T8的输出端连接第一低电平VSS2，所述第九开关管T9的控制端接收所述第一触发信号Carry(n-4)，所述第九开关管T9的输入端连接第一下拉节点QB1，所述第九开关管的输出端连接第一低电平VSS2。
第一下拉控制信号VDD_0为高电平时，第五开关管T5导通，第七开关管T7导通，第一下拉信号为高电平，第一下拉节点QB1为高电平；第一节点Q1为高电平时，第六开关管T6导通，第七开关管T7的控制端为低电平，第七开关管T7关闭，第八开关管T8的控制端为高电平，第八开关管T8导通，第一下拉节点QB1为低电平；进而可以实现，当第一控制信号为高电平时，第一下拉信号为低电平，停止对第一输出信号Gout(n)、第二输出信号Gout(n+1)和第一节点Q1进行下拉。
第九开关管T9的控制端接收到的第一触发信号Carry(n-4)为高电平时，第九开关管T9导通，第一下拉节点QB1为低电平。进一步的保证在第一节点Q1为高电平时，第一下拉节点QB1为低电平。
进一步地，第一下拉单元包括第十开关管T10、第十一开关管T11和第十二开关管T12；
所述第十开关管T10的控制端与第一下拉节点QB1连接，接收所述第一下拉信号，所述第十开关管T10的输入端与第一节点Q1连接，所述第十开关管T10的输出端连接第一低电平VSS2；
所述第十一开关管T11的控制端与第一下拉节点QB1连接，接收所述第一下拉信号，所述第十一开关管T11的输入端与第一输出模块210的输出端连接，所述第十一开关管T11的输出端连接第二低电平VSS1；
所述第十二开关管T12的控制端与第一下拉节点QB1连接，接收所述第一下拉信号，所述第十二开关管T12的输入端与所述第二输出模块310的输出端连接，所述第十二开关管T12的输出端连接第二低电平VSS1。
进一步地，第一下拉单元还包括第十三开关管T13，所述第十三开关管T13的控制端接收第一下拉触发信号Carry(n+4)，所述第十三开关管T13的输入端与第一节点Q1连接，所述第十三开关管T13的输出端连接第一低电平VSS2；
当所述第一下拉触发信号Carry(n+4)为高电平时，第十三开关管T13导通，将第一节点Q1下拉为低电平；当所述第一下拉节点QB1为高电平时，即第一下拉信号为高电平时，第十开关管T10导通，对第一节点Q1下拉，第十一开关管T11导通，将第一输出模块210的输出端电压下拉为低电平，第十二开关管T12导通，将第二输出模块310的输出端电压下拉为低电平。
进一步地，所述第一下拉维持单元还包括第十四开关管T14，所述第十四开关管T14的控制端与第二驱动电路的第二节点Q2连接，接收所述第二控制信号，所述第十四开关管T14的输入端与所述第六开关管T6的输入端连接，所述第十四开关管T14的输出端与所述第六开关管T6的输出端连接。
进一步地，第一下拉单元还包括第十五开关管T15、第十六开关管T16和第十七开关管T17；
所述第十五开关管T15的控制端与第二下拉节点QB2连接，接收所述第二下拉信号，所述第十五开关管T15的输入端与第一节点Q1连接，所述第十五开关管T15的输出端连接第一低电平VSS2；
所述第十六开关管T16的控制端与第二下拉节点QB2连接，接收所述第二下拉信号，所述第十六开关管T16的输入端与第一输出模块210的输出端连接，所述第十六开关管T16的输出端连接第二低电平VSS1；
所述第十七开关管T17的控制端与第二下拉节点QB2连接，接收所述第二下拉信号，所述第十七开关管T17的输入端与所述第二输出模块310的输出端连接，所述第十七开关管T17的输出端连接第二低电平VSS1。
当所述第二下拉节点QB2为高电平时，即第二下拉信号为高电平时，第十五开关管T15导通，对第一节点Q1下拉，第十六开关管T16导通，将第一输出模块210的输出端电压下拉为低电平，第十七开关管T17导通，将第二输出模块310的输出端电压下拉为低电平。
进一步地，所述第一驱动电路还包括第一复位模块，所述第一复位模块包括复位开关管T18，所述复位开关管T18的控制端接收复位信号Reset，所述复位开关管T18的输入端与第一节点Q1连接，所述复位开关管T18的输出端连接第一低电平VSS2。
当复位信号Reset为高电平时，复位开关管T18导通，将第一节点Q1下拉至低电平。
进一步地，上述第二输入模块120可以包括第十九开关管T19，所述第十九开关管T19的控制端与输入端连接，接收所述第二触发信号Carry(n-3)，所述第十九开关管T19的输出端与第二节点Q2连接。
第二触发信号Carry(n-3)为高电平时，第十九开关管T19导通，第二控制信号为高电平，第二节点Q2为高电平。
进一步地，上述第三输出模块220可以包括第二十开关管T20，所述第二十开关管T20的控制端与第二节点Q2连接，所述第二十开关管T20的输入端接收所述第三输入信号CLK3，所述第二十开关管T20的输出端输出所述第三输出信号Gout(n+2)；
第四输出模块320包括第二十一开关管T21，所述第二十一开关管T21的控制端与第二节点Q2连接，所述第二十一开关管T21的输入端接收所述第四输入信号CLK4，所述第二十一开关管T21的输出端输出所述第四输出信号Gout(n+3)。
进一步地，上述第三输出模块220还包括第三电容C3，所述第三电容C3的一端与所述第二十开关管T20的控制端连接，所述第三电容C3的另一端与所述第二十开关管T20的输出端连接；
上述第四输出模块320还包括第四电容C4，所述第四电容C4的一端与所述第二十一开关管T21的控制端连接，所述第四电容C4的另一端与所述第二十一开关管T21的输出端连接。
所述第三电容C3和第四电容C4的设置，主要用于维持第二十开关管T20的控制端与输出端之间的电压和第二十一开关管T21的控制端与输出端之间的电压，以稳定第二十开关管T20和第二十一开关管T21的输出。
进一步地，第二驱动电路还包括第二级传模块520，所述第二级传模块520的控制端与第二节点Q2连接，用于在接收到所述第二控制信号和第三输入信号CLK3时输出第二级传信号Carry(n+1)。
进一步地，第二级传模块520可以包括第二十二开关管T22，所述第二十二开关管T22的控制端与第二节点Q2连接，所述第二十二开关管T22的输入端接收所述第三输入信号CLK3，所述第二十二开关管T22的输出端输出所述第二级传信号Carry(n+1)。
进一步地，所述第二下拉模块包括第二下拉维持单元和第二下拉单元；
所述第二下拉维持单元的输入端与第二节点Q2连接，第二下拉维持单元用于根据所述第二下拉控制信号VDD_1输出第二下拉信号至第二下拉节点QB2；根据所述第一触发信号Carry(n-4)和所述第二控制信号拉低第二下拉节点QB2；
所述第二下拉单元的控制端与所述第二下拉维持单元的输出端连接，所述第二下拉单元的输入端分别与第二节点Q2、所述第三输出模块220的输出端和所述第四输出模块320的输出端连接，所述第二下拉单元的输出端连接第一低电平VSS2，用于在接收到所述第二下拉信号时，将第二节点Q2、所述第三输出信号和所述第四输出信号拉至低电平。
进一步地，所述第二下拉维持单元包括第二十三开关管T23、第二十四开关管T24、第二十五开关管T25、第二十六开关管T26和第二十七开关管T27；
所述第二十三开关管T23的控制端与输入端连接，接收所述第二下拉控制信号VDD_1，所述第二十三开关管T23的输出端分别与所述第二十四开关管T24的输入端和所述第二十五开关管T25的控制端连接，所述第二十四开关管T24的控制端与第二节点Q2连接，所述第二十四开关管T24的输出端连接第一低电平VSS2，所述第二十五开关管T25的输入端接收所述第二下拉控制信号VDD_1，所述第二十五开关管T25的输出端连接第二下拉节点QB2，输出第二下拉信号；所述第二十六开关管T26的控制端接收所述第二控制信号，所述第二十六开关管T26的输入端连接第二下拉节点QB2，所述第二十六开关管T26的输出端连接第一低电平VSS2，所述第二十七开关管T27的控制端接收所述第一触发信号Carry(n-4)，所述第二十七开关管T27的输入端连接第二下拉节点QB1，所述第二十七开关管T27的输出端连接第一低电平VSS2。
第二下拉控制信号VDD_1为高电平时，第二十三开关管T23导通，第二十五开关管T25导通，第二下拉节点QB2为高电平，第二下拉信号为高电平；第二节点Q2为高电平时，第二十四开关管T24导通，第二十五开关管T25的控制端为低电平，第二十五开关管T25关闭，第二十六开关管T26的控制端为高电平，第二十六开关管T26导通，第二下拉节点QB2为低电平；进而可以实现，当第二控制信号为高电平时，第二下拉信号为低电平，停止对第三输出信号Gout(n+2)、第四输出信号Gout(n+3)和第二节点Q2进行下拉。
第二十七开关管T27的控制端接收到的第一触发信号Carry(n-4)为高电平时，第二十七开关管T27导通，第二下拉节点QB2为低电平。进一步的保证在第二节点Q2为高电平时，第二下拉节点QB2为低电平。
进一步地，第二下拉单元包括第二十八开关管T28、第二十九开关管T29和第三十开关管T30；
所述第二十八开关管T28的控制端与第二下拉节点QB2连接，接收所述第二下拉信号，所述第二十八开关管T28的输入端与第二节点Q2连接，所述第二十八开关管T28的输出端连接第一低电平VSS2；
所述第二十九开关管T29的控制端与第二下拉节点QB2连接，接收所述第二下拉信号，所述第二十九开关管T29的输入端与第三输出模块220的输出端连接，所述第二十九开关管T29的输出端连接第二低电平VSS1；
所述第三十开关管T30的控制端与第二下拉节点QB2连接，接收所述第二下拉信号，所述第三十开关管T30的输入端与所述第四输出模块320的输出端连接，所述第三十开关管T30的输出端连接第二低电平VSS1。
进一步地，第二下拉单元还包括第三十一开关管T31，所述第三十一开关管T31的控制端接收第二下拉触发信号Carry(n+5)，所述第三十一开关管T31的输入端与第二节点Q2连接，所述第三十一开关管T31的输出端连接第一低电平VSS2；
当所述第二下拉触发信号Carry(n+5)为高电平时，第三十一开关管T31导通，将第二节点Q2下拉为低电平；当所述第二下拉节点QB2为高电平时，即第二下拉信号为高电平时，第二十八开关管T28导通，对第二节点Q2下拉，第二十九开关管T29导通，将第三输出模块220的输出端电压下拉为低电平，第三十开关管T30导通，将第四输出模块320的输出端电压下拉为低电平。
进一步地，所述第二下拉维持单元还包括第三十二开关管T32，所述第三十二开关管T32的控制端与第一节点Q1连接，接收所述第一控制信号，所述第三十二开关管T32的输入端与所述第二十四开关管T24的输入端连接，所述第三十二开关管T32的输出端与所述第二十四开关管T24的输出端连接。
进一步地，第二下拉单元还包括第三十三开关管T33、第三十四开关管T34和第三十五开关管T35；
所述第三十三开关管T33的控制端与第一下拉节点QB1连接，接收所述第一下拉信号，所述第三十三开关管T33的输入端与第二节点Q2连接，所述第三十三开关管T33的输出端连接第一低电平VSS2；
所述第三十四开关管T34的控制端与第一下拉节点QB1连接，接收所述第一下拉信号，所述第三十四开关管T34的输入端与第三输出模块220的输出端连接，所述第三十四开关管T34的输出端连接第二低电平VSS1；
所述第三十五开关管T35的控制端与第一下拉节点QB1连接，接收所述第一下拉信号，所述第三十五开关管T35的输入端与所述第四输出模块320的输出端连接，所述第三十五开关管T35的输出端连接第二低电平VSS1。
当所述第一下拉节点QB1为高电平时，即第一下拉信号为高电平时，第三十三开关管T33导通，对第二节点Q2下拉，第三十四开关管T34导通，将第三输出模块220的输出端电压下拉为低电平，第三十五开关管T35导通，将第四输出模块320的输出端电压下拉为低电平。
综上，第一控制信号为高电平或第二控制信号为高电平时，可以实现将第一下拉节点QB1和第二下拉节点QB2下拉至低电平，从而停止对第一输出单元210、第二输出单元310、第三输出单元220和第四输出单元320的下拉；而第一下拉信号或第二下拉信号为高电平时，第一下拉节点QB1或第二下拉节点QB2为高电平，下拉单元对第一输出单元210、第二输出单元310、第三输出单元220和第四输出单元320的下拉。
进一步地，所述第二驱动电路还包括第二复位模块，所述第二复位模块包括复位开关管T36，所述复位开关管T36的控制端接收复位信号Reset，所述复位开关管T36的输入端与第二节点Q2连接，所述复位开关管T20的输出端连接第一低电平VSS2。
当复位信号Reset为高电平时，复位开关管T36导通，将第二节点Q2下拉至低电平。
参见图5～图8，本实施例的实现Gout栅极信号输出的过程可以分为4个阶段：
阶段1：如图5所示，设置VGH＝30V，设置VGL＝-15V；
carry(n-4)写入高电压VGH，同时VDD为直流高电压VGH，此时第一开关管T1导通，第一节点Q1为高电压VGH，第二开关管T2导通，第三开关管T3导通，第二开关管T2写入第一时钟信号CLK1的电压，第三开关管T3写入第二时钟信号CLK2的电压，此时CLK1、CLK2电压为低电压VGL，即第一输出信号的电压VGout(n)为-15V，第二输出信号的电压VGout(n+1)为-15V，此时电容C1、C2两端压差为45V；μ时间内Carry(n-3)写入低电压，对应的，第十九开关管T19关闭，第二节点Q2为低电压VGL，μ时间后，Carry(n-3)写入高电压VGH，第十九开关管T19导通，第二节点Q2为高电压VGH，此时第二输出信号Gout(n+2)的电压、第四输出信号Gout(n+3)的电压为VGL；
阶段2：如图6所示：carry(n-4)写入低电压VGL，此时第一输入模块110的第一开关管T1关闭，CLK1的高电压与CLK2的高电压写入的时间间隔为μ，在μ时间内由于第一电容C1的保持作用，第二开关管T2持续导通，此时CK1写入VGH电压，又因第一电容C1耦合作用，第一节点Q1上升至VGH+ΔV(ΔV理论上是VGH-VGL)，第一节点Q1为高电压，第二开关管T2、第三开关管T3此时导通，第二开关管T2写入CLK1的高电压，即Vgout(n)为高电压VGH；第三开关管T3写入CLK2的低电压，即VGout(n+1)电压为VGL。经过μ时间后，CLK2写入VGH,即VGout(n+1)电压为VGLH,第一节点Q1电压变化量同样为ΔV，即VGout(n+1)为高电压VGH,Vgout(n)为高电压VGH。此阶段CLK3、CLK4为低电压VGL，即VGout(n+2),VGout(n+3)为低电压VGL；
阶段3：如图7所示：阶段2内，CLK2写入高电压，Vgout(n+1)为高电压,在μ时间后，CLK3写入高电压，第二节点Q2的电压变化ΔV，即第二节点Q2的电压为VGH+ΔV，即Gout(n+3)为高电压VGH，CLK4写入低电压，即VGout(n+3)为低电压VGL。
阶段4：如图8所示，β时间内，CLK2写入低电压，第一节点Q1的电压变化-ΔV，即第一节点Q1的电压为VGH+ΔV,CLK3电压维持不变，第二节点Q2电压不变。在β时间后，CLK3写入低电压，第二节点Q2电压变化-ΔV，即第二节点Q2电压为VGH+ΔV,CLK4写入高电压,即第三输出信号Gout(n+3)为高电压VGH。第八开关管T8以及第十四开关管T14导通，第一下拉节点QB1写入VSS1，即低电压VGL。
需要说明的是，具体实现时，四级驱动电路可以为一个输出单元，实际驱动电路中以包括多个四级驱动电路。
本实施例中，四级输出仅用36个TFT开关管，与现有技术实现四级输出至少需要68个TFT开关管相比，减少了大量的TFT开关管，大大缩小了驱动电路的面积，进而缩小了显示产品边框，同时节省了设计和制造成本。
参见图9，在本发明四级驱动电路的另一实施例中，与上一实施例的区别在于，所述第一下拉单元还包括第三十七开关管T37和第三十八开关管T38，所述第三十七开关管T37的控制端连接第一下拉节点QB1，接收第一下拉信号，所述第三十七开关管T37的输入端与所述第一级传模块510的输出端连接，所述第三十七开关管T37的输出端连接第一低电平VSS2，所述第三十八开关管T38的控制端连接第二下拉节点QB2，接收第二下拉信号，所述第三十八开关管T38的输入端与所述第一级传模块510的输出端连接，所述第三十八开关管T38的输出端连接第一低电平VSS2。
所述第二下拉单元还包括第三十九开关管T39和第四十开关管T40，所述第三十九开关管T39的控制端连接第一下拉节点QB1，接收第一下拉信号，所述第三十九开关管T39的输入端与所述第二级传模块520的输出端连接，所述第三十九开关管T39的输出端连接第一低电平VSS2，所述第四十开关管T40的控制端连接第二下拉节点QB2，接收第二下拉信号，所述第四十开关管T40的输入端与所述第二级传模块520的输出端连接，所述第四十开关管T40的输出端连接第一低电平VSS2。
本实施例中，当第一下拉节点QB1为高电平时，第三十七开关管T37和第三十九开关管T39导通，级传信号的输出端下拉，当第二下拉节点QB2为高电平时，第三十八开关管T38和第四十开关管T40导通，级传信号的输出端下拉，从而实现第一下拉节点QB1为高电平或第二下拉节点QB2为高电平时，对级传信号的下拉。
本发明还提供一种显示面板，参见图10，在一实施例中，该显示面板包括显示区域1和非显示区域2，所述非显示区域2上设置有多个像素单元，所述显示面板还包括：
驱动电路，设置于所述非显示区域2上，以输出驱动信号驱动所述多个像素单元；所述驱动电路被配置为如上所述的驱动电路；
或，四级驱动电路，设置于所述非显示区域2上，以输出驱动信号驱动所述多个像素单元；所述四级驱动电路被配置为如上所述的四级驱动电路。
驱动电路和四级驱动电路的结构可参照上述实施例，在此不再赘述。理所应当地，由于本实施例的显示面板采用了上述驱动电路或四级驱动电路的技术方案，因此该显示面板具有上述驱动电路或四级驱动电路所有的有益效果，进而基板的面积缩小，显示面板的边框缩窄。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (14)

1.一种驱动电路，包括输入模块和第一输出模块，所述输入模块用于在接收到触发信号时，输出控制信号，所述第一输出模块的控制端与所述输入模块的输出端连接，用于在接收到所述控制信号和第一输入信号时输出第一输出信号，其特征在于，所述驱动电路还包括：
第二输出模块，所述第二输出模块的控制端与所述输入模块的输出端连接，用于在接收到所述控制信号和第二输入信号时输出第二输出信号；
下拉模块，所述下拉模块的输入端分别与所述输入模块的输出端、所述第一输出模块的输出端和所述第二输出模块的输出端连接，所述下拉模块的输出端连接第一低电平，用于在下拉控制信号为高电平时，将所述控制信号、所述第一输出信号和所述第二输出信号下拉至低电平；在所述触发信号为高电平或所述控制信号为高电平时，停止下拉。
2.如权利要求1所述的驱动电路，其特征在于，所述输入模块包括第一开关管，所述第一开关管的控制端与输入端连接，接收所述第一触发信号，所述第一开关管的输出端分别与所述第一输出模块的控制端、所述第二输出模块的控制端和所述下拉模块的输入端连接。
3.如权利要求1所述的驱动电路，其特征在于，所述第一输出模块包括第二开关管，所述第二开关管的控制端与所述输入模块的输出端连接，所述第二开关管的输入端接收所述第一输入信号，所述第二开关管的输出端输出所述第一输出信号；
所述第二输出模块包括第三开关管，所述第三开关管的控制端与所述输入模块的输出端连接，所述第三开关管的输入端接收所述第二输入信号，所述第三开关管的输出端输出所述第二输出信号。
4.如权利要求3所述的驱动电路，其特征在于，所述第一输出模块还包括第一电容，所述第一电容的一端与所述第二开关管的控制端连接，所述第一电容的另一端与所述第二开关管的输出端连接；
所述第二输出模块还包括第二电容，所述第二电容的一端与所述第三开关管的控制端连接，所述第二电容的另一端与所述第三开关管的输出端连接。
5.如权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括级传模块，所述级传模块的控制端与所述输入模块的输出端连接，用于在接收到所述第一控制信号和第一输入信号时输出级传信号。
6.如权利要求5所述的驱动电路，其特征在于，所述级传模块包括第四开关管，所述第四开关管的控制端与所述输入模块的输出端连接，所述第四开关管的输入端接收所述第一输入信号，所述第四开关管的输出端输出所述级传信号。
7.如权利要求1所述的驱动电路，其特征在于，所述下拉模块包括下拉维持单元和下拉单元；
所述下拉维持单元的输入端与所述输入模块的输出端连接，所述下拉维持单元用于根据所述下拉控制信号输出下拉信号；根据所述触发信号和所述控制信号拉低所述下拉信号；
所述下拉单元的控制端与所述下拉维持模块的输出端连接，所述下拉单元的输入端分别与所述输入模块的输出端、所述第一输出模块的输出端和所述第二输出模块的输出端连接，所述下拉单元的输出端连接第一低电平，用于在接收到所述下拉信号时，将所述控制信号、所述第一输出信号和所述第二输出信号拉至低电平。
8.如权利要求7所述的驱动电路，其特征在于，所述下拉维持单元包括第五开关管、第六开关管、第七开关管、第八开关管和第九开关管；
所述第五开关管的控制端与输入端连接，接收所述下拉控制信号，所述第五开关管的输出端分别与所述第六开关管的输入端和所述第七开关管的控制端连接，所述第六开关管的控制端与所述输入模块的输出端连接，所述第六开关管的输出端连接第一低电平，所述第七开关管的输入端接收所述下拉控制信号，所述第七开关管的输出端输出所述第一下拉信号；所述第八开关管的控制端接收所述控制信号，所述第八开关管的输入端与所述第七开关管的输出端连接，所述第八开关管的输出端连接第一低电平，所述第九开关管的控制端接收所述触发信号，所述第九开关管的输入端与所述第七开关管的输出端连接，所述第九开关管的输出端连接第一低电平。
9.如权利要求7所述的驱动电路，其特征在于，所述下拉单元包括第十开关管、第十一开关管和第十二开关管；
所述第十开关管的控制端接收所述下拉信号，所述第十开关管的输入端与所述输入模块的输出端连接，所述第十开关管的输出端连接第一低电平；
所述第十一开关管的控制端接收所述下拉信号，所述第十一开关管的输入端与所述第一输出模块的输出端连接，所述第十一开关管的输出端连接第二低电平；
所述第十二开关管的控制端接收所述下拉信号，所述第十二开关管的输入端与所述第二输出模块的输出端，所述第十二开关管的输出端连接第二低电平。
10.如权利要求9所述的驱动电路，其特征在于，所述下拉单元还包括第十三开关管，所述第十三开关管的控制端接收第一下拉触发信号，所述第十三开关管的输入端与所述输入模块的输出端连接，所述第十三开关管的输出端连接第一低电平。
11.如权利要求7所述的驱动电路，其特征在于，所述下拉单元还包括第十四开关管，所述第十四开关管的控制端接收所述下拉信号，所述第十四开关管的输入端与所述级传模块的输出端连接，所述第十四开关管的输出端连接第一低电平。
12.如权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括复位模块，所述复位模块包括复位开关管，所述复位开关管的控制端接收复位信号，所述复位开关管的输入端与所述输入模块的输出端连接，所述复位开关管的输出端连接第一低电平。
13.一种四级驱动电路，其特征在于，包括第一驱动电路和第二驱动电路，
所述第一驱动电路包括：
第一输入模块，用于在接收到第一触发信号时，输出第一控制信号；
第一输出模块，所述第一输出模块的控制端与所述第一输入模块的输出端连接，用于在接收到所述第一控制信号和第一输入信号时输出第一输出信号；
第二输出模块，所述第二输出模块的控制端与所述第一输入模块的输出端连接，用于在接收到所述第一控制信号和第二输入信号时输出第二输出信号；
第一下拉模块，所述第一下拉模块的输入端分别与所述第一输入模块的输出端、所述第一输出模块的输出端和所述第二输出模块的输出端连接，所述第一下拉模块的输出端连接第一低电平，用于在第一下拉控制信号为高电平时，将所述第一控制信号、所述第一输出信号和所述第二输出信号拉至低电平，在第二控制信号为高电平、所述第一触发信号为高电平或所述第一控制信号为高电平时，停止下拉；
所述第二驱动电路包括：
第二输入模块，用于在接收到第二触发信号时，输出第二控制信号；
第三输出模块，所述第三输出模块的控制端与所述第二输入模块的输出端连接，用于在接收到所述第二控制信号和第三输入信号时输出第三输出信号；
第四输出模块，所述第四输出模块的控制端与所述第二输入模块的输出端连接，用于在接收到所述第二控制信号和第四输入信号时输出第四输出信号；
第二下拉模块，所述第二下拉模块的输入端分别与所述第二输入模块的输出端、所述第三输出模块的输出端和所述第四输出模块的输出端连接，所述第二下拉模块的输出端连接第一低电平，用于在第二下拉控制信号为高电平时，将所述第二控制信号、所述第三输出信号和所述第四输出信号拉至低电平，在所述第一触发信号为高电平、所述第二控制信号为高电平或所述第一控制信号为高电平时，停止下拉；其中，所述第一下拉控制信号和第二下拉控制信号的电平反向。
14.一种显示面板，包括显示区域和非显示区域，所述显示区域上设置有多个像素单元，其特征在于，所述显示面板还包括：
驱动电路，设置于所述非显示区域上，以输出驱动信号驱动所述多个像素单元；所述驱动电路被配置为如权利要求1～12中任一项所述的驱动电路；
或，四级驱动电路，设置于所述非显示区域上，以输出驱动信号驱动所述多个像素单元；所述四级驱动电路被配置为如权利要求13所述的四级驱动电路。
CN202110884711.XA 2021-07-30 2021-07-30 驱动电路、四级驱动电路及显示面板 Active CN113741726B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110884711.XA CN113741726B (zh) 2021-07-30 2021-07-30 驱动电路、四级驱动电路及显示面板
US17/877,651 US11942020B2 (en) 2021-07-30 2022-07-29 Driving circuit, four-stage driving circuit and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110884711.XA CN113741726B (zh) 2021-07-30 2021-07-30 驱动电路、四级驱动电路及显示面板

Publications (2)

Publication Number Publication Date
CN113741726A true CN113741726A (zh) 2021-12-03
CN113741726B CN113741726B (zh) 2022-06-03

Family

ID=78729859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110884711.XA Active CN113741726B (zh) 2021-07-30 2021-07-30 驱动电路、四级驱动电路及显示面板

Country Status (2)

Country Link
US (1) US11942020B2 (zh)
CN (1) CN113741726B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114187879A (zh) * 2021-12-31 2022-03-15 长沙惠科光电有限公司 显示面板的驱动电路、阵列基板和显示面板
CN114187878A (zh) * 2021-12-31 2022-03-15 长沙惠科光电有限公司 显示面板的驱动电路、阵列基板和显示面板
CN114360425A (zh) * 2021-12-30 2022-04-15 长沙惠科光电有限公司 上拉节点共享的驱动电路及显示面板
CN115019743A (zh) * 2022-06-29 2022-09-06 惠科股份有限公司 显示面板的驱动电路、阵列基板和显示面板

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118419A (zh) * 2015-09-28 2015-12-02 深圳市华星光电技术有限公司 一种显示装置、tft基板及goa驱动电路
CN106448588A (zh) * 2016-10-09 2017-02-22 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN107221299A (zh) * 2017-07-12 2017-09-29 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN107689219A (zh) * 2017-09-12 2018-02-13 昆山龙腾光电有限公司 栅极驱动电路及其显示装置
CN109272960A (zh) * 2018-11-13 2019-01-25 昆山龙腾光电有限公司 栅极驱动电路及显示装置
CN109461401A (zh) * 2018-12-20 2019-03-12 昆山龙腾光电有限公司 栅极驱动电路及其显示装置
CN110164391A (zh) * 2019-04-25 2019-08-23 昆山龙腾光电有限公司 行驱动电路、显示装置及行驱动方法
CN110390903A (zh) * 2019-06-20 2019-10-29 昆山龙腾光电有限公司 栅极驱动电路及显示装置
CN110648638A (zh) * 2019-09-25 2020-01-03 合肥京东方卓印科技有限公司 栅极驱动电路、像素电路、显示面板和显示设备
CN111754925A (zh) * 2020-07-13 2020-10-09 武汉华星光电技术有限公司 Goa电路以及显示面板
CN111986609A (zh) * 2020-08-31 2020-11-24 武汉华星光电技术有限公司 栅极驱动电路及显示装置
CN112382249A (zh) * 2020-11-13 2021-02-19 昆山龙腾光电股份有限公司 栅极驱动单元、栅极驱动电路及显示装置
CN112820234A (zh) * 2021-01-29 2021-05-18 昆山龙腾光电股份有限公司 一种移位寄存电路和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185326B (zh) * 2015-08-12 2017-10-17 深圳市华星光电技术有限公司 一种液晶显示面板及其驱动电路
CN106531051B (zh) * 2017-01-03 2019-05-03 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN109545156B (zh) * 2017-09-21 2020-06-30 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN110503927B (zh) * 2018-05-16 2020-11-10 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108735163B (zh) * 2018-05-30 2020-11-17 京东方科技集团股份有限公司 用于阵列基板行驱动单元的或逻辑运算电路
CN110880304B (zh) * 2018-09-06 2022-03-04 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109377948B (zh) * 2018-12-25 2020-06-05 合肥京东方显示技术有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118419A (zh) * 2015-09-28 2015-12-02 深圳市华星光电技术有限公司 一种显示装置、tft基板及goa驱动电路
CN106448588A (zh) * 2016-10-09 2017-02-22 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN107221299A (zh) * 2017-07-12 2017-09-29 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN107689219A (zh) * 2017-09-12 2018-02-13 昆山龙腾光电有限公司 栅极驱动电路及其显示装置
CN109272960A (zh) * 2018-11-13 2019-01-25 昆山龙腾光电有限公司 栅极驱动电路及显示装置
CN109461401A (zh) * 2018-12-20 2019-03-12 昆山龙腾光电有限公司 栅极驱动电路及其显示装置
CN110164391A (zh) * 2019-04-25 2019-08-23 昆山龙腾光电有限公司 行驱动电路、显示装置及行驱动方法
CN110390903A (zh) * 2019-06-20 2019-10-29 昆山龙腾光电有限公司 栅极驱动电路及显示装置
CN110648638A (zh) * 2019-09-25 2020-01-03 合肥京东方卓印科技有限公司 栅极驱动电路、像素电路、显示面板和显示设备
CN111754925A (zh) * 2020-07-13 2020-10-09 武汉华星光电技术有限公司 Goa电路以及显示面板
CN111986609A (zh) * 2020-08-31 2020-11-24 武汉华星光电技术有限公司 栅极驱动电路及显示装置
CN112382249A (zh) * 2020-11-13 2021-02-19 昆山龙腾光电股份有限公司 栅极驱动单元、栅极驱动电路及显示装置
CN112820234A (zh) * 2021-01-29 2021-05-18 昆山龙腾光电股份有限公司 一种移位寄存电路和显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114360425A (zh) * 2021-12-30 2022-04-15 长沙惠科光电有限公司 上拉节点共享的驱动电路及显示面板
CN114360425B (zh) * 2021-12-30 2023-10-10 长沙惠科光电有限公司 上拉节点共享的驱动电路及显示面板
CN114187879A (zh) * 2021-12-31 2022-03-15 长沙惠科光电有限公司 显示面板的驱动电路、阵列基板和显示面板
CN114187878A (zh) * 2021-12-31 2022-03-15 长沙惠科光电有限公司 显示面板的驱动电路、阵列基板和显示面板
CN115019743A (zh) * 2022-06-29 2022-09-06 惠科股份有限公司 显示面板的驱动电路、阵列基板和显示面板

Also Published As

Publication number Publication date
CN113741726B (zh) 2022-06-03
US11942020B2 (en) 2024-03-26
US20230032248A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
CN113741726B (zh) 驱动电路、四级驱动电路及显示面板
WO2021168999A1 (zh) 栅极驱动电路和显示面板
EP3254277B1 (en) Shift register unit, related gate driver and display apparatus, and method for driving the same
CN105632446B (zh) Goa单元及其驱动方法、goa电路、显示装置
EP3979233A1 (en) Array substrate row drive circuit unit and drive circuit thereof, and liquid crystal display panel
WO2019095435A1 (zh) 一种goa电路
CN113689833A (zh) 驱动电路、多级驱动电路及显示面板
DE102014113187A1 (de) Gate-Treiber-Vorrichtung und Display-Vorrichtung
CN111145680B (zh) 驱动电路及显示面板
CN110827776B (zh) Goa器件及栅极驱动电路
CN110111715B (zh) Goa电路及显示面板
CN107068083B (zh) 栅线集成驱动电路、显示面板及显示装置
CN114187878B (zh) 显示面板的驱动电路、阵列基板和显示面板
US10438554B2 (en) Shift register and driving method thereof, gate on array circuit and display apparatus
CN112102768A (zh) Goa电路及显示面板
CN114267307A (zh) 驱动电路、栅极驱动电路及显示面板
CN114333720A (zh) 驱动电路、栅极驱动电路及显示面板
CN110675828A (zh) Goa电路
US10977978B1 (en) GOA circuit and TFT substrate
CN114187879A (zh) 显示面板的驱动电路、阵列基板和显示面板
CN111415695B (zh) 移位寄存器、栅极驱动电路及显示控制方法
CN114360425B (zh) 上拉节点共享的驱动电路及显示面板
CN217008619U (zh) Gdl驱动电路及显示装置
CN215643650U (zh) 驱动电路、阵列基板及显示面板
CN114913830B (zh) 扫描驱动电路、阵列基板和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant