CN114360425A - 上拉节点共享的驱动电路及显示面板 - Google Patents

Abstract

本发明公开了一种上拉节点共享的驱动电路及显示面板，该驱动电路包括多级相互级联的上拉节点共享的驱动单元，驱动单元包括上拉节点，以及分别与上拉节点连接的第一上拉电路、第二上拉电路、第一输出电路、第二输出电路和下拉控制电路；第一上拉电路用于根据第一上拉信号将上拉节点拉至第一高电位；第二上拉电路用于根据第二上拉信号将上拉节点二次上拉至第二高电位；第一输出电路用于在上拉节点为第二高电位时，根据第一时钟信号输出第一驱动信号；第二输出电路用于在上拉节点为第二高电位时，根据第二时钟信号输出第二驱动信号；下拉控制电路，用于在接收到下拉控制信号时，将上拉节点下拉至低电位。本发明增强了GDL电路的输出能力和稳定性。

Description

上拉节点共享的驱动电路及显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种上拉节点共享的驱动电路及显示面板。

背景技术

随着科技的进步和人们物质生活水平的提高，市场对液晶显示产品的要求也越来越高，大尺寸、高分辨率的液晶面板成为各大厂商争相发展的目标。

GDL(Gate Driver less)技术即较少的闸极驱动器技术，是运用液晶显示面板的原有阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC(INtegrated Circuit,集成电路板)来完成水平扫描线的驱动。

现有的GDL电路中，大多包括级联的多级GDL单元，每一级GDL单元均包括通过上拉节点连接的上拉电路和输出电路，上拉电路根据所接收到的上拉信号对上拉节点进行上拉，即对输出电路的开关管进行预充，以增强输出电路开关管的导通能力。然而，在高频高分辨率的电路架构中，由于电路负载的增加，上拉信号会发生较严重的衰减，使得上拉节点普遍存在预充电压较低的问题，这就容易导致输出电路的输出能力不足，进而影响输出，甚至存在着使GDL电路失效的风险。

发明内容

本发明的主要目的在于提供一种上拉节点共享的驱动电路及显示面板，旨在解决上拉节点预充电压较低的问题，提高输出电路的输出能力。

为了实现上述目的，本发明提供一种上拉节点共享的驱动电路，包括多级相互级联的上拉节点共享的驱动单元，所述驱动单元包括：

上拉节点；

第一上拉电路，所述第一上拉电路的输入端与第一上拉信号输入端连接，输出端连接所述上拉节点；所述第一上拉电路，用于根据第一上拉信号将所述上拉节点上拉至第一高电位；

第二上拉电路，所述第二上拉电路的输入端与第二上拉信号输入端连接，输出端连接所述上拉节点；所述第二上拉电路，用于根据第二上拉信号将所述上拉节点二次上拉至第二高电位；

第一输出电路，所述第一输出电路的受控端与所述上拉节点连接，输入端与第一时钟信号输入端连接；所述第一输出电路，用于在所述上拉节点为所述第二高电位时，根据第一时钟信号输出第一驱动信号；

第二输出电路，所述第二输出电路的受控端与所述上拉节点连接，输入端与第二时钟信号输入端连接；所述第二输出电路，用于在所述上拉节点为所述第二高电位时，根据第二时钟信号输出第二驱动信号；

下拉控制电路，所述下拉控制电路的受控端与下拉控制信号输入端连接，输入端与所述上拉节点连接；所述下拉控制电路，用于在接收到下拉控制信号时，将所述上拉节点下拉至低电位。

可选地，所述第一输出电路包括第一驱动信号输出单元；所述第一驱动信号输出单元的受控端为所述第一输出电路的受控端，输入端为所述第一输出电路的输入端，输出端为所述第一输出电路的输出端；

所述第二输出电路包括第二驱动信号输出单元；所述第二驱动信号输出单元的受控端为所述第二输出电路的受控端，输入端为所述第二输出电路的输入端，输出端为所述第二输出电路的输出端。

可选地，所述第一输出电路还包括第一级传信号输出单元；所述第一级传信号输出单元的受控端与所述第一驱动信号输出单元的受控端连接，输入端与所述第一驱动信号输出单元的输入端连接；所述第一级传信号输出单元，用于在所述上拉节点为所述第二高电位时，根据所述第一时钟信号输出第一级传信号；

所述第二输出电路还包括第二级传信号输出单元；所述二级传信号输出单元的受控端与所述第二驱动信号输出单元的受控端连接，输入端与所述第二驱动信号输出单元的输入端连接；所述第二级传信号输出单元，用于在所述上拉节点为所述第二高电位时，根据所述第二时钟信号输出第二级传信号。

可选地，所述驱动单元为第N/2级驱动单元时，所述第一级传信号为第N-1级级传信号，所述第二级传信号为第N级级传信号，所述下拉控制信号为第N+4级级传信号；

当N小于等于4时，所述第一上拉信号和所述第二上拉信号为由控制器输出的第一上拉信号和第二上拉信号；

当N大于4时，所述第一上拉信号为第N-5级级传信号，所述第二上拉信号位第N-4级级传信号；其中，N为大于等于2的偶数。

可选地，其特征在于，所述驱动单元还包括：

第一下拉维持电路，第一受控端与第一下拉维持信号输入端连接，第二受控端连接所述上拉节点，输入端连接第一下拉节点；所述第一下拉维持电路，用于在接收到第一下拉维持信号时，将所述第一下拉节点上拉至高电位；在所述上拉节点为高点位时，将所述第一下拉节点下拉至低电位；

第二下拉维持电路，第一受控端与第二下拉维持信号输入端连接，第二受控端连接所述上拉节点，输入端连接第二下拉节点；所述第二下拉维持电路，用于在接收到第二下拉维持信号时，将所述第二下拉节点上拉至高电位；在所述上拉节点为高点位时，将所述第二下拉节点下拉至低电位；

第一下拉电路，受控端与所述第一下拉节点连接，输入端分别与所述上拉节点和所述第一输出电路的输出端连接；所述第一下拉电路，用于在所述第一下拉节点为高电位时，将所述上拉节点和所述第一输出电路的输出端下拉至低电位；

第二下拉电路，受控端与所述第二下拉节点连接，输入端分别与所述上拉节点和所述第二输出电路的输出端连接；所述第二下拉电路，用于在所述第二下拉节点为高电位时，将所述节点和所述第二输出电路的输出端下拉至低电位。

可选地，所述驱动单元还包括；

第一下拉限制电路，受控端与所述第一上拉信号输入端连接，输入端与所述第一下拉节点连接；所述第一下拉限制电路，用于根据所述第一上拉信号将所述第一下拉节点下拉为低电位；

第二下拉限制电路，受控端与所述第一上拉信号输入端连接，输入端与所述第二下拉节点连接；所述第二下拉限制电路，用于根据所述第一上拉信号将所述第二下拉节点下拉为低电位。

可选地，所述驱动单元还包括：

第三下拉电路，受控端与所述第二下拉节点连接，输入端分别与所述上拉节点和所述第一输出电路的输出端连接；所述第三下拉电路，用于在所述第二下拉节点为高电位时，将所述上拉节点和所述第一输出电路的输出端下拉至低电位；

第四下拉电路，受控端与所述第一下拉节点连接，输入端分别与所述上拉节点和所述第二输出电路的输出端连接；所述第四下拉电路，用于在所述第一下拉节点为高电位时，将所述上拉节点和所述第二输出电路的输出端下拉至低电位。

可选地，所述驱动单元还包括第一复位电路；所述第一复位电路的受控端与复位信号输入端连接，输入端与所述上拉节点连接；所述第一复位电路，用于根据复位信号将所述上拉节点下拉为低电位。

可选地，所述驱动单元还包括第二复位电路；所述第二复位电路的受控端与复位信号输入端连接，输入端与所述上拉节点连接；所述第二复位电路，用于根据复位信号将所述上拉节点下拉为低电位。

此外，为实现上述目的，本发明还提供一种显示面板，包括显示区域和非显示区域，所述非显示区域上设置有如上所述的上拉节点共享的驱动电路；所述上拉节点共享的驱动电路用于为所述显示区域提供行扫描驱动信号。

本发明提供一种上拉节点共享的驱动电路及显示面板，通过将第一上拉电路和第二上拉电路分别连接上拉节点，以分别对上拉节点进行上拉，从而使共享的上拉节点经过两次上拉后的预充电压值较高；第一输出电路和第二输出电路分别连接上拉节点，由于上拉节点的预充电电压较高，使得两个输出电路中开关管的输出能力增强，从而提高了第一输出电路和第二输出电路的输出能力，增强了GDL电路的可靠性和稳定性，进而增强了显示面板的显示效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明上拉节点共享的驱动电路一实施例的驱动单元功能模块示意图；

图2为本发明上拉节点共享的驱动电路一实施例的第N/2级驱动单元的电路结构示意图；

图3为图2实施例的波形示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

附图标号说明：

标号	名称	标号	名称
				10	第一上拉电路	43	第四下拉电路
11	第二上拉电路	50	第一下拉限制电路
				20	第一输出电路	51	第二下拉限制电路
21	第二输出电路	60	第一复位电路
				30	下拉控制电路	61	第二复位电路
40	第一下拉电路	70	第一下拉维持电路
				41	第二下拉电路	71	第二下拉维持电路
42	第三下拉电路	T1～T33	第一开关管～第三十三开关管

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提供一种上拉节点共享的驱动电路，参见图1，在一实施例中，该上拉节点共享的驱动电路包括：多个级联的上拉节点共享的驱动单元，其特征在于，所述驱动单元包括：

上拉节点Q；

第一上拉电路10，所述第一上拉电路10的输入端与第一上拉信号输入端连接，输出端连接所述上拉节点Q；所述第一上拉电路10，用于根据第一上拉信号PU1将所述上拉节点Q上拉至第一高电位；

第二上拉电路11，所述第二上拉电路11的输入端与第二上拉信号输入端连接，输出端连接所述上拉节点Q；所述第二上拉电路11，用于根据第二上拉信号PU2将所述上拉节点Q进行二次上拉，至第二高电位；

第一输出电路20，所述第一输出电路20的受控端与所述上拉节点Q连接，输入端与第一时钟信号输入端连接；所述第一输出电路20，用于在所述上拉节点Q为第二高电位时，根据第一时钟信号CLK1输出第一驱动信号Gout1；

第二输出电路21，所述第二输出电路21的受控端与所述上拉节点Q连接，输入端与第二时钟信号输入端连接；所述第二输出电路21，用于在所述上拉节点Q为第二高电位时，根据第二时钟信号CLK2输出第二驱动信号Gout2；

下拉控制电路30，所述下拉控制电路30的受控端与下拉控制信号输入端连接，输入端与所述上拉节点Q连接；所述下拉控制电路30，用于在接收到下拉控制信号PD时，将所述上拉节点Q下拉至低电位。

可以理解的，显示面板包括显示区域和非显示区域，上述上拉节点共享的驱动电路可以用于显示面板的非显示区域，多个级联的上拉节点共享的驱动单元分别输出多级驱动信号，来完成对显示区域的水平扫描线的驱动。

上拉节点共享的驱动电路包括多个级联的上拉节点共享的驱动单元，每个驱动单元包括一个两级电路共享的上拉节点、两级上拉电路和两级输出电路，两级驱动电路分别输出两级驱动信号；也就是说，第一级驱动单元包括第一级上拉节点、第一级上拉电路、第二级上拉电路、第一级输出电路和第二级输出电路，两级驱动电路分别输出两级驱动信号第一级驱动单元的两级驱动电路分别输出第一级驱动信号和第二级驱动信号；第二级驱动单元包括第二级上拉节点、第三级上拉电路、第四级上拉电路、第三级输出电路和第四级输出电路，第二级驱动单元的两级驱动电路分别输出第三级驱动信号和第四级驱动信号；第N/2(N为大于等于2的偶数)级驱动单元包括第N/2级上拉节点、第N级上拉电路、第N+1级上拉电路、第N级输出电路和第N+1级输出电路，第N/2级驱动单元的两级驱动电路分别输出第N级驱动信号和第N+1级驱动信号，依次类推，由此实现驱动显示面板的显示区域进行显示。以上述驱动单元为第N/2级驱动单元为例，则第一驱动信号Gout1即为第N级驱动信号，第二驱动信号Gout2为第N+1级驱动信号，依此类推。

所述第一上拉信号输入端、第二上拉信号输入端、第一时钟信号输入端、第二时钟信号输入端和下拉控制信号输入端分别用于输入第一上拉信号PU1、第二上拉信号PU2、第一时钟信号CLK1、第二时钟信号CLK2和下拉控制信号PD。第一上拉信号PU1、第二上拉信号PU2、第一时钟信号CLK1、第二时钟信号CLK2和下拉控制信号PD，可以根据实际电路进行设置。例如当上述驱动单元为第一级和第二级驱动单元时，两个驱动单元中的第一上拉信号PU1和第二上拉信号PU2可以为控制器输出的上拉信号；当驱动单元为第三级及之后的驱动单元时，驱动单元中的第一上拉信号PU1和第二上拉信号PU2可以为与其相互级联的上级单元电路的输出信号。下拉控制信号PD可以为相级联的下级输出电路的输出信号。

具体的，当第一上拉信号PU1和第二上拉信号PU2来临之前，即便第一时钟信号CLK1和第二时钟信号CLK2有高电位输入到第一输出电路20和第二输出电路21，但是由于上拉节点Q为低电平，第一输出电路20和第二输出电路21处于关断状态，此时，第一输出电路20和第二输出电路21的输出信号均没有输出高电位。

当第一上拉电路10接收到第一上拉信号PU1(即高电位)，第一上拉电路10开启，上拉节点Q预充电，上拉至第一高电位；当第二上拉电路11接收到第二上拉信号PU2，上拉节点Q继续充电，二次上拉至第二高电位。当第一时钟信号CLK1为低电位时，第一输出电路20输出的第一驱动信号Gout1为低电位；当第一时钟信号CLK1为高电位时，第一输出电路20的输出的第一驱动信号Gout1为高电位，即输出第一驱动信号Gout1；当第二时钟信号CLK2为低电位时，第二输出电路21输出的第二驱动信号Gout2为低电位；当第二时钟信号CLK2为高电位时，第二输出电路21的输出的第二驱动信号Gout2为高电位，即输出第二驱动信号Gout2。

第一高电位和第二高电位需要具体设置，其中，第二高电位为使第一输出电路20和第二输出电路21达到预设输出能力的目标电压值，目标电压值需要根据实际电路进行设置。

需要说明的是，现有的GDL电路包括级联的多级GDL单元，每一级GDL单元均包括通过节点连接的一个上拉电路、一个输出电路和一个下拉电路，该上拉电路根据所接收到的上拉信号对上拉节点进行上拉，即对输出电路的开关管进行预充，以增强输出电路开关管的导通能力；该下拉电路根据接收到的下拉信号，对该节点和输出信号进行下拉。其中，该上拉电路所接收到的上拉信号一般为上级GDL单元的输出信号，该下拉电路所接收到的下拉信号一般为下级GDL单元的输出信号。然而，在高频高分辨率的电路架构中，由于电路负载的增加，上级GDL单元电路的输出信号在传输过程中会发生明显衰减，导致在开启该上拉电路时，节点无法被正常打开，在上拉信号打开该上拉电路时，节点进行预充，电位会逐渐充电为上拉信号的高电平，但是由于上拉信号的高电平维持时间较短，节点无法被完全饱和，进一步的在下一时刻，由于时钟信号给该输出电路的输出信号充电，同时由于电容耦合效应将节点电位抬高，进一步保证该输出电路的输出，但是由于节点在预充阶段就无法完全饱和，实际节点的耦合电压也会低于目标值。进一步的，由于节点的耦合电压降低，导致该输出电路的输出信号电压降低，影响对显示区域的驱动，影响显示面板的显示效果；而且，后级的输出信号电压也都会降低。在下一时刻，由下拉信号拉低节点，由于相应的下拉信号同样由于电压降低，输出能力不足，进而导致无法有效的拉低节点,导致GDL传级失败，从而导致高频高分辨率的电路架构中GDL电路失效。

本方案通过将第一上拉电路10和第二上拉电路11分别连接上拉节点Q，以分别对上拉节点Q进行上拉，从而使共享的上拉节点Q经过两次上拉后的预充电压值；第一输出电路和第二输出电路分别连接上拉节点Q，由于上拉节点Q的预充电电压较高，使得两个输出电路中开关管的输出能力增强，从而提高了第一输出电路20和第二输出电路21的输出能力，由此，第一输出电路20和第二输出电路21的输出信号电位较高，经过传输过程中的衰减后，仍然可以有效开启下级的上拉电路，能够满足使下级驱动单元中下拉节点的电位达到目标值，从而使下级驱动单元中两级输出电路的输出能力增强，从而增强了GDL电路的可靠性和稳定性，进而增强了显示面板的显示效果。

进一步地，第一上拉电路10、第二上拉电路11、第一输出电路20、第二输出电路21和下拉控制电路30的结构可以根据实际需要进行设置。参见图2，以第N/2级驱动单元为例，第一上拉电路10可以包括第一开关管T1，所述第一开关管T1的输入端与受控端连接，所述第一开关管T1的输入端与受控端连接的公共端为所述第一上拉电路10的输入端，所述第一开关管T1的输出端为所述第一上拉电路10的输出端，连接上拉节点Q；

所述第二上拉电路20包括第二开关管T2，所述第二开关管T2的输入端与受控端连接，所述第二开关管T2的输入端与受控端连接的公共端为所述第二上拉电路20的输入端，所述第二开关管T2的输出端为所述第二上拉电路20的输出端，连接上拉节点Q。

当第一上拉信号PU1为高电位时，第一开关管T1开启，对上拉节点Q进行预充；当第二上拉信号PU2为高电位时，第二开关管T2开启，对上拉节点Q进行二次上拉，达到第二高电位；第一上拉信号PU1为低电位时，第一开关管T1关断；第二上拉信号PU2为低电位时，第二开关管T2关断。

下拉控制电路30可以包括第三十三开关管T33，第三十三开关管T33的输入端为的输入端，受控端为下拉控制电路30的受控端，输出端为下拉控制电路30的输出端。

进一步地，所述第一输出电路20包括第一驱动信号输出单元201；所述第一驱动信号输出单元201的受控端为所述第一输出电路20的受控端，输入端为所述第一输出电路20的输入端，输出端为所述第一输出电路20的输出端；具体的，第一驱动信号输出单元201，用于在所述上拉节点Q为第二高电位时，根据第一时钟信号CLK(N-1)输出第一驱动信号Gout(n-1)；

所述第二输出电路21包括第二驱动信号输出单元202；所述第二驱动信号输出单元202的受控端为所述第二输出电路21的受控端，输入端为所述第二输出电路21的输入端，输出端为所述第二输出电路21的输出端，第二驱动信号输出单元202，用于在所述上拉节点Q为第二高电位时，根据第二时钟信号CLK(n)输出第二驱动信号Gout(n)。

第一驱动信号输出单元201可以包括第三开关管T3，所述第三开关管T3的受控端为所述第一驱动信号输出单元201的受控端，所述第三开关管T3输入端为所述第一驱动信号输出单元201的输入端，第三开关管T3的输出端为所述第一驱动信号输出单元201的输出端；第一驱动信号输出单元201用于输出第一驱动信号Gout(n)。

第一驱动信号输出单元201还可以包括第一电容(未示出)，所述第一电容的第一端与第三开关管T3的受控端连接，第二端与第三开关管T3的输出端连接。

第二驱动信号输出单元202可以包括第四开关管T4，所述第四开关管T4的受控端为所述第二驱动信号输出单元202的受控端，所述第四开关管T4输入端为所述第二驱动信号输出单元202的输入端，第四开关管T4的输出端为所述第二驱动信号输出单元202的输出端；第二驱动信号输出单元202用于输出第二驱动信号Gout(n)。

第二驱动信号输出单元202还可以包括第二电容(未示出)，所述第二电容的第一端与第四开关管T4的受控端连接，第二端与第四开关管T4的输出端连接。

进一步地，所述第一输出电路20还包括第一级传信号输出单元202；所述第一级传信号输出单元202的受控端与所述第一驱动信号输出单元201的受控端连接，输入端与所述第一驱动信号输出单元201的输入端连接；所述第一级传信号输出单元202，用于在所述上拉节点Q为第二高电位时，根据所述第一时钟信号CLK(N-1)输出第一级传信号Carrry(n-1)；

所述第二输出电路21还包括第二级传信号输出单元212；所述二级传信号输出单元212的受控端与所述第二驱动信号输出单元212的受控端连接，输入端与所述第二驱动信号输出单元212的输入端连接；所述第二级传信号输出单元，用于在所述上拉节点Q为第二高电位时，根据所述第二时钟信号CLK(N)输出第二级传信号Carrry(n)。

通过在每一级驱动单元中设置第一级传信号输出单元202和第二级传信号输出单元212，可以输出两级驱动信号，从而由本级驱动信号作为上级驱动单元和/或下级驱动单元的上拉信号和/或下拉信号；由此，实现了多级驱动单元的级联，且由单独设置的级传信号上拉和/或下拉上级驱动单元和/或下级驱动单元；也可以使得该实现级联的信号更稳定，在上拉节点共享的驱动电路的输出异常时，也更便于专业人员对故障的定位和检修。

进一步地，所述驱动单元为第N/2级驱动单元时，所述第一级传信号为第N-1级级传信号，所述第二级传信号为第N级级传信号，所述下拉控制信号为第N+4级级传信号；

当N小于等于4时，所述第一上拉信号和所述第二上拉信号为由控制器输出的第一上拉信号和第二上拉信号；

当N大于4时，所述第一上拉信号为第N-5级级传信号，所述第二上拉信号位第N-4级级传信号。

由此，第1级驱动单元输出的第一级级传信号，可以使第3级驱动单元的第一上拉电路开启，使第3级驱动单元的第一输出电路输出第五级驱动信号和第五级级传信号，第5级驱动信号用于驱动显示面板的显示区域，第5级级传信号可以开启第5级驱动单元的第一上拉电路，使第5级驱动单元的第一输出电路输出第九级驱动信号和第九级级传信号，第九级级传信号即为第5级驱动单元的下拉控制信号，使得第5级驱动单元的上拉节点Q下拉为低电位。如此，通过级传信号的级传，使得GDL电路信号控制严谨，控制信号稳定，GDL电路的结构更稳定。

进一步地，第一级传信号输出单元202可以包括第五开关管T5，所述第五开关管T5的受控端为第一级传信号输出单元202的受控端，输入端为第一级传信号输出单元202的输入端，输出端为第一级传信号输出单元202的输出端。第二级传信号输出单元212可以包括第六开关管T6，所述第六开关管T6的受控端为第二级传信号输出单元212的受控端，输入端为第二级传信号输出单元212的输入端，输出端为第二级传信号输出单元212的输出端。

当上拉节点Q为高电位时，第五开关管T5和第六开关管T6开启；当上拉节点Q为低电位时，第五开关管T5和第六开关管T6关断。

进一步地，所述驱动单元还包括：

第一下拉维持电路70，第一受控端与第一下拉维持信号输入端连接，第二受控端连接所述上拉节点Q，输入端连接第一下拉节点QBn-1；所述第一下拉维持电路70，用于在接收到第一下拉维持信号时，将所述第一下拉节点QBn-1上拉至高电位；在所述上拉节点Q为高点位时，将所述第一下拉节点QBn-1下拉至低电位；

第二下拉维持电路71，第一受控端与第二下拉维持信号输入端连接，第二受控端连接所述上拉节点Q，输入端连接第二下拉节点QBn；所述第二下拉维持电路71，用于在接收到第二下拉维持信号时，将所述第二下拉节点QBn上拉至高电位；在所述上拉节点Q为高点位时，将所述第二下拉节点QBn下拉至低电位；

第一下拉电路40，受控端与所述第一下拉节点QBn-1连接，输入端分别与所述上拉节点Q和所述第一输出电路20的输出端连接；所述第一下拉电路40，用于在所述第一下拉节点QBn-1为高电位时，将所述上拉节点Q和所述第一输出电路20的输出端下拉至低电位；

第二下拉电路41，受控端与所述第二下拉节点QBn连接，输入端分别与所述上拉节点Q和所述第二输出电路21的输出端连接；所述第二下拉电路41，用于在所述第二下拉节点QBn为高电位时，将所述上拉节点Q和所述第二输出电路21的输出端下拉至低电位。

所述第一下拉维持信号输入端和第二下拉维持信号输入端分别用于输入第一下拉维持信号和第二下拉维持信号，第一下拉维持信号可以为第一直流信号VDD_O，第二下拉维持信号可以为第二直流信号VDD_E，第一直流信号VDD_O和第二直流信号VDD_E可以根据实际电路进行设置，例如可以为轮流直流信号。

当第一下拉维持信号为高电位时，第一下拉维持电路30将所述第一下拉节点QBn-1上拉至高电位；所述第一下拉电路40将所述上拉节点Q和所述第一输出电路20的输出的第一驱动信号Gout1、第一级传信号Carry1均下拉至低电位。当第二下拉维持信号为高电位时，第二下拉维持电路31将所述第二下拉节点QBn上拉至高电位；所述第二下拉电路41将所述上拉节点Q和所述第二输出电路21的输出的第二驱动信号Gout2、第二级传信号Carry2均下拉至低电位。

进一步地，所述驱动单元还包括：

第三下拉电路42，受控端与所述第二下拉节点QBn连接，输入端分别与所述上拉节点Q和所述第一输出电路20的输出端连接；所述第三下拉电路42，用于在所述第二下拉节点QBn为高电位时，将所述上拉节点Q和所述第一输出电路20的输出端下拉至低电位；

第四下拉电路43，受控端与所述第一下拉节点QBn-1连接，输入端分别与所述上拉节点Q和所述第二输出电路21的输出端连接；所述第四下拉电路43，用于在所述第一下拉节点QBn-1为高电位时，将所述上拉节点Q和所述第二输出电路21的输出端下拉至低电位。

从而通过将两个下拉节点共享，无论是第一下拉维持信号为高电位，使第一下拉节点QBn-1上拉至高电位时，还是第二下拉维持信号为高电位，使第二下拉节点QBn上拉至高电位时；第一下拉电路40和所述第二下拉电路都将工作。

具体的，第一下拉维持电路30可以包括第七开关管T7、第八开关管T8、第九开关管T9、第十开关管T10和第十五开关管T15；第七开关管T7的受控端和输入端为第一下拉维持电路30的受控端，第七开关管T7的输出端分别与第八开关管T8的受控端和第九开关管T9的输入端连接，第八开关管T8的输入端与第七开关管T7的输入端连接，第八开关管T8的输出端为第一下拉维持电路30的输出端，第九开关管T9的受控端和第十开关管T10的受控端为第一下拉维持电路30的第二受控端，第九开关管T9和第十开关管T10的输出端连接第二第电平VSS2，第十开关管T10的输入端与第八开关管T8的输出端连接；第十五开关管T15受控端也与上拉节点Q连接，输入端连接第一下拉节点QBn-1，输出端连接第二第电平VSS2。

第二下拉维持电路31可以包括第十一开关管T11、第十二开关管T12、第十三开关管T13、第十四开关管T14和第十六开关管T16；第十一开关管T11的受控端和输入端为第二下拉维持电路31的受控端，第十一开关管T11的输出端分别与第十二开关管T12的受控端和第十三开关管T13的输入端连接，第十二开关管T12的输入端与第十一开关管T11的输入端连接，第十二开关管T12的输出端为第二下拉维持电路31的输出端，第十三开关管T13的受控端和第十四开关管T14的受控端为第二下拉维持电路31的第二受控端，第十三开关管T13和第十四开关管T14的输出端连接第二第电平VSS2，第十四开关管T14的输入端与第十二开关管T12的输出端连接；第十六开关管T16受控端也与上拉节点Q连接，输入端连接第二下拉节点QBn，输出端连接第二第电平VSS2。

第一下拉电路40包括第十七开关管T17、第十八开关管T18和第十九开关管T19；所述第十七开关管T17、第十八开关管T18和第十九开关管T19的受控端为所述第一下拉电路40的受控端；所述第十七开关管T17、第十八开关管T18和第十九开关管T19的输入端为所述第一下拉电路40的输入端，第十七开关管T17、第十八开关管T18和第十九开关管T19的输出端分别与所述上拉节点Q、所述第五开关管T5的输出端和所述第三开关管T3的输出端连接；第十七开关管T17、第十八开关管T18的输出端连接第二第电平VSS2，第十九开关管T19的输出端连接第一低电平VSS1。第一低电平VSS1和第二第电平VSS2可以根据实际电路进行设置。

第二下拉电路41包括第二十四开关管T24、第二十五开关管T25和第二十六开关管T26；所述第二十四开关管T24、第二十五开关管T25和第二十六开关管T26的受控端为所述第二下拉电路41的受控端；第二十四开关管T24、第二十五开关管T25和第二十六开关管T26的输入端为所述第二下拉电路41的输入端，第二十四开关管T24、第二十五开关管T25和第二十六开关管T26的输出端分别与所述上拉节点Q、所述第六开关管T6的输出端和所述第四开关管T4的输出端连接；第二十四开关管T24、第二十五开关管T25的输出端连接第二第电平VSS2，第二十六开关管T26的输出端连接第一低电平VSS1。

第三下拉电路42包括第二十开关管T20、第二十二开关管T22和第二十三开关管T23；第二十开关管T20、第二十二开关管T22和第二十三开关管T23的受控端为所述第三下拉电路42的受控端；第二十开关管T20、第二十二开关管T22和第二十三开关管T23的输入端为第三下拉电路42的输入端，第二十开关管T20、第二十二开关管T22和第二十三开关管T23的输出端分别与所述上拉节点Q、所述第五开关管T5的输出端和所述第三开关管T3的输出端连接；第二十开关管T20、第二十二开关管T22的输出端连接第二第电平VSS2，第二十三开关管T23的输出端连接第一低电平VSS1。

第四下拉电路43包括第二十七开关管T27、第二十八开关管T28和第二十九开关管T29；第二十七开关管T27、第二十八开关管T28和第二十九开关管T29的受控端为第四下拉电路43的受控端；第二十七开关管T27、第二十八开关管T28和第二十九开关管T29的输入端为第四下拉电路43的输入端，第二十七开关管T27、第二十八开关管T28和第二十九开关管T29的输出端分别与所述上拉节点Q、所述第六开关管T6的输出端和所述第四开关管T4的输出端连接；第二十七开关管T27、第二十八开关管T28的输出端连接第二第电平VSS2，第二十九开关管T29的输出端连接第一低电平VSS1。

进一步地，所述驱动单元还包括；

第一下拉限制电路50，受控端与所述第一上拉信号输入端连接，输入端与所述第一下拉节点QBn-1连接；所述第一下拉限制电路50，用于根据所述第一上拉信号PU1将所述第一下拉节点QBn-1下拉为低电位；

第二下拉限制电路51，受控端与所述第一上拉信号输入端连接，输入端与所述第二下拉节点QBn连接；所述第二下拉限制电路51，用于根据所述第一上拉信号PU1将所述第二下拉节点QBn下拉为低电位。

当第一上拉信号PU1输入时，第一下拉限制电路50和第二下拉限制电路51工作，分别将第一下拉节点QBn-1和第二下拉节点QBn下拉为低电位下拉至低电位，以使四个下拉电路均停止工作，从而不影响两个输出电路的输出，保证驱动信号的正常输出。

具体的，第一下拉限制电路50包括第二十一开关管T21，所述第二十一开关管T21的受控端为第一下拉限制电路50，输入端为的第一下拉限制电路50输入端，输出端为第一下拉限制电路50的输出端，连接第二低电平VSS2。

第二下拉限制电路51包括第三十开关管T30，所述第三十开关管T30的受控端为第二下拉限制电路51，输入端为的第二下拉限制电路51输入端，输出端为第二下拉限制电路51的输出端，连接第二低电平VSS2。

进一步地，所述驱动单元还包括第一复位电路60；

所述第一复位电路60，所述第一复位电路60的受控端与复位信号输入端连接，所述第一复位电路60的输入端与所述上拉节点Q连接；所述第一复位电路60，用于根据复位信号Reset，将所述上拉节点Q下拉为低电位。

复位信号输入端用于输入复位信号Reset，复位信号Reset可以由控制器输出，具体可以根据实际电路进行设置。当第一复位电路60接收到复位信号Reset时，即将上拉节点Q进行复位。

第一复位电路60可以包括第三十一开关管T31，第三十一开关管T31的受控端为第一复位电路60的受控端，输入端为第一复位电路60的输入端，输出端为第一复位电路60的输出端，连接第二低电平VSS2，当复位信号Reset为高电位时开启。

进一步地，所述驱动单元还包括第二复位电路61；所述第二复位电路61，所述第二复位电路61的受控端与复位信号输入端连接，所述第二复位电路61的输入端与所述上拉节点Q连接；所述第二复位电路61，用于根据复位信号Reset，将所述上拉节点Q下拉为低电位。

当复位信号Reset到来时，通过两个复位电路同时可以，可以保证上拉节点Q的复位。

第二复位电路61可以包括第三十二开关管T32，第三十二开关管T32的受控端为第二复位电路61的受控端，输入端为第二复位电路61的输入端，输出端为第二复位电路61的输出端，连接第二低电平VSS2，当复位信号Reset为高电位时开启。

需要说明的是，上述开关管均可以通过等效电路或独立电子元件进行替换，在此不进行赘述。进一步地，上述开关管的类型也可以根据实际需要进行设置，例如为薄膜晶体管，可以理解的，薄膜晶体管的栅极为开关管的受控端，源极为开关管的输出端，漏极为开关管的输入端。

综上所述，参照图3，基于上述硬件结构，所述驱动电路的工作过程可以为：

在A点时刻，Carry(n-5)关闭下拉节点QBn-1和QBn，给上拉节点Q进行预充电，由于上拉节点Q是共享的，在B点时刻，Carry(n-4)在输出时，同时给上拉节点Q进行预充，在B点至C点时，由于Carry(n-4)跟Carry(n-5)在持续输出高电平，可以保证上拉节点Q能够预充到足够的电压；在D点时，CLK(N-1)输出高电平给Gout(n-1)，由于此时上拉节点Q的电位高电平，可以使得Gout(n-1)点接收到CLK(N-1)的高电平，达到输出信号的功能，进一步的，在E点由于电容耦合效应，上拉节点Q会被耦合到高电平,可以保证CLK(N-1)的高电平输出更为稳定，可以使得像素获得更好的充电电压；在F点，此时上拉节点Q仍然维持高电平，CLK(N-1)输出低电平，将CLK(N-1)拉低，实现Gout(n-1)的正常关闭。在G点时刻，使用Carry(n+4)拉低上拉节点Q，完成一级的传级，同理，Gout(n)与G(n-1)的电路波形原理一致，同样有利于改善上拉节点Q的预充波形。

基于上述硬件结构，通过Carry(n-5)和Carry(n-4)同时给上拉节点Q点预充的方式，使得Q点能够获得更好的预充时间，在耦合阶段能够获得更高的电压，上拉节点Q的更高电压能够获得更优的Gout输出波形，从而提升电路信赖性，保证了GDL电路的稳定性。

本发明还提供一种显示面板，在一实施例中，该显示面板包括显示区域和非显示区域，所述非显示区域上设置有上拉节点共享的驱动电路；所述上拉节点共享的驱动电路用于为所述显示区域提供行扫描驱动信号。该上拉节点共享的驱动电路的结构可参照上述实施例，在此不再赘述。理所应当地，由于本实施例的显示面板采用了上述上拉节点共享的驱动电路的技术方案，因此该显示面板具有上述上拉节点共享的驱动电路所有的有益效果。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种上拉节点共享的驱动电路，包括多级相互级联的上拉节点共享的驱动单元，其特征在于，所述驱动单元包括：

上拉节点；

第一上拉电路，所述第一上拉电路的输入端与第一上拉信号输入端连接，输出端连接所述上拉节点；所述第一上拉电路，用于根据第一上拉信号将所述上拉节点上拉至第一高电位；

第二上拉电路，所述第二上拉电路的输入端与第二上拉信号输入端连接，输出端连接所述上拉节点；所述第二上拉电路，用于根据第二上拉信号将所述上拉节点二次上拉至第二高电位；

第一输出电路，所述第一输出电路的受控端与所述上拉节点连接，输入端与第一时钟信号输入端连接；所述第一输出电路，用于在所述上拉节点为所述第二高电位时，根据第一时钟信号输出第一驱动信号；

第二输出电路，所述第二输出电路的受控端与所述上拉节点连接，输入端与第二时钟信号输入端连接；所述第二输出电路，用于在所述上拉节点为所述第二高电位时，根据第二时钟信号输出第二驱动信号；

下拉控制电路，所述下拉控制电路的受控端与下拉控制信号输入端连接，输入端与所述上拉节点连接；所述下拉控制电路，用于在接收到下拉控制信号时，将所述上拉节点下拉至低电位。

2.如权利要求1所述的上拉节点共享的驱动电路，其特征在于，所述第一输出电路包括第一驱动信号输出单元；所述第一驱动信号输出单元的受控端为所述第一输出电路的受控端，输入端为所述第一输出电路的输入端，输出端为所述第一输出电路的输出端；

所述第二输出电路包括第二驱动信号输出单元；所述第二驱动信号输出单元的受控端为所述第二输出电路的受控端，输入端为所述第二输出电路的输入端，输出端为所述第二输出电路的输出端。

3.如权利要求2所述的上拉节点共享的驱动电路，其特征在于，所述第一输出电路还包括第一级传信号输出单元；所述第一级传信号输出单元的受控端与所述第一驱动信号输出单元的受控端连接，输入端与所述第一驱动信号输出单元的输入端连接；所述第一级传信号输出单元，用于在所述上拉节点为所述第二高电位时，根据所述第一时钟信号输出第一级传信号；

所述第二输出电路还包括第二级传信号输出单元；所述二级传信号输出单元的受控端与所述第二驱动信号输出单元的受控端连接，输入端与所述第二驱动信号输出单元的输入端连接；所述第二级传信号输出单元，用于在所述上拉节点为所述第二高电位时，根据所述第二时钟信号输出第二级传信号。

4.如权利要求3所述的上拉节点共享的驱动电路，其特征在于，所述驱动单元为第N/2级驱动单元时，所述第一级传信号为第N-1级级传信号，所述第二级传信号为第N级级传信号，所述下拉控制信号为第N+4级级传信号；

当N小于等于4时，所述第一上拉信号和所述第二上拉信号为由控制器输出的第一上拉信号和第二上拉信号；

当N大于4时，所述第一上拉信号为第N-5级级传信号，所述第二上拉信号位第N-4级级传信号；其中，N为大于等于2的偶数。

5.如权利要求1-4中任一项所述的上拉节点共享的驱动电路，其特征在于，所述驱动单元还包括：

第一下拉维持电路，第一受控端与第一下拉维持信号输入端连接，第二受控端连接所述上拉节点，输入端连接第一下拉节点；所述第一下拉维持电路，用于在接收到第一下拉维持信号时，将所述第一下拉节点上拉至高电位；在所述上拉节点为高点位时，将所述第一下拉节点下拉至低电位；

第二下拉维持电路，第一受控端与第二下拉维持信号输入端连接，第二受控端连接所述上拉节点，输入端连接第二下拉节点；所述第二下拉维持电路，用于在接收到第二下拉维持信号时，将所述第二下拉节点上拉至高电位；在所述上拉节点为高点位时，将所述第二下拉节点下拉至低电位；

第一下拉电路，受控端与所述第一下拉节点连接，输入端分别与所述上拉节点和所述第一输出电路的输出端连接；所述第一下拉电路，用于在所述第一下拉节点为高电位时，将所述上拉节点和所述第一输出电路的输出端下拉至低电位；

第二下拉电路，受控端与所述第二下拉节点连接，输入端分别与所述上拉节点和所述第二输出电路的输出端连接；所述第二下拉电路，用于在所述第二下拉节点为高电位时，将所述节点和所述第二输出电路的输出端下拉至低电位。

6.如权利要求5所述的上拉节点共享的驱动电路，其特征在于，所述驱动单元还包括；

第一下拉限制电路，受控端与所述第一上拉信号输入端连接，输入端与所述第一下拉节点连接；所述第一下拉限制电路，用于根据所述第一上拉信号将所述第一下拉节点下拉为低电位；

第二下拉限制电路，受控端与所述第一上拉信号输入端连接，输入端与所述第二下拉节点连接；所述第二下拉限制电路，用于根据所述第一上拉信号将所述第二下拉节点下拉为低电位。

7.如权利要求6所述的上拉节点共享的驱动电路，其特征在于，所述驱动单元还包括：

第三下拉电路，受控端与所述第二下拉节点连接，输入端分别与所述上拉节点和所述第一输出电路的输出端连接；所述第三下拉电路，用于在所述第二下拉节点为高电位时，将所述上拉节点和所述第一输出电路的输出端下拉至低电位；

第四下拉电路，受控端与所述第一下拉节点连接，输入端分别与所述上拉节点和所述第二输出电路的输出端连接；所述第四下拉电路，用于在所述第一下拉节点为高电位时，将所述上拉节点和所述第二输出电路的输出端下拉至低电位。

8.如权利要求7所述的上拉节点共享的驱动电路，其特征在于，所述驱动单元还包括第一复位电路；所述第一复位电路的受控端与复位信号输入端连接，输入端与所述上拉节点连接；所述第一复位电路，用于根据复位信号将所述上拉节点下拉为低电位。

9.如权利要求8所述的上拉节点共享的驱动电路，其特征在于，所述驱动单元还包括第二复位电路；所述第二复位电路的受控端与复位信号输入端连接，输入端与所述上拉节点连接；所述第二复位电路，用于根据复位信号将所述上拉节点下拉为低电位。

10.一种显示面板，包括显示区域和非显示区域，其特征在于，所述非显示区域上设置有如权利要求1-9中任一项所述的上拉节点共享的驱动电路；所述上拉节点共享的驱动电路用于为所述显示区域提供行扫描驱动信号。

Images