CN114187878B - 显示面板的驱动电路、阵列基板和显示面板 - Google Patents

Abstract

本申请公开一种显示面板的驱动电路、阵列基板和显示面板，显示面板的驱动电路包括第N级驱动电路和第N+1级驱动电路，第N级驱动电路包括第一充电模块、第一输出模块、第一复位模块和第二复位模块；第N+1级驱动电路包括第二充电模块、第二输出模块、第三复位模块，第二复位模块的受控端和第三复位模块的受控端连接；第一复位模块和第三复位模块在受控端接收到第一复位控制信号时，分别复位第一输出模块和第二输出模块；第一复位控制模块用于在受控端接收到第一预设级反馈信号时，将直流信号输出至第一复位模块和第三复位模块的受控端，以使得第一复位模块停止复位第一输出模块。本申请可提高两级驱动电路中栅极驱动信号的输出稳定性。

Description

显示面板的驱动电路、阵列基板和显示面板

技术领域

本申请涉及显示技术领域，特别涉及一种显示面板的驱动电路、阵列基板和显示面板。

背景技术

目前，显示面板的驱动电路包括充电模块和输出模块。充电模块用在工作时，拉高输出模块的受控端的电压值，使得输出模块将输入端接入的时序控制信号作为栅极驱动信号输出至与其输出端连接的行像素单元，以驱动该行像素单元工作。

但是，对于上拉节点和下拉节点彼此共享的两级驱动电路而言，两级中任意一级驱动电路的复位控制模块会在另一级充电时，对另一级驱动电路的充电效果产生影响，以使得其充电后的上拉节点无法实现最佳的拉高效果，从而影响栅极驱动信号的输出稳定性。

申请内容

本申请的主要目的是提供一种显示面板的驱动电路，旨在解决两级驱动电路中栅极驱动信号输出稳定性差的问题。

为实现上述目的，本申请提出的显示面板的驱动电路，所述显示面板的驱动电路包括第N级驱动电路和第N+1级驱动电路，所述第N级驱动电路包括第一充电模块、第一输出模块、第一复位模块和第二复位模块；所述第N+1级驱动电路包括第二充电模块、第二输出模块、第三复位模块，所述第二复位模块的受控端和所述第三复位模块的受控端连接；

所述第一复位模块的输入端用于接入直流信号，所述第一复位模块的输出端与所述第一输出模块的受控端和输出端连接，所述第一复位模块用于在受控端接收到所述第一复位控制信号时，将所述直流信号分别输出至所述第一输出模块的受控端和输出端，以复位所述第一输出模块；

所述第三复位模块的输入端用于接入所述直流信号，所述第三复位模块的输出端与所述第二输出模块的受控端和输出端一一对应连接，所述第三复位模块用于在受控端接收到所述第一复位控制信号时，将所述直流信号分别输出至所述第二输出模块的受控端和输出端，以复位所述第二输出模块；

所述显示面板的驱动电路还包括第一复位控制模块，所述第一复位控制模块的输入端用于接入直流信号，所述第一复位控制模块的输出端与所述第一复位模块和所述第三复位模块的受控端连接，所述第一复位控制模块用于在受控端接收到第一预设级反馈信号时，将所述直流信号作为第一复位控制信号输出至所述第一复位模块和所述第三复位模块的受控端，以使得所述第一复位模块停止复位所述第一输出模块。

可选地，所述第N+1级驱动电路还包括：

第四复位模块，所述第四复位模块的受控端与所述第一复位电路的受控端连接，所述第四复位模块的输入端用于接入直流信号，所述第四复位模块的输出端与所述第二输出模块的受控端和输出端连接。

可选地，所述第N级驱动电路还包括：

第一复位维持模块，所述第一复位维持模块的第一受控端和第一输入端用于接入奇数电源电压，所述第一复位维持模块的第一输出端与所述第一复位模块的受控端连接，所述第一复位维持模块用于在接收到奇数电源电压时，使得所述第一复位模块维持复位所述第一输出模块。

可选地，所述第N+1级驱动电路还包括：

第二复位维持模块，所述第二复位维持模块的第一受控端和第一输入端用于接入偶数电源电压，所述第二复位维持模块的第一输出端与所述第一复位模块的受控端连接，所述第二复位维持模块用于在接收到偶数电源电压时，使得所述第二复位模块维持复位所述第二输出模块。

可选地，所述偶数电源电压的相位与所述奇数电源电压的相位相反。

可选地，所述第一复位维持模块的第二受控端和第三受控端分别与所述第一输出模块的受控端连接，所述第一复位维持模块的第四受控端与所述第二输出模块的受控端连接，所述第一复位维持模块的第二输入端和第三输入端用于接入直流信号，所述第一复位维持模块的第二输出端与所述第一复位模块的受控端连接；

所述第二复位维持模块的第二受控端和第三受控端分别与所述第二复位模块的受控端连接，所述第二复位维持模块的第四受控端与所述第一输出模块的受控端连接，所述第二复位维持模块的第二输入端和第三输入端用于接入直流信号，所述第二复位维持模块的第二输出端与所述第三复位模块的受控端连接。

可选地，所述第N级驱动电路还包括：

第四复位控制模块，所述第四复位控制模块的输入端用于接入所述直流信号，所述第四复位控制模块的输出端与所述第一输出模块的受控端连接，所述第四复位控制模块用于在受控端接收到第三预设级反馈信号时，将所述直流信号输出至所述第一输出模块的受控端，以将所述第一输出模块的受控端的电压值下拉；

所述第N+1级驱动电路还包括：

第五复位控制模块，所述第五复位控制模块的输入端用于接入所述直流信号，所述第五复位控制模块的输出端与所述第二输出模块的受控端连接，所述第五复位控制模块用于在受控端接收到第三预设级反馈信号时，将所述直流信号输出至所述第二输出模块的受控端，以将所述第二输出模块的受控端的电压值下拉。

可选地，所述直流信号包括第一直流信号和第二直流信号；

所述驱动电路还包括：

第一信号线，配置为接收并传输所述第一直流信号；

第二信号线，配置为接收并传输所述第二直流信号，所述第二直流信号的信号幅值小于所述第一直流信号的信号幅值；

所述第一复位模块、所述第二复位模块和所述第三复位模块的第三输入端分别与所述第一信号线连接，所述第一复位模块、所述第二复位模块和所述第三复位模块的第一输入端、第二输入端分别与所述第二信号线连接，所述第一复位控制模块的输入端与所述第二信号线连接。

本发明还提出一种阵列基板，所述阵列基板包括有效显示区和非有效显示区，所述非有效显示区环绕在有效显示区的外围，如上述的显示面板的驱动电路设于所述阵列基板的非有效显示区。

本发明还提出一种显示面板，所述显示面板包括：彩膜基板、液晶层和如上述的阵列基板，所述液晶层设于所述阵列基板和所述彩膜基板之间。

本申请通过在驱动电路中采用单复位控制模块设计，并将第一复位控制模块的输入端接入直流信号，以及将第一复位控制模块的输出端与Qb(N)和Qb(N+1)连接，以在接收到高电平的第一预设级反馈信号C(N-4)时，将Qb(N)和Qb(N+1)同步下拉至直流信号VSS对应的电压值，以使第一复位模块、第二复位模块、第三复位模块三者在第一输出模块被充电时均不工作，从而使得第一输出模块的充电时间可恢复至正常充电时长，无需受到下一级Qb(N+1)点的影响。如此循环往复，往后每一级驱动电路的输出模块均可正常充电并输出栅极驱动信号，从而解决了两级驱动电路中栅极驱动信号输出稳定性差的问题，有利于提高了每一帧画面的显示效果。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本申请实施例一中显示面板的驱动电路的电路模块示意图；

图2为本申请实施例一中显示面板的驱动电路的电路模块示意图；

图3为本申请实施例一中显示面板的驱动电路的电路原理示意图；

图4为现有技术显示面板的驱动电路中第N级驱动电路充电时各信号的时序示意图；

图5为本申请实施例一中显示面板的驱动电路的第N级驱动电路充电时各信号的时序示意图；

图6为本申请实施例二中阵列基板的结构示意图；

图7为本申请实施例三中显示面板的结构示意图。

附图标号说明：

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

另外，在本申请中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。

实施例一：

参照图1，本申请公开一种显示面板的驱动电路

本申请提出一种驱动电路，并同样采用上拉节点和下拉节点彼此共享的两级驱动设计。驱动电路包括两级驱动电路，分别为第N级驱动电路10(当前级驱动电路)和第N+1级驱动电路20(下一级驱动电路)。

第N级驱动电路10包括第一充电模块11和第一输出模块12，第一充电模块11可包括第一薄膜晶体管T1，第一薄膜晶体管T1的输入端和受控端可与第一预设级(例如前4级)驱动电路中输出模块的第一输出端连接，以在接收到该输第一输出端输出的高电平信号的第一预设级反馈信号(Carry(N-4)，以下用C(N-4)来表述)时导通，并可将高电平信号的第一预设级反馈信号C(N-4)输出至第一输出模块12的受控端。第一输出模块12和第二输出模块22的输出端数量可为两个，分别为第一输出端和第二输出端；第一输出模块12可包括第二薄膜晶体管T2、第三薄膜晶体管T3和第一电容(图中未示出)，第二薄膜晶体管T2和第三薄膜晶体管T3的受控端即为第一输出模块12的受控端，第二薄膜晶体管T2和第三薄膜晶体管T3的输入端用于接入时序控制信号CLK，第二薄膜晶体管T2的输出端为第一输出模块12的第一输出端，第三薄膜晶体管T3的输出端为第一输出模块12的第二输出端，第一电容可连接于第三薄膜晶体管T3的受控端和输出端之间。第二薄膜晶体管T2和第三薄膜晶体管T3可在各自受控端接收到第一预设级反馈信号C(N-4)时导通，其中，第二薄膜晶体管T2可在导通时将接入的高电平的时序控制信号CLK，作为第一预设级反馈信号C(N-4)输出至另一级(例如后4级)驱动电路的充电模块；第三薄膜晶体管T3可将接入的高电平的时序控制信号CLK，为第一电容充电并同时作为本级的栅极驱动信号输出。第N+1级驱动电路20中第二充电模块21可包括第四薄膜晶体管T4，第二输出模块22可包括第五薄膜晶体管T5、第六薄膜晶体管T6以及第二电容(图中未示出)，由于第二充电模块21和第二输出模块22的电路结构和工作原理分别可与第一充电模块11和第一输出模块12相同，因此，第四薄膜晶体管T4，第五薄膜晶体管T5、第六薄膜晶体管T6以及第二电容的工作时序可参照第一薄膜晶体管T1，第二薄膜晶体管T2、第三薄膜晶体管T3以及第一电容，在此不做赘述。此外，第二预设级信号可由第一预设级驱动电路的下一级驱动电路，例如前3级驱动电路中输出模块所输出得到。可以理解的是，当第N级驱动电路10为显示面板的前几级驱动电路时，第一预设级反馈信号C(N-4)和第二预设级反馈信号C(N-3)可由时序控制器经相应的初始帧信号线输出得到。

本实施例中，所述第一复位模块13的输入端用于分别接入直流信号VSS，所述第一复位模块13的输出端与所述第一输出模块12的受控端和输出端连接，所述第一复位模块13用于在受控端接收到所述第一复位控制信号时，将所述直流信号VSS分别输出至所述第一输出模块12的受控端和输出端，以复位所述第一输出模块12；

所述第二复位模块14的受控端和所述第三复位模块23的受控端连接；

所述第三复位模块23的输入端用于接入所述直流信号VSS，所述第三复位模块23的输出端与所述第二输出模块22的受控端和输出端连接，所述第三复位模块23用于在受控端接收到所述第一复位控制信号时，将所述直流信号VSS分别输出至所述第二输出模块22的受控端和输出端，以复位所述第二输出模块22；

所述驱动电路还包括第一复位控制模块30，所述第一复位控制模块30的输入端用于接入直流信号VSS，所述第一复位控制模块30的输出端与所述第一复位模块13和所述第三复位模块23的受控端连接，所述第一复位控制模块30用于在受控端接收到第一预设级反馈信号C(N-4)时，将所述直流信号VSS作为第一复位控制信号输出至所述第一复位模块13和所述第三复位模块23的受控端，以使得所述第一复位模块13停止复位所述第一输出模块12。

本实施例中，第一复位模块13、第二复位模块14、第三复位模块23和第四复位模块24的输入端数量均可为3个，分别为第一输入端、第二输入端和第三输入端，对应地，第一复位模块13、第二复位模块14、第三复位模块23和第四复位模块24的输出端也为三个，分别为第一输出端、第二输出端和第三输出端。第一复位模块13可包括第七薄膜晶体管T7、第八薄膜晶体管T8和第九薄膜晶体管T9，三者的输出端分别为第一复位模块13的第一输出端、第二输出端和第三输出端，三者的受控端彼此连接且为第一复位模块13的受控端，三者的输入端分别为第一复位模块13的第一输入端、第二输入端和第三输入端并均用于接入直流信号VSS；其中，直流信号VSS可为负压信号。第一复位模块13可在受控端接收到第一复位控制信号时，使得第七薄膜晶体管T7、第八薄膜晶体管T8和第九薄膜晶体管T9导通，以接入并将直流信号VSS输出至第一输出模块12的受控端和两个输出端，以将第一输出模块12的受控端和两个输出端的电压值下拉至与直流信号VSS对应的电压值，以待第一充电模块11的下一次充电，如此即实现了对第一输出模块12的复位。第二复位模块14可包括第十薄膜晶体管T10、第十一薄膜晶体管T11和第十二薄膜晶体管T12，三者的输出端分别为第二复位模块14的第一输出端、第二输出端和第三输出端，三者的受控端彼此连接且为第一复位模块13的受控端，三者的输入端分别为第二复位模块14的第一输入端、第二输入端和第三输入端并均用于接入直流信号VSS。第三复位模块23可包括第十三薄膜晶体管T13、第十四薄膜晶体管T14和第十五薄膜晶体管T15，三者的输出端分别为第三复位模块23的第一输出端、第二输出端和第三输出端，三者的受控端彼此连接且为第三复位模块23的受控端，三者的输入端均用于接入直流信号VSS。为简化表述，本实施例以Q(N)点表示第一输出模块12的受控端，Qb(N)点表示第一复位模块13的受控端，Q(N+1)表示第二输出模块22的受控端，Qb(N+1)点表示第三复位模块23的受控端。可以理解的是，Q(N)和Q(N+1)即为所在驱动电路10/20的上拉节点，Qb(N)和Qb(N+1)即为所在驱动电路10/20的下拉节点。

现有技术通过在第N级驱动电路10和第N+1级驱动电路20中均设有一个复位控制模块，分别为第二复位控制模块和第三复位控制模块，第二复位控制模块用于在接收到高电平的第一预设级反馈信号C(N-4)时，触发第一复位模块13复位第一输出模块12；第三复位控制模块用于在接收到高电平的第二预设级反馈信号C(N-3)时，触发第三复位模块23复位第二输出模块22。现有技术在第一充电模块11为第一输出模块12充电时，第一复位模块13在第一复位维持模块15的控制下不工作，以避免第一复位模块13的复位对充电效果产生影响，但由于第一复位维持模块15与第二复位维持模块25的工作状态相反，此时第二复位维持模块25反而会使得Qb(N+1)点电压值拉高，并带动Qb(N)的电压值拉高，从而触发第二复位模块14在第一输出模块12充电时对其复位，以导致第一输出模块12的充电时间减少，直至第三复位控制模块接收到高电平的第二预设级反馈信号C(N-3)并将Qb(N+1)点电压值下拉时，第一输出模块12才可正常充电。具体可参照图4，由图4明显可知，a1所对应的时长即为第一输出模块相较于第二输出模块所缺少的充电时长。因此，充电后的Qb(N)无法实现最佳的拉高效果，且影响第N级驱动电路10输出栅极驱动信号的稳定性，如此循环往复，往后每一级驱动电路输出栅极驱动信号的稳定性均会受到影响，极大的降低了每一帧画面的显示效果。

本申请通过在驱动电路中采用单复位控制模块，即第一复位控制模块30设计，并将第一复位控制模块30的输入端接入直流信号VSS，以及将第一复位控制模块30的输出端与Qb(N)和Qb(N+1)连接，以在接收到高电平的第一预设级反馈信号C(N-4)时，将Qb(N)和Qb(N+1)同步下拉至直流信号VSS对应的电压值，以使第一复位模块13、第二复位模块14、第三复位模块23三者在第一输出模块12被充电时均不工作，从而使得第一输出模块12的充电时间可恢复至正常充电时长，无需受到下一级Qb(N+1)点的影响。如此循环往复，往后每一级驱动电路的输出模块均可正常充电并输出栅极驱动信号，从而解决了两级驱动电路中栅极驱动信号输出稳定性差的问题，有利于提高了每一帧画面的显示效果。在图3所示实施例中，第一复位控制模块30包括第二十九薄膜晶体管，第二十九薄膜晶体管的受控端、输入端以及输出端即为第一复位控制模块30的受控端、输入端以及输出端。图5为本申请第N级驱动电路在充电时各信号的时序图，由图5可明确知，第一输出模块12的充电时长和第二输出模块22的充电时长一致。

参照图1至图3，在一实施例中，所述第N+1级驱动电路20还包括：

第四复位模块24，所述第四复位模块24的受控端与所述第一复位电路的受控端连接，所述第四复位模块24的输入端用于接入直流信号VSS，所述第四复位模块24的输出端与所述第二输出模块22的受控端和输出端连接。

第四复位模块24可包括第十六薄膜晶体管T16、第十七薄膜晶体管T17和第十八薄膜晶体管T18，三者的输出端分别为第四复位模块24的第一输出端、第二输出端和第三输出端，三者的受控端彼此连接且为第四复位模块24的受控端并与Qb(N)点连接，三者的输入端均用于接入直流信号VSS。第四复位模块24可在Qb(N)点被上拉时，使得第十六薄膜晶体管T16、第十七薄膜晶体管T17和第十八薄膜晶体管T18导通，以接入并将直流信号VSS输出至第二输出模块22的受控端和两个输出端，以将第二输出模块22的受控端和两个输出端的电压值下拉至与直流信号VSS对应的电压值，以待第二充电模块21的下一次充电。如此设置，使得第二复位模块14可在第一复位模块13复位第一输出模块12时，同步对第二输出模块22进行复位，有利于提高第二输出模块22的充电效果。

参照图2和图3，在一实施例中，所述第N级驱动电路10还包括：

第一复位维持模块15，所述第一复位维持模块15的第一受控端和第一输入端用于接入奇数电源电压VDD_O，所述第一复位维持模块15的第一输出端与所述第一复位模块13的受控端连接，所述第一复位维持模块15用于在接收到奇数电源电压VDD_O时，使得所述第一复位模块13维持复位所述第一输出模块12。

可选地，所述第N+1级驱动电路20还包括：

所述第N+1级驱动电路20还包括：

第二复位维持模块25，所述第二复位维持模块25的第一受控端和第一输入端用于接入偶数电源电压VDD_E，所述第二复位维持模块25的第一输出端与所述第一复位模块13的受控端连接，所述第二复位维持模块25用于在接收到偶数电源电压VDD_E时，使得所述第二复位模块14维持复位所述第二输出模块22。

可选地，所述第一复位维持模块15的第二受控端和第三受控端分别与所述第一输出模块12的受控端连接，所述第一复位维持模块15的第四受控端与所述第二输出模块22的受控端连接，所述第一复位维持模块15的第二输入端和第三输入端用于接入直流信号VSS，所述第一复位维持模块15的第二输出端与所述第一复位模块13的受控端连接；

所述第二复位维持模块25的第二受控端和第三受控端分别与所述第二复位模块14的受控端连接，所述第二复位维持模块25的第四受控端与所述第一输出模块12的受控端连接，所述第二复位维持模块25的第二输入端和第三输入端用于接入直流信号VSS，所述第二复位维持模块25的第二输出端与所述第二复位模块14的受控端连接。

本实施例中，第一复位维持模块15包括第十九薄膜晶体管T19、第二十薄膜晶体管T20、第二十一薄膜晶体管T21、第二十二薄膜晶体管T22和第二十三薄膜晶体管T23，第一复位维持模块15的具体电路连接关系可参照图2和图3所示，在此不做赘述。其中，第十九薄膜晶体管T19、第二十薄膜晶体管T20、第二十二薄膜晶体管T22和第二十三薄膜晶体管T23的受控端分别为第一复位维持模块15的第一受控端、第二受控端、第三受控端和第四受控端，第十九薄膜晶体管T19、第二十薄膜晶体管T20和第二十二薄膜晶体管T22的输入端分别为第一复位维持模块15的第一输入端、第二输入端、第三输入端，所述第二十一薄膜晶体管T21的输出端为第一复位维持模块15的第一输出端，所述第二十二薄膜晶体管T22的输出端为第一复位维持模块15的第二输出端。第一复位维持模块15可在接收到高电平的奇数电源电压VDD_O时，触发第十九薄膜晶体管T19和第二十一薄膜晶体管T21导通，以使得导通的第二十一薄膜晶体管T21可将高电平的奇数电源电压VDD_O输出Qb(N)点，并将Qb(N)点的电压值维持在高电平，从而实现触发第一复位模块13对第一输出模块12进行持续复位。第一复位模块13的第二受控端和第三受控端则受到Q(N)点电压值的影响，当Q(N)点的电压值被其他功能模块下拉至低电平时，第二十薄膜晶体管T20和第二十二薄膜晶体管T22关断，此时Qb(N)点的电压值由奇数电源电压VDD_O的电平值和第四受控端的电压值来决定；当Q(N)点的电压值为高电平时，第二十薄膜晶体管T20和第二十二薄膜晶体管T22导通，以分别将第二十一薄膜晶体管T21的受控端和Qb(N)点的电压值进行下拉，使得第一复位模块13停止复位第一输出模块12并使得第一输出模块12可被充电。在本实施例中，第N级驱动电路10还可包括第四复位控制模块16和第五复位模块17，第四复位控制模块16可在受控端接入第三预设级，例如(后4级)驱动电路输出的反馈信号C(N+4)时，将Q(N)点的电压值下拉至直流信号VSS对应的电压值，从而实现对Q(N)点的逐帧复位；第五复位模块17则可在受控端接收到由复位控制模块输出的第二复位控制信号Reset1时，将Q(N)点的电压值下拉至直流信号VSS对应的电压值，从而实现对Q(N)点的周期复位。第一复位维持模块15的第四受控端则受到Q(N+1)点电压值的影响，以在Q(N+1)点的电压值为高电平时，触发第二十三薄膜晶体管T23导通，以使得导通的第二十三薄膜晶体管T23可将直流信号VSS接入并输出至第二十一薄膜晶体管T21的受控端，以使得第二十一薄膜晶体管T21关断，从而以在第二输出模块22充电时，利用Q(N+1)点的电压值实现触发第一复位模块13停止复位。

第二复位维持模块25包括第二十四薄膜晶体管T24、第二十五薄膜晶体管T25、第二十六薄膜晶体管T26、第二十七薄膜晶体管T27和第二十八薄膜晶体管T28。第二复位维持模块25的具体电路连接关系可参照图2所示，在此不做赘述。其中，第二十四薄膜晶体管T24、第二十五薄膜晶体管T25、第二十七薄膜晶体管T27和第二十八薄膜晶体管T28的受控端分别为第二复位维持模块25的第一受控端、第二受控端、第三受控端和第四受控端，第二十四薄膜晶体管T24、第二十五薄膜晶体管T25和第二十七薄膜晶体管T27的输入端分别为第二复位维持模块25的第一输入端、第二输入端、第三输入端，所述第二十六薄膜晶体管T26的输出端为第二复位维持模块25的第一输出端，所述第二十七薄膜晶体管T2七的输出端为第二复位维持模块25的第二输出端。第二复位维持模块25可在接收到高电平的偶数电源电压VDD_E时，触发第二十四薄膜晶体管T24和第二十六薄膜晶体管T26导通，以使得导通的第二十六薄膜晶体管T26可将高电平的偶数电源电压VDD_E输出Qb(N+1)点，并将Qb(N+1)点的电压值维持在高电平，从而实现触发第三复位模块23对第二输出模块22进行持续复位。第三复位模块23的第二受控端和第三受控端则受到Q(N+1)点电压值的影响，当Q(N+1)点的电压值被其他功能模块下拉至低电平时，第二十五薄膜晶体管T25和第二十七薄膜晶体管T27关断，此时Qb(N+1)点的电压值由偶数电源电压VDD_E的电平值和第四受控端的电压值来决定；当Q(N+1)点的电压值为高电平时，第二十五薄膜晶体管T25和第二十七薄膜晶体管T27导通，以分别将第二十六薄膜晶体管T26的受控端和Qb(N+1)点的电压值进行下拉，使得第三复位模块23停止复位第二输出模块22并使得第二输出模块22可被充电。在本实施例中，第N+1级驱动电路20还可包括第五复位控制模块26和第六复位模块27，第五复位控制模块26可在受控端接入第四预设级，例如(后5级)驱动电路输出的反馈信号C(N+5)时，将Q(N+1)点的电压值下拉至直流信号VSS对应的电压值，从而实现对Q(N+1)点的逐帧复位；第六复位模块27则可在受控端接收到由复位控制模块输出的第三复位控制信号Reset2时，将Q(N+1)点的电压值下拉至直流信号VSS对应的电压值，从而实现对Q(N+1)点的周期复位。第二复位维持模块25的第四受控端则受到Q(N)点电压值的影响，以在Q(N)点的电压值为高电平时，触发第二十八薄膜晶体管T28导通，以使得导通的第二十八薄膜晶体管T28可将直流信号VSS接入并输出至第二十六薄膜晶体管T26的受控端，以使得第二十六薄膜晶体管T26关断，从而以在第一输出模块12充电时，利用Q(N)点的电压值实现触发第三复位模块23停止复位。

本实施例中，偶数电源电压VDD_E和奇数电源电压VDD_O可由时序控制板上的电源管理单元输出得到，偶数电源电压VDD_E和奇数电源电压VDD_O二者为相位相反的电压值，即当二者中任意一者为高电平的电源电压时，另一者为低电平的电源电压。换而言之，偶数电源电压VDD_E和奇数电源电压VDD_O二者不同时为高电平的电源电压，也不同时为低电平的电源电压。可以理解的是，本领域技术人员还可在不付出创造性劳动的前提下，将偶数电源电压VDD_E和奇数电源电压VDD_O更改为非相位相反的两组电源电压，来实现本申请提高栅极驱动信号输出稳定性的效果，在此不做赘述。

参照图2和图3，在一实施例中，所述直流信号VSS包括第一直流信号VSS1和第二直流信号VSS2；

所述驱动电路还包括：

第一信号线，配置为接收并传输所述第一直流信号VSS1；

第二信号线，配置为接收并传输所述第二直流信号VSS2，所述第二直流信号VSS2的信号幅值小于所述第一直流信号VSS1的信号幅值；

所述第一复位模块13、所述第二复位模块14和所述第三复位模块23的第三输入端分别与所述第一信号线连接，所述第一复位模块13、所述第二复位模块14和所述第三复位模块23的第一输入端、第二输入端分别与所述第二信号线连接，所述第一复位控制模块30的输入端与所述第二信号线连接。

本实施例中，第一信号线和第二信号可为PCB上的金属层走线或者金属铜箔，第一信号线和第二信号的两端可与时序控制板连接，用以接入时序控制板输出的电流。由于第一信号线和第二信号自身为金属材质，具有一定的阻抗，当电流流经时会产生电压信号，因而时序控制板可通过控制两者信号线上电流的大小及方向，来控制第一信号线和第二信号上电压信号的大小及正负。

本实施例中，第一直流信号VSS1和第二直流信号VSS2均可为低电压信号；或者，还可为负电压信号，且第二直流信号VSS2的信号幅值配置为小于所述第一直流信号VSS1的信号幅值，例如：第一直流信号VSS1的信号幅值范围可为-9V～-11V，第二直流信号VSS2的信号幅值范围可为-5V～-7V。需要注意的是，第一直流信号VSS1和第二直流信号VSS2相较于第一复位控制信号而言为低电位信号，因此可作为各个模块的关断信号。本申请通过使第九薄膜晶体管T9和第十二薄膜晶体管T12可利用信号幅值更小的第一直流信号VSS1来分别复位第三薄膜晶体管T3和第六薄膜晶体管T6，使得第一电容和第二电容可在第一直流信号VSS1的作用下更快的放电，可有效避免第一电容和第二电容的漏电聚集。

实施例二：

参照图6，公开了一种阵列基板，所述阵列基板包括有效显示区101和非有效显示区，所述非有效显示区环绕在有效显示区101的外围，上述的显示面板的驱动电路102设于阵列基板的非有效显示区。该显示面板的驱动电路的具体结构参照上述实施例，由于本阵列基板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

实施例三：

参照图7，公开了一种显示面板，显示面板包括阵列基板100、彩膜基板200和液晶层300，所述液晶层300设于所述阵列基板100和所述彩膜基板200之间；该阵列基板100的具体结构参照上述实施例，由于本显示面板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述仅为本申请的可选实施例，并非因此限制本申请的专利范围，凡是在本申请的申请构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims (9)

1.一种显示面板的驱动电路，所述显示面板的驱动电路包括第N级驱动电路和第N+1级驱动电路，所述第N级驱动电路包括第一充电模块、第一输出模块、第一复位模块和第二复位模块；所述第N+1级驱动电路包括第二充电模块、第二输出模块、第三复位模块，其特征在于，所述第二复位模块的受控端和所述第三复位模块的受控端连接；

所述第一复位模块的输入端用于接入直流信号，所述第一复位模块的输出端与所述第一输出模块的受控端和输出端连接，所述第一复位模块用于在受控端接收到所述第一复位控制信号时，将所述直流信号分别输出至所述第一输出模块的受控端和输出端，以复位所述第一输出模块；

所述第三复位模块的输入端用于接入所述直流信号，所述第三复位模块的输出端与所述第二输出模块的受控端和输出端一一对应连接，所述第三复位模块用于在受控端接收到所述第一复位控制信号时，将所述直流信号分别输出至所述第二输出模块的受控端和输出端，以复位所述第二输出模块；

所述显示面板的驱动电路还包括第一复位控制模块，所述第一复位控制模块的输入端用于接入直流信号，所述第一复位控制模块的输出端与所述第一复位模块和所述第三复位模块的受控端连接，所述第一复位控制模块用于在受控端接收到第一预设级反馈信号时，将所述直流信号作为第一复位控制信号输出至所述第一复位模块和所述第三复位模块的受控端，以使得所述第一复位模块停止复位所述第一输出模块，所述第三复位模块在所述第一输出模块被充电时不工作；

所述第N+1级驱动电路还包括：

第四复位模块，所述第四复位模块的受控端与所述第一复位模块的受控端连接，所述第四复位模块的输入端用于接入直流信号，所述第四复位模块的输出端与所述第二输出模块的受控端和输出端连接。

2.如权利要求1所述显示面板的驱动电路，其特征在于，所述第N级驱动电路还包括：

第一复位维持模块，所述第一复位维持模块的第一受控端和第一输入端用于接入奇数电源电压，所述第一复位维持模块的第一输出端与所述第一复位模块的受控端连接，所述第一复位维持模块用于在接收到奇数电源电压时，使得所述第一复位模块维持复位所述第一输出模块。

3.如权利要求2所述显示面板的驱动电路，其特征在于，所述第N+1级驱动电路还包括：

第二复位维持模块，所述第二复位维持模块的第一受控端和第一输入端用于接入偶数电源电压，所述第二复位维持模块的第一输出端与所述第一复位模块的受控端连接，所述第二复位维持模块用于在接收到偶数电源电压时，使得所述第二复位模块维持复位所述第二输出模块。

4.如权利要求3所述显示面板的驱动电路，其特征在于，所述偶数电源电压的相位与所述奇数电源电压的相位相反。

5.如权利要求3所述显示面板的驱动电路，其特征在于，所述第一复位维持模块的第二受控端和第三受控端分别与所述第一输出模块的受控端连接，所述第一复位维持模块的第四受控端与所述第二输出模块的受控端连接，所述第一复位维持模块的第二输入端和第三输入端用于接入直流信号，所述第一复位维持模块的第二输出端与所述第一复位模块的受控端连接；

所述第二复位维持模块的第二受控端和第三受控端分别与所述第二复位模块的受控端连接，所述第二复位维持模块的第四受控端与所述第一输出模块的受控端连接，所述第二复位维持模块的第二输入端和第三输入端用于接入直流信号，所述第二复位维持模块的第二输出端与所述第三复位模块的受控端连接。

6.如权利要求1所述显示面板的驱动电路，其特征在于，所述第N级驱动电路还包括：

第四复位控制模块，所述第四复位控制模块的输入端用于接入所述直流信号，所述第四复位控制模块的输出端与所述第一输出模块的受控端连接，所述第四复位控制模块用于在受控端接收到第三预设级反馈信号时，将所述直流信号输出至所述第一输出模块的受控端，以将所述第一输出模块的受控端的电压值下拉；

所述第N+1级驱动电路还包括：

第五复位控制模块，所述第五复位控制模块的输入端用于接入所述直流信号，所述第五复位控制模块的输出端与所述第二输出模块的受控端连接，所述第五复位控制模块用于在受控端接收到第三预设级反馈信号时，将所述直流信号输出至所述第二输出模块的受控端，以将所述第二输出模块的受控端的电压值下拉。

7.如权利要求1至6中任意一项所述的显示面板的驱动电路，其特征在于，所述直流信号包括第一直流信号和第二直流信号；

所述驱动电路还包括：

第一信号线，配置为接收并传输所述第一直流信号；

第二信号线，配置为接收并传输所述第二直流信号，所述第二直流信号的信号幅值小于所述第一直流信号的信号幅值；

所述第一复位模块、所述第二复位模块和所述第三复位模块的第三输入端分别与所述第一信号线连接，所述第一复位模块、所述第二复位模块和所述第三复位模块的第一输入端、第二输入端分别与所述第二信号线连接，所述第一复位控制模块的输入端与所述第二信号线连接。

8.一种阵列基板，其特征在于，所述阵列基板包括有效显示区和非有效显示区，所述非有效显示区环绕在有效显示区的外围，如权利要求1-7任意一项所述的显示面板的驱动电路设于所述阵列基板的非有效显示区。

9.一种显示面板，其特征在于，所述显示面板包括：彩膜基板、液晶层和如权利要求8所述的阵列基板，所述液晶层设于所述阵列基板和所述彩膜基板之间。

Images