CN115019743A - 显示面板的驱动电路、阵列基板和显示面板 - Google Patents
显示面板的驱动电路、阵列基板和显示面板 Download PDFInfo
- Publication number
- CN115019743A CN115019743A CN202210776078.7A CN202210776078A CN115019743A CN 115019743 A CN115019743 A CN 115019743A CN 202210776078 A CN202210776078 A CN 202210776078A CN 115019743 A CN115019743 A CN 115019743A
- Authority
- CN
- China
- Prior art keywords
- module
- output
- node
- reset
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 24
- 239000010409 thin film Substances 0.000 claims description 162
- 230000005540 biological transmission Effects 0.000 claims description 10
- 239000004973 liquid crystal related substance Substances 0.000 claims description 7
- 239000010408 film Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本申请公开一种显示面板的驱动电路、阵列基板和显示面板，其中，显示面板的驱动电路包括依次排列并级联的N个扫描驱动单元，每一扫描驱动单元包括第一GDL电路，第一GDL电路包括：第一充电模块；以及，第一输出模块，第一输出模块的受控端与第一充电模块的输出端连接，且连接点为第一节点，第一输出模块用于在第一节点的电位值抬升时开启；第一充电模块的受控端和输入端二者中的至少一者用于接入第一预设时钟信号，以使第一充电模块在开启时，抬升第一节点的电位值。本申请技术方案可提高并稳定上拉节点的预充电位值。
Description
技术领域
本申请涉及显示技术领域，特别涉及一种显示面板的驱动电路、阵列基板和显示面板。
背景技术
液晶显示面板中会采用GDL(Gate Driver less)，即较少的闸极驱动器技术，现有的GDL电路中，大多包括级联的多级扫描驱动单元，每一级扫描驱动单元均包括通过上拉节点连接的充电模块和输出模块，充电电路根据所接收到的传递信号对上拉节点进行上拉，即对输出模块进行预充电来增强输出模块中薄膜晶体管的导通能力。
然而，由于前级模块中用于输出传递信号的薄膜晶体管受其制程因素以及温度光照的影响，输出的传递信号会发生较严重的衰减，使得上拉节点在预充阶段的电位值被上拉不足，从而导致输出模块的预充电不足，进而影响输出模块的输出。
发明内容
本申请的主要目的是提供一种显示面板的驱动电路，旨在解决前级模块中薄膜晶体管的制程因素以及环境因素导致上拉节点预充电位值较低的问题。
为实现上述目的，本申请提出的显示面板的驱动电路，所述显示面板的驱动电路包括依次排列并级联的N个扫描驱动单元，每一所述扫描驱动单元包括第一GDL电路，所述第一GDL电路包括：
第一充电模块；以及，
第一输出模块，所述第一输出模块的受控端与所述第一充电模块的输出端连接，且连接点为第一节点；
所述第一充电模块的受控端和输入端二者中的至少一者用于接入第一预设时钟信号，以使所述第一充电模块在开启时，抬升所述第一节点的电位值，并为所述第一输出模块进行预充电。
可选地，所述第一GDL电路还包括：第一复位控制模块和第一复位模块；所述第一复位模块的受控端与所述第一复位控制模块的输出端连接，且连接点为第二节点，所述第一复位模块的第一输入端、第二输入端和第三输入端分别接入相应的预设电压，所述第一复位模块的第一输出端、第二输出端和第三输出端分别与所述第一节点、第一输出模块的第一输出端、第一输出模块的第二输出端连接；
所述第一复位控制模块用于在开启时，抬升所述第二节点的电位值；所述第一复位模块用于在所述第二节点的电位值抬升时开启，并在开启时复位所述第一节点、第一输出模块的第一输出端、第一输出模块的第二输出端的电位值。
可选地，所述第一GDL电路还包括：第二复位模块和第三复位模块，所述第二复位模块的输入端、所述第三复位模块的输入端用于分别接入相应的预设电压，所述第二复位模块的输出端和所述第三复位模块的输出端分别与所述第一节点连接；
所述第二复位模块用于在受控端接收到复位控制信号时，复位所述第一节点的电位值；所述第三复位模块用于在受控端接入到第一预设级传递信号时，复位所述第一节点的电位值。
可选地，每一所述扫描驱动单元还包括第二GDL电路，所述第二GDL电路包括：
第二充电模块；以及，
第二输出模块，所述第二输出模块的受控端与所述第二充电模块的输出端连接，且连接点为第三节点；
所述第二充电模块的受控端和输入端二者中的至少一者用于接入第二预设时钟信号，以使所述第二充电模块在开启时，抬升所述第三节点的电位值，并为所述第二输出模块进行预充电。
可选地，所述第二GDL电路还包括：第二复位控制模块和第四复位模块；所述第四复位模块的受控端与所述第二复位控制模块的输出端连接，且连接点为第四节点，所述第四复位模块的第一输入端、第二输入端和第三输入端分别接入相应的预设电压，所述第四复位模块的第一输出端、第二输出端和第三输出端分别与所述第三节点、第二输出模块的第一输出端、第二输出模块的第二输出端连接；
所述第二复位控制模块用于在开启时，抬升所述第四节点的电位值；第四复位模块用于在所述第四节点的电位值抬升时开启，并在开启时复位所述第三节点、第一输出模块的第一输出端、第一输出模块的第二输出端的电位值。
可选地，所述第二GDL电路还包括：第五复位模块和第六复位模块，所述第五复位模块的输入端和所述第六复位模块的输入端用于分别接入相应的预设电压，所述第五复位模块的输出端和所述第六复位模块的输出端分别与所述第三节点连接；
所述第五复位模块用于在受控端接收到复位控制信号时，复位所述第三节点的电位值；所述第六复位模块用于在受控端接入到第二预设级传递信号时，复位所述第三节点的电位值。
可选地，所述第一GDL电路包括第七复位模块，所述第七复位模块的受控端与所述第四节点连接，所述第七复位模块的第一输入端、第二输入端和第三输入端分别接入相应的预设电压，所述第七复位模块的第一输出端、第二输出端和第三输出端分别与所述第一节点、第一输出模块的第一输出端、第一输出模块的第二输出端连接；
所述二GDL电路包括第八复位模块，所述第八复位模块的受控端与所述第二节点连接，所述第八复位模块的第一输入端、第二输入端和第三输入端分别接入相应的预设电压，所述第八复位模块的第一输出端、第二输出端和第三输出端分别与所述第三节点、第二输出模块的第一输出端、第二输出模块的第二输出端连接；
所述第七复位模块用于在开启时，复位所述第一节点、第一输出模块的第一输出端、第一输出模块的第二输出端的电位值；所述第八复位模块用于在开启时，复位所述第三节点、第二输出模块的第一输出端、第二输出模块的第二输出端的电位值。
可选地，所述第一充电模块、所述第一复位模块、所述第二复位模块、所述第三复位模块和第七复位模块分别包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管；
所述第二充电模块、所述第四复位模块、所述第五复位模块、所述第六复位模块和第八复位模块分别包括：第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管；
所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管、所述第八薄膜晶体管、所述第九薄膜晶体管、所述第十薄膜晶体管中的至少一者为双栅极薄膜晶体管。
本发明还提出一种阵列基板，所述阵列基板包括有效显示区和非有效显示区，所述非有效显示区环绕在有效显示区的外围，如上述的显示面板的驱动电路设于所述阵列基板的非有效显示区。
本发明还提出一种显示面板，所述显示面板包括：彩膜基板、液晶层和如上述的阵列基板，所述液晶层设于所述阵列基板和所述彩膜基板之间。
本发明技术方案通过采用第一充电模块和第一输出模块，第一输出模块的受控端与第一充电模块的输出端连接，且连接点为第一节点，第一充电模块的受控端和输入端二者中的至少一者用于接入第一预设时钟信号，以使第一充电模块在开启时，抬升第一节点的电位值并为第一输出模块进行预充电。由于时序控制器或者时钟芯片生成并输出的第一预设时钟信号极为稳定，且第一节点的正常预充电位值略小于传递信号高电位的电位值，因此使得第一节点的电位值可在预充阶段被稳定上拉至正常的预充电位值，从而解决前级模块中薄膜晶体管的制程因素以及环境因素导致第一GDL电路中上拉节点预充电位值较低的问题，有利于提高第一输出模块的输出稳定性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本申请实施例一中显示面板的驱动电路的一模块结构示意图；
图2为图1的电路结构示意图；
图3为本申请实施例一中显示面板的驱动电路的另一模块结构示意图；
图4为图2的电路结构示意图；
图5为图2的信号时序示意图；
图6为本申请实施例一中显示面板的驱动电路的另一信号时序示意图；
图7为本申请实施例二中阵列基板的结构示意图；
图8为本申请实施例三中显示面板的结构示意图。
附图标号说明：
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
另外，在本申请中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
实施例一：
本申请提出一种显示面板的驱动电路，显示面板的驱动电路包括依次排列并级联的N个扫描驱动单元，每一所述扫描驱动单元包括一路GDL电路，即第一GDL电路10。本申请说明书以显示面板采用8时钟信号线设计为例，来解释说明本申请方案。
参照图1至图4，在实施例一中，所述第一GDL电路10包括：
第一充电模块11；以及，
第一输出模块12，所述第一输出模块12的受控端与所述第一充电模块11的输出端连接，且连接点为第一节点Q1；
所述第一充电模块11的受控端和输入端二者中的至少一者用于接入第一预设时钟信号，以使所述第一充电模块11在开启时，抬升所述第一节点Q1的电位值，并为所述第一输出模块12进行预充电。
本实施例中，第一输出模块12可包括第十一薄膜晶体管T11、第十二薄膜晶体管T12和第一电容；第十一薄膜晶体管T11和第十二薄膜晶体管T12的栅极可分别连接于第一节点Q1，以跟随第一节点Q1的电位值被上拉或者下拉，而对应开启或关闭，第一电容可连接于第十二薄膜晶体管T12的栅极和源极之间。
在预充阶段，第一节点Q1的点位值被上拉，第十一薄膜晶体管T11和第十二薄膜晶体管T12开启，但由于此时CLK(N)为低电位，因此第十一薄膜晶体管T11、第十二薄膜晶体管T12的输出端电位也为低电位，如此以在第一电容的两端形成电位差，从而使得第一电容处于充电状态。在输出阶段，第一节点Q1的点位值被上拉，第十一薄膜晶体管T11和第十二薄膜晶体管T12开启，第十一薄膜晶体管T11用于在开启时，将源极接入的高电位的时钟信号CLK(N)作为本级传递信号C(N)输出；第十二薄膜晶体管T12用于在开启时，将源极接入的高电位的时钟信号CLK(N)作为本级栅极扫描信号G(N)输出。可以理解的是，由于第十一薄膜晶体管T11同样受其制程因素以及工作环境因素的影响，工作环境因素包括但不限于低温或者显示装置长期工作，使得自身存在较大的电压损失，即输出的本级传递信号C(N)的电位值远低于接入的高电位时钟信号的电位值，以使得利用本级传递信号C(N)进行预充电的后级扫描驱动单元中GDL电路的预充效果不足。
第一充电模块11可包括第一薄膜晶体管T1。现有技术方案通过将第一充电模块11的受控端和输入均配置为接入前四级扫描驱动单元输出的传递信号C(N-4)，以在接收到高电位的传递信号时开启，并同时将高电位的传递信号输出至上拉节点，即第一节点Q1来为第一输出模块12预充电。基于前述分析可知，受前四级扫描驱动单元中第十一薄膜晶体管T11的制程因素以及显示装置工作环境因素的影响，第一节点Q1在预充电阶段的电位值较低，因而第一输出模块12的预充电效果较差。
本申请方案通将第一充电模块11的受控端和输入端二者中的至少一者配置为接入时钟信号，即第一预设时钟信号，第一预设时钟信号可由显示装置中的时序控制器或者专用的时钟芯片输出得到。需要说明的是，第一预设时钟信号可根据所传输的时钟信号线在8时钟线信号中的排序，对应为前四级时钟信号线所传输的时钟信号CLK(N-4)或者后四级时钟信号线所传输的时钟信号CLK(N+4)。第一充电模块11的受控端和输入端二者中的至少一者配置为用于接入第一预设时钟信号，具体可有以下三种配置情况：第一种：第一充电模块11的受控端接入第一预设时钟信号，输入端接入C(N-4)；第二种：第一充电模块11的受控端接入C(N-4)，输入端接入第一预设时钟信号；第三种：第一充电模块11的受控端和输入端均接入第一预设时钟信号。
由于时序控制器或者时钟芯片生成并输出的第一预设时钟信号极为稳定，且正常的预充电位值略小于高电位的C(N-4)的电位值。因此，上述第一种配置情况可在C(N-4)的电位值有较小异常时，使得第一充电模块11可在第一预设时钟信号的作用下开启，并利用接入的C(N-4)抬升第一节点Q1的电位值至正常的预充电位值，可有效避免具有较小异常的C(N-4)无法开启第一充电模块11，进而影响预充电的情况发生；第二种配置情况使得第一充电模块11可在开启时，利用稳定的第一预设时钟信号来抬升第一节点Q1的电位值，有利于增加预充电的稳定性；第三种配置情况由于结合了前述两种配置情况的实施方式，因而可同时具有前述两种配置情况的有益效果，在此不做赘述。如此设置，使得第一节点Q1的电位值可在预充阶段被稳定上拉至正常的预充电位值，从而解决前级模块中薄膜晶体管的制程因素以及环境因素导致第一GDL电路10中上拉节点预充电位值较低的问题，有利于提高第一输出模块12的输出稳定性。
参照图1至图4，在实施例一中，所述第一GDL电路10还包括：第一复位控制模块13和第一复位模块14；所述第一复位模块14的受控端与所述第一复位控制模块13的输出端连接，且连接点为第二节点Qb1，所述第一复位模块14的第一输入端、第二输入端和第三输入端分别接入相应的预设电压，所述第一复位模块14的第一输出端、第二输出端和第三输出端分别与所述第一节点Q1、第一输出模块12的第一输出端、第一输出模块12的第二输出端连接；
所述第一复位控制模块13用于在开启时，抬升所述第二节点Qb1的电位值；第一复位模块14用于在所述第二节点Qb1的电位值抬升时开启，并在开启时复位所述第一节点Q1、第一输出模块12的第一输出端、第一输出模块12的第二输出端的电位值。
本实施例中，第二节点Qb1即为第一GDL电路10的下拉节点。第一复位控制模块13的第一受控端和第一输入端可接入奇数电位信号VDD_O，第二受控端与第一节点Q1连接，第二输入端可接入电位值较低或者负电位值的第一预设电压VSS1，输出端可与第二节点Qb1连接。第一复位控制模块13可包括第十三薄膜晶体管T13、第十四薄膜晶体管T14、第十五薄膜晶体管T15，当第一节点Q1的电位值未上拉，且接收到高电位的奇数电位信号VDD_O时，第十三薄膜晶体管T13和第十四薄膜晶体管T14开启，第十五薄膜晶体管T15关闭，第一复位控制模块13开启，并将高电位的奇数电位信号VDD_O输出至第二节点Qb1来使得第二节点Qb1的电位值上拉；当第一节点Q1的电位值上拉时，第十四薄膜晶体管T14关闭，第一复位控制模块13关闭，以停止上拉第二节点Qb1的电位值。
第一复位模块14可包括第二薄膜晶体管T2、第十六薄膜晶体管T16和第十七薄膜晶体管T17，第一复位模块14可在第二节点Qb1的电位值上拉时，使得第二薄膜晶体管T2、第十六薄膜晶体管T16和第十七薄膜晶体管T17导通，以接入并将第一预设电压VSS1和第二预设电压VSS2对应输出至第一输出模块12的受控端和两个输出端，以将第一输出模块12的受控端和两个输出端的电位值可被对应下拉至第一预设电压VSS1或者第二预设电压VSS2的电位值。如此，即可在将Q(N)点电位值下拉的同时，实现对第一输出模块12的复位。
第一GDL电路10中还可设有第九复位模块18和第三复位控制模块19。其中，第九复位模块18包括第十八薄膜晶体管T17，第十八薄膜晶体管T17用于在第一节点Q1的电位值被上拉开启，并在开启时将第二节点Qb1的电位值下拉至第一预设电压VSS1的电位值，从而以避免第一节点Q1和第二节点Qb1的电位值同时上拉。第三复位控制模块19包括第十九薄膜晶体管T19。第十九薄膜晶体管T19用于在栅极接收到前四级扫描驱动单元输出的高电位的传递信号C(N-4时)开启，并在开启时将第二节点Qb1的电位值下拉至第一预设电压VSS1的电位值，从而以实现第二节点Qb1电位值的复位控制。
进一步地，所述第一GDL电路10还包括：第二复位模块15和第三复位模块16，所述第二复位模块15的输入端、所述第三复位模块16的输入端用于分别接入相应的预设电压，所述第二复位模块15的输出端和所述第三复位模块16的输出端分别与所述第一节点Q1连接；
所述第二复位模块15用于在受控端接收到复位控制信号Reset1时，复位所述第一节点Q1的电位值；所述第三复位模块16用于在受控端接入到第一预设级传递信号时，复位所述第一节点Q1的电位值。
第二复位模块15可包括第三薄膜晶体管T3。时序控制器可在确定当前帧显示结束后，输出复位控制信号Reset1至第二复位模块15，以使第二复位模块15可将第一节点Q1的电位值下拉至第一预设电压VSS1的电位值，从而以实现第一节点Q1电位值的逐帧复位。第三复位模块16可包括第四薄膜晶体管T4，第三复位模块16用于在受控端接收到后四级扫描驱动单元输出的高电位的传递信号C(N+4时)开启，并在开启时将第一节点Q1的电位值下拉至第一预设电压VSS1的电位值，从而以实现第一节点Q1电位值的周期复位。
参照图1至图4，在实施例一中，每一所述扫描驱动单元还包括第二GDL电路20，所述第二GDL电路20包括：
第二充电模块21；以及，
第二输出模块22，所述第二输出模块22的受控端与所述第二充电模块21的输出端连接，且连接点为第三节点Q2；
所述第二充电模块21的受控端和输入端二者中的至少一者用于接入第二预设时钟信号，以使所述第二充电模块21在开启时，抬升所述第三节点Q2的电位值，并为所述第二输出模块22进行预充电。
本实施例中，第一GDL电路10和第二GDL电路20形成上拉节点共享的驱动电路。第二输出模块22可包括第二十薄膜晶体管T20、第二十一薄膜晶体管T21和第二电容；第二十薄膜晶体管T20和第二十一薄膜晶体管T21的栅极可分别连接于第三节点Q2，以跟随第三节点Q2的电位值被上拉或者下拉，而对应开启或关闭，第二电容可连接于第二十一薄膜晶体管T21的栅极和源极之间。
在预充阶段，第三节点Q2的点位值被上拉，第二十薄膜晶体管T20和第二十一薄膜晶体管T21开启，但由于此时CLK(N+1)为低电位，因此第二十薄膜晶体管T20和第二十一薄膜晶体管T21的输出端电位也为低电位，如此以在第二电容的两端形成电位差，从而使得第二电容处于充电状态。在输出阶段，第三节点Q2的点位值被上拉，第二十薄膜晶体管T20和第二十一薄膜晶体管T21开启，第二十薄膜晶体管T20用于在开启时，将源极接入的高电位的时钟信号CLK(N+1)作为本级传递信号C(N+1)输出；第二十一薄膜晶体管T21用于在开启时，将源极接入的高电位的时钟信号CLK(N+1)作为本级栅极扫描信号G(N+1)输出。可以理解的是，由于第二十薄膜晶体管T20同样受其制程因素以及工作环境因素的影响，导致利用本级传递信号C(N)进行预充电的后级扫描驱动单元中GDL电路的预充效果不足。
第二充电模块21可包括第六薄膜晶体管T6。现有技术方案中，第二充电模块21的受控端和输入均配置为接入前三级扫描驱动单元输出的传递信号C(N-3)，以在接收到高电位的传递信号时开启，并同时将高电位的传递信号输出至第二GDL电路20的上拉节点，即第三节点Q2来为第二输出模块22预充电。基于前述分析可知，受前三级扫描驱动单元中第二十薄膜晶体管T20的影响，第三节点Q2在预充电阶段的电位值较低，因而第二输出模块22的预充电效果较差。
本申请方案通将第二充电模块21的受控端和输入端二者中的至少一者配置为接入时钟信号，即第二预设时钟信号，第二预设时钟信号可由显示装置中的时序控制器或者专用的时钟芯片输出得到。需要说明的是，第二预设时钟信号可根据所传输的时钟信号线在8时钟线信号中的排序，对应为前三级时钟信号线所传输的时钟信号CLK(N-3)或者后五级时钟信号线所传输的时钟信号CLK(N+5)。第二充电模块21的受控端和输入端二者中的至少一者配置为用于接入第二预设时钟信号，同样可有以下三种配置情况：第一种：第二充电模块21的受控端接入第二预设时钟信号，输入端接入C(N-3)；第二种：第二充电模块21的受控端接入C(N-3)，输入端接入第二预设时钟信号；第三种：第二充电模块21的受控端和输入端均接入第二预设时钟信号。
由于时序控制器或者时钟芯片生成并输出的第二预设时钟信号极为稳定，且正常的预充电位值略小于高电位的C(N-3)的电位值。因此，上述第一种配置情况可在C(N-4)的电位值有较小异常时，使得第二充电模块21可在第二预设时钟信号的作用下开启，并利用接入的C(N-3)抬升第三节点Q2的电位值至正常的预充电位值，可有效避免具有较小异常的C(N-3)无法使得第二充电模块21开启，进而影响预充电的情况发生；第二种配置情况使得第二充电模块21可在开启时，利用稳定的第二预设时钟信号来抬升第三节点Q2的电位值，有利于增加预充电的稳定性；第三种配置情况由于结合了前述两种配置情况，因而可同时具有前述两种配置情况的有益效果，在此不做赘述。如此设置，使得第三节点Q2的电位值可在预充阶段被稳定上拉至正常的预充电位值，从而解决前级模块中薄膜晶体管的制程因素以及环境因素导致第二GDL电路20中上拉节点预充电位值较低的问题，有利于提高第二输出模块22的输出稳定性。
需要说明的是，图1和图3中第一充电模块11和第二充电模块21采用同种信号接入方式。在实际使用中，第一充电模块11和第二充电模块21的信号接入方式可不同，例如还可为第一充电模块11的受控端用于接入CLK(N-4)/CLK(N+4)，第一充电模块11的输入端接入C(N-4)，第二充电模块21的受控端用于接入C(N-3)，第二充电模块21的输入端接入CLK(N-3)/CLK(N+5)；或者，还可为第一充电模块11的受控端用于接入C(N-4)，第一充电模块11的输入端接入CLK(N-4)/CLK(N+4)，第二充电模块21的受控端用于接入CLK(N-3)/CLK(N+5)，第二充电模块21的输入端接入C(N-3)。当然，第一充电模块11和第二充电模块21的接入信号还可具有更多的组合方式，在此不做赘述。在另一可选实施例中，第一预设时钟信号和第二预设时钟信号可二者中的一者可由时序控制器输出得到，另一者可由时钟芯片输出得到；或者，由两个不同的时钟芯片输出得到，以降低第一预设时钟信号和第二预设时钟信号同时异常的概率。
进一步地，所述第二GDL电路20还包括：第二复位控制模块23和第四复位模块24；所述第四复位模块24的受控端与所述第二复位控制模块23的输出端连接，且连接点为第四节点Qb2，所述第四复位模块24的第一输入端、第二输入端和第三输入端分别接入相应的预设电压，所述第四复位模块24的第一输出端、第二输出端和第三输出端分别与所述第三节点Q2、第二输出模块22的第一输出端、第二输出模块22的第二输出端连接；
所述第二复位控制模块23用于在开启时，抬升所述第四节点Qb2的电位值；第四复位模块24用于在所述第四节点Qb2的电位值抬升时开启，并在开启时复位所述第三节点Q2、第一输出模块12的第一输出端、第一输出模块12的第二输出端的电位值。
本实施例中，第四节点Qb2即为第二GDL电路20的下拉节点。第二复位控制模块23的第一受控端和第一输入端可接入偶数电位信号VDD_E，第二受控端与第三节点Q2连接，第二输入端可接入电位值较低或者负电位值的第一预设电压VSS1，输出端可与第四节点Qb2连接。第一复位控制模块13可包括第二十二薄膜晶体管T22、第二十三薄膜晶体管T23、第二十四薄膜晶体管T24，当第三节点Q2的电位值未上拉，且接收到高电位的偶数电位信号VDD_E时，第二十二薄膜晶体管T22和第二十三薄膜晶体管T23开启，第二十四薄膜晶体管T24关闭，第二复位控制模块23开启，并将高电位的奇数电位信号VDD_E输出至第四节点Qb2来使得第四节点Qb2的电位值上拉；当三节点的电位值上拉时，第二十三薄膜晶体管T23关闭，第二复位控制模块23关闭，以停止上拉第四节点Qb2的电位值。其中，偶数电位信号VDD_E的相位可与奇数电位信号VDD_O的相位相反。
第四复位模块24可包括第七薄膜晶体管T7、第二十五薄膜晶体管T25和第二十六薄膜晶体管T26，第二复位模块15可在第四节点Qb2的电位值上拉时，使得第七薄膜晶体管T7、第二十五薄膜晶体管T25和第二十六薄膜晶体管T26导通，以接入并将直流信号VSS1和第二预设电压VSS2对应输出至第二输出模块22的受控端和两个输出端，以将第二输出模块22的受控端和两个输出端的电位值可被对应下拉至第一预设电压VSS1或者第二预设电压VSS2的电位值。如此，即可在将Q(N+1)点电位值下拉的同时，实现对第二输出模块22的复位。
第二GDL电路20中还可设有第十复位模块28和第四复位控制模块29。其中，第十复位模块28包括第二十七薄膜晶体管T27，第二十七薄膜晶体管T27用于在第三节点Q2的电位值被上拉开启，并在开启时将第四节点Qb2的电位值下拉至第一预设电压VSS1的电位值，从而以避免第三节点Q2和第四节点Qb2的电位值同时上拉。第四复位控制模块29包括第二十八薄膜晶体管T28，第二十八薄膜晶体管T28用于在栅极接收到前四级扫描驱动单元输出的高电位的传递信号C(N-4时)开启，并在开启时将第四节点Qb2的电位值下拉至第一预设电压VSS1的电位值，从而以实现第四节点Qb2电位值的复位控制。
进一步地，所述第二GDL电路20还包括：第五复位模块25和第六复位模块26，所述第五复位模块25的输入端和所述第六复位模块26的输入端用于分别接入相应的预设电压，所述第五复位模块25的输出端和所述第六复位模块26的输出端分别与所述第三节点Q2连接；
所述第五复位模块25用于在受控端接收到复位控制信号时，复位所述第三节点Q2的电位值；所述第六复位模块26用于在受控端接入到第二预设级传递信号时，复位所述第三节点Q2的电位值。
第五复位模块25可包括第八薄膜晶体管T8。时序控制器可在确定当前帧显示结束后，输出复位控制信号至第五复位模块25，以使第五复位模块25可将第三节点Q2的电位值下拉至第一预设电压VSS1的电位值，从而以实现第三节点Q2电位值的逐帧复位。第六复位模块26可包括第九薄膜晶体管T9，第六复位模块26用于在受控端接收到后四级扫描驱动单元输出的高电位的传递信号C(N+5时)开启，并在开启时将第三节点Q2的电位值下拉至第一预设电压VSS1的电位值，从而以实现第三节点Q2电位值的周期复位。
进一步地，所述第一GDL电路10包括第七复位模块17，所述第七复位模块17的受控端与所述第四节点Qb2连接，所述第七复位模块17的第一输入端、第二输入端和第三输入端分别接入相应的预设电压，所述第七复位模块17的第一输出端、第二输出端和第三输出端分别与所述第一节点Q1、第一输出模块12的第一输出端、第一输出模块12的第二输出端连接；
所述二GDL电路包括第八复位模块27，所述第八复位模块27的受控端与所述第二节点Qb1连接，所述第八复位模块27的第一输入端、第二输入端和第三输入端分别接入相应的预设电压，所述第八复位模块27的第一输出端、第二输出端和第三输出端分别与所述第三节点Q2、第二输出模块22的第一输出端、第二输出模块22的第二输出端连接；
所述第七复位模块17用于在开启时，复位所述第一节点Q1、第一输出模块12的第一输出端、第一输出模块12的第二输出端的电位值；所述第八复位模块27用于在开启时，复位所述第三节点Q2、第二输出模块22的第一输出端、第二输出模块22的第二输出端的电位值。
第七复位模块17包括第五薄膜晶体管T5、第二十九薄膜晶体管T29和第三十薄膜晶体管T30。第七复位模块17可在第四节点Qb2的电位值上拉时，使得第五薄膜晶体管T5、第二十九薄膜晶体管T29和第三十薄膜晶体管T30导通，以接入并将直流信号VSS1和第二预设电压VSS2对应输出至第一输出模块12的受控端和两个输出端，以将第一输出模块12的受控端和两个输出端的电位值可被对应下拉至第一预设电压VSS1或者第二预设电压VSS2的电位值，从而以实现第一节点Q1和第一输出模块12两输出端电位值的复位。如此设置，即可实现第七复位模块17和第四复位模块24的同步开启。
第八复位模块27包括第十薄膜晶体管T10、第三十一薄膜晶体管T31和第三十二薄膜晶体管T32。第八复位模块27可在第二节点Qb1的电位值上拉时，使得第十薄膜晶体管T10、第三十一薄膜晶体管T31和第三十二薄膜晶体管T32导通，以接入并将直流信号VSS1和第二预设电压VSS2对应输出至第二输出模块22的受控端和两个输出端，以将第二输出模块22的受控端和两个输出端的电位值可被对应下拉至第一预设电压VSS1或者第二预设电压VSS2的电位值，从而以实现第三节点Q2和第二输出模块22两输出端电位值的复位。如此设置，即可实现第八复位模块27和第一复位模块14的同步开启。
此外，第一复位控制电路还包括第三十三薄膜晶体管T33，第三十三薄膜晶体管T33可在第三节点Q2的电位值上拉时开启，并可在开启时将第一预设电压VSS1输出至第十四薄膜晶体管T14的栅极，以使第十四薄膜晶体管T14关闭，从而以避免第二节点Qb1和第三节点Q2的电位值被同时上拉。
第二复位控制电路还包括第三十四薄膜晶体管T34，第三十四薄膜晶体管T34可在第一节点Q1的电位值上拉时开启，并可在开启时将第一预设电压VSS1输出至第二十三薄膜晶体管T23的栅极，以使第二十三薄膜晶体管T23关闭，从而以避免第一节点Q1和第四节点Qb2的电位值被同时上拉。
进一步地，所述第一充电模块11、所述第一复位模块14、所述第二复位模块15、所述第三复位模块16和第七复位模块17分别包括：第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5；
所述第二充电模块21、所述第四复位模块24、所述第五复位模块25、所述第六复位模块26和第八复位模块27分别包括：第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9、第十薄膜晶体管T10；
所述第一薄膜晶体管T1、所述第二薄膜晶体管T2、所述第三薄膜晶体管T3、所述第四薄膜晶体管T4、所述第五薄膜晶体管T5、所述第六薄膜晶体管T6、所述第七薄膜晶体管T7、所述第八薄膜晶体管T7、所述第九薄膜晶体管T9、所述第十薄膜晶体管T10中的至少一者为双栅极薄膜晶体管。
由上可知，第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5的输出端均连接于第一节点Q1，第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9、第十薄膜晶体管T10的输出端均连接于第三节点Q2。参照图6可知，由于第一节点Q1和第三节点Q2的电位值在被上拉后可高达65V，因而使得第二薄膜晶体管至第五薄膜晶体管(T2～T5)、第七薄膜晶体管至第十薄膜晶体管(T7～T10)两端的电压差较大(高达80V左右)，从而导致第二薄膜晶体管至第五薄膜晶体管(T2～T5)、第七薄膜晶体管至第十薄膜晶体管(T7～T10)会产生较大的漏电流，进而导致第一节点Q1和第二节点Qb1的预充电位值进一步降低。针对此问题，本申请方案通过采用双栅极薄膜晶体管来实现第一薄膜晶体管至第十薄膜晶体管(T1～T10)中的至少一者，可有效提高第一节点Q1和第三节点Q2的稳压能力。
在此以图5所示的各信号时序对图2中的第一GDL电路10的工作过程进行说明：
T1阶段(预充阶段)：CLK(N-4)为高电位值，第一薄膜晶体管T1开启，C(N-4)信号写入Q1点，第十一薄膜晶体管T11和第十二薄膜晶体管T12开启，G(N)输出低电位值的栅极扫描信号。在C(N-4)的电位值有损失情况下，如VGH应为30V，那受损后的C(N-4)的电位值可下降至27V，而本申请方案可使得此时Q1点能达到C(N-4)同样的电位值27V。但是在现有的GDL电路中，需要考虑各薄膜晶体管漏电流带来的电压损失，即Vth损失，即第一节点Q1的电位值实际为27-Vth。因而相较于现有GDL架构，本申请方案可有效提高并稳定预充电压值。
T2阶段(输出阶段)：CLK(N-4)为低电位值，此时第一薄膜晶体管T1关闭。第一节点Q1保持T1阶段时的电位值，第十一薄膜晶体管T11和第十二薄膜晶体管T12依旧开启，第十二薄膜晶体管T12将高电位值的CLK(N)接入并输出高电位值的栅极扫描信号，由于第一电容的耦合作用，第一节点Q1的电位值可上升至VGH+ΔV，其中VGH为T1阶段结束时的电位值，ΔV为CLK(N)自身高电位与低电位的电位差值。如T1阶段第一节点Q1的电位值27V，CLK(N)的高电位值和低电位值分别为30V和-12V，则此时第一节点Q1的理论电位值可达到27+30-(-12)＝69V。
T3阶段：此时第一节点Q1仍为高电位，CLK(N)处于低电位值，G(N)输出低电位值的栅极扫描信号。
T4阶段(复位阶段)：C(N+4)由低电位转高电位，第一预设电压VSS1电压写入第一节点Q1，以使第一节点Q1切换成低电位，第十一薄膜晶体管T11和第十二薄膜晶体管T12关闭。此时第二节点Qb1为高电位，第十六薄膜晶体管T16和第十七薄膜晶体管T17开启，G(N)输出低电位。
实施例二：
参照图7，公开了一种阵列基板，所述阵列基板包括有效显示区101和非有效显示区，所述非有效显示区环绕在有效显示区101的外围，上述的显示面板的驱动电路102设于阵列基板的非有效显示区。该显示面板的驱动电路的具体结构参照上述实施例，由于本阵列基板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
实施例三：
参照图8，公开了一种显示面板，显示面板包括阵列基板100、彩膜基板200和液晶层300，所述液晶层300设于所述阵列基板100和所述彩膜基板200之间；该阵列基板100的具体结构参照上述实施例，由于本显示面板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上所述仅为本申请的可选实施例，并非因此限制本申请的专利范围，凡是在本申请的申请构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。
Claims (10)
1.一种显示面板的驱动电路，所述显示面板的驱动电路包括依次排列并级联的N个扫描驱动单元，每一所述扫描驱动单元包括第一GDL电路，其特征在于，所述第一GDL电路包括：
第一充电模块；以及，
第一输出模块，所述第一输出模块的受控端与所述第一充电模块的输出端连接，且连接点为第一节点；
所述第一充电模块的受控端和输入端二者中的至少一者用于接入第一预设时钟信号，以使所述第一充电模块在开启时，抬升所述第一节点的电位值，并为所述第一输出模块进行预充电。
2.如权利要求1所述的显示面板的驱动电路，其特征在于，所述第一GDL电路还包括：第一复位控制模块和第一复位模块；所述第一复位模块的受控端与所述第一复位控制模块的输出端连接，且连接点为第二节点，所述第一复位模块的第一输入端、第二输入端和第三输入端分别接入相应的预设电压，所述第一复位模块的第一输出端、第二输出端和第三输出端分别与所述第一节点、第一输出模块的第一输出端、第一输出模块的第二输出端连接；
所述第一复位控制模块用于在开启时，抬升所述第二节点的电位值；所述第一复位模块用于在所述第二节点的电位值抬升时开启，并在开启时复位所述第一节点、第一输出模块的第一输出端、第一输出模块的第二输出端的电位值。
3.如权利要求2所述的显示面板的驱动电路，其特征在于，所述第一GDL电路还包括：第二复位模块和第三复位模块，所述第二复位模块的输入端、所述第三复位模块的输入端用于分别接入相应的预设电压，所述第二复位模块的输出端和所述第三复位模块的输出端分别与所述第一节点连接；
所述第二复位模块用于在受控端接收到复位控制信号时，复位所述第一节点的电位值；所述第三复位模块用于在受控端接入到第一预设级传递信号时，复位所述第一节点的电位值。
4.如权利要求3所述的显示面板的驱动电路，其特征在于，每一所述扫描驱动单元还包括第二GDL电路，所述第二GDL电路包括：
第二充电模块；以及，
第二输出模块，所述第二输出模块的受控端与所述第二充电模块的输出端连接，且连接点为第三节点；
所述第二充电模块的受控端和输入端二者中的至少一者用于接入第二预设时钟信号，以使所述第二充电模块在开启时，抬升所述第三节点的电位值，并为所述第二输出模块进行预充电。
5.如权利要求4所述的显示面板的驱动电路，其特征在于，所述第二GDL电路还包括：第二复位控制模块和第四复位模块；所述第四复位模块的受控端与所述第二复位控制模块的输出端连接，且连接点为第四节点，所述第四复位模块的第一输入端、第二输入端和第三输入端分别接入相应的预设电压，所述第四复位模块的第一输出端、第二输出端和第三输出端分别与所述第三节点、第二输出模块的第一输出端、第二输出模块的第二输出端连接；
所述第二复位控制模块用于在开启时，抬升所述第四节点的电位值；第四复位模块用于在所述第四节点的电位值抬升时开启，并在开启时复位所述第三节点、第一输出模块的第一输出端、第一输出模块的第二输出端的电位值。
6.如权利要求5所述的显示面板的驱动电路，其特征在于，所述第二GDL电路还包括：第五复位模块和第六复位模块，所述第五复位模块的输入端和所述第六复位模块的输入端用于分别接入相应的预设电压，所述第五复位模块的输出端和所述第六复位模块的输出端分别与所述第三节点连接；
所述第五复位模块用于在受控端接收到复位控制信号时，复位所述第三节点的电位值；所述第六复位模块用于在受控端接入到第二预设级传递信号时，复位所述第三节点的电位值。
7.如权利要求6所述的显示面板的驱动电路，其特征在于，所述第一GDL电路包括第七复位模块，所述第七复位模块的受控端与所述第四节点连接，所述第七复位模块的第一输入端、第二输入端和第三输入端分别接入相应的预设电压，所述第七复位模块的第一输出端、第二输出端和第三输出端分别与所述第一节点、第一输出模块的第一输出端、第一输出模块的第二输出端连接；
所述二GDL电路包括第八复位模块，所述第八复位模块的受控端与所述第二节点连接，所述第八复位模块的第一输入端、第二输入端和第三输入端分别接入相应的预设电压，所述第八复位模块的第一输出端、第二输出端和第三输出端分别与所述第三节点、第二输出模块的第一输出端、第二输出模块的第二输出端连接；
所述第七复位模块用于在开启时，复位所述第一节点、第一输出模块的第一输出端、第一输出模块的第二输出端的电位值；所述第八复位模块用于在开启时，复位所述第三节点、第二输出模块的第一输出端、第二输出模块的第二输出端的电位值。
8.如权利要求7所述的显示面板的驱动电路，其特征在于，所述第一充电模块、所述第一复位模块、所述第二复位模块、所述第三复位模块和第七复位模块分别包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管；
所述第二充电模块、所述第四复位模块、所述第五复位模块、所述第六复位模块和第八复位模块分别包括：第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管；
所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管、所述第八薄膜晶体管、所述第九薄膜晶体管、所述第十薄膜晶体管中的至少一者为双栅极薄膜晶体管。
9.一种阵列基板，其特征在于，所述阵列基板包括有效显示区和非有效显示区，所述非有效显示区环绕在有效显示区的外围，如权利要求1-8任意一项所述的显示面板的驱动电路设于所述阵列基板的非有效显示区。
10.一种显示面板，其特征在于，所述显示面板包括：彩膜基板、液晶层和如权利要求9所述的阵列基板，所述液晶层设于所述阵列基板和所述彩膜基板之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210776078.7A CN115019743A (zh) | 2022-06-29 | 2022-06-29 | 显示面板的驱动电路、阵列基板和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210776078.7A CN115019743A (zh) | 2022-06-29 | 2022-06-29 | 显示面板的驱动电路、阵列基板和显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115019743A true CN115019743A (zh) | 2022-09-06 |
Family
ID=83079497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210776078.7A Pending CN115019743A (zh) | 2022-06-29 | 2022-06-29 | 显示面板的驱动电路、阵列基板和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115019743A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116343706A (zh) * | 2023-03-27 | 2023-06-27 | 惠科股份有限公司 | 扫描驱动电路和显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106228942A (zh) * | 2016-09-23 | 2016-12-14 | 南京华东电子信息科技股份有限公司 | 用于液晶显示器的栅极驱动电路 |
| CN106683632A (zh) * | 2017-03-08 | 2017-05-17 | 合肥鑫晟光电科技有限公司 | 移位寄存器、栅极驱动电路及其驱动方法、显示装置 |
| CN113741726A (zh) * | 2021-07-30 | 2021-12-03 | 惠科股份有限公司 | 驱动电路、四级驱动电路及显示面板 |
| CN114187878A (zh) * | 2021-12-31 | 2022-03-15 | 长沙惠科光电有限公司 | 显示面板的驱动电路、阵列基板和显示面板 |
| CN114187879A (zh) * | 2021-12-31 | 2022-03-15 | 长沙惠科光电有限公司 | 显示面板的驱动电路、阵列基板和显示面板 |
-
2022
- 2022-06-29 CN CN202210776078.7A patent/CN115019743A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106228942A (zh) * | 2016-09-23 | 2016-12-14 | 南京华东电子信息科技股份有限公司 | 用于液晶显示器的栅极驱动电路 |
| CN106683632A (zh) * | 2017-03-08 | 2017-05-17 | 合肥鑫晟光电科技有限公司 | 移位寄存器、栅极驱动电路及其驱动方法、显示装置 |
| CN113741726A (zh) * | 2021-07-30 | 2021-12-03 | 惠科股份有限公司 | 驱动电路、四级驱动电路及显示面板 |
| CN114187878A (zh) * | 2021-12-31 | 2022-03-15 | 长沙惠科光电有限公司 | 显示面板的驱动电路、阵列基板和显示面板 |
| CN114187879A (zh) * | 2021-12-31 | 2022-03-15 | 长沙惠科光电有限公司 | 显示面板的驱动电路、阵列基板和显示面板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116343706A (zh) * | 2023-03-27 | 2023-06-27 | 惠科股份有限公司 | 扫描驱动电路和显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2019259412B2 (en) | Shift register unit, gate driving circuit and display device | |
| CN108932933B (zh) | 移位寄存器、栅极驱动电路、显示装置 | |
| CN107833552B (zh) | 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置 | |
| CN107331418B (zh) | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 | |
| WO2019095435A1 (zh) | 一种goa电路 | |
| CN101388197B (zh) | 具低漏电流控制机制的栅极驱动电路 | |
| WO2016037381A1 (zh) | 基于igzo制程的栅极驱动电路 | |
| GB2548274A (en) | GOA circuit and liquid crystal display | |
| CN110111715B (zh) | Goa电路及显示面板 | |
| CN107863078B (zh) | 一种goa电路嵌入式触控显示面板 | |
| CN110853593B (zh) | 栅极驱动电路及液晶显示器 | |
| CN111145680B (zh) | 驱动电路及显示面板 | |
| CN112102768B (zh) | Goa电路及显示面板 | |
| GB2548244A (en) | Low-temperature polycrystalline silicon thin-film transistor GOA circuit | |
| US20210264868A1 (en) | Display panel, manufacturing method thereof, and display device | |
| CN109935192B (zh) | Goa电路及显示面板 | |
| CN111199703A (zh) | Goa电路及显示面板 | |
| CN113689833A (zh) | 驱动电路、多级驱动电路及显示面板 | |
| CN114187878A (zh) | 显示面板的驱动电路、阵列基板和显示面板 | |
| CN114333720A (zh) | 驱动电路、栅极驱动电路及显示面板 | |
| CN115019743A (zh) | 显示面板的驱动电路、阵列基板和显示面板 | |
| CN107871483B (zh) | 一种goa电路嵌入式触控显示面板 | |
| CN114187879B (zh) | 显示面板的驱动电路、阵列基板和显示面板 | |
| US11996025B2 (en) | Gate driver on array circuit and display panel | |
| US10977978B1 (en) | GOA circuit and TFT substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |