CN112233628B - Goa电路及液晶显示器 - Google Patents

Goa电路及液晶显示器 Download PDF

Info

Publication number
CN112233628B
CN112233628B CN202010811705.7A CN202010811705A CN112233628B CN 112233628 B CN112233628 B CN 112233628B CN 202010811705 A CN202010811705 A CN 202010811705A CN 112233628 B CN112233628 B CN 112233628B
Authority
CN
China
Prior art keywords
transistor
stage
circuit
signal node
gate signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010811705.7A
Other languages
English (en)
Other versions
CN112233628A (zh
Inventor
王宪
韩佰祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010811705.7A priority Critical patent/CN112233628B/zh
Publication of CN112233628A publication Critical patent/CN112233628A/zh
Application granted granted Critical
Publication of CN112233628B publication Critical patent/CN112233628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种GOA电路及液晶显示器，GOA电路包括个级联的GOA单元，N级GOA单元对显示区域的第N级水平扫描线G(N)充电，所述N级GOA单元包括N级上拉控制电路、N级上拉电路、N级级传电路、N级下拉电路及N级下拉维持电路，N为正整数；所述N级下拉维持电路在N‑4级级传电路的第一级传信号Cout(N‑4)或第二级传信号Cout2(N‑4)以及第二栅极信号节点QB(N)的控制下，将所述第一栅极信号节点Q(N)以及所述第N级水平扫描线G(N)的电位维持在第一直流低电压(VGL1)。通过上述方式，本申请能够提高第一栅极信号节点Q(N)的有效充电率。

Description

GOA电路及液晶显示器
技术领域
本发明涉及液晶显示领域，特别是涉及一种GOA电路及液晶显示器。
背景技术
薄膜晶体液晶显示器(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如:液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
主动矩阵式液晶显示器为常用的显示装置，包含多个像素，每个像素电性连接一个薄膜晶体管(TFT)，薄膜晶体管的栅极(Gate)连接至水平扫描线，源极(Source)连接至垂直方向的数据线，漏极(Drain)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有TFT打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。
阵列基板行驱动(Gate Driver on Array，GOA)技术是利用现有的薄膜晶体管液晶显示器的阵列(Array)制程将栅极行扫描驱动电路制作在TFT阵列基板上，实现对栅极逐行扫描的驱动方式。传统的GOA电路中，每一级扫描控制信号节点Q(n)在进入预充电阶段，由于电路中的RC延迟作用，导致Q(n)点在预充电的开始阶段存在上升时间RT(RisingTime)，从而使其反相点QB(n)由高电位转变为低电位时存在下降时间FT(Falling Time)。所以，在该阶段，下拉维持模块中与Q(n)点相关的开关管由打开至关闭也存在一定的延迟，最终导致与Q(n)点相关的开关管在该阶段关闭的并不彻底。而此时Q(n)已经开始进行预充电，这就会造成Q(n)通过与其相关的开关管而漏电，降低Q(n)的有效充电率。
发明内容
本申请提供一种GOA电路及液晶显示器，能够解决现现有技术中和每一级扫描控制信号节点Q(n)相关开关管关闭不彻底而带来的扫描控制信号节点Q(n)充电效率降低等问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种提供一种GOA电路，用于液晶显示器，所述GOA电路包括多个级联的GOA单元，N级GOA单元对显示区域的第N级水平扫描线充电，所述N级GOA单元包括N级上拉控制电路、N级上拉电路、N级级传电路、N级下拉电路及N级下拉维持电路，N为正整数；所述N级下拉维持电路分别和第一栅极信号节点Q(N)、第二栅极信号节点QB(N)以及所述第N级水平扫描线连接，所述N级上拉电路分别与第一栅极信号节点Q(N)和所述第N级水平扫描线连接，所述N级上拉控制电路、N级下拉电路、N级级传电路与所述第一栅极信号节点Q(N)连接，所述第一栅极信号节点Q(N)和第二栅极信号节点QB(N)反相；所述N级下拉维持电路在N-4级级传电路的第一级传信号Cout(N-4)或第二级传信号Cout2(N-4)以及第二栅极信号节点QB(N)的控制下，将所述第一栅极信号节点Q(N)以及所述第N级水平扫描线G(N)的电位维持在第一直流低电压(VGL1)。
其中，所述下拉维持电路包括：第一晶体管(T1)，所述第一晶体管(T1)的栅极连接所述第二栅极信号节点QB(N)，所述第一晶体管(T1)的源极连接所述第N级水平扫描线G(N)，所述第一晶体管(T1)的漏极连接第二直流低电压(VGL2)；第二晶体管(T2)，所述第二晶体管(T2)的栅极连接所述第二栅极信号节点QB(N)，所述第二晶体管(T2)的源极连接所述N级级传电路，所述第二晶体管(T2)的漏极连接所述第二直流低电压(VGL2)；第三晶体管(T3)，所述第三晶体管(T3)的栅极连接所述第二栅极信号节点QB(N)，所述第三晶体管(T3)的源极连接所述N级级传电路，所述第三晶体管(T3)的漏极连接所述第一直流低电压(VGL1)；第四晶体管(T4)，所述第四晶体管(T4)的栅极连接所述第二栅极信号节点QB(N)，所述第四晶体管(T4)的源极连接所述N级上拉控制电路；第五晶体管(T5)，所述第五晶体管(T5)的栅极连接所述第二栅极信号节点QB(N)，所述第五晶体管(T5)的源极连接所述第四晶体管(T4)的漏极，所述第五晶体管(T5)的漏极连接所述第一直流低电压(VGL1)；第六晶体管(T6)，所述第六晶体管(T6)的栅极连接N-4级GOA单元的N-4级级传单元，所述第六晶体管(T6)的源极连接所述第二栅极信号节点QB(N)，所述第六晶体管(T6)的漏极连接所述第一直流低电压(VGL1)；其中，所述第六晶体管(T6)在所述N-4级级传电路的第一级传信号Cout(N-4)及所述第二栅极信号节点QB(N)的控制下，将所述第一栅极信号节点Q(N)以及所述第N级水平扫描线G(N)的电位维持在第一直流低电压(VGL1)。
其中，所述下拉维持电路包括：第一晶体管(T1)，所述第一晶体管(T1)的栅极连接所述第二栅极信号节点QB(N)，所述第一晶体管(T1)的源极连接所述第N级水平扫描线G(N)，所述第一晶体管(T1)的漏极连接第二直流低电压(VGL2)；第二晶体管(T2)，所述第二晶体管(T2)的栅极连接所述第二栅极信号节点QB(N)，所述第二晶体管(T2)的源极连接所述N级级传电路，所述第二晶体管(T2)的漏极连接第一直流低电压(VGL1)；第三晶体管(T3)，所述第三晶体管(T3)的栅极连接所述第二栅极信号节点QB(N)，所述第三晶体管(T3)的源极连接所述N级级传电路，所述第三晶体管(T3)的漏极连接所述第一直流低电压(VGL1)；第四晶体管(T4)，所述第四晶体管(T4)的栅极连接所述第二栅极信号节点QB(N)，所述第四晶体管(T4)的源极连接所述N级上拉控制电路；第五晶体管(T5)，所述第五晶体管(T5)的栅极连接所述第二栅极信号节点QB(N)，所述第五晶体管(T5)的源极连接所述第四晶体管(T4)的漏极，所述第五晶体管(T5)的漏极连接所述第一直流低电压(VGL1)；第六晶体管(T6)，所述第六晶体管(T6)的栅极连接N-4级GOA单元的N-4级级传单元，所述第六晶体管(T6)的源极连接所述第二栅极信号节点QB(N)，所述第六晶体管(T6)的漏极连接所述第一直流低电压(VGL1)；其中，所述第六晶体管(T6)在所述N-4级级传电路的第二级传信号Cout2(N-4)及所述第二栅极信号节点QB(N)的控制下，将所述第一栅极信号节点Q(N)以及所述第N级水平扫描线G(N)的电位维持在第一直流低电压(VGL1)。
其中，所述GOA电路还包括N级反相器电路，所述N级反相器电路和所述N级下拉维持电路以及所述第一栅极信号节点Q(N)电性连接；其中，所述第一栅极信号节点Q(N)为高电平时控制所述N级反相器电路以实现所述第一栅极信号节点Q(N)和所述第二栅极信号节点QB(N)的反相。
其中，所述N级反相器电路包括：第七晶体管(T7)，所述第七晶体管(T7)的栅极和源极连接直流高电压(VGH)；第八晶体管(T8)，所述第八晶体管(T8)的栅极连接所述第一栅极信号节点Q(N)，所述第八晶体管(T8)的源极连接所述第七晶体管(T7)的漏极，所述第八晶体管(T8)的漏极连接所述第一直流低电压(VGL1)；第九晶体管(T9)，所述第九晶体管(T9)的栅极连接所述第七晶体管的漏极，所述第九晶体管(T9)的源极连接所述直流高电压(VGH)，所述第九晶体管(T9)的漏极连接所述第二栅极信号节点QB(N)；第十晶体管(T10)，所述第十晶体管(T10)的栅极连接所述第一栅极信号节点Q(N)，所述第十晶体管(T10)的源极连接所述第二栅极信号节点QB(N)，所述第十晶体管(T10)的漏极连接所述第一直流低电压(VGL1)。
其中，所述N级上拉控制电路包括：第十一晶体管(T11)，所述第十一晶体管(T11)的栅极连接第N-4级GOA单元的时钟信号CK(N-4)，所述第十一晶体管(T11)的源极连接所述N-4级级传电路的第一级传信号Cout(N-4)；第十二晶体管(T12)，所述第十二晶体管(T12)的栅极连接第N-4级GOA单元的时钟信号CK(N-4)，所述第十二晶体管(T12)的源极连接所述第十一晶体管(T11)的漏极，所述第十一晶体管(T11)的漏极连接所述第一栅极信号节点Q(N)。
其中，所述N级上拉电路包括第十三晶体管(T13)，所述第十三晶体管(T13)的栅极连接所述第一栅极信号节点Q(N)，所述第十三晶体管(T13)的源极连接时钟信号CK，所述第十三晶体管(T13)的漏极连接所述第N级水平扫描线G(N)。
其中，所述N级级传电路包括：第十四晶体管(T14)，所述第十四晶体管(T14)的栅极连接所述第一栅极信号节点Q(N)，所述第十四晶体管(T14)的源极连接时钟信号CK，所述第十四晶体管(T14)的漏极连接所述第三晶体管(T3)的源极，并输出第一级传信号Cout(N)；第十五晶体管(T15)，所述第十五晶体管(T15)的栅极连接所述第一栅极信号节点Q(N)，所述第十五晶体管(T15)的源极连接所述时钟信号CK，所述第十五晶体管(T15)的漏极连接所述第二晶体管(T2)的源极，并输出第二级传信号Cout2(N)；所述N级级传电路还包括N级自举电容(Cb)，所述N级自举电容(Cb)连接所述第一栅极信号节点Q(N)和所述N级上拉电路。
其中，所述N级下拉电路包括第十六晶体管(T16)、第十七晶体管(T17)以及第十八晶体管(T18)；所述第十六晶体管(T16)、第十七晶体管(T17)以及第十八晶体管(T18)的栅极均连接N+4级级传电路的第一级传信号Cout(N+4)，所述第十六晶体管(T16)的源极连接所述第N级水平扫描线G(N)，所述第十六晶体管(T16)的漏极连接所述第二直流低电压(VGL2)，所述第十七晶体管(T17)源极连接所述第一栅极信号节点Q(N)，所述第十七晶体管(T17)的漏极连接所述第十八晶体管(T18)的源极，所述第十八晶体管(T18)的漏极连接所述第一直流低电压(VGL1)。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种一种液晶显示器，所述液晶显示器包括上述任一项所述的GOA电路。
本申请的有益效果是：区别于现有技术的情况，本申请通过将N-4级级传电路的第一级传信号Cout(N-4)或第二级传信号Cout2(N-4)和第二栅极信号节点QB(N)输出的反馈信号联合控制，能够实现在第一栅极信号节点Q(N)开始进行预充电之前，第二栅极信号节点QB(N)电位的快速转变，从而使N级下拉维持电路中和第一栅极信号节点Q(N)相关的开关管更好地关闭，防止第一栅极信号节点Q(N)在预充电开始时与其对应的开关管形成漏电通道，最终实现提高第一栅极信号节点Q(N)的有效充电率。
附图说明
图1是本申请GOA电路第一实施方式中GOA单元的结构示意图；
图2是本申请GOA电路第二实施方式中GOA单元的具体电路连接示意图；
图3是本申请第二实施方式中第一栅极信号节点Q(N)与第二栅极信号节点QB(N)波形的对比示意图；
图4是本申请GOA电路第三实施方式中GOA单元的具体电路连接示意图；
图5是本申请液晶显示器一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参阅图1，图1为本申请GOA电路第一实施方式中GOA单元的结构示意图，可以理解的是本申请中GOA电包括多个级联的GOA单元，其中N级GOA单元对显示区域的第N级水平扫描线G(N)充电。
可选地，N级GOA单元包括的N级上拉控制电路101、N级上拉电路102、N级级传电路103、N级下拉电路104及N级下拉维持电路105，N为正整数。其中，N级下拉维持电路105分别和第一栅极信号节点Q(N)、第二栅极信号节点QB(N)以及第N级水平扫描线G(N)连接，N级上拉电路102分别与第一栅极信号节点Q(N)和第N级水平扫描线G(N)连接，N级上拉控制电路101、N级下拉电路104、N级级传电路103与第一栅极信号节点Q(N)连接，第一栅极信号节点Q(N)和第二栅极信号节点QB(N)反相。其中，N级上拉控制电路101在N-4级传电路的第一级传信号Cout(N-4)以及第N-4级GOA单元的时钟信号CK(N-4)为高电平时对第N级栅极信号节点(Q(N))充电，N级上拉电路102在第N级栅极信号节点(Q(N))为高电平时开启，接收时钟信号(CK)，并在时钟信号(CK)为高电位时对N级水平扫描线(G(N))充电。
进一步参阅图1，N级下拉维持电路105在N-4级级传电路的第一级传信号Cout(N-4)或第二级传信号Cout2(N-4)以及第二栅极信号节点QB(N)的控制下，将第一栅极信号节点Q(N)以及第N级水平扫描线G(N)的电位维持在第一直流低电压(VGL1)。
请一并结合图2，图2为本申请GOA电路第二实施方式的结构示意图，参阅图2，本申请中N级下拉维持电路105包括：
第一晶体管(T1)，第一晶体管(T1)的栅极连接第二栅极信号节点QB(N)，第一晶体管(T1)的源极连接第N级水平扫描线G(N)，第一晶体管(T1)的漏极连接第二直流低电压(VGL2)，其中，第一直流低电压(VGL1)小于第二直流低电压(VGL2)，故第N级水平扫描线G(N)稳定输出时的最小值为第二直流低电压(VGL2)；
第二晶体管(T2)，第二晶体管(T2)的栅极连接第二栅极信号节点QB(N)，第二晶体管(T2)的源极连接N级级传电路，第二晶体管(T2)的漏极连接第二直流低电压(VGL2)；
第三晶体管(T3)，第三晶体管(T3)的栅极连接第二栅极信号节点QB(N)，第三晶体管(T3)的源极连接N级级传电路，第三晶体管(T3)的漏极连接连接第一直流低电压(VGL1)；
第四晶体管(T4)，第四晶体管(T4)的栅极连接第二栅极信号节点QB(N)，第四晶体管(T4)的源极连接N级上拉控制电路101；
第五晶体管(T5)，第五晶体管(T5)的栅极连接第二栅极信号节点QB(N)，第五晶体管(T5)的源极连接第四晶体管(T4)的漏极，第五晶体管(T5)的漏极连接第一直流低电压(VGL1)；
第六晶体管(T6)，第六晶体管(T6)的栅极连接N-4级GOA单元的N-4级级传单元，第六晶体管(T6)的源极连接第二栅极信号节点QB(N)，第六晶体管(T6)的漏极连接第一直流低电压(VGL1)。
其中，第六晶体管(T6)在N-4级级传电路的第一级传信号Cout(N-4)及第二栅极信号节点QB(N)的控制下，将第一栅极信号节点Q(N)以及第N级水平扫描线G(N)的电位维持在第一直流低电压(VGL1)。
可以理解的是，现有技术中当N-4级级传电路的第一级传信号Cout(N-4)和第N-4级GOA单元的时钟信号CK(N-4)为高电位时，控制N级上拉控制电路101开启，所述第一栅极信号节点Q(N)进入预充电阶段。但由于电路中电阻和电容的延迟作用(RC延迟)，导致第一栅极信号节点Q(N)在预充电的开始阶段存在上升时间RT(Rising Time)，从而使第二栅极信号节点QB(N)由高电位转变为低电位时存在下降时间FT(Falling Time)。所以，在该阶段，N级下拉维持电路中与第一栅极信号节点Q(N)相关的开关管由打开至关闭也存在一定的延迟，最终导致与第一栅极信号节点Q(N)相关的开关管在该阶段关闭的并不彻底。而此时第一栅极信号节点Q(N)已经开始进行预充电，这就会造成第一栅极信号节点Q(N)通过与其相关的开关管而漏电，降低与第一栅极信号节点Q(N)的有效充电率。
而本实施例中，通过增加第六晶体管(T6)，将N-4级级传电路的第一级传信号Cout(N-4)作为第六晶体管(T6)对栅极控制信号，并将第二栅极信号节点QB(N)作为反馈信号，能够实现在第一栅极信号节点Q(N)开始进行预充电之前，第二栅极信号节点QB(N)电位的快速转变，从而使N级下拉维持电路105中和第一栅极信号节点Q(N)相关的开关管更好地关闭，防止第一栅极信号节点Q(N)在预充电开始时与其对应的开关管形成漏电通道，最终实现提高第一栅极信号节点Q(N)的有效充电率。
继续参阅图2，本申请中的GOA电路还包括N级反相器电路106，该N级反相器电路106和N级下拉维持电路105以及第一栅极信号节点Q(N)电性连接。其中，第一栅极信号节点Q(N)为高电平时控制N级反相器电路106以实现第一栅极信号节点Q(N)和第二栅极信号节点QB(N)的反相。
可选地，该N级反相器电路106进一步包括：
第七晶体管(T7)，第七晶体管(T7)的栅极和源极连接直流高电压(VGH)；
第八晶体管(T8)，第八晶体管(T8)的栅极连接第一栅极信号节点Q(N)，第八晶体管(T8)的源极第七晶体管(T7)的漏极，所述第八晶体管(T8)的漏极连接第一直流低电压(VGL1)；
第九晶体管(T9)，第九晶体管(T9)的栅极连接第七晶体管的漏极，第九晶体管(T9)的源极连接直流高电压(VGH)，第九晶体管(T9)的漏极连接第二栅极信号节点QB(N)；
第十晶体管(T10)，第十晶体管(T10)的栅极连接第一栅极信号节点Q(N)，第十晶体管(T10)的源极连接第二栅极信号节点QB(N)，第十晶体管(T10)的漏极连接第一直流低电压(VGL1)。
可选地，N级上拉控制电路101在第N-4级GOA单元的时钟信号CK(N-4)及N-4级级传电路的第一级传信号Cout(N-4)为高电平时，控制第一栅极信号节点Q(N)充电，其中N级上拉控制电路101具体包括：
第十一晶体管(T11)，第十一晶体管(T11)的栅极连接第N-4级GOA单元的时钟信号CK(N-4)，第十一晶体管(T11)的源极连接N-4级级传电路的第一级传信号Cout(N-4)；
第十二晶体管(T12)，第十二晶体管(T12)的栅极连接第N-4级GOA单元的时钟信号CK(N-4)，第十二晶体管(T12)的源极连接第十一晶体管(T11)的漏极，第十一晶体管(T11)的漏极连接第一栅极信号节点Q(N)。
可选地，N级上拉电路102包括第十三晶体管(T13)，第十三晶体管(T13)的栅极连接第一栅极信号节点Q(N)，第十三晶体管(T13)的源极连接时钟信号CK，第十三晶体管(T13)的漏极连接第N级水平扫描线G(N)。其中，所述N级上拉电路102用于在连接时钟信号CK和第一栅极信号节点Q(N)为高电平时对第N级水平扫描线G(N)充电。
可选地，N级级传电路103包括：
第十四晶体管(T14)，第十四晶体管(T14)的栅极连接第一栅极信号节点Q(N)，第十四晶体管(T14)的源极连接时钟信号CK，第十四晶体管(T14)的漏极连接第三晶体管(T3)的源极，并输出第一级传信号Cout(N)；
第十五晶体管(T15)，第十五晶体管(T15)的栅极连接第一栅极信号节点Q(N)，第十五晶体管(T15)的源极连接时钟信号CK，第十五晶体管(T15)的漏极连接第二晶体管(T2)的源极，并输出第二级传信号Cout2(N)。
进一步，N级级传电路103还包括N级自举电容(Cb)，该N级自举电容(Cb)连接第一栅极信号节点Q(N)和N级上拉电路，用于对第一栅极信号节点Q(N)对电压进行二次抬升。
可选地，N级下拉电路104包括第十六晶体管(T16)、第十七晶体管(T17)以及第十八晶体管(T18)。其中，第十六晶体管(T16)、第十七晶体管(T17)以及第十八晶体管(T18)的栅极均连接N+4级级传电路的第一级传信号Cout(N+4)，第十六晶体管(T16)的源极连接第N级水平扫描线G(N)，第十六晶体管(T16)的漏极连接所述第二直流低电压(VGL2)，第十七晶体管(T17)源极连接第一栅极信号节点Q(N)，第十七晶体管(T17)的漏极连接第十八晶体管(T18)的源极，第十八晶体管(T18)的漏极连接第一直流低电压(VGL1)。其中，该N级下拉电路104用于下拉第一栅极信号节点Q(N)的电位至低电位，N级下拉维持电路105维持第一栅极信号节点Q(N)及第N级水平扫描线G(N)的电位至低电位。
可选地，本申请还包括第十九晶体管(T19)，该第十九晶体管(T19)为串联双晶体管结构(Series-connected Two-transistor，STT)反馈信号专职晶体管，其栅极连接N级级传电路103的第一级传信号Cout(N)，其源极连接N级下拉维持电路105，其漏极连接N级级传电路103的第二级传信号Cout2(N)。
请参阅图3，图3为本申请第二实施方式中第一栅极信号节点Q(N)与第二栅极信号节点QB(N)波形的对比示意图。如图3，本实施例中采用N-4级级传电路的第一级传信号Cout(N-4)作为栅极控制信号时，第一栅极信号节点Q(N)与第二栅极信号节点QB(N)与传统设计的对比示意图，从图3所示的仿真结果可知在第一栅极信号节点Q(N)预充电的抬升阶段，本申请GOA电路的第一栅极信号节点Q(N)与传统电路的第一栅极信号节点Q(N)最大值相差3V，而本申请的第二栅极信号节点QB(N)下降时间为0.3μs，传统设计的第二栅极信号节点QB(N)下降时间为0.73μs。进一步参阅表1:
表1本申请与传统设计电路的Q(N)及QB(N)的比较
Figure GDA0003528545870000111
由表1可知，本申请采用的GOA电路设计所得到第一栅极信号节点Q(N)的预充电和第一栅极信号节点Q(N)的最大值与传统电路相当，且在实际应用中当时钟信号的RC较大时，本申请GOA电路的第一栅极信号节点Q(N)和第二栅极信号节点QB(N)的参数差异将会更加显著。
上述实施方式中，通过将N-4级级传电路的第一级传信号Cout(N-4)和第二栅极信号节点QB(N)输出的反馈信号联合控制，能够实现在第一栅极信号节点Q(N)开始进行预充电之前，第二栅极信号节点QB(N)电位的快速转变，从而使N级下拉维持电路中和第一栅极信号节点Q(N)相关的开关管更好地关闭，防止第一栅极信号节点Q(N)在预充电开始时与其对应的开关管形成漏电通道，最终实现提高第一栅极信号节点Q(N)的有效充电率。
除此之外，本申请的GOA电路对于不同类型晶体管的GOA电路均实用，能有效利用现有的信号控制源，无需增加额外信号源，且其增加的模块简单，方便功能的实现。
请参阅图4，图4为本申请GOA电路第三实施方式的结构示意图，本申请中的GOA电路是在第二实施方式中的进一步扩展，且和第二实施方式中的GOA电路大致相同，不同之处在于本实施例中的N级下拉维持电路接在N-4级级传电路的第二级传信号Cout2(N-4)以及第二栅极信号节点QB(N)的控制下，将第一栅极信号节点Q(N)以及第N级水平扫描线G(N)的电位维持在第一直流低电压(VGL1)。也就是说本申实施例中的第六晶体管(T6)的栅极控制信号为N-4级级传电路的第二级传信号Cout2(N-4)。除此之外，本实施例中N级下拉维持电路的第二晶体管(T2)的漏极连接第一直流低电压(VGL1)。
具体描述如下，N级GOA单元包括的N级上拉控制电路101、N级上拉电路102、N级级传电路103、N级下拉电路104及N级下拉维持电路105，N为正整数。其中，N级下拉维持电路105分别和第一栅极信号节点Q(N)、第二栅极信号节点QB(N)以及第N级水平扫描线G(N)连接，N级上拉电路102分别与第一栅极信号节点Q(N)和第N级水平扫描线G(N)连接，N级上拉控制电路101、N级下拉电路104、N级级传电路103与第一栅极信号节点Q(N)连接，第一栅极信号节点Q(N)和第二栅极信号节点QB(N)反相。其中，N级上拉控制电路101在N-4级传电路的第二级传信号Cout2(N-4)以及第N-4级GOA单元的时钟信号CK(N-4)为高电平时对第N级栅极信号节点(Q(N))充电，N级上拉电路102在第N级栅极信号节点(Q(N))为高电平时开启，接收时钟信号(CK)，并在时钟信号(CK)为高电位时对N级水平扫描线(G(N))充电。
可选地，N级下拉维持电路105在N-4级级传电路的第二级传信号Cout2(N-4)以及第二栅极信号节点QB(N)的控制下，将第一栅极信号节点Q(N)以及第N级水平扫描线G(N)的电位维持在第一直流低电压(VGL1)。
其中，N级下拉维持电路105包括：
第一晶体管(T1)，第一晶体管(T1)的栅极连接第二栅极信号节点QB(N)，第一晶体管(T1)的源极连接第N级水平扫描线G(N)，第一晶体管(T1)的漏极连接第二直流低电压(VGL2)，其中，第一直流低电压(VGL1)小于第二直流低电压(VGL2)，故第N级水平扫描线G(N)稳定输出时的最小值为第二直流低电压(VGL2)；
第二晶体管(T2)，第二晶体管(T2)的栅极连接第二栅极信号节点QB(N)，第二晶体管(T2)的源极连接N级级传电路103，第二晶体管(T2)的漏极连接第一直流低电压(VGL1)；
第三晶体管(T3)，第三晶体管(T3)的栅极连接第二栅极信号节点QB(N)，第三晶体管(T3)的源极连接N级级传电路，第三晶体管(T3)的漏极连接连接第一直流低电压(VGL1)；
第四晶体管(T4)，第四晶体管(T4)的栅极连接第二栅极信号节点QB(N)，第四晶体管(T4)的源极连接N级上拉控制电路101；
第五晶体管(T5)，第五晶体管(T5)的栅极连接第二栅极信号节点QB(N)，第五晶体管(T5)的源极连接第四晶体管(T4)的漏极，第五晶体管(T5)的漏极连接第一直流低电压(VGL1)；
第六晶体管(T6)，第六晶体管(T6)的栅极连接N-4级GOA单元的N-4级级传单元，第六晶体管(T6)的源极连接第二栅极信号节点QB(N)，第六晶体管(T6)的漏极连接第一直流低电压(VGL1)。
其中，第六晶体管(T6)在N-4级级传电路的第一级传信号Cout(N-4)及第二栅极信号节点QB(N)的控制下，将第一栅极信号节点Q(N)以及第N级水平扫描线G(N)的电位维持在第一直流低电压(VGL1)。
可以理解的是，本申请中的其余模块的描述及原理详见上述第二实施方式，此处不再赘述。
本实施例中，通过增加第六晶体管(T6)，将N-4级级传电路的第二级传信号Cout2(N-4)作为第六晶体管(T6)对栅极控制信号，并将第二栅极信号节点QB(N)作为反馈信号，能够实现在第一栅极信号节点Q(N)开始进行预充电之前，第二栅极信号节点QB(N)电位的快速转变，从而使N级下拉维持电路中和第一栅极信号节点Q(N)相关的开关管更好地关闭，防止第一栅极信号节点Q(N)在预充电开始时与其对应的开关管形成漏电通道，最终实现提高第一栅极信号节点Q(N)的有效充电率。
请参阅图5，图5为本申请液晶显示器一实施方式的结构示意图。如图5中的液晶显示器100包括上述所有实施方式中的GOA电路F,其中，GOA电路F的具体描述参见上文，此处不再赘述。
综上所述，本领域技术人员容易理解，本申请提供一种GOA电路及液晶显示器，通过将N-4级级传电路的第一级传信号Cout(N-4)或第二级传信号Cout2(N-4)和第二栅极信号节点QB(N)输出的反馈信号联合控制，能够实现在第一栅极信号节点Q(N)开始进行预充电之前，第二栅极信号节点QB(N)电位的快速转变，从而使N级下拉维持电路中和第一栅极信号节点Q(N)相关的开关管更好地关闭，防止第一栅极信号节点Q(N)在预充电开始时与其对应的开关管形成漏电通道，最终实现提高第一栅极信号节点Q(N)的有效充电率。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (8)

1.一种GOA电路，用于液晶显示器，其特征在于，所述GOA电路包括多个级联的GOA单元，N级GOA单元对显示区域的第N级水平扫描线G(N)充电，所述N级GOA单元包括N级上拉控制电路、N级上拉电路、N级级传电路、N级下拉电路及N级下拉维持电路，N为正整数；
所述N级下拉维持电路分别和第一栅极信号节点Q(N)、第二栅极信号节点QB(N)以及所述第N级水平扫描线G(N)连接，所述N级上拉电路分别与第一栅极信号节点Q(N)和所述第N级水平扫描线G(N)连接，所述N级上拉控制电路、N级下拉电路、N级级传电路与所述第一栅极信号节点Q(N)连接，所述第一栅极信号节点Q(N)和第二栅极信号节点QB(N)反相；
所述N级下拉维持电路在N-4级级传电路的第一级传信号Cout(N-4)或第二级传信号Cout2(N-4)以及第二栅极信号节点QB(N)的控制下，将所述第一栅极信号节点Q(N)以及所述第N级水平扫描线G(N)的电位维持在第一直流低电压(VGL1)；
所述N级下拉维持电路包括：
第一晶体管(T1)，所述第一晶体管(T1)的栅极连接所述第二栅极信号节点QB(N)，所述第一晶体管(T1)的源极连接所述第N级水平扫描线G(N)，所述第一晶体管(T1)的漏极连接第二直流低电压(VGL2)；
第二晶体管(T2)，所述第二晶体管(T2)的栅极连接所述第二栅极信号节点QB(N)，所述第二晶体管(T2)的源极连接所述N级级传电路，所述第二晶体管(T2)的漏极连接所述第二直流低电压(VGL2)；
第三晶体管(T3)，所述第三晶体管(T3)的栅极连接所述第二栅极信号节点QB(N)，所述第三晶体管(T3)的源极连接所述N级级传电路，所述第三晶体管(T3)的漏极连接所述第一直流低电压(VGL1)；
第四晶体管(T4)，所述第四晶体管(T4)的栅极连接所述第二栅极信号节点QB(N)，所述第四晶体管(T4)的源极连接所述N级上拉控制电路；
第五晶体管(T5)，所述第五晶体管(T5)的栅极连接所述第二栅极信号节点QB(N)，所述第五晶体管(T5)的源极连接所述第四晶体管(T4)的漏极，所述第五晶体管(T5)的漏极连接所述第一直流低电压(VGL1)；
第六晶体管(T6)，所述第六晶体管(T6)的栅极连接N-4级GOA单元的N-4级级传单元，所述第六晶体管(T6)的源极连接所述第二栅极信号节点QB(N)，所述第六晶体管(T6)的漏极连接所述第一直流低电压(VGL1)；
其中，所述第六晶体管(T6)在所述N-4级级传电路的第一级传信号Cout(N-4)及所述第二栅极信号节点QB(N)的控制下，将所述第一栅极信号节点Q(N)以及所述第N级水平扫描线G(N)的电位维持在第一直流低电压(VGL1)，所述N-4级级传电路的所述第一级传信号Cout(N-4)作为所述第六晶体管(T6)对栅极控制信号，所述第二栅极信号节点QB(N)作为反馈信号，所述第二栅极信号节点QB(N)的下降时间为0.3μs。
2.根据权利要求1所述的GOA电路，其特征在于，所述GOA电路还包括N级反相器电路，所述N级反相器电路和所述N级下拉维持电路以及所述第一栅极信号节点Q(N)电性连接；
其中，所述第一栅极信号节点Q(N)为高电平时控制所述N级反相器电路以实现所述第一栅极信号节点Q(N)和所述第二栅极信号节点QB(N)的反相。
3.根据权利要求2所述的GOA电路，其特征在于，所述N级反相器电路包括：
第七晶体管(T7)，所述第七晶体管(T7)的栅极和源极连接直流高电压(VGH)；
第八晶体管(T8)，所述第八晶体管(T8)的栅极连接所述第一栅极信号节点Q(N)，所述第八晶体管(T8)的源极连接所述第七晶体管(T7)的漏极，所述第八晶体管(T8)的漏极连接所述第一直流低电压(VGL1)；
第九晶体管(T9)，所述第九晶体管(T9)的栅极连接所述第七晶体管的漏极，所述第九晶体管(T9)的源极连接所述直流高电压(VGH)，所述第九晶体管(T9)的漏极连接所述第二栅极信号节点QB(N)；
第十晶体管(T10)，所述第十晶体管(T10)的栅极连接所述第一栅极信号节点Q(N)，所述第十晶体管(T10)的源极连接所述第二栅极信号节点QB(N)，所述第十晶体管(T10)的漏极连接所述第一直流低电压(VGL1)。
4.根据权利要求2所述的GOA电路，其特征在于，所述N级上拉控制电路包括：
第十一晶体管(T11)，所述第十一晶体管(T11)的栅极连接第N-4级GOA单元的时钟信号CK(N-4)，所述第十一晶体管(T11)的源极连接所述N-4级级传电路的第一级传信号Cout(N-4)；
第十二晶体管(T12)，所述第十二晶体管(T12)的栅极连接第N-4级GOA单元的时钟信号CK(N-4)，所述第十二晶体管(T12)的源极连接所述第十一晶体管(T11)的漏极，所述第十一晶体管(T11)的漏极连接所述第一栅极信号节点Q(N)。
5.根据权利要求2所述的GOA电路，其特征在于，所述N级上拉电路包括第十三晶体管(T13)，所述第十三晶体管(T13)的栅极连接所述第一栅极信号节点Q(N)，所述第十三晶体管(T13)的源极连接时钟信号CK，所述第十三晶体管(T13)的漏极连接所述第N级水平扫描线G(N)。
6.根据权利要求2所述的GOA电路，其特征在于，所述N级级传电路包括：
第十四晶体管(T14)，所述第十四晶体管(T14)的栅极连接所述第一栅极信号节点Q(N)，所述第十四晶体管(T14)的源极连接时钟信号CK，所述第十四晶体管(T14)的漏极连接所述第三晶体管(T3)的源极，并输出第一级传信号Cout(N)；
第十五晶体管(T15)，所述第十五晶体管(T15)的栅极连接所述第一栅极信号节点Q(N)，所述第十五晶体管(T15)的源极连接所述时钟信号CK，所述第十五晶体管(T15)的漏极连接所述第二晶体管(T2)的源极，并输出第二级传信号Cout2(N)；
所述N级级传电路还包括N级自举电容(Cb)，所述N级自举电容(Cb)连接所述第一栅极信号节点Q(N)和所述N级上拉电路。
7.根据权利要求2所述的GOA电路，其特征在于，所述N级下拉电路包括第十六晶体管(T16)、第十七晶体管(T17)以及第十八晶体管(T18)；
所述第十六晶体管(T16)、第十七晶体管(T17)以及第十八晶体管(T18)的栅极均连接N+4级级传电路的第一级传信号Cout(N+4)，所述第十六晶体管(T16)的源极连接所述第N级水平扫描线G(N)，所述第十六晶体管(T16)的漏极连接所述第二直流低电压(VGL2)，所述第十七晶体管(T17)源极连接所述第一栅极信号节点Q(N)，所述第十七晶体管(T17)的漏极连接所述第十八晶体管(T18)的源极，所述第十八晶体管(T18)的漏极连接所述第一直流低电压(VGL1)。
8.一种液晶显示器，其特征在于，所述液晶显示器包括如权利要求1-7中任一项所述的GOA电路。
CN202010811705.7A 2020-08-13 2020-08-13 Goa电路及液晶显示器 Active CN112233628B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010811705.7A CN112233628B (zh) 2020-08-13 2020-08-13 Goa电路及液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010811705.7A CN112233628B (zh) 2020-08-13 2020-08-13 Goa电路及液晶显示器

Publications (2)

Publication Number Publication Date
CN112233628A CN112233628A (zh) 2021-01-15
CN112233628B true CN112233628B (zh) 2022-04-26

Family

ID=74116899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010811705.7A Active CN112233628B (zh) 2020-08-13 2020-08-13 Goa电路及液晶显示器

Country Status (1)

Country Link
CN (1) CN112233628B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259033A (zh) * 2020-10-16 2021-01-22 深圳市华星光电半导体显示技术有限公司 阵列基板行驱动电路及显示装置
CN113628596B (zh) * 2021-07-23 2023-02-24 昆山龙腾光电股份有限公司 栅极驱动单元、栅极驱动电路及显示装置
CN114360431B (zh) * 2022-01-28 2023-08-22 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393473A (zh) * 2017-08-25 2017-11-24 深圳市华星光电半导体显示技术有限公司 Goa电路
CN111199703A (zh) * 2020-02-28 2020-05-26 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111292689A (zh) * 2020-03-20 2020-06-16 深圳市华星光电半导体显示技术有限公司 Goa电路的驱动方法及驱动装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390392B (zh) * 2013-07-18 2016-02-24 合肥京东方光电科技有限公司 Goa电路、阵列基板、显示装置及驱动方法
US9581873B2 (en) * 2015-04-27 2017-02-28 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gate driver on array circuit repair method
CN107993620B (zh) * 2017-11-17 2020-01-10 武汉华星光电技术有限公司 一种goa电路
CN110047438B (zh) * 2019-04-29 2020-09-01 深圳市华星光电技术有限公司 Goa电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393473A (zh) * 2017-08-25 2017-11-24 深圳市华星光电半导体显示技术有限公司 Goa电路
CN111199703A (zh) * 2020-02-28 2020-05-26 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111292689A (zh) * 2020-03-20 2020-06-16 深圳市华星光电半导体显示技术有限公司 Goa电路的驱动方法及驱动装置

Also Published As

Publication number Publication date
CN112233628A (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
EP3254277B1 (en) Shift register unit, related gate driver and display apparatus, and method for driving the same
CN108932933B (zh) 移位寄存器、栅极驱动电路、显示装置
CN112233628B (zh) Goa电路及液晶显示器
WO2019134221A1 (zh) Goa电路
CN108766380B (zh) Goa电路
US9865211B2 (en) Shift register unit, gate driving circuit and display device
CN109509459B (zh) Goa电路及显示装置
CN107358931B (zh) Goa电路
CN107331418B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
WO2017113447A1 (zh) 栅极驱动电路及显示装置
CN107808650B (zh) Goa电路
WO2016161694A1 (zh) 基于p型薄膜晶体管的goa电路
WO2021174607A1 (zh) Goa 驱动电路、显示面板及显示装置
CN107331360B (zh) Goa电路及液晶显示装置
CN107689221B (zh) Goa电路
US11482184B2 (en) Row drive circuit of array substrate and display device
WO2020155453A1 (zh) 显示驱动电路及显示装置
EA035508B1 (ru) Схема драйвера затвора на матрице (goa) на основе полупроводниковых тонкопленочных транзисторов из низкотемпературного поликремния (ltps)
US10386663B2 (en) GOA circuit and liquid crystal display device
US10360866B2 (en) GOA circuit and liquid crystal display device
WO2019033493A1 (zh) Goa电路及液晶显示装置
CN107610737A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN112365855B (zh) Goa电路及液晶显示器
US10657918B2 (en) Gate driving circuit and display device
CN213844093U (zh) 一种gip电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant