CN114913830B - 扫描驱动电路、阵列基板和显示面板 - Google Patents

扫描驱动电路、阵列基板和显示面板 Download PDF

Info

Publication number
CN114913830B
CN114913830B CN202210607437.6A CN202210607437A CN114913830B CN 114913830 B CN114913830 B CN 114913830B CN 202210607437 A CN202210607437 A CN 202210607437A CN 114913830 B CN114913830 B CN 114913830B
Authority
CN
China
Prior art keywords
pull
signal
node
circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210607437.6A
Other languages
English (en)
Other versions
CN114913830A (zh
Inventor
李阳
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Changsha HKC Optoelectronics Co Ltd
Original Assignee
HKC Co Ltd
Changsha HKC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Changsha HKC Optoelectronics Co Ltd filed Critical HKC Co Ltd
Priority to CN202210607437.6A priority Critical patent/CN114913830B/zh
Publication of CN114913830A publication Critical patent/CN114913830A/zh
Application granted granted Critical
Publication of CN114913830B publication Critical patent/CN114913830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Abstract

本申请提供一种扫描驱动电路、阵列基板和显示面板，涉及液晶显示技术领域，其中，该扫描驱动电路包括级联的M个GOA单元，每个GOA单元包括相互连接的第一GDL电路和第二GDL电路，第m个GOA单元的第一GDL电路用于根据接收的第一时钟信号向第2m‑1级扫描线输出扫描信号，第m个GOA单元的第二GDL电路用于根据接收的第二时钟信号向第2m级扫描线输出扫描信号，其中，M为正整数，m∈[1，M]；同一GOA单元接收的第一时钟信号和第二时钟信号同频同相。本申请提供的技术方案能够提高TFT‑LCD的刷新率。

Description

扫描驱动电路、阵列基板和显示面板
技术领域
本申请涉及液晶显示技术领域，尤其涉及一种扫描驱动电路、阵列基板和显示面板。
背景技术
随着液晶显示技术的不断成熟，薄膜晶体管液晶显示器(Thin Film TransistorLiquid Crystal Display，TFT-LCD)已广泛应用于各个领域。
对于TFT-LCD来说，刷新率的提升能够显著提升显示的流畅度，从而提升用户的观感，由于现有的扫描驱动电路对每行像素进行逐级扫描，致使对显示面板的刷新率难以起到大幅度的提升改善，因此，如何提高TFT-LCD的刷新率是一个需要解决的问题。
发明内容
有鉴于此，本申请提供一种扫描驱动电路、阵列基板和显示面板，用于提高TFT-LCD的刷新率。
为了实现上述目的，第一方面，本申请实施例提供一种扫描驱动电路，包括：
级联的M个阵列基板行驱(Gate On Array，GOA)单元，每个所述GOA单元包括相互连接的第一较少闸极驱动器(Gate Driver less，GDL)电路和第二GDL电路，第m个GOA单元的第一GDL电路用于根据接收的第一时钟信号向第2m-1级扫描线输出扫描信号，第m个GOA单元的第二GDL电路用于根据接收的第二时钟信号向第2m级扫描线输出扫描信号，其中，M为正整数，m∈[1，M]；
同一所述GOA单元接收的所述第一时钟信号和所述第二时钟信号同频同相。
作为本申请实施例一种可选的实施方式，第(n+1)/2个所述GOA单元的第一GDL电路用于：根据所述第一时钟信号、第n-4级级传信号和第n+6级级传信号，输出第n级级传信号和第n级扫描信号，其中，5≤n≤2M-7，n为奇数；
第(n+1)/2个所述GOA单元的第二GDL电路用于：根据所述第二时钟信号、第n-3级级传信号和第n+7级级传信号，输出第n+1级级传信号和第n+1级扫描信号。
作为本申请实施例一种可选的实施方式，所述第一GDL电路包括第一上拉控制模块、第一上拉模块、第一下拉控制模块、第二下拉控制模块、第一下拉模块、第一节点和第三节点；
所述第一上拉控制模块、所述第一上拉模块和所述第一下拉控制模块与所述第一节点电连接，所述第一上拉控制模块用于根据接收的所述第n-4级级传信号，上拉所述第一节点的电位至第一电位；
所述第一上拉模块用于在所述第一节点的电位为第一电位的情况下，根据所述第一时钟信号输出高电位的所述第n级级传信号和所述第n级扫描信号；
所述第一下拉控制模块用于根据接收的所述第n+6级级传信号，下拉所述第一节点至第二电位，使所述第一上拉模块输出低电位的所述第n级级传信号和所述第n级扫描信号；
所述第二下拉控制模块和所述第一下拉模块与第三节点电连接，所述第二下拉模块用于上拉所述第三节点的电位至第一电位；
所述第一下拉模块用于在所述第三节点的电位为第一电位的情况下，输出低电位的所述第n级级传信号，并关闭所述第n级扫描信号。
作为本申请实施例一种可选的实施方式，所述第二GDL电路包括第二上拉控制模块、第二上拉模块、第三下拉控制模块、第四下拉控制模块、第二下拉模块、第二节点和第四节点；
所述第二上拉控制模块、所述第二上拉模块和所述第三下拉控制模块与所述第二节点电连接，所述第二上拉控制模块用于根据接收的所述第n-3级级传信号，上拉所述第二节点的电位至第一电位；
所述第二上拉模块用于在所述第二节点的电位为第一电位的情况下，根据所述第二时钟信号输出高电位的所述第n+1级级传信号和所述第n+1级扫描信号；
所述第三下拉控制模块用于根据接收的所述第n+7级级传信号，下拉所述第二节点至第二电位，使所述第二上拉模块输出低电位的所述第n+1级级传信号和所述第n+1级扫描信号；
所述第四下拉控制模块和所述第二下拉模块与第四节点电连接，所述第二下拉模块用于上拉所述第四节点的电位至第一电位；
所述第二下拉模块用于在所述第四节点的电位为第一电位的情况下，输出低电位的所述第n+1级级传信号，并关闭所述第n+1级扫描信号。
作为本申请实施例一种可选的实施方式，第(x+1)/2个所述GOA单元的第一GDL电路用于：根据所述第一时钟信号、启动信号和第x+6级级传信号，输出第x级级传信号和第x级扫描信号，其中，1≤x＜5，x为奇数；
第(x+1)/2个所述GOA单元的第二GDL电路用于：根据所述第二时钟信号、所述启动信号和第x+7级级传信号，输出第x+1级级传信号和第x+1级扫描信号。
作为本申请实施例一种可选的实施方式，所述扫描驱动电路还包括：下拉信号输出电路，所述下拉信号输出电路用于向第(y+1)/2个所述GOA单元输出下拉信号；
第(y+1)/2个所述GOA单元的第一GDL电路用于：根据所述第一时钟信号、第y-4级级传信号和所述下拉信号，输出第y级级传信号和第y级扫描信号；根，其中，2M-7＜y≤2M，y为奇数；
第(y+1)/2个所述GOA单元的第二GDL电路用于：根据所述第二时钟信号、第y-3级级传信号和所述下拉信号，输出第y+1级级传信号和第y+1级扫描信号。
作为本申请实施例一种可选的实施方式，所述时钟信号的占空比为1/4。
作为本申请实施例一种可选的实施方式，所述第一时钟信号和所述第二时钟信号为同一时钟信号。
第二方面，本申请实施例提供一种阵列基板，包括上述第一方面或第一方面的任一项所述的扫描驱动电路和2M条扫描线，所述扫描驱动电路中的2M个GDL电路与所述2M条扫描线一一对应连接，每条扫描线连接多个像素单元。
第三方面，本申请实施例提供一种显示面板，所述显示面板的非显示区域包括上述第一方面或第一方面的任一项所述的扫描驱动电路。
本申请实施例提供的扫描驱动电路、阵列基板和显示面板，包括级联的M个GOA单元，每个GOA单元包括相互连接的第一GDL电路和第二GDL电路，第m个GOA单元的第一GDL电路用于根据接收的第一时钟信号向第2m-1级扫描线输出扫描信号，第m个GOA单元的第二GDL电路用于根据接收的第二时钟信号向第2m级扫描线输出扫描信号，其中，M为正整数，m∈[1，M]；同一GOA单元接收的第一时钟信号和第二时钟信号同频同相。上述技术方案中，各GOA单元的两个GDL电路接收的时钟信号同频同相，这样就可以使各GOA单元的两个GDL电路输出的扫描信号一致，从而在原来一个刷新周期内各GOA单元的两个GDL电路同时输出两次扫描信号，提高TFT-LCD的刷新率。
附图说明
图1为本申请实施例提供的显示面板的结构示意图；
图2为本申请实施例提供的阵列基板的结构示意图；
图3为本申请实施例提供的时序控制电路与扫描驱动电路的连接关系示意图；
图4为本申请实施例提供的时钟信号的时序图；
图5为本申请实施例提供的一GOA单元的电路结构示意图；
图6为本申请实施例提供的另一GOA单元的电路结构示意图；
图7为本申请实施例提供的又一GOA单元的电路结构示意图。
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。本申请实施例的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1为本申请实施例提供的显示面板的结构示意图，如图1所示，本申请实施例提供的显示面板可以包括：显示区1A和非显示区1B，显示区1A用于显示图像，非显示区1B环绕设置于显示区1A周围，用于设置其他辅助部件或者模组。
具体地，显示面板可以包括：阵列基板1、彩膜基板2和液晶层3。
阵列基板1和彩膜基板2相对设置，液晶层3位于阵列基板1和彩膜基板2之间。
图2为本申请实施例提供的阵列基板的结构示意图，如图2所示，阵列基板1的显示区1A可以包括：2M条扫描线11、N条数据线12和多个像素单元P，M和N为正整数；阵列基板1的非显示区1B可以包括：数据驱动电路13、时序控制电路14和扫描驱动电路15。
像素单元P可以阵列排布，每条扫描线11都可以与对应一行的像素单元P电连接。
不同分辨率的显示面板，像素单元P的行列数也有差异，本实施例后续以显示面板中的像素单元P为2160行为例，进行示例性说明。
数据驱动电路13可以与每条数据线12电连接，数据驱动电路13用于将待显示的图像数据通过数据线12以数据电压的形式传输至对应的像素单元P。
时序控制电路14分别与数据驱动电路13和扫描驱动电路15电连接，用于输出时钟信号控制数据驱动电路13和扫描驱动电路15的工作时序。
显示面板的分辨率不同，时序控制电路14输出的时钟信号数量也可以不同，例如，根据显示面板不同的分辨率，时序控制电路14输出的时钟信号可以是4个时钟信号、8个时钟信号、10个时钟信号或12个时钟信号等，本实施例后续以时序控制电路14输出8个同频时钟信号为例，进行示例性说明。
扫描驱动电路15可以与扫描线11电连接，扫描驱动电路15用于通过扫描线11输出扫描信号控制各像素单元P接收图像数据的时间。
扫描驱动电路15可以通过GOA技术设置在阵列基板1的非显示区1B，其可以包括多个GOA单元，每个GOA单元可以包括两个GDL电路，以使显示面板的边框更窄；在一些实施例中，每个GOA单元也可以包括更多个GDL电路。
图3为本申请实施例提供的时序控制电路与扫描驱动电路的连接关系示意图，如图3所示，本申请实施例提供的扫描驱动电路15可以包括1080个级联的GOA单元。
1080个级联的GOA单元可以依次为GOA1、GOA2、……、GOA1080，每个GOA单元可以包括两个互相连接的GDL电路(即第一GDL电路和第二GDL电路)，每个GDL电路可以接收一个时钟信号，并根据该时钟信号输出一个扫描信号。
例如，第m个GOA单元的第一GDL电路可以根据接收的第一时钟信号向第2m-1级扫描线11输出扫描信号，第m个GOA单元的第二GDL电路可以根据接收的第二时钟信号向第2m级扫描线11输出扫描信号，其中，m∈[1，M]。
对于任意一个GOA单元，该GOA单元中的两个GDL电路接收的时钟信号的相位可以不同，以输出两个间隔一段时间的扫描信号。本实施例中，为了增加显示面板的刷新率，该GOA单元中的两个GDL电路接收的时钟信号可以采用相同的相位，这样一个GOA单元就可以在同一时刻驱动两行扫描线，样就增加了各GOA单元的刷新率。
对应地，时序控制电路14输出的8个同频时钟信号的时序关系则可以如图4所示的，时钟信号1与时钟信号2的相位相同，时钟信号3与时钟信号4的相位相同，时钟信号5与时钟信号6的相位相同，时钟信号7与时钟信号8的相位相同。
其中，相同相位的钟信号也可以是同一时钟信号，以减少时序控制电路14的时钟信号，从而减小时序控制电路14的宽度，使显示屏的边框更窄。
各时钟信号的占空比可以均为1/2。各时钟信号的占空比也可以调整的更小，例如，1/4，这样可以减少各GOA单元中两个GDL电路输出的扫描信号的下降时间，从而使同一GOA单元的两个扫描信号的下降时间更趋近一致，提高显示面板的稳定性。
1080个级联的GOA单元可以包括2160个GDL电路，2160个GDL电路可以依次为GDL1、GDL2、……、GDL2160，2160个GDL电路对应输出的2160个扫描信号可以依次为G1、G2、……、G2160。每个扫描信号分别用于驱动阵列基板1的显示区1A中对应像素行的扫描线11。
扫描驱动电路15还可以接收时序控制电路14输出的启动信号STV、复位信号Reset、第一低压电位VSS1、第二低压电位VSS2以及电源电压VDD_O。
具体地，扫描驱动电路15中的GDL1、GDL2、GDL3和GDL4电路可以接收时序控制电路14输出的启动信号STV，其他GDL电路可以通过级联电路接收启动信号STV。
复位信号Reset、第一低压电位VSS1和第二低压电位VSS2用于下拉各GDL电路的节点电压。
电源电压VDD_O可以是高电位，用于向各GDL电路提供稳定的高电位电压。
可以理解，显示面板还可以包括其他用于共同完成图像显示的辅助电路，例如图像接收处理电路、电源电路等，本实施例对此不再进行赘述。
图5为本申请实施例提供的一GOA单元的电路结构示意图，如图5所示，该GOA单元为第(n+1)/2个GOA单元，5≤n≤2M-7，n为奇数。
该第(n+1)/2个GOA单元中的第一GDL电路可以包括：第一上拉控制模块1511、第一上拉模块1512、第一下拉控制模块1513、第二下拉控制模块1514、第一下拉模块1515、第一节点Q(n)和第三节点Q(n+1)。
第一上拉控制模块1511与第一节点Q(n)电连接，并接入第n-4级级传信号C(n-4)，第一上拉控制模块1511用于根据第n-4级级传信号C(n-4)，上拉第一节点Q(n)的电位至第一电位，其中，第一电位为高电位。
第一上拉模块1512与第一节点Q(n)、第n级级传信号C(n)的输出端、第n级扫描信号G(n)的输出端电连接，并接入第一时钟信号CLK(N)，第一上拉模块1512用于在第一节点Q(n)的电位为第一电位的情况下，根据第一时钟信号CLK(N)输出高电位的第n级级传信号C(n)和第n级扫描信号G(n)。
第一下拉控制模块1513与第一节点Q(n)和第三节点Q(n+1)电连接，并接入第n+6级级传信号C(n+6)、第一复位信号Reset以及第一低压电位VSS1。第一下拉控制模块1513用于根据第n+6级级传信号C(n+6)下拉第一节点Q(n)的电位至第二电位，使第一上拉模块1512输出低电位的第n级级传信号C(n)和第n级扫描信号G(n)，其中，第二电位为低电位。第一下拉控制模块1513还用于根据第一复位信号Reset下拉第一节点Q(n)和第三节点Q(n+1)的电位。
第二下拉控制模块1514与第三节点Q(n+1)电连接，并接入电源电压VDD_O，第二下拉控制模块1514用于上拉第三节点Q(n+1)的电位至第一电位。
第一下拉模块1515分别与第三节点Q(n+1)、第n级级传信号C(n)的输出端、第n级扫描信号G(n)的输出端电连接，并接入第一低压电位VSS1和第二低压电位VSS2，第一下拉模块1515用于在第三节点Q(n+1)的电位为第一电位的情况下，下拉第n级级传信号C(n)和第n级扫描信号G(n)的电位，输出具有低电位的第n级级传信号C(n)，并关闭第n级扫描信号G(n)。
第一GDL电路还可以包括第一下拉维持模块1516，第一下拉维持模块1516与第一节点Q(n)和第三节点Q(n+1)电连接，并接入第n-4级级传信号C(n-4)和第一低压电位VSS1，第一下拉维持模块1516用于根据第n-4级级传信号C(n-4)维持第一节点Q(n)和第三节点Q(n+1)的电位。
该第(n+1)/2个GOA单元中的第二GDL电路可以包括：第二上拉控制模块1521、第二上拉模块1522、第三下拉控制模块1523、第四下拉控制模块1524、第二下拉模块1525、第二节点Qb(n)和第四节点Qb(n+1)。
第二上拉控制模块1521与第二节点Qb(n)电连接，并接入第n-3级级传信号C(n-3)，第二上拉控制模块1521用于根据第n-3级级传信号C(n-3)，上拉第二节点Qb(n)的电位至第一电位。
第二上拉模块1522与第二节点Qb(n)、第n+1级级传信号C(n+1)的输出端、第n+1级扫描信号G(n+1)的输出端电连接，并接入第二时钟信号CLK(N+1)，第二上拉模块1522用于在第二节点Qb(n)的电位为第一电位的情况下，根据第二时钟信号CLK(N+1)输出高电位的第n+1级级传信号C(n+1)和第n+1级扫描信号G(n+1)。
第三下拉控制模块1523与第二节点Qb(n)和第四节点Qb(n+1)电连接，并接入第n+7级级传信号C(n+7)、第二复位信号Reset以及第一低压电位VSS1。第一下拉控制模块1513用于根据第n+7级级传信号C(n+7)下拉第二节点Qb(n)的电位至第二电位，使第二上拉模块1522输出低电位的第n+1级级传信号C(n+1)和第n+1级扫描信号G(n+1)。第一下拉控制模块1513还用于根据第二复位信号Reset下拉第二节点Qb(n)和第四节点Qb(n+1)的电位。
第一GDL电路的第一下拉控制模块1513根据第n+6级级传信号C(n+6)，使第一上拉模块1512输出低电位的第n级级传信号C(n)和第n级扫描信号G(n)，第二GDL电路的第三下拉控制模块1523根据第n+7级级传信号C(n+7)，使第二上拉模块1522输出低电位的第n+1级级传信号C(n+1)和第n+1级扫描信号G(n+1)。由于n为奇数，因此，第n+6级级传信号C(n+6)和第n+7级级传信号C(n+7)是同一GOA单元的两个GDL电路输出的，而同一GOA单元的两个GDL电路接收的时钟信号是同频同相的，也就是说第n+6级级传信号C(n+6)和第n+7级级传信号C(n+7)是同时输出的，这样第一GDL电路的第一下拉控制模块1513接收到第n+6级级传信号C(n+6)的时间与第二GDL电路的第三下拉控制模块1523接收到第n+7级级传信号C(n+7)的时间相同，因此第一上拉模块1512输出低电位的第n级级传信号C(n)和第n级扫描信号G(n)的时间与第二上拉模块1522输出低电位的第n+1级级传信号C(n+1)和第n+1级扫描信号G(n+1)的时间也相同，这样就可以使第n级扫描信号G(n)和第n+1级扫描信号G(n+1)的下降时间一致，从而提高显示面板的稳定性。
第四下拉控制模块1524与第四节点Qb(n+1)电连接，并接入电源电压VDD_O，第四下拉控制模块1524用于上拉第四节点Qb(n+1)的电位至第一电位。
第二下拉模块1525分别与第四节点Qb(n+1)、第n+1级级传信号C(n+1)的输出端、第n+1级扫描信号G(n+1)的输出端电连接，并接入第一低压电位VSS1和第二低压电位VSS2，第二下拉模块1525用于在第四节点Qb(n+1)的电位为第一电位的情况下，下拉第n+1级级传信号C(n+1)和第n+1级扫描信号G(n+1)的电位，输出具有低电位的第n+1级级传信号C(n+1)，并关闭第n+1级扫描信号G(n+1)。
第二GDL电路还可以包括第二下拉维持模块1526，第二下拉维持模块1526与第二节点Qb(n)和第四节点Qb(n+1)电连接，并接入第n-4级级传信号C(n-4)和第一低压电位VSS1，第二下拉维持模块1526用于根据第n-4级级传信号C(n-4)维持第二节点Qb(n)和第四节点Qb(n+1)的电位。
具体地，第一上拉控制模块1511可以包括第一晶体管T1。第一晶体管T1的栅极和源极接入第n-4级级传信号C(n-4)，漏极与第一节点Q(n)电连接。
第一上拉模块1512可以包括第二晶体管T2和第三晶体管T3。其中，第二晶体管T2的源极接入第一时钟信号CLK(N)，栅极与第一节点Q(n)电连接，漏极与第n级级传信号C(n)的输出端电连接。第三晶体管T3的源极接入第一时钟信号CLK(N)，栅极与第一节点Q(n)电连接，漏极与第n级扫描信号G(n)的输出端电连接。
第一下拉控制模块1513可以包括第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。其中，第四晶体管T4的栅极接入第一复位信号Reset，源极与第一节点Q(n)电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。第五晶体管T5的栅极与第三节点Q(n+1)电连接，源极与第一节点Q(n)电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。第六晶体管T6的栅极接入第n+6级级传信号C(n+6)，源极与第一节点Q(n)电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。第七晶体管T7的栅极与第四节点Qb(n+1)电连接，源极与第一节点Q(n)电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。
第二下拉控制模块1514可以包括第八晶体管T8、第九晶体管T9和第十晶体管T10。第八晶体管T8的源极和栅极与电源电压VDD_O电连接，漏极与第九晶体管T9的栅极、第十晶体管T10的源极电连接。第九晶体管T9的源极与电源电压VDD_O电连接，漏极与第三节点Q(n+1)电连接。第十晶体管T10的栅极与第一节点Q(n)电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。
第一下拉模块1515可以包括第十一晶体管T11、第十二晶体管T12、第十三晶体管T13和第十四晶体管T14。其中，第十一晶体管T11的栅极与第三节点Q(n+1)电连接，源极与第n级级传信号C(n)的输出端电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。
第十二晶体管T12的栅极与第三节点Q(n+1)电连接，源极与第n级扫描信号G(n)的输出端电连接，漏极与第二低压端电连接，以接收第二低压电位VSS2。第十三晶体管T13的栅极与第二节点Qb(n)电连接，源极与第n级扫描信号G(n)的输出端电连接，漏极与第二低压端电连接，以接收第二低压电位VSS2。第十四晶体管T14的栅极与第二节点Qb(n)电连接，源极与第n级级传信号C(n)的输出端电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。
第一下拉维持模块1516可以包括第十五晶体管T15、第十六晶体管T16和第十七晶体管T17。其中，第十五晶体管T15的栅极与第一节点Q(n)电连接，源极与第三节点Q(n+1)电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。第十六晶体管T16的栅极接入第n-4级级传信号C(n-4)，漏极与第一低压端电连接，以接收第一低压电位VSS1，源极与第三节点Q(n+1)电连接。第十七晶体管T17的栅极与第二节点Qb(n)电连接，源极与第九晶体管T9的漏极电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。
第二上拉控制模块1521可以包括第十八晶体管T18。第十八晶体管T18的栅极和源极接入第n-3级级传信号C(n-3)，漏极与第二节点Qb(n)电连接。
第二上拉模块1522可以包括第十九晶体管T19和第二十晶体管T20。其中，第十九晶体管T19的源极接入第二时钟信号CLK(N+1)，栅极与第二节点Qb(n)电连接，漏极与第n+1级级传信号C(n+1)的输出端电连接。第二十晶体管T20的源极接入第二时钟信号CLK(N+1)，栅极与第二节点Qb(n)电连接，漏极与第n+1级扫描信号G(n+1)的输出端电连接。
第三下拉控制模块1523可以包括第二十一晶体管T21、第二十二晶体管T22、第二十三晶体管T23和第二十四晶体管T24。其中，第二十一晶体管T21的栅极接入第二复位信号Reset，源极与第二节点Qb(n)电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。第二十二晶体管T22的栅极与第四节点Qb(n+1)电连接，源极与第二节点Qb(n)电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。第二十三晶体管T23的栅极接入第n+7级级传信号C(n+7)，源极与第三节点Q(n+1)电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。第二十四晶体管T24的栅极与第三节点Q(n+1)电连接，源极与第二节点Qb(n)电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。
第四下拉控制模块1524可以包括第二十五晶体管T25、第二十六晶体管T26和第二十七晶体管T27。第二十五晶体管T25的源极和栅极与电源电压VDD_O电连接，漏极与第二十六晶体管T26的栅极、第二十六七晶体管的源极电连接。第二十六晶体管T26的源极与电源电压VDD_O电连接，漏极与第四节点Qb(n+1)电连接。第二十七晶体管T27的栅极与第二节点Qb(n)电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。
第二下拉模块1525可以包括第二十八晶体管T28、第二十九晶体管T29、第三十晶体管T30和第三十一晶体管T31。其中，第二十八晶体管T28的栅极与第四节点Qb(n+1)电连接，源极与第n+1级级传信号C(n+1)的输出端电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。第二十九晶体管T29的栅极与第四节点Qb(n+1)电连接，源极与第n+1级扫描信号G(n+1)的输出端电连接，漏极与第二低压端电连接，以接收第二低压电位VSS2。第三十晶体管T30的栅极与第三节点Q(n+1)电连接，源极与第n+1级扫描信号G(n+1)的输出端电连接，漏极与第二低压端电连接，以接收第二低压电位VSS2。第三十一晶体管T31的栅极与第三节点Q(n+1)电连接，源极与第n+1级级传信号C(n+1)的输出端电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。
第二下拉维持模块1526可以包括第三十二晶体管T32、第三十三晶体管T33和第三十四晶体管T34。其中，第三十二晶体管T32的栅极与第三节点Q(n+1)电连接，源极与第四节点Qb(n+1)电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。第三十三晶体管T33的栅极接入第n-4级级传信号C(n-4)，漏极与第一低压端电连接，以接收第一低压电位VSS1，源极与第三节点Q(n+1)电连接。
第三十四晶体管T34的栅极与第一节点Q(n)电连接，源极与第二十六晶体管T26的漏极电连接，漏极与第一低压端电连接，以接收第一低压电位VSS1。
GOA单元中的晶体管可以为NMOS管。
图6为本申请实施例提供的另一GOA单元的电路结构示意图，如图6所示，该GOA单元为本申请实施例提供的扫描驱动电路15的第(x+1)/2个GOA单元，1≤x＜5，x为奇数。
本申请实施例提供的第(x+1)/2个GOA单元可以包括：第一GDL电路和第二GDL电路。
第一GDL电路可以包括：第一上拉控制模块1511、第一上拉模块1512、第一下拉控制模块1513、第二下拉控制模块1514、第一下拉模块1515、第一节点Q(x)和第三节点Q(x+1)。
第一上拉控制模块1511与第一节点Q(x)电连接，并接入第启动信号STV，第一上拉控制模块1511用于根据启动信号STV，上拉第一节点Q(x)的电位至第一电位，其中，第一电位为高电位。
第一GDL电路的第一上拉模块1512、第一下拉控制模块1513、第二下拉控制模块1514、第一下拉模块1515、第一节点Q(x)和第三节点Q(x+1)与图5中GOA单元的第一上拉模块1512、第一下拉控制模块1513、第二下拉控制模块1514、第一下拉模块1515、第一节点Q(x)和第三节点Q(x+1)的连接关系一致，此处不再赘述。
第二GDL电路可以包括：第二上拉控制模块1521、第二上拉模块1522、第三下拉控制模块1523、第四下拉控制模块1524、第二下拉模块1525、第二节点Qb(x)和第四节点Qb(x+1)。
第二上拉控制模块1521与第二节点Qb(x)电连接，并接入启动信号STV，第二上拉控制模块1521用于根据启动信号STV，上拉第二节点Qb(x)的电位至第一电位。
第二GDL电路的第二上拉模块1522、第三下拉控制模块1523、第四下拉控制模块1524、第二下拉模块1525、第二节点Qb(x)和第四节点Qb(x+1)与图5中GOA单元的第二上拉模块1522、第三下拉控制模块1523、第四下拉控制模块1524、第二下拉模块1525、第二节点Qb(x)和第四节点Qb(x+1)的连接关系一致，此处不再赘述。
图7为本申请实施例提供的又一GOA单元的电路结构示意图，如图7所示，该GOA单元为本申请实施例提供的扫描驱动电路15的第(y+1)/2个GOA单元，2M-7＜y≤2M，y为奇数。
本申请实施例提供的第(y+1)/2个GOA单元可以包括：第一GDL电路和第二GDL电路。
第一GDL电路可以包括：第一上拉控制模块1511、第一上拉模块1512、第一下拉控制模块1513、第二下拉控制模块1514、第一下拉模块1515、第一节点Q(y)和第三节点Q(y+1)。
第一下拉控制模块1513与第一节点Q(y)、第三节点Q(y+1)和下拉信号输出电路的输出端电连接，并接入第一复位信号Reset以及第一低压电位VSS1。第一下拉控制模块1513用于根据接收的下拉信号下拉第一节点Q(y)的电位至第二电位，使第一上拉模块1512输出低电位的第y级级传信号C(y)和第y级扫描信号G(y)。
第一GDL电路的第一上拉模块1512、第一上拉模块1512、第二下拉控制模块1514、第一下拉模块1515、第一节点Q(y)和第三节点Q(y+1)与图5中GOA单元的第一上拉模块1512、第一上拉模块1512、第二下拉控制模块1514、第一下拉模块1515、第一节点Q(y)和第三节点Q(y+1)的连接关系一致，此处不再赘述。
第二GDL电路可以包括：第二上拉控制模块1521、第二上拉模块1522、第三下拉控制模块1523、第四下拉控制模块1524、第二下拉模块1525、第二节点Qb(y)和第四节点Qb(y+1)。
第三下拉控制模块1523与第二节点Qb(y)、第四节点Qb(y+1)和下拉信号输出电路的输出端电连接，并接入第二复位信号Reset以及第一低压电位VSS1。第三下拉控制模块1523用于根据接收的下拉信号下拉第二节点Qb(y)的电位至第二电位，使第二上拉模块1522输出低电位的第y+1级级传信号C(y+1)和第y+1级扫描信号G(y+1)。
本申请实施例提供的扫描驱动电路、阵列基板和显示面板，包括级联的M个GOA单元，每个GOA单元包括相互连接的第一GDL电路和第二GDL电路，第m个GOA单元的第一GDL电路用于根据接收的第一时钟信号向第2m-1级扫描线输出扫描信号，第m个GOA单元的第二GDL电路用于根据接收的第二时钟信号向第2m级扫描线输出扫描信号，其中，M为正整数，m∈[1，M]；同一GOA单元接收的第一时钟信号和第二时钟信号同频同相。上述技术方案中，各GOA单元的两个GDL电路接收的时钟信号同频同相，这样就可以使各GOA单元的两个GDL电路输出的扫描信号一致，从而在原来一个刷新周期内各GOA单元的两个GDL电路同时输出两次扫描信号，提高TFT-LCD的刷新率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
在本申请中出现的对步骤进行的命名或者编号，并不意味着必须按照命名或者编号所指示的时间/逻辑先后顺序执行方法流程中的步骤，已经命名或者编号的流程步骤可以根据要实现的技术目的变更执行次序，只要能达到相同或者相类似的技术效果即可。
在本申请的描述中，除非另有说明，“/”表示前后关联的对象是一种“或”的关系，例如，A/B可以表示A或B；本申请中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况，其中A，B可以是单数或者复数。
并且，在本申请的描述中，除非另有说明，“多个”是指两个或多于两个。“以下至少一项”或其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b，或c中的至少一项，可以表示：a，b，c，a-b，a-c，b-c，或a-b-c，其中a，b，c可以是单个，也可以是多个。
如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。
在本申请说明书中描述的参在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (9)

1.一种扫描驱动电路，其特征在于，包括：
级联的M个GOA单元，每个所述GOA单元包括相互连接的第一GDL电路和第二GDL电路，第m个GOA单元的第一GDL电路用于根据接收的第一时钟信号向第2m-1级扫描线输出扫描信号，第m个GOA单元的第二GDL电路用于根据接收的第二时钟信号向第2m级扫描线输出扫描信号，其中，M为正整数，m∈[1，M]；
同一所述GOA单元接收的所述第一时钟信号和所述第二时钟信号同频同相，所述第一GDL电路和所述第二GDL电路在同一时刻输出扫描信号；
第(x+1)/2个所述GOA单元的第一GDL电路用于：根据所述第一时钟信号、启动信号和第x+6级级传信号，输出第x级级传信号和第x级扫描信号，其中，1≤x＜5，x为奇数；
第(x+1)/2个所述GOA单元的第二GDL电路用于：根据所述第二时钟信号、所述启动信号和第x+7级级传信号，输出第x+1级级传信号和第x+1级扫描信号。
2.根据权利要求1所述的电路，其特征在于，第(n+1)/2个所述GOA单元的第一GDL电路用于：根据所述第一时钟信号、第n-4级级传信号和第n+6级级传信号，输出第n级级传信号和第n级扫描信号，其中，5≤n≤2M-7，n为奇数；
第(n+1)/2个所述GOA单元的第二GDL电路用于：根据所述第二时钟信号、第n-3级级传信号和第n+7级级传信号，输出第n+1级级传信号和第n+1级扫描信号。
3.根据权利要求2所述的电路，其特征在于，所述第一GDL电路包括第一上拉控制模块、第一上拉模块、第一下拉控制模块、第二下拉控制模块、第一下拉模块、第一节点和第三节点；
所述第一上拉控制模块、所述第一上拉模块和所述第一下拉控制模块与所述第一节点电连接，所述第一上拉控制模块用于根据接收的所述第n-4级级传信号，上拉所述第一节点的电位至第一电位；
所述第一上拉模块用于在所述第一节点的电位为第一电位的情况下，根据所述第一时钟信号输出高电位的所述第n级级传信号和所述第n级扫描信号；
所述第一下拉控制模块用于根据接收的所述第n+6级级传信号，下拉所述第一节点至第二电位，使所述第一上拉模块输出低电位的所述第n级级传信号和所述第n级扫描信号；
所述第二下拉控制模块和所述第一下拉模块与第三节点电连接，所述第二下拉模块用于上拉所述第三节点的电位至第一电位；
所述第一下拉模块用于在所述第三节点的电位为第一电位的情况下，输出低电位的所述第n级级传信号，并关闭所述第n级扫描信号。
4.根据权利要求2所述的电路，其特征在于，所述第二GDL电路包括第二上拉控制模块、第二上拉模块、第三下拉控制模块、第四下拉控制模块、第二下拉模块、第二节点和第四节点；
所述第二上拉控制模块、所述第二上拉模块和所述第三下拉控制模块与所述第二节点电连接，所述第二上拉控制模块用于根据接收的所述第n-3级级传信号，上拉所述第二节点的电位至第一电位；
所述第二上拉模块用于在所述第二节点的电位为第一电位的情况下，根据所述第二时钟信号输出高电位的所述第n+1级级传信号和所述第n+1级扫描信号；
所述第三下拉控制模块用于根据接收的所述第n+7级级传信号，下拉所述第二节点至第二电位，使所述第二上拉模块输出低电位的所述第n+1级级传信号和所述第n+1级扫描信号；
所述第四下拉控制模块和所述第二下拉模块与第四节点电连接，所述第二下拉模块用于上拉所述第四节点的电位至第一电位；
所述第二下拉模块用于在所述第四节点的电位为第一电位的情况下，输出低电位的所述第n+1级级传信号，并关闭所述第n+1级扫描信号。
5.根据权利要求1所述的电路，其特征在于，所述扫描驱动电路还包括：下拉信号输出电路，所述下拉信号输出电路用于向第(y+1)/2个所述GOA单元输出下拉信号；
第(y+1)/2个所述GOA单元的第一GDL电路用于：根据所述第一时钟信号、第y-4级级传信号和所述下拉信号，输出第y级级传信号和第y级扫描信号；根，其中，2M-7＜y≤2M，y为奇数；
第(y+1)/2个所述GOA单元的第二GDL电路用于：根据所述第二时钟信号、第y-3级级传信号和所述下拉信号，输出第y+1级级传信号和第y+1级扫描信号。
6.根据权利要求1所述的电路，其特征在于，所述时钟信号的占空比为1/4。
7.根据权利要求1-6任一项所述的电路，其特征在于，所述第一时钟信号和所述第二时钟信号为同一时钟信号。
8.一种阵列基板，其特征在于，包括：如权利要求1-7中任一项所述的扫描驱动电路和2M条扫描线，所述扫描驱动电路中的2M个GDL电路与所述2M条扫描线一一对应连接，每条扫描线连接多个像素单元。
9.一种显示面板，其特征在于，所述显示面板的非显示区域包括如权利要求1-7任一项所述的扫描驱动电路。
CN202210607437.6A 2022-05-31 2022-05-31 扫描驱动电路、阵列基板和显示面板 Active CN114913830B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210607437.6A CN114913830B (zh) 2022-05-31 2022-05-31 扫描驱动电路、阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210607437.6A CN114913830B (zh) 2022-05-31 2022-05-31 扫描驱动电路、阵列基板和显示面板

Publications (2)

Publication Number Publication Date
CN114913830A CN114913830A (zh) 2022-08-16
CN114913830B true CN114913830B (zh) 2023-08-22

Family

ID=82770437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210607437.6A Active CN114913830B (zh) 2022-05-31 2022-05-31 扫描驱动电路、阵列基板和显示面板

Country Status (1)

Country Link
CN (1) CN114913830B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223433A (zh) * 2020-01-19 2020-06-02 深圳市华星光电半导体显示技术有限公司 一种goa电路和显示装置
WO2021056857A1 (zh) * 2019-09-24 2021-04-01 深圳市华星光电半导体显示技术有限公司 驱动电路及其驱动方法与应用的显示面板
CN114242016A (zh) * 2021-12-20 2022-03-25 惠科股份有限公司 扫描驱动电路、阵列基板和显示终端
CN114299893A (zh) * 2021-12-31 2022-04-08 长沙惠科光电有限公司 扫描驱动电路、阵列基板和显示终端
CN114333731A (zh) * 2021-12-31 2022-04-12 惠科股份有限公司 扫描驱动电路和阵列基板
CN114333720A (zh) * 2021-12-10 2022-04-12 长沙惠科光电有限公司 驱动电路、栅极驱动电路及显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021056857A1 (zh) * 2019-09-24 2021-04-01 深圳市华星光电半导体显示技术有限公司 驱动电路及其驱动方法与应用的显示面板
CN111223433A (zh) * 2020-01-19 2020-06-02 深圳市华星光电半导体显示技术有限公司 一种goa电路和显示装置
CN114333720A (zh) * 2021-12-10 2022-04-12 长沙惠科光电有限公司 驱动电路、栅极驱动电路及显示面板
CN114242016A (zh) * 2021-12-20 2022-03-25 惠科股份有限公司 扫描驱动电路、阵列基板和显示终端
CN114299893A (zh) * 2021-12-31 2022-04-08 长沙惠科光电有限公司 扫描驱动电路、阵列基板和显示终端
CN114333731A (zh) * 2021-12-31 2022-04-12 惠科股份有限公司 扫描驱动电路和阵列基板

Also Published As

Publication number Publication date
CN114913830A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
US10095058B2 (en) Shift register and driving method thereof, gate driving device
KR100319221B1 (ko) 액티브 매트릭스형 표시장치
CN107833552B (zh) 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置
CN106328084A (zh) Goa驱动电路及液晶显示装置
CN108447450B (zh) 栅极驱动电路、显示装置以及驱动方法
CN112509511B (zh) 显示装置
CN114974163B (zh) 扫描驱动电路、阵列基板和显示面板
CN105489189A (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
CN108877720B (zh) 栅极驱动电路、显示装置及驱动方法
KR20180001714A (ko) 표시장치
CN109166542B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN111754916B (zh) Goa电路及显示面板
CN110599971A (zh) 移位寄存器、栅极驱动电路及显示装置
US10297217B2 (en) Liquid crystal display and the driving circuit thereof
CN107516492B (zh) 一种移位寄存器、栅极驱动电路及显示装置
US11694587B2 (en) Demultiplexer gate driver circuit and display panel
JP3090922B2 (ja) 平面表示装置、アレイ基板、および平面表示装置の駆動方法
CN114913830B (zh) 扫描驱动电路、阵列基板和显示面板
KR101002331B1 (ko) 액정표시장치
CN115171619B (zh) 扫描驱动电路、阵列基板和显示面板
CN115148166A (zh) 扫描驱动电路、阵列基板和显示面板
CN111415695B (zh) 移位寄存器、栅极驱动电路及显示控制方法
US20070205973A1 (en) Method for driving lcd panels
CN113241034A (zh) 移位寄存器单元、栅极驱动电路及其控制方法
CN110211536B (zh) 一种显示面板和显示面板的驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant