KR20180001714A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20180001714A
KR20180001714A KR1020160080334A KR20160080334A KR20180001714A KR 20180001714 A KR20180001714 A KR 20180001714A KR 1020160080334 A KR1020160080334 A KR 1020160080334A KR 20160080334 A KR20160080334 A KR 20160080334A KR 20180001714 A KR20180001714 A KR 20180001714A
Authority
KR
South Korea
Prior art keywords
gate
node
input line
voltage
reset signal
Prior art date
Application number
KR1020160080334A
Other languages
English (en)
Other versions
KR102507421B1 (ko
Inventor
조영성
소병성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160080334A priority Critical patent/KR102507421B1/ko
Priority to US15/630,136 priority patent/US10319284B2/en
Priority to EP17177680.0A priority patent/EP3264403B1/en
Priority to CN201710494218.0A priority patent/CN107545862B/zh
Publication of KR20180001714A publication Critical patent/KR20180001714A/ko
Application granted granted Critical
Publication of KR102507421B1 publication Critical patent/KR102507421B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 표시장치는 화소 어레이, 쉬프트레지스터 및 노드 제어부를 포함한다. 화소 어레이에는 데이터라인들과 게이트라인들이 정의되고, 화소들이 매트릭스 형태로 배치된다. 쉬프트레지스터는 종속적으로 연결되는 스테이지를 포함하며, 게이트라인들에 게이트펄스를 순차적으로 공급한다. 노드 제어부는 쉬프트레지스터의 노드를 제어한다. 쉬프트레지스터의 제i 스테이지는 풀업 트랜지스터, 풀다운 트랜지스터, 스타트 제어부 및 QB 노드 방전제어부를 포함한다. 노드 제어부의 제1 리셋신호 생성부는 게이트 로우전압 입력라인에 연결되는 게이트전극, 고전위전압 입력라인에 연결되는 드레인전극, 및 제1 리셋신호 입력라인에 연결되는 소스전극으로 이루어진다. 제1 리셋신호 생성부는 매 프레임의 수직 블랭크 기간 동안에, 게이트 로우전압에 인가되는 턴-온 전압에 응답하여 제1 리셋신호 입력라인을 충전시킨다.

Description

표시장치{Display Device}
본 발명은 표시장치에 관한 것이다.
표시장치는 데이터라인들과 게이트라인들이 직교되도록 배치되고 픽셀들이 매트릭스 형태로 배치된다. 데이터라인들에는 표시하고자 하는 비디오 데이터전압이 공급되고 게이트라인들에는 게이트펄스가 순차적으로 공급된다. 게이트펄스가 공급되는 표시라인의 픽셀들에 비디오 데이터전압이 공급되며, 모든 표시라인들이 게이트펄스에 의해 순차적으로 스캐닝되면서 비디오 데이터를 표시한다.
표시장치의 게이트라인들에 게이트펄스를 공급하기 위한 게이트 구동부는 통상 다수의 게이트 집적회로(Integrated Circuit, 이하 "IC"라 함)를 포함한다. 게이트 드라이브 IC 각각은 게이트펄스를 순차적으로 출력하여야 하기 때문에 기본적으로 쉬프트 레지스터를 포함하며, 표시패널의 구동특성에 따라 쉬프트 레지스터의 출력 전압을 조정하기 위한 회로들과 출력 버퍼들을 포함할 수 있다.
표시장치에서 스캔신호인 게이트펄스를 생성하는 게이트 구동부는 표시패널에서 비표시영역인 베젤 영역에 박막 트랜지스터들의 조합으로 이루어지는 게이트-인-패널(Gate Ii Paiel, 이하 GIP) 형태로 구현되기도 한다. GIP 형태의 게이트 구동부는 게이트라인의 개수에 대응하는 스테이지를 구비하여, 각 스테이지는 일대일로 대응하는 게이트라인에 게이트펄스를 출력한다.
GIP 형태의 쉬프트레지스터는 게이트드라이브 IC를 대신하기 때문에, 구동회로의 제작비용을 줄일 수 있다. 하지만, GIP 회로가 복잡해지면서 GIP 회로에 인가되는 구동신호들이 많아지는 경우도 있다. GIP에 인가되는 구동신호가 추가되면, 타이밍 콘트롤러 등의 집적회로는 추가적인 구동신호를 생성하기 위한 회로가 더해져야만 한다. 그 결과, 표시장치의 회로 사이즈가 증가되고, 구동회로와 GIP 회로부를 연결하기 위한 설계가 다시 이루어져야 한다.
상술한 문제점을 해결하기 위해서 본 발명은 구동회로의 사이즈를 줄일 수 있는 표시장치를 제공하기 위한 것이다.
상술한 과제 해결 수단으로 본 발명의 표시장치는 화소 어레이, 쉬프트레지스터 및 노드 제어부를 포함한다. 화소 어레이에는 데이터라인들과 게이트라인들이 정의되고, 화소들이 매트릭스 형태로 배치된다. 쉬프트레지스터는 종속적으로 연결되는 스테이지를 포함하며, 게이트라인들에 게이트펄스를 순차적으로 공급한다. 노드 제어부는 쉬프트레지스터의 노드를 제어한다. 쉬프트레지스터의 제i 스테이지는 풀업 트랜지스터, 풀다운 트랜지스터, 스타트 제어부 및 QB 노드 방전제어부를 포함한다. 노드 제어부의 제1 리셋신호 생성부는 게이트 로우전압 입력라인에 연결되는 게이트전극, 고전위전압 입력라인에 연결되는 드레인전극, 및 제1 리셋신호 입력라인에 연결되는 소스전극으로 이루어진다. 제1 리셋신호 생성부는 매 프레임의 수직 블랭크 기간 동안에, 게이트 로우전압에 인가되는 턴-온 전압에 응답하여 제1 리셋신호 입력라인을 충전시킨다.
본 발명은 GIP 회로부는 제1 리셋신호를 별도의 구동회로로부터 인가받지 않기 때문에, 구동회로의 사이즈를 줄일 수 있다. 또한, 표시패널에 배치되는 제1 리셋신호 입력라인은 표시패널 외부의 구동회로와 연결시킬 필요가 없기 때문에 표시패널의 어레이 설계가 용이하다.
도 1은 본 발명에 의한 표시장치를 나타내는 도면이다.
도 2는 본 발명에 의한 GIP 회로부를 나타내는 도면이다.
도 3은 도 2에 도시된 스테이지를 나타내는 도면이다.
도 4는 GIP 회로부의 입력 및 출력을 나타내는 타이밍도이다.
도 5는 프레임 기간을 설명하기 위한 도면이다.
도 6은 게이트펄스의 폴링 타임을 설명하기 위한 도면이다.
도 7은 본 발명의 GIP 회로부가 생성한 제1 리셋신호의 시뮬레이션 결과를 나타내는 타이밍도이다.
도 8은 구동회로에서 생성하는 비교 예의 제1 리셋신호를 나타내는 타이밍도이다.
이하 첨부된 도면을 참조하여 액정표시장치를 중심으로 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.
본 발명의 게이트 구동 회로에서 스위치 소자들은 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 이하의 실시예에서 n 타입 트랜지스터를 예시하였지만, 본 발명은 이에 한정되지 않는다는 것에 주의하여야 한다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 MOSFET(NMOS)의 경우, 캐리어 가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 MOSFET에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 MOSFET에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 이하의 실시예에서 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되어서는 안된다.
또한, 본 명세에서 턴-온 전압은 트랜지스터의 동작 전압을 지칭한다. 본 명세서는 n 타입 트랜지스터를 실시 예로 설명되고 있기 때문에, 고전위전압을 턴-온 전압으로 규정하고 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 표시장치는 표시패널(100), 타이밍 콘트롤러(110), 데이터 구동부(120) 및 게이트 구동부(130,GIP) 등을 구비한다.
표시패널(100)은 데이터라인(DL) 및 게이트라인(GL)이 정의되고 화소들이 배치되는 화소 어레이(100A), 화소 어레이(100A)의 외측으로 각종 신호라인들이나 패드 등이 형성되는 비표시영역(100B)을 포함한다. 표시패널(100)은 액정표시장치(LCD), 유기발광다이오드 표시장치(OLED), 전기영동 표시장치(EPD) 등을 이용할 수 있다.
타이밍 콘트롤러(110)는 영상보드에 연결된 LVDS 또는 TMDS 인터페이스 수신회로 등을 통해 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(DLCK) 등의 타이밍신호를 입력받는다. 타이밍 콘트롤러(110)는 입력된 타이밍신호를 기준으로 데이터 구동부(120)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 스캔구동부(130,140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)를 생성한다.
데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity, POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 소스 드라이브 IC들(120)의 쉬프트 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들(120) 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다.
스캔 타이밍 제어신호는 스타트펄스(VST) 및 게이트클럭(CLK) 등을 포함한다. 스타트펄스(VST)는 쉬프트레지스터(140)에 입력되어 쉬프트 스타트 타이밍을 제어한다. 게이트클럭(CLK)은 레벨 쉬프터(130)를 통해 레벨 쉬프팅된 후에 쉬프트레지스터(130)에 입력된다.
데이터 구동부(120)는 다수의 소스 드라이브 IC(Integrated Circuit)들을 포함한다. 소스 드라이브 IC들은 타이밍 콘트롤러(110)로부터 디지털 비디오 데이터들(RGB)과 소스 타이밍 제어신호(DDC)를 공급받는다. 소스 드라이브 IC들은 소스 타이밍 제어신호(DDC)에 응답하여 디지털 비디오 데이터들(RGB)을 감마전압으로 변환하여 데이터전압을 생성하고, 데이터전압을 표시패널(100)의 데이터 라인들(DL)을 통해 공급한다.
게이트 구동부(130,GIP)는 레벨 시프터(130) 및 GIP 회로부(140)를 포함한다.
레벨 시프터(130)는 IC 형태로 표시패널(100)에 접속되는 인쇄회로기판(미도시)에 형성된다. 레벨 시프터(130)는 타이밍 콘트롤러(110)의 제어에 의해서 클럭신호들(CLK) 및 스타트신호(VST)를 레벨 쉬프팅한 후 쉬프트레지스터(SR)에 공급한다.
도 2는 본 발명에 의한 GIP 회로부를 나타내는 도면이다.
도 2를 참조하면, GIP 회로부(140)는 표시패널(100)의 비표시영역(100B)에서 게이트-인-패널(Gate In Panel; 이하 GIP) 방식에 의해서 다수의 박막 트랜지스터(이하 TFT) 조합으로 형성되어서, 게이트펄스를 순차적으로 출력한다. 이를 위해서 GIP 회로부(140)는 노드 제어부(NCON) 및 쉬프트레지스터(SR)를 포함한다.
GIP 회로부(140)의 일측에는 타이밍 콘트롤러(110) 또는 전원공급부로부터 구동신호 및 구동전압을 공급받는 다수의 신호라인들(CLK_L, VDD_L, AVGL_L, GVGL_L, DRST_L)을 포함한다. 다만, 제1 리셋신호 입력라인(BRST_L)은 다른 회로부와 연결되지 않고, 표시패널(100)에서 플로팅 상태로 배치된다.
노드 제어부(NCON)는 쉬프트레지스터(SR)의 노드들의 전압레벨을 제어한다. 구체적으로 노드 제어부(NCON)는 제1 리셋신호 입력라인(BRST_L)의 노드를 제어할 수 있다. 노드 제어부(NCON)는 제1 리셋신호 생성부(T1N), 제1 리셋라인 전압홀딩부(T2N) 및 제1 리셋라인 방전제어부(T3N)를 포함한다.
제1 리셋신호 생성부(T1N)는 게이트 로우전압 입력라인(GVGL_L)에 연결되는 게이트전극(G), 고전위전압 입력라인(VDD_L)에 연결되는 드레인전극(D) 및 제1 리셋신호 입력라인(BRST_L)에 연결되는 소스전극(S)을 포함하는 트랜지스터로 이루어질 수 있다. 제1 리셋신호 생성부(T1N)는 게이트 로우전압 입력라인(GVGL_L)에 입력되는 턴-온전압에 응답하여, 고전위전압 입력라인(VDD_L)으로부터 입력받는 고전위전압(VDD)을 제1 리셋신호 입력라인(BRST_L)에 인가한다. 게이트 로우전압 입력라인(GVGL_L)은 매 프레임의 수직 블랭크 기간(VB) 동안 턴-온 전압을 유지하고, 액티브 기간(AT) 동안 턴-오프 전압을 유지한다.
제1 리셋라인 전압홀딩부(T2N)는 제[i-4] 게이트클럭(CLK[i-4]) 입력라인에 연결되는 게이트전극(G), 제1 리셋신호 입력라인(BRST_L)에 연결되는 드레인전극(D) 및 게이트 로우전압 입력라인(GVGL_L)에 연결되는 소스전극(S)을 포함한다.
제1 리셋라인 방전제어부(T3N)는 제2 리셋신호 입력라인(DRST_L)에 연결되는 게이트전극(G), 제1 리셋신호 입력라인(BRST_L)에 연결되는 드레인전극(D) 및 게이트 로우전압 입력라인(GVGL_L)에 연결되는 소스전극(S)을 포함한다. 제2 리셋신호(DRST)는 수직 블랭크 기간(VB)이 종료된 이후에 액티브 기간(AT)의 초기에 입력되고, 액티브 기간(AT) 동안에 게이트 로우전압 입력라인(GVGL_L)에는 제2 저전위전압(VSS2)이 입력된다. 그 결과 액티브 기간(AT)이 시작할 때, 제1 리셋라인 방전제어부(T3N)는 제2 리셋신호(DRST)에 응답하여, 제1 리셋신호 입력라인(BRST_L)을 제2 저전위전압(VSS2)으로 방전한다.
쉬프트레지스터(SR)는 게이트클럭(CLK)들 및 스타트펄스(VST)에 대응하여 게이트펄스를 출력한다. 쉬프트레지스터(SR)는 서로 종속적으로 연결되는 다수의 스테이지를 포함한다. 도 2는 n 개의 게이트라인에 대응하여 n 개의 스테이지(STG)로 이루어지는 쉬프트레지스터(SR)를 도시하고 있지만, 스테이지(STG)의 개수는 이에 한정되지 않는다. 예컨대, 스테이지는 캐리신호 또는 후단신호(NEXT)를 생성하는 더미 스테이지를 포함할 수도 있다. 이하의 설명에서 "전단 스테이지"는 기준이 되는 스테이지의 상부에 위치하는 것을 말한다. 예컨대, 제i(i는 1<i<n 인 자연수) 스테이지(STGi)을 기준으로, 전단 스테이지는 제1 스테이지(STG1) 내지 제i-1 스테이지(STG(i-1)) 중 어느 하나를 지시한다. "후단 스테이지"는 기준이 되는 스테이지의 하부에 위치하는 것을 말한다. 예컨대, 제i(1<i<n) 스테이지(STGi)을 기준으로, 후단 스테이지는 제[i+1] 스테이지(STG(i+1)) 내지 제n 스테이지 중 어느 하나를 지시한다.
쉬프트레지스터(SR)의 각 스테이지(STG)는 게이트펄스(Gout[1]~Gout[n])를 순차적으로 출력한다. 예컨대, 제i 스테이지(STGi)는 제i 게이트펄스(Gouti)를 출력하고, 제n 스테이지(STGn)는 제n 게이트펄스(Gout[n])를 출력한다. 이를 위하여, 각 스테이지(STG)는 순차적으로 지연되는 게이트클럭(CLK)들 중에서 한 개의 게이트클럭을 입력받는다.
제[i-4]게이트펄스(Gout[i-4])는 제[i-4]게이트라인에 인가됨과 동시에, 제i 스테이지(STGi)로 전달되는 캐리신호 역할을 겸한다. 제[i+4]게이트펄스(Gout[i+4])는 제[i+4]게이트라인에 인가됨과 동시에, 제i 스테이지(STGi)로 인가되는 후단신호(NEXT) 역할을 겸한다. 도 2는 도 4에 도시된 바와 같이, 게이트클럭(CLK)의 위상이 8상이고, 게이트펄스가 4 수평주기(H) 동안 중첩되는 실시 예를 바탕으로 도시된 것이며, 캐리신호 및 후단신호(NEXT)는 이에 한정되지 않는다.
도 3은 도 2에 도시된 스테이지의 구성을 나타내는 도면이고, 도 4는 도 3에 도시된 스테이지에 입력되는 구동신호의 타이밍과 출력신호를 나타내는 도면이다. 도 3은 스테이지와의 연결관계를 도시하기 위해서 도 2에 도시된 노드 제어부를 함께 도시하고 있지만, 언급한 바와 같이 노드 제어부는 스테이지마다 형성되는 것은 아니다.
도 1 내지 도 4을 참조하면, 쉬프트레지스터(140)의 제i(i는 “i-4” 이하의 자연수 스테이지(STGi)는 풀업 트랜지스터(Pull-up transistor, Tpu), 풀다운 프랜지스터(Pull-down transistor, Tpd), 스타트 제어부(T1) 및 다수의 트랜지스터들을 포함한다.
풀업 트랜지스터(Tpu)는 Q 노드에 연결되는 게이트전극, 게이트클럭(CLK) 입력단에 연결되는 드레인전극 및 출력단(Nout)에 연결되는 소스전극을 포함한다.
풀다운 트랜지스터(Tpd)는 QB 노드에 연결되는 게이트전극, 출력단(Nout)에 연결되는 드레인전극 및 게이트 로우전압 입력단에 연결되는 소스전극을 포함한다.
스타트 제어부(T1)는 스타트펄스 입력단자(VST_P)에 연결되는 게이트전극 및 드레인전극 및 Q 노드에 연결되는 소스전극을 포함하는 트랜지스터로 이루어질 수 있다. 스타트펄스 입력단자(VST_P)는 제1 내지 제4 스타트펄스(VST1~VST4) 중에서 어느 하나 또는 캐리신호를 입력받는다. 제1 내지 제4 스테이지(STG1~STG4)의 스타트펄스 입력단자(VST_P)는 각각 제1 내지 제4 스타트펄스(VST1~VST4)를 입력받고, 제i 스테이지(STGi)의 스타트 입력단자(VST_P)는 캐리신호인 제[i-4] 게이트펄스(Gout[i-4])를 입력받는다.
제2 트랜지스터(T2)는 제2 리셋신호 입력라인(DRST_L)에 연결되는 게이트전극, 고전위전압 입력라인(VDD_L)에 연결되는 드레인전극 및 QB 노드에 연결되는 소스전극을 포함한다. 제2 트랜지스터(T2)는 제2 리셋신호(DRST)에 응답하여 QB 노드를 충전한다.
제3 트랜지스터(T3)는 게이트클럭 바 신호를 입력받는 게이트전극, 고전위전압 입력라인(VDD_L)에 연결되는 드레인전극 및 QA 노드에 연결되는 소스전극을 포함한다. 게이트클럭 바 신호는 풀업 트랜지스터(Tpu)의 드레인전극에 인가되는 게이트클럭과 위상이 반대인 게이트클럭을 의미한다. 본 발명에서와 같이, 8상 게이트클럭을 이용하는 쉬프트레지스터에서 제i 스테이지(STGi)의 게이트클럭 바 신호는 제[i-4] 게이트클럭(CLK[i-4])을 지칭한다. 제3 트랜지스터(T3)는 제[i-4] 게이트클럭(CLK[i-4])에 응답하여, QA 노드를 충전한다.
제4 트랜지스터(T4)는 QA 노드에 연결되는 게이트전극, 고전위전압 입력라인(VDD_L)에 연결되는 드레인전극 및 QB 노드에 연결되는 소스전극을 포함한다. 제4 트랜지스터(T4)는 QA 노드가 충전되었을 때에, QB 노드를 충전한다.
제5 트랜지스터(T5)는 Q 노드에 연결되는 게이트전극, QA 노드에 연결되는 드레인전극 및 게이트 로우전압 입력라인(GVGL_L)에 연결되는 소스전극을 포함한다. 제5 트랜지스터(T5)는 Q 노드가 충전되었을 때에, QA 노드와 게이트 로우전압 입력라인(GVGL_L) 간의 전류 패스를 형성한다.
제6트랜지스터(T6)는 제1 리셋신호 입력라인(BRST_L)에 연결되는 게이트전극, QA 노드에 연결되는 드레인전극 및 저전위전압 입력라인(AVGL_L)에 연결되는 소스전극을 포함한다. 제6트랜지스터(T6)는 제1 리셋신호(BRST)에 응답하여, QA 노드를 제1 저전위전압(VSS1)으로 방전시킨다.
제7랜지스터(T7)는 QB 노드에 연결되는 게이트전극, Q 노드에 연결되는 드레인전극 및 게이트 로우전압 입력라인(GVGL_L)에 연결되는 소스전극을 포함한다. 제7랜지스터(T7)는 Q 노드가 충전되었을 때에 QB 노드를 방전시킨다.
제8 트랜지스터(T8)는 Q 노드에 연결되는 게이트전극, QB 노드에 연결되는 드레인전극 및 게이트 로우전압 입력라인(GVGL_L)에 연결되는 소스전극을 포함한다. 제8 트랜지스터(T8)는 QB 노드가 충전되었을 때에 Q 노드를 방전시킨다.
QB 노드 방전제어부(T9)는 제1 리셋신호 입력라인(BRST_L)에 연결되는 게이트전극, QB 노드에 연결되는 드레인전극 및 저전위전압 입력라인(AVGL_L)에 연결되는 소스전극을 포함한다. QB 노드 방전제어부(T9)는 제1 리셋신호(BRST)에 응답하여 QB 노드를 제1 저전위전압(VSS1)으로 방전시킨다. QB 노드 방전제어부(T9)는 제1 리셋신호 입력라인(BRST_L)이 게이트하이(VGH)일 때 동작하기 때문에, 저전위전압 입력라인(AVGL_L)을 통해서 QB 노드를 방전시킨다.
제10 트랜지스터(T10)는 제1 리셋신호 입력라인(BRST_L)에 연결되는 게이트전극, 출력단(Nout)에 연결되는 드레인전극 및 저전위전압 입력라인(AVGL_L)에 연결되는 소스전극을 포함한다. 제10 트랜지스터(T10)는 제1 리셋신호(BRST)에 응답하여, 출력단(Nout)을 제1 저전위전압(VSS1)으로 방전시킨다.
제11 트랜지스터(T11)는 후단신호 입력단(NEXT_P)에 연결되는 게이트전극, Q 노드에 연결되는 드레인전극 및 게이트 로우전압 입력라인(GVGL_L)에 연결되는 소스전극을 포함한다. 제11 트랜지스터(T11)는 후단신호(NEXT)에 응답하여 Q 노드의 전압을 제2 저전위전압으로 방전시킨다.
Q 노드 방전제어부(T4N)는 게이트 로우전압 입력라인(GVGL_L)에 연결되는 게이트전극, Q 노드에 연결되는 드레인전극 및 저전위전압 입력라인(AVGL_L)에 연결되는 소스전극을 포함한다.
위와 같은 구성을 갖는 GIP 회로부(140)의 동작을 살펴보면 다음과 같다.
프레임 기간은 액티브 기간(AT) 및 수직 블랭크 기간(VB)으로 구분된다.
도 5는 VESA(Video Electronic Standards Association) 표준에 근거한 액티브 기간 및 수직 블랭크 기간을 나타내는 도면이다.
도 5를 참조하면, 액티브 기간(AT)은 표시패널(100)에서 영상이 표시되는 표시영역(100A)의 모든 픽셀들에 1 프레임 분량의 데이터를 표시하는 데 소요되는 기간이다.
수직 블랭크 기간(VB)은 수직 싱크 시간(Vertical sync time, VS), 버티컬 프론트 포치(Vertical Front Porch, FP), 및 버티컬 백 포치(Vertical Back Porch, BP)을 포함한다. 수직 싱크 시간(VS)은 Vsync의 폴링 에지부터 라이징 에지까지의 시간으로서, 한 화면의 시작(또는 끝) 타이밍을 나타낸다. 버티컬 프론트 포치(FP)는 1 프레임 데이터의 마지막 라인 데이터 타이밍을 나타내는 마지막 DE의 폴링 에지부터 버티컬 블랭크 시간(VB)의 시작까지의 시간이다. 버티컬 백 포치(BP)는 버티컬 블랭크 시간(VB)의 끝부터 1 프레임 데이터의 제1 라인 데이터 타이밍을 나타내는 제1 DE의 라이징 에지까지의 시간이다.
수직 블랭크 기간(VB) 동안, 게이트 로우전압 입력라인(GVGL_L)에는 게이트 하이전압(VGH)이 인가된다.
제1 리셋신호 생성부(T1N)는 게이트 하이전압(VGH)에 응답하여 턴-온되어서, 고전위전압(VDD)을 제1 리셋신호 입력라인(BRST_L)에 충전한다. 이와 같이, 제1 리셋신호 입력라인(BRST_L)은 별도의 구동회로로부터 제1 리셋신호(BRST)를 입력받는 것이 아니라, GIP 회로부(140)부에 배치되는 제1 리셋신호 생성부(T1N)를 통해서 제1 리셋신호(BRST)를 입력받는다. 따라서, 본 발명의 표시장치는 제1 리셋신호를 생성하는 구동회로의 사이즈를 저감시킬 수 있다. 본 발명의 제1 리셋신호(BRST)는 표시패널(100) 내에서 생성되기 때문에, 제1 리셋신호 입력라인(BRST_L)은 표시패널 외부의 구동회로와 연결될 필요가 없다. 그 결과 표시패널의 GIP 회로부(140)와 별도의 구동회로들 간의 설계 마진을 여유롭게 할 수 있다.
제1 리셋신호 입력라인(BRST_L)이 고전위전압(VDD)으로 충전되면, QB 노드 방전제어부(T9) 및 제10 트랜지스터(T9)는 턴-온된다. QB 노드 방전제어부(T9)는 턴-온되어서 QB 노드를 제1 저전위전압(VSS1)으로 방전시키고, 제10 트랜지스터(T10)는 출력단(Nout)을 제1 저전위전압(VSS1)으로 방전시킨다.
이와 같이, 수직 블랭크 기간(VB) 동안 게이트 로우전압 입력라인(GVGL_L)에 인가되는 게이트 하이전압(VGH)에 의해서, 각 스테이지(STG)의 QB 노드 및 출력단(Nout)은 제1 저전위전압(VSS1)으로 초기화된다. 그리고 QB 노드가 제1 저전위전압(VSS1)을 유지하기 때문에, 풀다운 트랜지스터(Tpd) 및 제7랜지스터(T7)는 턴-오프 상태를 유지하여 스트레스(stress)를 적게 받을 수 있다.
제(k-1)(k는 자연수) 프레임의 수직 블랭크 기간(VB)이 종료된 이후에, 제k 프레임의 초기 구간 동안에 제2 리셋신호 입력라인(DRST_2)은 제2 리셋신호(DRST)를 입력받는다.
제1 리셋라인 방전제어부(T3N)는 제2 리셋신호(DRST)에 응답하여 제1 리셋신호 입력라인(BRST_L)과 게이트 로우전압 입력라인(GVGL_L) 간의 전류 패스를 형성한다. 수직 블랭크 기간(VB)이 종료된 이후에 게이트 로우전압 입력라인(GVGL_L)에는 제2 저전위전압(VSS2)이 인가되기 때문에, 제1 리셋라인 방전제어부(T3N)는 제2 리셋신호(DRST)에 응답하여 제1 리셋신호 입력라인(BRST_L)을 제2 저전위전압(VSS2)으로 방전한다.
제2 리셋신호(DRST)가 인가되는 동안에, 제2 트랜지스터(T2)는 턴-온되어서 QB 노드를 충전한다. 수직 블랭크 기간(VB) 동안 QB 노드는 제1 저전위전압(VSS1)을 유지하기 때문에 Q 노드는 플로팅(floating) 상태가 된다. 제2 트랜지스터(T2)는 제2 리셋신호(DRST)에 응답하여 QB 노드를 충전시키고, 제7랜지스터(T7)는 Q 노드를 방전시킨다. 결과적으로, 제1 리셋라인 방전제어부(T3N)는 게이트클럭(CLK)이 입력되기 이전에 Q 노드를 제2 저전위전압(VSS2)으로 유지하여, Q 노드가 플로팅 상태가 되는 것을 방지한다.
스타트 제어부(T1)는 스타트펄스(VST)에 응답하여, Q 노드를 프리 챠징(pre-charging)한다. 제1 내지 제4 스테이지(STG1~STG4)에 배치되는 스타트 제어부(T1)는 각각 제1 내지 제4 스타트펄스(VST1~VST4)를 인가받는다. 제5 내지 제i스테이지(STG5~STGi) 에 배치되는 스타트 제어부(T1)는 각각 제[i-4] 스테이지(STG[i-4])가 출력하는 게이트펄스를 인가받는다.
Q 노드가 프리 챠징된 상태에서 게이트클럭(CLK)이 풀업 트랜지스터(Tpu)의 드레인전극에 입력되면, 풀업 트랜지스터(Tpu)의 드레인전극 전압이 상승하는 것에 따라 Q 노드는 부트스트래핑(bootstrapping)된다. Q 노드가 부트스트래핑되면서 풀업 트랜지스터(Tpu)의 게이트-소스 간의 전위차는 커지고, 결국 게이트-소스 간의 전압 차이가 문턱전압에 도달할 때 풀업 트랜지스터(Tpu)는 턴-온된다. 턴-온 된 풀업 트랜지스터(Tpu)는 게이트클럭(CLK)을 이용하여 출력단(Nout)을 충전시킨다. i 번째 스테이지(STGi)의 출력단(Nout)은 i 번째 게이트라인(GLi)과 연결되고, i 번째 게이트라인(GLi)에는 게이트펄스(Gouti)가 인가된다.
게이트클럭(CLK)이 로우레벨로 반전된 이후에 제11 트랜지스터(T11)의 게이트전극은 후단신호(NEXT)를 입력받는다. Q 노드 방전제어부(T6)는 후단신호(NEXT)에 응답하여 턴-온되고, 그 결과 Q 노드의 전압을 제1 저전위전압(VSS1)으로 방전시킨다.
게이트클럭(CLK)의 게이트로우전압은 제1 저전위전압(VSS1) 보다 낮은 제2 저전위전압(VSS2)으로 설정된다. 그 결과 도 6에서 보는 것처럼, Q 노드를 방전시키는 과정에서 게이트펄스(Gout)의 폴링 타임은 줄어든다. 이러한 이유는 전압의 차이가 커질수록 방전되는 속도도 빨라지기 때문이다. 따라서, 게이트클럭이 제2 저전위전압(VSS2)으로 낮아질 때의 폴링 타임(Tf1)은 제1 저전위전압(VSS1)으로 낮아질 때의 폴링 타임(Tf2) 보다 짧아지기 때문에, 게이트펄스(Gout)의 폴링 타임을 줄일 수 있다.
액티브 기간 내에서, 제3 트랜지스터(T3)는 제[i-4] 게이트클럭(CLK[i-4])에 응답하여 QA 노드를 충전한다. 즉, QA 노드는 제i 게이트클럭(CLKi)이 입력되지 않는 구간 동안에 고전위전압(VDD)을 유지한다. 제4 트랜지스터(T4)는 QA 노드에 응답하여 QB 노드를 충전한다. 제i 게이트클럭(CLKi)는 제i 스테이지(STGi)가 출력하는 게이트펄스의 출력타이밍을 결정하기 위해서 풀업 트랜지스터(Tpu)의 드레인전극에 인가되는 게이트클럭(CLK)을 지칭한다.
제5 트랜지스터(T5)는 Q 노드가 충전되는 구간에서는 제4 트랜지스터(T4)가 동작하는 것을 억제한다. 즉, 제5 트랜지스터(T5)는 스타트펄스(VST) 및 제i 게이트클럭(CLKi)이 입력되는 동안에는 QA 노드를 방전시켜서, 제4 트랜지스터(T4)가 동작하지 않도록 한다.
제1 리셋라인 전압홀딩부(T2N)는 제[i-4] 게이트클럭(CLK[i-4])에 응답하여 제1 리셋신호 입력라인(BRST_L)을 제2 저전위전압(VSS2)으로 방전시킨다. 제1 리셋신호 생성부(T1N)는 액티브 기간(AT) 동안에 턴-오프 되기 때문에, 제1 리셋신호 입력라인(BRST_L)은 액티브 기간(AT) 동안에 플로팅 상태가 된다. 제1 리셋라인 전압 홀딩부(T2N)는 제i 게이트클럭(CLKi)이 입력되지 않는 동안에 제1 리셋신호 입력라인(BRST_L)을 제2 저전위전압(VSS2)으로 방전시켜서, 제1 리셋신호 입력라인(BRST_L)이 플로팅되는 것을 방지한다.
제6트랜지스터(T6)는 제1 리셋신호 입력라인(BRST_L)이 고전위전압일 때에 QA 노드를 방전시켜서, 제4 트랜지스터(T4)가 동작하지 않도록 한다. 제4 트랜지스터(T4)는 액티브 기간(AT) 중에서 장시간 턴-온되어 있기 때문에 스트레스를 많이 받는다. 수직 블랭크 기간(VB) 동안에는 제4 트랜지스터(T4)가 동작하지 않아도 무방하기 때문에, 제6트랜지스터(T6)는 수직 블랭크 기간(VB) 동안 QA 노드를 방전시켜서 제4 트랜지스터(T4)가 동작하지 않도록 한다. 특히, 수직 블랭크 기간(VB) 동안 게이트 로우전압 입력라인(GVGL_L)은 게이트하이전압(VGH)이 인가되기 때문에, 제6트랜지스터(T6)는 저전위전압 입력라인(AVGL_L)과 연결된다.
Q 노드 방전제어부(T4N)는 수직 블랭크 기간(VB) 동안에 Q 노드를 제1 저전위전압(VSS1)으로 방전시켜서, Q 노드가 플로팅 상태가 되는 것을 방지한다.
도 7은 본 발명에 의한 쉬프트레지스터가 생성한 제1 리셋신호의 시뮬레이션 결과를 나타내는 파형도이고, 도 8은 타이밍 콘트롤러 등의 구동회로가 생성한 제1 리셋신호를 나타내는 파형도이다. 도 7에서와 같이, 본 발명은 별도의 구동회로를 이용하지 않으면서도, 종래와 동일 수준의 신뢰성을 갖는 제1 리셋신호를 생성할 수 있다. 즉, 본 발명은 구동회로의 사이즈를 줄이고 설계 마진을 여유롭게 하면서도, 쉬프트레지스터 동작의 신뢰성을 유지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시패널 110: 타이밍 콘트롤러
120: 데이터 구동부 130, 140: 게이트 구동부
NCON: 노드 제어부 SR: 쉬프트레지스터

Claims (8)

  1. 데이터라인들과 게이트라인들이 정의되고, 화소들이 매트릭스 형태로 배치되는 화소 어레이;
    종속적으로 연결되는 스테이지를 포함하며, 상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 쉬프트레지스터; 및
    상기 쉬프트레지스터의 노드를 제어하는 노드 제어부를 포함하되,
    제i(i는 자연수) 스테이지는
    Q노드의 전압에 응답하여 출력단을 충전시켜서, 제i 게이트펄스를 출력하는 풀업 트랜지스터;
    QB 노드의 전압에 응답하여 상기 출력단을 상기 게이트 로우전압으로 방전시키는 풀다운 트랜지스터;
    스타트펄스 또는 상기 제i 게이트펄스 이외의 게이트펄스에 응답하여 상기 Q 노드를 프리챠징하는 스타트 제어부; 및
    제1 리셋신호 입력라인의 전압에 응답하여 상기 QB 노드를 제1 저전위전압으로 방전시키는 QB 노드 방전제어부를 포함하고,
    상기 노드 제어부는 게이트 로우전압 입력라인에 연결되는 게이트전극, 고전위전압 입력라인에 연결되는 드레인전극, 및 제1 리셋신호 입력라인에 연결되는 소스전극으로 이루어지는 제1 리셋신호 생성부를 포함하고,
    상기 제1 리셋신호 생성부는 매 프레임의 수직 블랭크 기간 동안에, 게이트 로우전압에 인가되는 턴-온 전압에 응답하여 상기 제1 리셋신호 입력라인을 충전시키는 표시장치.
  2. 제 1 항에 있어서,
    상기 제1 리셋신호 입력라인은 상기 제1 리셋신호 생성부가 턴-오프 되었을 때에는 플로팅 상태인 표시장치.
  3. 제 1 항에 있어서,
    상기 노드 제어부는 표시패널에서 상기 쉬프트레지스터의 상단 또는 하단 중에서 어느 한 곳에 배치되는 표시장치.
  4. 제 1 항에 있어서,
    상기 게이트 로우전압 입력라인은 상기 수직 블랭크 기간 이외에는 상기 제1 저전위전압 보다 낮은 전압레벨을 갖는 제2 저전위전압을 인가받는 표시장치.
  5. 제 4 항에 있어서,
    상기 제2 저전위전압은 상기 풀업 트랜지스터의 드레인전극에 인가되는 게이트클럭의 저전위전압레벨과 동일한 표시장치.
  6. 제 4 항에 있어서,
    상기 노드 제어부는
    제2 리셋신호 입력라인에 연결되는 게이트전극, 상기 제1 리셋신호 입력라인에 연결되는 드레인전극 및 상기 게이트 로우전압 입력라인에 연결되는 소스전극으로 이루어지는 제1 리셋라인 방전제어부를 더 포함하고,
    상기 제1 리셋라인 방전제어부는
    액티브 기간의 초기에 상기 제2 리셋신호 입력라인에 인가되는 턴-온 전압에 응답하여, 상기 제1 리셋신호 입력라인을 상기 제2 저전위전압으로 방전시키는 표시장치.
  7. 제 4 항에 있어서,
    상기 노드 제어부는
    게이트클럭 바 신호를 입력받는 게이트전극, 상기 제1 리셋신호 입력라인에 연결되는 드레인전극 및 상기 게이트 로우전압 입력라인에 연결되는 소스전극으로 이루어지는 제1 리셋라인 전압 홀딩부를 더 포함하는 표시장치.
  8. 제 4 항에 있어서,
    상기 제i 스테이지는
    상기 게이트 로우전압 입력라인의 전압에 응답하여, 상기 Q 노드의 전압을 상기 제1 저전위전압으로 방전시키는 Q 노드 방전제어부를 더 포함하는 표시장치.
KR1020160080334A 2016-06-27 2016-06-27 표시장치 KR102507421B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160080334A KR102507421B1 (ko) 2016-06-27 2016-06-27 표시장치
US15/630,136 US10319284B2 (en) 2016-06-27 2017-06-22 Display device including a shift register including a plurarality of stages connected as a cascade and method of operating the same
EP17177680.0A EP3264403B1 (en) 2016-06-27 2017-06-23 Display device
CN201710494218.0A CN107545862B (zh) 2016-06-27 2017-06-26 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160080334A KR102507421B1 (ko) 2016-06-27 2016-06-27 표시장치

Publications (2)

Publication Number Publication Date
KR20180001714A true KR20180001714A (ko) 2018-01-05
KR102507421B1 KR102507421B1 (ko) 2023-03-10

Family

ID=59215607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160080334A KR102507421B1 (ko) 2016-06-27 2016-06-27 표시장치

Country Status (4)

Country Link
US (1) US10319284B2 (ko)
EP (1) EP3264403B1 (ko)
KR (1) KR102507421B1 (ko)
CN (1) CN107545862B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312184A (zh) * 2019-07-30 2020-06-19 友达光电股份有限公司 移位暂存器与相关的显示装置
CN111968562A (zh) * 2020-09-07 2020-11-20 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102486445B1 (ko) 2016-04-01 2023-01-10 삼성디스플레이 주식회사 표시 장치
CN106683634B (zh) * 2017-03-30 2019-01-22 京东方科技集团股份有限公司 一种移位寄存器、goa电路及其驱动方法、显示装置
CN108428468B (zh) 2018-03-15 2021-01-29 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN108806611B (zh) * 2018-06-28 2021-03-19 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN108877721B (zh) * 2018-07-26 2020-07-24 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN108962111B (zh) * 2018-08-21 2021-11-16 京东方科技集团股份有限公司 充电曲线获得方法、模组和显示装置
KR102522804B1 (ko) * 2018-10-12 2023-04-19 엘지디스플레이 주식회사 시프트 레지스터 및 이를 이용한 표시장치
CN109920379B (zh) * 2018-10-25 2020-11-06 合肥鑫晟光电科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
KR20210086311A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR20220034470A (ko) 2020-09-11 2022-03-18 엘지디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 유기 발광 표시 장치
CN112509511B (zh) * 2020-12-08 2022-07-12 深圳市华星光电半导体显示技术有限公司 显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100006065A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 게이트 드라이버 및 이를 갖는 표시장치
JP2011039269A (ja) * 2009-08-11 2011-02-24 Seiko Epson Corp 発光装置、電子機器および発光装置の駆動方法
KR20160044665A (ko) * 2014-10-15 2016-04-26 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
KR20160069046A (ko) * 2014-12-05 2016-06-16 엘지디스플레이 주식회사 표시장치 구동방법
KR101929039B1 (ko) * 2012-03-06 2018-12-13 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
KR102003439B1 (ko) * 2012-12-18 2019-07-24 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373979B1 (ko) * 2010-05-07 2014-03-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR101835044B1 (ko) * 2010-12-06 2018-04-16 삼성디스플레이 주식회사 표시 장치
CN202443728U (zh) * 2012-03-05 2012-09-19 京东方科技集团股份有限公司 移位寄存器、栅极驱动器及显示装置
KR101395997B1 (ko) * 2012-07-31 2014-05-28 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR101951940B1 (ko) * 2012-09-27 2019-02-25 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 표시장치
CN104078017B (zh) * 2014-06-23 2016-05-11 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100006065A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 게이트 드라이버 및 이를 갖는 표시장치
JP2011039269A (ja) * 2009-08-11 2011-02-24 Seiko Epson Corp 発光装置、電子機器および発光装置の駆動方法
KR101929039B1 (ko) * 2012-03-06 2018-12-13 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
KR102003439B1 (ko) * 2012-12-18 2019-07-24 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR20160044665A (ko) * 2014-10-15 2016-04-26 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
KR20160069046A (ko) * 2014-12-05 2016-06-16 엘지디스플레이 주식회사 표시장치 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312184A (zh) * 2019-07-30 2020-06-19 友达光电股份有限公司 移位暂存器与相关的显示装置
CN111968562A (zh) * 2020-09-07 2020-11-20 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Also Published As

Publication number Publication date
US10319284B2 (en) 2019-06-11
CN107545862A (zh) 2018-01-05
KR102507421B1 (ko) 2023-03-10
EP3264403B1 (en) 2020-09-16
CN107545862B (zh) 2020-08-21
US20170372654A1 (en) 2017-12-28
EP3264403A1 (en) 2018-01-03

Similar Documents

Publication Publication Date Title
KR102507421B1 (ko) 표시장치
US10553147B2 (en) Gate driver and display device having the same
EP3324397B1 (en) Display device
US8878765B2 (en) Gate shift register and display device using the same
US8477094B2 (en) Shift register and display device using the same
CN106952601B (zh) 移位寄存器以及包括该移位寄存器的显示设备
KR101352289B1 (ko) 표시장치
KR102542874B1 (ko) 표시장치
KR102686807B1 (ko) 표시장치
KR20180049375A (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR20190079855A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
KR20120117120A (ko) 펄스 출력회로와 이를 이용한 유기발광다이오드 표시장치
KR20190032959A (ko) 시프트레지스터 및 이를 포함하는 유기발광 표시장치
KR102476465B1 (ko) 게이트 구동회로 및 이를 포함하는 유기발광 표시장치
KR102427396B1 (ko) 표시장치
KR102334428B1 (ko) 표시장치 및 이의 구동방법
KR20190069179A (ko) 게이트 구동회로 및 이를 포함하는 표시장치
KR102356159B1 (ko) 표시장치
KR102426176B1 (ko) 표시장치
KR20180047613A (ko) 표시장치
KR102555058B1 (ko) 게이트 구동회로와 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right