CN215643650U - 驱动电路、阵列基板及显示面板 - Google Patents
驱动电路、阵列基板及显示面板 Download PDFInfo
- Publication number
- CN215643650U CN215643650U CN202122071602.4U CN202122071602U CN215643650U CN 215643650 U CN215643650 U CN 215643650U CN 202122071602 U CN202122071602 U CN 202122071602U CN 215643650 U CN215643650 U CN 215643650U
- Authority
- CN
- China
- Prior art keywords
- module
- output
- reset
- signal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型公开一种驱动电路、阵列基板及显示面板,其中,输出复位模块包括:信号线,配置为接收并传输第一直流信号;分压模块,分压模块的输入端与信号线连接,以接入第一直流信号,分压模块用于对第一直流信号进行分压以得到第二直流信号,并用于将第二直流信号输出至分压模块的输出端;第一复位模块,用于在接收到第一复位控制信号时,将第一直流信号输出至输出模块的受控端,以及将第二直流信号输出至输出模块的输出端,以复位输出模块。本实用新型技术方案解决了现有技术采用两根信号走线使得驱动电路在电路基板上所占用的面积过大,不利于GOA类显示产品的窄边框设计的问题。
Description
技术领域
本实用新型涉及显示技术领域,特别涉及一种驱动电路、阵列基板及显示面板。
背景技术
显示面板的驱动电路包括充电模块、输出模块以及输出复位模块。充电模块用以在工作时接收到输入信号,拉高输出模块的受控端的电位,使得输出模块将输入端接入的时序控制信号作为栅极驱动信号输出至与其输出端连接的一行像素单元,以驱动一行像素单元工作。输出复位模块在受控端接收到复位信号时,将输出复位模块的两个输入端分别接入的两路直流信号输出至输出模块的受控端和输出端,以同时拉低输出模块的受控端和输出端的电位,实现输出模块的复位。
但是,输出复位模块的两个输出端需要分别与两根信号走线连接,以对应接入每一信号走线上低电位的直流信号,如此对于采用GOA技术(Gate Driver on Array:阵列基板行驱动技术)来实现窄边框的显示产品而言,使得驱动电路在电路板上所占用的面积过大,不利于窄边框的设计。
实用新型内容
本实用新型的主要目的是提供一种显示面板的驱动电路,旨在通过分压模块接入一根信号线接入的第一直流信号,并利用分压模块分压产生第二直流信号,以在输出复位模块接收到复位信号时,将第一直流信号和第二直流信号分别输出至输出模块的受控端和输出端,从而实现对输出模块的复位,进而解决了现有技术采用两根信号走线使得驱动电路在电路基板上所占用的面积过大,不利于GOA类显示产品的窄边框设计的问题。
为实现上述目的,本实用新型提出的一种显示面板的驱动电路,包括充电模块、输出模块以及输出复位模块;其中,所述充电模块用于在导通时为寄生电容充电,所述输出模块用于在导通时将高电平的时序控制信号作为栅极驱动信号输出,所述输出复位模块用于在接收到第一复位控制信号时复位所述输出模块,其特征在于,所述输出复位模块包括:
信号线,配置为接收并传输第一直流信号;
分压模块,所述分压模块的输入端与所述信号线连接,以接入第一直流信号,所述分压模块用于对所述第一直流信号进行分压以得到第二直流信号,并用于将所述第二直流信号输出至所述分压模块的输出端;
第一复位模块,所述第一复位模块的受控端用于接入第一复位控制信号,所述第一复位模块的第一输入端与所述分压模块的输出端连接,所述第一复位模块的第二输入端与所述信号线连接,所述第一复位模块的第一输出端与所述输出模块的输出端连接,所述第一复位模块的第二输出端与所述输出模块的受控端连接;所述第一复位模块用于在接收到所述第一复位控制信号时,将所述第一直流信号输出至所述输出模块的受控端,以及将所述第二直流信号输出至所述输出模块的输出端,以复位所述输出模块。
可选地,所述第一复位模块包括:
第一薄膜晶体管,所述第一薄膜晶体管的第一端用于接入第一复位控制信号,所述第一薄膜晶体管的第二端与所述分压模块的输出端连接,所述第一薄膜晶体管的第三端与所述输出模块的输出端连接;所述第一薄膜晶体管用于在接入所述第一复位控制信号时,将接入的所述第二直流信号输出至所述输出模块的输出端;以及,
第二薄膜晶体管,所述第二薄膜晶体管的第一端用于接入第一复位控制信号,所述第二薄膜晶体管的第二端与所述信号线连接,所述第二薄膜晶体管的第三端与所述输出模块的受控端连接,所述第二薄膜晶体管用于在接入所述第一复位控制信号时,将接入的所述第一直流信号输出至所述输出模块的受控端。
可选地,所述输出复位模块还包括:
控制模块,所述控制模块的输入端用于接如第二复位控制信号,将用于所述第二复位控制信号输出至所述控制模块的输出端;以及,
第二复位模块,所述第二复位模块的受控端与所述控制模块的输出端连接,所述第二复位模块的第一输入端与所述信号线连接,所述第二复位模块的第二输入端与所述分压模块的输出端连接,所述第二复位模块的第一输出端与所述输出模块的受控端连接,所述第二复位模块的第二输出端与所述输出模块的输出端连接;
所述第二复位模块用于在接收到所述第二复位控制信号时,将所述第一直流信号输出至所述输出模块的受控端,以及将所述第二直流信号输出至所述输出模块的输出端。
可选地,所述第二复位模块包括:
第三薄膜晶体管,所述第三薄膜晶体管的第一端与所述控制模块的输出端连接,所述第三薄膜晶体管的第二端与所述信号线连接,所述第三薄膜晶体管的第三端与所述输出模块的受控端连接;所述第三薄膜晶体管用于在接收到所述第二复位控制信号时,将所述第一直流信号输出至所述输出模块的受控端;
第四薄膜晶体管,所述第四薄膜晶体管的第一端与所述控制模块的输出端连接,所述第四薄膜晶体管的第二端与所述分压模块的输出端连接,所述第四薄膜晶体管的第三端与所述输出模块的输出端连接;所述第四薄膜晶体管用于在接收到所述第二复位控制信号时,将所述第二直流信号输出至所述输出模块的输出端。
可选地,所述输出复位模块包括:
传递模块,所述传递模块的输入端与所述输出模块的输入端连接,所述传递模块的受控端与所述输出模块的受控端连接,所述传递模块的输出端与第一预设级阵列基板行驱动单元的充电模块的输入端连接,所述传递模块用于在接收到第一复位控制信号时,将高电平的时序控制信号输出至第一预设级阵列基板行驱动单元的充电模块的输入端。
可选地,所述分压模块包括:
分压电阻,所述分压电阻的第一端与所述信号线连接,所述分压电阻的第二端与所述第一复位模块的第一输入端连接。
可选地,所述分压模块包括:
第五薄膜晶体管,所述五薄膜晶体管的第二端与所述信号线连接,所述第五薄膜晶体管的第三端与所述第一复位模块的第一输入端连接,所述第五薄膜晶体管的第一端与所述五薄膜晶体管的第三端连接。
本实用新型还提出一种显示面板的驱动电路,包括充电模块、输出模块以及输出复位模块;其中,所述充电模块用于在导通时为寄生电容充电,所述输出模块用于在导通时将高电平的时序控制信号作为栅极驱动信号输出,所述输出复位模块用于在接收到第一复位控制信号时复位所述输出模块,所述显示面板的驱动电路包括:
信号线,配置为流经第一直流信号;
分压电阻,所述分压模块的第一端与所述信号线连接,以接入第一直流信号,所述分压电阻用于对所述第一直流信号进行分压以得到第二直流信号,并用于将所述第二直流信号输出至所述分压电阻的第二端;
第一复位模块,所述第一复位模块的受控端用于接入第一复位控制信号,所述第一复位模块的第一输入端与所述分压模块的输出端连接,所述第一复位模块的第二输入端与信号线连接,所述第一复位模块的第一输出端与所述输出模块的输出端连接,所述第一复位模块的第二输出端与所述输出模块的受控端连接;所述第一复位模块用于在接收到所述第一复位控制信号时,将所述第一直流信号输出至所述输出模块的受控端,以及将所述第二直流信号输出至所述输出模块的输出端,以复位所述输出模块。
本实用新型还提出一种阵列基板,所述阵列基板包括有效显示区和非有效显示区,所述非有效显示区环绕在有效显示区的外围,如上任意一项所述的显示面板的驱动电路设于所述阵列基板的非有效显示区。
本实用新型还提出一种显示面板,所述显示面板包括:彩膜基板、液晶层和如上所述的阵列基板,所述液晶层设于所述阵列基板和所述彩膜基板之间。
本实用新型技术方案通过采用分压模块,以通过分压模块对接入的第一直流信号进行分压得到信号幅值较小的第二直流信号,并在第一复位模块接收到第一复位控制信号时,将第一直流信号和第二直流信号分别输出至输出模块的受控端和输出端,以使输出模块的受控端和输出端之间的电压差小于0,从而实现对输出模块的复位。相较于现有技术而言,由于分压模块可采用简单的电阻元件或者薄膜晶体管来实现,在电路基板上所占用的面积远小于一根信号线所占用的面积,因此可缩小电路基板的整体面积,使得显示区周围的基板可更为小型化,有利于GAO类显示产品的窄边框设计。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本申请实施例一中显示面板的驱动电路的电路框图;
图2为本申请实施例一中显示面板的驱动电路的电路原理图;
图3为本申请实施例一中显示面板的驱动电路的第一薄膜晶体管和第四薄膜晶体管关态电流的变化曲线图;
图4为本申请实施例一中显示面板的驱动电路的第六薄膜晶体管关态电流的变化曲线图;
图5为现有技术中显示面板的驱动电路的电路原理图;
图6为本申请实施例一中显示面板的驱动电路的另一电路原理图
图7为本申请实施例二中显示面板的驱动电路的电路原理图;
图8为本申请实施例三中阵列基板的结构示意图;
图9为本申请实施例四中显示面板的结构示意图。
附图标号说明:
本实用新型目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
另外,在本实用新型中如涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
实施例一:
参照图1,公开了一种显示面板的驱动电路,显示面板的驱动电路包括充电模块30、输出模块10以及复位输出模块20。其中,充电模块用于在导通时接入高电平的栅极驱动信号,并将高电平的栅极驱动信号输出至输出模块受控端,以使得输出模块导通并同时为本级的寄生电容Cgs充电,输出模块10可在导通时将高电平的时序控制信号HCK信号作为栅极驱动信号输出,且输出模块10在被输出复位模块20复位时停止输出栅极驱动信号,以待下一次工作。本实施例中,输出复位模块20包括:
信号线21,配置为接收并传输第一直流信号VSS1;
分压模块22,分压模块22的输入端与信号线21连接,以接入第一直流信号VSS1,分压模块22用于对第一直流信号VSS1进行分压以得到第二直流信号VSS2,并用于将第二直流信号VSS2输出至分压模块22的输出端;
第一复位模块23,第一复位模块23的输入端用于接入第一复位控制信号S1,第一复位模块23的第一输入端与分压模块22的输出端连接,第一复位模块23的第二输入端与信号线21连接,第一复位模块23的第一输出端与输出模块10的输出端连接,第一复位模块23的第二输出端与输出模块10的受控端连接;第一复位模块23用于在接收到第一复位控制信号S1时,将第一直流信号VSS1输出至输出模块10的受控端,以及将第二直流信号VSS2输出至输出模块10的输出端,以复位输出模块10。
其中,信号线21为PCB上的金属层走线或者金属铜箔,信号线21的两端可与时序控制板连接,用以接入时序控制板输出的电流。由于信号线21自身为金属材质,具有一定的阻抗,当电流流经时会产生电压信号,因而时序控制板可通过控制信号线21上电流的大小及方向,来控制信号线21上电压信号的大小及正负,且由于信号线21产生电压需要一定宽度,因此两根信号线21会占空过多的电路板面积,不利于窄边框设计。本实施例中,信号线21配置为产生直流电压信号,即第一直流信号VSS1,第一直流信号VSS1可为低电压信号;或者,还可为负电压信号。需要注意的是,第一直流信号VSS1相较于第一复位控制信号S1而言为低电位信号,因此可作为各个模块的关断信号。
分压模块22可由分压器件或者由薄膜晶体管组成的开关模块来实现。分压模块22可从信号线21接入第一直流信号VSS1,并可对第一直流信号VSS1分压以产生第二直流信号VSS2后,将第二直流信号VSS2输出至第一复位模块23,因此第二直流信号VSS2也为电压信号,而其信号幅值,也即电压值小于第一直流信号VSS1的信号幅值。本实施例中,第一直流信号VSS1的范围可为-9V~-11V,第二直流信号VSS2的范围可为-5V~-7V。
第一复位模块23为由一个或者多个薄膜晶体管组成的开关模块。第一复位模块23可在接收到第一复位控制信号S1时,使得其中相应的薄膜晶体管导通,以接入第一直流信号VSS1和第二直流信号VSS2,并可将接入的第一直流信号VSS1和第二直流信号VSS2分别输出至输出模块10的受控端和输出端,以使输出模块10的受控端和输出端之间的电压差小于0,从而使得输出模块10可更彻底的关断,以待充电模块30下一次拉高受控端电位工作,如此即实现了对输出模块10的复位。
参照图5,图5为现有技术中显示面板的驱动电路的电路板走线示意图,在图5所示实施例中,现有技术方案需要采用两根信号线21分别接入第一直流信号VSS1和第二直流信号VSS2才能实现对输出模块10的复位,由图5可知,由于接入第二直流信号VSS2的连接线较粗,需要占用了较大的边框面积。对于采用GOA技术的显示设产品而言,显示面板的驱动电路制作在显示区周围的基板上,以使之能替代外接集成电路板来完成水平扫描线的驱动,从而达到减少外接集成电路板的焊接工序,并实现显示产品窄边框或者无边框的目的。在实际使用中,窄边框设计或者无边框设计在大屏和小屏的显示产品中的优势十分明显,不仅可以提升视觉效果,能让用户感受更加沉浸的效果,且画面更加的直接震撼,其次对于显示器来说,在使用双屏拼接的时候,两个屏幕可以较小缝隙或者无缝连接。因此,现有技术中所需要的两根信号线21会使得显示区周围基板所需的面积过大,进而导致显示产品的边框过宽。
本申请技术方案通过设置分压模块22,以通过分压模块22对接入的第一直流信号VSS1进行分压得到信号幅值较小的第二直流信号VSS2,并在第一复位模块23接收到第一复位控制信号S1时,将第一直流信号VSS1和第二直流信号VSS2分别输出至输出模块10的受控端和输出端,以使输出模块10的受控端和输出端之间的电压差小于0,从而实现对输出模块10的复位。相较于现有技术而言,由于分压模块22可采用简单的电阻元件或者薄膜晶体管来实现,在电路基板上所占用的面积远小于一根信号线21所占用的面积,因此可缩小电路基板的整体面积,使得显示区周围的基板可更为小型化,有利于GAO类显示产品的窄边框设计。
参照图2和图6,所述第一复位模块23包括:第一薄膜晶体管T1,所述第一薄膜晶体管T1的第一端与用于接入第一复位控制信号S1,所述第一薄膜晶体管T1的第二端与所述分压模块22的输出端连接,所述第一薄膜晶体管T1的第三端与所述输出模块10的输出端连接;所述第一薄膜晶体管T1用于在接入所述第一复位控制信号S1时,将接入的所述第二直流信号VSS2输出至所述输出模块10的输出端;以及,
第二薄膜晶体管T2,所述第二薄膜晶体管T2的第一端与所述第一复位模块23的受控端连接,所述第二薄膜晶体管T2的第二端与所述第一复位模块23的第二输入端连接,所述第二薄膜晶体管T2的第三端与所述第一复位模块23的第二输入端连接,所述第二薄膜晶体管T2用于在接入所述第一复位控制信号S1时,将接入的所述第一直流信号VSS1输出至所述输出模块10的受控端。
本实施例以第一薄膜晶体管T1和第二薄膜晶体管T2均是N型薄膜晶体管为例进行说明,则薄膜晶体管的第一端为栅极,第二端为漏极,第三端为源极。在本实施例中,第一复位控制信号S1为下两级栅极扫描线G(N+2)所接入的栅极驱动信号,可以理解的是,栅极驱动信号可根据电平值的相对高低,分为高电平值的栅极驱动信号和低电平值的栅极驱动信号,也即当下两级栅极扫描线接入高电平栅极驱动信号时,对本级的输出模块10进行复位。具体为,当第一薄膜晶体管T1和第二薄膜晶体管T2接收到第一复位控制信号S1时,由关断状态变为导通状态,以分别将各自漏极接入的第一直流信号VSS1和第二直流信号VSS2,对应输出至输出模块10的的受控端和输出端,以使得输出模块10关断。当然,第一复位控制信号S1还可设置为下一级G(N+1)、下三级G(N+3或者其他级栅极扫描线所接入的栅极驱动信号,在此不做限定。如此设置,可在一帧画面显示时,逐级清除CK信号的杂讯对之前级输出模块10的影响,有利于提高显示效果的稳定性。
参照图2和图6,所述输出复位模块20还包括:
控制模块24,所述控制模块24的输入端用于接如第二复位控制信号S2,将用于所述第二复位控制信号S2输出至所述控制模块24的输出端;以及,
第二复位模块25,所述第二复位模块25的受控端与所述控制模块24的输出端连接,所述第二复位模块25的第一输入端与所述信号线21连接,所述第二复位模块25的第二输入端与所述分压模块22的输出端连接,所述第二复位模块25的第一输出端与所述输出模块10的受控端连接,所述第二复位模块25的第二输出端与所述输出模块10的输出端连接;
所述第二复位模块25用于在接收到所述第二复位控制信号S2时,将所述第一直流信号VSS1输出至所述输出模块10的受控端,以及将所述第二直流信号VSS2输出至所述输出模块10的输出端。
进一步地,所述第二复位模块25包括:
第三薄膜晶体管T3,所述第三薄膜晶体管T3的第一端与所述控制模块24的输出端连接,所述第三薄膜晶体管T3的第二端与所述信号线21连接,所述第三薄膜晶体管T3的第三端所述输出模块10的受控端连接;所述第三薄膜晶体管T3用于在接收到所述第二复位控制信号S2时,将所述第一直流信号VSS1输出至所述输出模块10的受控端;
第四薄膜晶体管T4,所述第四薄膜晶体管T4的第一端与所述控制模块的输出端连接,所述第四薄膜晶体管T4的第二端与所述分压模块22的输出端连接,所述第四薄膜晶体管T4的第三端与所述输出模块10的输出端连接;所述第四复位模块25用于在接收到所述第四复位控制信号时,将所述第四直流信号VSS2输出至所述输出模块10的输出端。
本实施例以第三薄膜晶体管T3和第四薄膜晶体管T4均为N型薄膜晶体管为例进行说明,则薄膜晶体管的第一端为栅极,第二端为漏极,第三端为源极。
复位模块可采用由一个或者多个薄膜晶体管组成的开关模块来实现。第二复位信号可为低频信号,且低频信号相较于第一直流信号VSS1或者第二直流信号VSS2而言可为高电平信号。如此,使得复位模块可在接收到第二复位信号时,将第二复位信号分别输出至第三薄膜晶体管T3和第四薄膜晶体管T4的栅极,以使第三薄膜晶体管T3和第四薄膜晶体管T4二者的受控端与输入端之间的电压差大于0,进而触发第三薄膜晶体管T3和第四薄膜晶体管T4导通。第三薄膜晶体管T3和第四薄膜晶体管T4可在导通时,将第一直流信号VSS1输出至输出模块10的受控端,而将第二直流信号VSS2输出至输出模块10的输出端,以实现输出模块10的复位。因此,当第二复位控制信号S2设置为在一帧画面显示完成后输出,可实现对每一级输出模块10的逐帧复位,可进一步降低CK信号的杂讯对每一级输出模块10的影响,有利于进一步提高显示效果的稳定性。
参照图2和图6,所述输出复位模块20包括:传递模块26,所述传递模块26的输入端与所述输出模块10的输入端连接,所述传递模块26的受控端与所述输出模块10的受控端连接,所述传递模块26的输出端与第一预设级阵列基板行驱动模块的充电模块30的输入端连接,所述传递模块26用于在接收到第一复位控制信号S1时,将高电平的时序控制信号输出至第一预设级阵列基板行驱动单元的充电模块的输入端。。
在参照图2和图6所示实施例中,传递模块26包括第七薄膜晶体管T7的栅极与传递模块26的受控端连接,第七薄膜晶体管T7的源极与传递模块26的输入端连接,第七薄膜晶体管T7的漏极与传递模块26的输出端连接。第七薄膜晶体管T7的栅极与输出模块10的受控端连接,且其输入端也与输出模块10的输入端连接;如此,在输出模块10受控端处电位被充电模块30拉高时,第七薄膜晶体管T7的栅极处电位也会被同步拉高,以使得第七薄膜晶体管T7导通,进而把接入HCK信号作为反馈信号F(N)输出至第一预设级阵列基板行驱动模块中充电模块30的受控端,以使第一预设级的充电模块30导通。当第一预设级阵列基板行驱动模块为下一级阵列基板行驱动模块,可实现在本级输出模块10工作的同时,为下一级中的寄生电容Cgs预充电。可以理解的是,第一预设级阵列基板行驱动模块还可设置为下两级、下三级或者其他级阵列基板行驱动模块,在此不做限定。
在参照图2和图6中,本级充电模块30包括第八薄膜晶体管T8,显示面板的驱动电路还包括寄生电容Cgs。第八薄膜晶体管T8的受控端用于在上一级输出模块10导通时,即G(N-1)为高电平的栅极驱动信号时,接入上一级传递模块26输出的反馈信号F(N-1)以触发自身导通,并在导通时接入上一级传递模块26输出的HCK信号,并利用HCK信号为寄生电容Cgs进行预充电。而在上一级输出模块10关断,本级输出模块10导通时,寄生电容Cgs放电,输出模块10输出端的电流可经寄生电容Cgs回到输出模块10的受控端,因而可以提高本级输出模块10受控端与输出端之间的电压差,有利于提高开态电流。
参照图6,所述分压模块22包括:分压电阻R,所述分压电阻R的第一端与所述信号线21连接,所述分压电阻R的第二端与所述第一复位模块23的第一输入端连接。
本实施例中,分压电阻R可利用电阻分压的原理,对信号线21上的第一直流信号VSS1进行分压,进而以形成信号幅值较小的第二直流信号VSS2。可以理解的是,本领域技术人员可通过调节分压电阻R的电阻值大小,以使分压电阻R的电阻值可与信号线21的电阻值形成不同的阻值比关系,来控制第二直流信号VSS2的信号幅值大小。
参照图6,所述分压模块22包括:第五薄膜晶体管T5,所述五薄膜晶体管的第二端与所述信号线21连接,所述第五薄膜晶体管T5的第三端与所述第一复位模块23的第一输入端连接,所述第五薄膜晶体管T5的第一端与所述五薄膜晶体管的第三端连接。
本实施例以第五薄膜晶体管T5均为N型薄膜晶体管为例进行说明,则薄膜晶体管的第一端为栅极,第二端为漏极,第三端为源极。本实施例中,当本级输出模块10需要逐级复位时,第四薄膜晶体管T4接收到第二复位控制信号S2导通,以接入VGL信号的栅极驱动信号至第五薄膜晶体管T5的受控端和输出端,由于VGL的栅极驱动信号相较于第一直流信号VSS1而言为高电平信号,因此可触发第五薄膜晶体管T5导通,进而形成第二直流信号VSS2。可以理解的是,本领域技术人员可通过调节第五薄膜晶体管T5的规格大小,来控制第二直流信号VSS2的信号幅值大小。
参照图3,图3为第一/第四薄膜晶体管T1/T4的IV曲线图。其中,横坐标为第一/第四薄膜晶体管T4的栅极相对于源极的电压Vgs,纵坐标为第一/第四薄膜晶体管T4的漏极到源极电流Ids,由图3可知第一薄膜晶体管T1和第四薄膜晶体管T4关断所需的负压为-5V~-7V。参照图4,图4为第六薄膜晶体管T6的IV曲线图。其中,横坐标为第六薄膜晶体管T6的栅极相对于源极的电压Vgs,纵坐标为第六薄膜晶体管T6的漏极到源极电流Ids,由图4可知第六薄膜晶体管T6关断所需的负压为-9V~-11V。而本申请技术方案所产生的第一直流信号VSS1和第二直流信号VSS2则完全可满足上述薄膜晶体管的关断要求。
实施例二:
参照图7,公开了一种显示面板的驱动电路,包括充电模块、输出模块以及输出复位模块;其中,所述充电模块用于在导通时为寄生电容充电,所述输出模块用于在导通时将高电平的时序控制信号作为栅极驱动信号输出,所述输出复位模块用于在接收到第一复位控制信号S1时复位所述输出模块,其特征在于,所述显示面板的驱动电路包括:
信号线,配置为流经第一直流信号;
分压电阻,所述分压电阻的第一端与所述信号线连接,以接入第一直流信号,所述分压电阻用于对所述第一直流信号进行分压以得到第二直流信号,并用于将所述第二直流信号输出至所述分压电阻的第二端;
第一复位模块,所述第一复位模块的受控端用于接入第一复位控制信号S1,所述第一复位模块的第一输入端与所述分压电阻的输出端连接,所述第一复位模块的第二输入端与信号线连接,所述第一复位模块的第一输出端与所述输出模块的输出端连接,所述第一复位模块的第二输出端与所述输出模块的受控端连接;所述第一复位模块用于在接收到所述第一复位控制信号S1时,将所述第一直流信号输出至所述输出模块的受控端,以及将所述第二直流信号输出至所述输出模块的输出端,以复位所述输出模块。
该显示面板的驱动电路的具体结构参照上述实施例,由于本阵列基板采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
实施例三:
参照图8,公开了一种阵列基板,所述阵列基板包括有效显示区101和非有效显示区,所述非有效显示区环绕在有效显示区101的外围,上述的显示面板的驱动电路102设于阵列基板的非有效显示区。该显示面板的驱动电路的具体结构参照上述实施例,由于本阵列基板采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
实施例四:
参照图9,公开了一种显示面板,显示面板包括阵列基板100、彩膜基板200和液晶层300,所述液晶层300设于所述阵列基板100和所述彩膜基板200之间;该阵列基板100的具体结构参照上述实施例,由于本显示面板采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
以上所述仅为本实用新型的可选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的发明构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。
Claims (10)
1.一种显示面板的驱动电路,包括充电模块、输出模块以及输出复位模块;其中,所述充电模块用于在导通时为将接入的栅极驱动信号输出至所述输出模块受控端,所述输出模块用于在导通时将高电平的时序控制信号作为栅极驱动信号输出,所述输出复位模块用于在接收到第一复位控制信号时复位所述输出模块,其特征在于,所述输出复位模块包括:
信号线,配置为接收并传输第一直流信号;
分压模块,所述分压模块的输入端与所述信号线连接,以接入第一直流信号,所述分压模块用于对所述第一直流信号进行分压以得到第二直流信号,并用于将所述第二直流信号输出至所述分压模块的输出端;
第一复位模块,所述第一复位模块的受控端用于接入第一复位控制信号,所述第一复位模块的第一输入端与所述分压模块的输出端连接,所述第一复位模块的第二输入端与所述信号线连接,所述第一复位模块的第一输出端与所述输出模块的输出端连接,所述第一复位模块的第二输出端与所述输出模块的受控端连接;所述第一复位模块用于在接收到所述第一复位控制信号时,将所述第一直流信号输出至所述输出模块的受控端,以及将所述第二直流信号输出至所述输出模块的输出端,以复位所述输出模块。
2.如权利要求1所述的显示面板的驱动电路,其特征在于,所述第一复位模块包括:
第一薄膜晶体管,所述第一薄膜晶体管的第一端用于接入第一复位控制信号,所述第一薄膜晶体管的第二端与所述分压模块的输出端连接,所述第一薄膜晶体管的第三端与所述输出模块的输出端连接;所述第一薄膜晶体管用于在接入所述第一复位控制信号时,将接入的所述第二直流信号输出至所述输出模块的输出端;以及,
第二薄膜晶体管,所述第二薄膜晶体管的第一端用于接入第一复位控制信号,所述第二薄膜晶体管的第二端与所述信号线连接,所述第二薄膜晶体管的第三端与所述输出模块的受控端连接,所述第二薄膜晶体管用于在接入所述第一复位控制信号时,将接入的所述第一直流信号输出至所述输出模块的受控端。
3.如权利要求1所述的显示面板的驱动电路,其特征在于,所述输出复位模块还包括:
控制模块,所述控制模块的输入端用于接入第二复位控制信号,将用于所述第二复位控制信号输出至所述控制模块的输出端;以及,
第二复位模块,所述第二复位模块的受控端与所述控制模块的输出端连接,所述第二复位模块的第一输入端与所述信号线连接,所述第二复位模块的第二输入端与所述分压模块的输出端连接,所述第二复位模块的第一输出端与所述输出模块的受控端连接,所述第二复位模块的第二输出端与所述输出模块的输出端连接;
所述第二复位模块用于在接收到所述第二复位控制信号时,将所述第一直流信号输出至所述输出模块的受控端,以及将所述第二直流信号输出至所述输出模块的输出端。
4.如权利要求3所述的显示面板的驱动电路,其特征在于,所述第二复位模块包括:
第三薄膜晶体管,所述第三薄膜晶体管的第一端与所述控制模块的输出端连接,所述第三薄膜晶体管的第二端与所述信号线连接,所述第三薄膜晶体管的第三端与所述输出模块的受控端连接;所述第三薄膜晶体管用于在接收到所述第二复位控制信号时,将所述第一直流信号输出至所述输出模块的受控端;
第四薄膜晶体管,所述第四薄膜晶体管的第一端与所述控制模块的输出端连接,所述第四薄膜晶体管的第二端与所述分压模块的输出端连接,所述第四薄膜晶体管的第三端与所述输出模块的输出端连接;所述第四薄膜晶体管用于在接收到所述第二复位控制信号时,将所述第二直流信号输出至所述输出模块的输出端。
5.如权利要求1所述的显示面板的驱动电路,其特征在于,所述输出复位模块包括:
传递模块,所述传递模块的输入端与所述输出模块的输入端连接,所述传递模块的受控端与所述输出模块的受控端连接,所述传递模块的输出端与第一预设级阵列基板行驱动单元的充电模块的输入端连接,所述传递模块用于在接收到第一复位控制信号时,将高电平的时序控制信号输出至第一预设级阵列基板行驱动单元的充电模块的输入端。
6.如权利要求1-5任意一项所述的显示面板的驱动电路,其特征在于,所述分压模块包括:
分压电阻,所述分压电阻的第一端与所述信号线连接,所述分压电阻的第二端与所述第一复位模块的第一输入端连接。
7.如权利要求1-5任意一项所述的显示面板的驱动电路,其特征在于,所述分压模块包括:
第五薄膜晶体管,所述五薄膜晶体管的第二端与所述信号线连接,所述第五薄膜晶体管的第三端与所述第一复位模块的第一输入端连接,所述第五薄膜晶体管的第一端与所述五薄膜晶体管的第三端连接。
8.一种显示面板的驱动电路,包括充电模块、输出模块以及输出复位模块;其中,所述充电模块用于在导通时为寄生电容充电,所述输出模块用于在导通时将高电平的时序控制信号作为栅极驱动信号输出,所述输出复位模块用于在接收到第一复位控制信号时复位所述输出模块,其特征在于,所述显示面板的驱动电路包括:
信号线,配置为流经第一直流信号;
分压电阻,所述分压电阻的第一端与所述信号线连接,以接入第一直流信号,所述分压电阻用于对所述第一直流信号进行分压以得到第二直流信号,并用于将所述第二直流信号输出至所述分压电阻的第二端;
第一复位模块,所述第一复位模块的受控端用于接入第一复位控制信号,所述第一复位模块的第一输入端与所述分压电阻的输出端连接,所述第一复位模块的第二输入端与信号线连接,所述第一复位模块的第一输出端与所述输出模块的输出端连接,所述第一复位模块的第二输出端与所述输出模块的受控端连接;所述第一复位模块用于在接收到所述第一复位控制信号时,将所述第一直流信号输出至所述输出模块的受控端,以及将所述第二直流信号输出至所述输出模块的输出端,以复位所述输出模块。
9.一种阵列基板,其特征在于,所述阵列基板包括有效显示区和非有效显示区,所述非有效显示区环绕在有效显示区的外围,如权利要求1-8任意一项所述的显示面板的驱动电路设于所述阵列基板的非有效显示区。
10.一种显示面板,其特征在于,所述显示面板包括:彩膜基板、液晶层和如权利要求9所述的阵列基板,所述液晶层设于所述阵列基板和所述彩膜基板之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122071602.4U CN215643650U (zh) | 2021-08-30 | 2021-08-30 | 驱动电路、阵列基板及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122071602.4U CN215643650U (zh) | 2021-08-30 | 2021-08-30 | 驱动电路、阵列基板及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215643650U true CN215643650U (zh) | 2022-01-25 |
Family
ID=79904337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122071602.4U Active CN215643650U (zh) | 2021-08-30 | 2021-08-30 | 驱动电路、阵列基板及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215643650U (zh) |
-
2021
- 2021-08-30 CN CN202122071602.4U patent/CN215643650U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3254277B1 (en) | Shift register unit, related gate driver and display apparatus, and method for driving the same | |
US10950323B2 (en) | Shift register unit, control method thereof, gate driving device, display device | |
CN111223433B (zh) | 一种goa电路和显示装置 | |
US10438541B2 (en) | Shift register unit, driving method, gate driving circuit and display device | |
US11295645B2 (en) | Shift register and driving method thereof, gate driving circuit and display apparatus | |
EP3531411A1 (en) | Goa driver circuit and liquid crystal display device | |
CN106057116B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
EP3029662A1 (en) | Shift register unit and drive method thereof, gate drive circuit and display device | |
KR102054403B1 (ko) | 액정 표시장치 및 goa 회로 | |
CN111402829B (zh) | Goa电路、显示面板 | |
US11030931B2 (en) | Shift register unit, driving method, gate drive circuit and display device | |
US11107381B2 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
CN110111715B (zh) | Goa电路及显示面板 | |
CN107516505B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板 | |
KR102608449B1 (ko) | 어레이 기판 행 구동 회로 유닛과 이의 구동 회로, 및 액정 표시 패널 | |
US20210225312A1 (en) | Shift register unit and driving method thereof, gate driving circuit and display device | |
JP2005196158A (ja) | 液晶表示装置の駆動回路 | |
US10386663B2 (en) | GOA circuit and liquid crystal display device | |
CN106683617B (zh) | 移位寄存器单元、阵列基板和显示装置 | |
US11568781B2 (en) | Display panel and display device | |
CN109523965B (zh) | 驱动电路、显示面板的驱动电路及显示装置 | |
US20200098441A1 (en) | Shift register unit and driving method, gate driving circuit, and display device | |
CN112735322A (zh) | 一种gip电路及驱动方法 | |
CN215643650U (zh) | 驱动电路、阵列基板及显示面板 | |
CN112201213B (zh) | 像素电路与显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |