CN113612911B - 成像装置、成像系统和移动体 - Google Patents

成像装置、成像系统和移动体 Download PDF

Info

Publication number
CN113612911B
CN113612911B CN202110879031.9A CN202110879031A CN113612911B CN 113612911 B CN113612911 B CN 113612911B CN 202110879031 A CN202110879031 A CN 202110879031A CN 113612911 B CN113612911 B CN 113612911B
Authority
CN
China
Prior art keywords
circuit
group
memory
digital signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110879031.9A
Other languages
English (en)
Other versions
CN113612911A (zh
Inventor
吉田大介
白井誉浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to CN202110879031.9A priority Critical patent/CN113612911B/zh
Publication of CN113612911A publication Critical patent/CN113612911A/zh
Application granted granted Critical
Publication of CN113612911B publication Critical patent/CN113612911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • G—PHYSICS
    • G08—SIGNALLING
    • G08G—TRAFFIC CONTROL SYSTEMS
    • G08G1/00—Traffic control systems for road vehicles
    • G08G1/16—Anti-collision systems
    • G—PHYSICS
    • G08—SIGNALLING
    • G08G—TRAFFIC CONTROL SYSTEMS
    • G08G1/00—Traffic control systems for road vehicles
    • G08G1/16—Anti-collision systems
    • G08G1/166—Anti-collision systems for active traffic, e.g. moving vehicles, pedestrians, bikes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本公开涉及成像装置、成像系统和移动体。成像装置包括：第一传输线，连接到多个位存储器；多个第二位存储器，设置在存储器区域的外部并连接到第一传输线，并且第二位存储器各自被配置为保持作为多个位中的不同位之一的一位的数字信号；第二传输线，连接到多个第二位存储器的一部分；以及，第三传输线，连接到多个第二位存储器的另一部分。

Description

成像装置、成像系统和移动体
本申请是申请日为2019年02月03日、申请号为201910108221.3发明名称为“成像装置、成像系统和移动体”的发明专利申请的分案申请。
技术领域
本发明涉及成像装置、成像系统和移动体。
背景技术
日本专利申请公开No.2014-165733讨论了一种成像装置，该成像装置包括对光电转换单元的信号执行AD转换的模拟-数字(AD)转换单元。在该成像装置中，AD转换单元布置成多行和多列。
在日本专利申请公开No.2014-165733中讨论的成像装置中，一列中的AD转换单元连接到一个垂直总线。该垂直总线连接到对应于每列提供的信号保持单元。数字信号从每列的信号保持单元顺序地传输到输出单元。
发明内容
根据本发明的一个方面，成像装置包括：多个光电转换单元，布置成多行和多列；存储器区域，其中多个第一位存储器布置成多行和多列，第一位存储器各自保持一位的数字信号，并且该一位是数字信号的不同位之一，该数字信号由多个位形成且通过基于由多个光电转换单元中的对应光电转换单元生成的信号的信号的模拟-数字(AD)转换而生成；第一传输线，设置为对应于多列中的一列中的多个第一位存储器，并且从存储器区域延伸到存储器区域的外部，第一传输线连接到该一列中的多个第一位存储器；多个第二位存储器，设置在存储器区域的外部并连接到第一传输线，第二位存储器各自被配置为保持一位的数字信号，该一位是多个位中的不同位之一；第二传输线，连接到多个第二位存储器的一部分；以及，第三传输线，连接到多个第二位存储器的另一部分。
参考附图，根据示例性实施例的以下描述，本发明的其它特征将变得清楚。
附图说明
图1A和图1B分别是示出成像装置的配置的示意图和截面图。
图2是示出像素的配置的等效电路图。
图3是示出第二芯片的配置的框图。
图4A和图4B分别是示出第二芯片的部分区的配置的图示和示出模拟-数字(AD)转换单元的配置的框图。
图5是示出第一存储器和缓冲存储器中的每一个的配置的框图。
图6是示出缓冲存储器的配置的图示。
图7是示出成像装置的操作的图示。
图8是示出第一存储器和缓冲存储器中的每一个的配置的图示。
图9是示出成像装置的配置的示意图。
图10A和图10B分别是示出第二芯片的配置的框图和示出AD转换单元的配置的框图。
图11是示出成像装置的配置的图示。
图12是示出整个成像系统的图示。
图13A和图13B是各自示出整个移动体的图示。
图14是示出成像系统的信号处理流程的流程图。
具体实施方式
日本专利申请公开No.2014-165733讨论了成像装置，但是没有讨论位存储器，每个位存储器保持由多个位形成的数字信号的一个不同位，也没有讨论用于传输数字信号的传输线的连接配置。
下面要描述的技术涉及一种用于加速由多个位形成的数字信号的传输，同时抑制传输线的布线数量的增加的技术。
以下将参考附图来描述示例性实施例。
图1A是示出根据第一示例性实施例的成像装置中包括的第一芯片1和第二芯片5的图示。在第一芯片1中，光电转换单元13布置成多行和多列。此外，在第二芯片5中，模拟-数字(AD)转换单元(下文中，各自称为“AD转换器(ADC)”)21布置成多行和多列。ADC21执行基于由光电转换单元13生成的信号的信号到由多个位形成的数字信号的AD转换。在图1A中，仅示出了光电转换单元13和ADC21。然而，除了这些单元之外，用于控制光电转换单元13的控制线和用于传输基于由光电转换单元13累积的电荷的信号的信号线适当地设置在第一芯片1和第二芯片5中。此外，垂直扫描电路和诸如定时生成器之类的驱动电路适当地设置在第一芯片1或第二芯片5中。
图1B是第一芯片1和第二芯片5的截面图。第一芯片1和第二芯片5经由接合平面2连接。在接合平面2处，位于第一芯片1的最上层和绝缘层中的布线和位于第二芯片5的最上层和绝缘层中的布线连接。Cu通常用于布线。Al也可以用作另一个示例。位于第一芯片1的最上层中的布线和位于第二芯片5的最上层中的布线经由连接部3连接。
图2是根据本示例性实施例的像素11的等效电路图。像素11包括充当光电转换单元13的光电二极管。穿过微透镜和滤色器(未示出)的光入射在像素11的光电二极管上。
光电二极管经由传送晶体管603连接到浮动扩散部(下文中称为“FD部”)605。此外，传送晶体管603的栅极经由控制线650连接到垂直扫描电路(未示出)。控制线650传输信号Tx。
FD部605连接到放大晶体管607的栅极和复位晶体管606。
复位晶体管606和放大晶体管607被供应电源电压Vdd。复位晶体管606的栅极经由控制线660连接到垂直扫描电路(未示出)。控制线660传输信号Rx。
放大晶体管607连接到选择晶体管608。选择晶体管608的栅极经由控制线665连接到垂直扫描电路(未示出)。控制线665传输信号PSELx。
选择晶体管608连接到信号线201。
图3是示出根据本示例性实施例的成像装置的第二芯片5的配置的框图。
第二芯片5包括AD转换区(在图3中指示为“ADC阵列”)22，其中ADC 21布置成多行和多列。AD转换区22也布置成多行和多列。对应于每个AD转换区22提供缓冲存储器25。AD转换区22的ADC21和缓冲存储器25通过图3中未示出的传输线连接。
第二芯片5进一步包括垂直扫描电路(在图3中指示为“VSCAN”)24，该垂直扫描电路24顺序地扫描布置在第一芯片1中的每行中的像素11。
第二芯片5包括数字信号处理电路(下文中称为“数字前端(DFE)”，如图3中所指示的)28。DFE 28针对从缓冲存储器25输出的数字信号执行各种处理(包括噪声减法处理，以及如增益校正和偏移校正之类的各种校正)。第二芯片5包括两个DFE 28。DFE 28中的一个处理从多个缓冲存储器25输出的数字信号。
本示例性实施例的ADC 21执行斜坡信号比较型的AD转换，用于将斜坡信号与基于由光电转换单元13生成的信号的信号进行比较。第二芯片5包括生成该斜坡信号的斜坡信号生成单元35(指示为如图3中的“斜坡生成”)。
第二芯片5包括生成各种控制信号的定时生成器(TG)30。第二芯片5进一步包括计数器31，计数器31生成用于斜坡信号比较型的AD转换中的格雷码的计数信号。
第二芯片5包括数据接口单元(在图3中指示为“数据I/F”)36，该数据接口单元36将由DFE 28处理的信号输出到成像装置的外部。
图4A是示出关于一个AD转换区22和一个缓冲存储器25的配置的细节的框图。
AD转换区22包括m行和n列的ADC 21，作为多行和多列的ADC 21。
AD转换区22包括从AD转换区22延伸到设在AD转换区22外部的缓冲存储器25的多个传输线43。一个传输线43连接到布置成多行和一列的ADC 21。换句话说，多个传输线43布置在AD转换区22中，使得多个传输线43中的每一个连接到布置成多行和一列的ADC21。
此外，第二芯片5包括ADC扫描电路(在图4A中指示为“ADC SCAN”)41，该ADC扫描电路41逐行地扫描布置成多行和多列的ADC 21。如将在下面描述的，ADC 21包括存储器，该存储器保持通过对对应于光电转换单元13的信号的信号执行AD转换而获得的数字信号。该存储器连接到传输线43。ADC扫描电路41逐行地选择相应ADC 21的每个存储器。由该存储器保持的数字信号被从ADC扫描电路41选择的存储器输出到传输线43。
输出到传输线43的信号经由传输线43传输到缓冲存储器25。如将在下面描述的，在缓冲存储器25中，各自保持由多个位形成的数字信号的每个位的信号(下文中称为“位信号”)的存储器(下文中称为“位存储器”)被布置成多行和多列。第二芯片5包括垂直地扫描缓冲存储器25的存储器垂直扫描电路(在图4A中指示为“MEM VSCAN”)45。第二芯片5进一步包括水平地扫描缓冲存储器25的存储器水平扫描电路(在图4A中指示为“MEM HSCAN”)48。
位信号经由传输线49从存储器垂直扫描电路45和存储器水平扫描电路48选择的位存储器传输到DFE 28。
图4B是示出ADC 21的配置的框图。ADC 21经由图1B中示出的连接部3连接到图2中示出的信号线201。连接部3连接第二芯片5和第一芯片1。电流源50设在第二芯片5中，并经由图1B中示出的连接部3向图2中示出的信号线201供应电流。以这种方式，像素11的放大晶体管607执行源极跟随器操作。换句话说，电流源50和放大晶体管607形成源极跟随器电路。
ADC 21包括比较器51和第一存储器55。斜坡信号VRMP从如图3中示出的斜坡信号生成单元35输出到比较器51。比较器51将比较结果信号输出到第一存储器55。比较结果信号指示斜坡信号VRMP与从信号线201输出的像素11的信号之间的比较的结果。计数信号Count从如图3中示出的计数器31输出到第一存储器55。计数信号Count是通过格雷码计数时钟信号而获得的信号。基于比较结果信号的信号电平的改变发生的定时，第一存储器55保持在那时的计数信号Count。计数信号Count的每个位信号由位存储器(第一位存储器55)的对应的位存储器保持，并且是对应于基于由光电转换单元13生成的信号的信号的数字信号的每个位信号。
在本示例性实施例中，第一存储器55包括在ADC 21中。因此，布置成多行和多列的包括第一存储器55的存储器区域是本示例性实施例中的AD转换区22。
扫描信号从图4A中示出的ADC扫描电路41输出到第一存储器55。输入处于有效电平的扫描信号的第一存储器55将保持的数字信号输出到传输线43。
图5是示出图4A和图4B中示出的ADC 21中的一个ADC 21、和缓冲存储器25的配置的框图。这里，将主要描述布置成多行和多列的ADC 21中的一个ADC 21。其它ADC 21各自也具有与下面将描述的ADC 21的配置相同的配置。
第一存储器55包括第一位存储器550a至550d。第一位存储器550a至550d中的每一个是保持计数信号Count的每个位的信号的存储器。比较器51的比较结果信号输出到第一位存储器550a至550d。
此外，扫描信号S1至S4从ADC扫描电路41分别输入到第一位存储器550a至550d。ADC扫描电路41是第一扫描电路，其在第一方向(扫描行中的前进方向)上扫描多个第一位存储器550a至550d。此外，一个传输线43连接到第一位存储器550a至550d。换句话说，传输线43是连接多个第一位存储器的第一传输线。ADC扫描电路41顺序地使扫描信号S1至S4进入有效电平。通过该操作，从第一位存储器550a开始，将位信号顺序地输出到传输线43。换句话说，传输线43串行地传输由一个ADC 21输出的数字信号的位信号。
之后，ADC扫描电路41顺序地使扫描信号S5至S8进入有效电平。通过该操作，由此多行中的ADC 21中的每一个的数字信号的位信号被串行地传送到一个传输线43。
缓冲存储器25包括位存储器单元250，位存储器单元250中排列有第二位存储器。缓冲存储器25进一步包括第一选择器电路60和第二选择器电路65。控制信号SEL1从图3中示出的TG 30输入到第一选择器电路60。此外，控制信号SEL2从图3中示出的TG 30输入到第二选择器电路65。
位存储器单元250包括相对于一列中的ADC 21布置成多列的第二位存储器。可以说，在多列中的第二位存储器中，列中的第二位存储器是一个存储器组。还可以说另一列中的第二位存储器是另一个存储器组。换句话说，可以说位存储器单元250包括关于一列中的ADC21的多个存储器组。在控制信号SEL1处于有效电平的情况下，第一选择器电路60将从传输线43传输的每个位信号传输到设为多列的第二位存储器的一列。在控制信号SEL1处于非有效电平的情况下，第一选择器电路60将从传输线43传输的每个位信号传输到设为多列的第二位存储器的另一列。
存储器垂直扫描电路45将扫描信号Sxy(x是1至8中的任何一个的值，并且y是1或2的值)输出到对应的第二位存储器。存储器垂直扫描电路45是在第一方向(扫描行中的前进方向)上扫描多个第二位存储器250a至250h的第二扫描电路。
缓冲存储器25包括传输线组520。如下面将详细描述的，传输线组520包括多个传输线。
输入处于有效电平的扫描信号Sxy的第二位存储器保持从第一选择器电路60输出的位信号。
在从TG 30输出的控制信号SEL2处于有效电平的情况下，第二选择器电路65将传输线组520连接到开关SW2，位信号要从第二位存储器的一列传输到传输线组520。另一方面，在控制信号SEL2处于非有效电平的情况下，第二选择器电路65将传输线组520连接到开关SW2，位信号将从第二位存储器的另一列传输到传输线组520。
存储器水平扫描电路48将扫描信号Hw(w是1至n中的任何一个的整数)输出到对应的开关SWw(w是1至n中的任何一个的整数)。从扫描信号H1开始，存储器水平扫描电路48顺序地使扫描信号Hw进入有效电平。通过该操作，位信号从开关SW1顺序地输出到传输线组49。存储器水平扫描电路48是扫描包括在多个集合中的每个集合中的第二传输线和第三传输线的第三扫描电路。
图6是示出图5中示出的缓冲存储器25的细节的图示。传输线组520包括传输线520a至520h。此外，位存储器单元250包括第二位存储器250a至250h。第二位存储器250a连接到传输线520a。类似地，第二位存储器250b至250h中的每一个连接到传输线520b至520h中的对应传输线520z(z是b至h中的任何一个)。例如，传输线520a是连接作为多个第二位存储器250a至250h的一部分的第二位存储器的第二位存储器250a的第二传输线。此外，传输线520b是连接作为多个第二位存储器250a至250h的另一部分的第二位存储器的第二位存储器250b的第三传输线。
第二选择器电路65包括被布置为分别对应于传输线520a至520h的选择器电路65a至65h。传输线组49包括传输线490a至490h。选择器电路65a至65h中的每一个经由对应的开关SW连接到传输线490a至490h的对应传输线。传输线490a是选择性地连接多个存储器组的一个存储器组的第二传输线或多个存储器组的另一个存储器组的第二传输线的第四传输线。此外，传输线490b是选择性地连接多个存储器组的一个存储器组的第三传输线或多个存储器组的另一个存储器组的第三传输线的第五传输线。
图7是示出根据本示例性实施例的成像装置的操作的时序图。
图7中示出的信号对应于参考图2至图6描述的信号。图7中示出的电位VLINE指示信号线201的电位。
在时段P1中，垂直扫描电路24使要输出到像素行的信号Rx进入有效电平，该像素行是要输出信号的像素行。通过该操作，复位晶体管606由此变为有效，并且FD部605的电位被复位。对应于其复位被消除的FD部605的电位的信号(噪声信号)经由选择晶体管608从放大晶体管607输出到信号线201。
在时段P2中，斜坡信号生成单元35开始斜坡信号VRMP的电位的单调改变。这里的单调改变指示，在改变的开始到结束的时段期间，电位改变的方向维持不变。在从改变的开始到结束的时段期间斜坡信号的每单位时间的电位改变率发生改变的情况下，该改变也在电位的单调改变的范围内。
在时段P2中，第一存储器55的第一位存储器550a至550d中的每一个在比较结果信号的信号电平改变时保持计数信号Count。该计数信号Count是基于噪声信号的数字信号。这将被称为“数据N”。
在时段P4中，TG 30保持控制信号SEL1以有效电平输出到第一选择器电路60。通过该操作，要从第一位存储器550a至550d输出的位信号被输出到连接到第一选择器电路60和位存储器单元250的一列的第二位存储器250a至250h的传输线。
在时段P4中，ADC扫描电路41顺序地使扫描信号S1至S8进入有效电平。与此同步地，存储器垂直扫描电路45顺序地使扫描信号S11、S21、S31、S41、S51、S61、S71和S81进入有效电平。
例如，在扫描信号S1处于有效电平的情况下，扫描信号S11处于有效电平。由第一位存储器550a输出的位信号由此被位存储器单元250的一列中的第二位存储器250a保持。类似地，由一个ADC 21的第一存储器55保持的数据N的位信号被第二位存储器250a至250d保持。此外，由同一列中的另一行中的ADC 21的第一存储器55保持的数据N的位信号被第二位存储器250e至250h保持。
在包括在时段P4中的时段P3中，垂直扫描电路24使信号Tx进入有效电平。通过该操作，在光电转换单元13中生成的电荷被传送到FD部605。结果，FD部605具有对应于由光电转换单元13生成的电荷的电位。因此，对应于FD部605的电位的信号(光学信号)经由选择晶体管608从放大晶体管607输出到信号线201，FD部605的电位对应于光电转换单元13生成的电荷。
如上所述，时段P3包括在时段P4中。换句话说，用于将位信号从第一位存储器550a至550d传输至第二位存储器250a至250h的操作和用于将电荷从光电转换单元13传送至FD部605的操作并行地执行。
在时段P5中，斜坡信号生成单元35开始斜坡信号VRMP的电位的单调改变。
在时段P5中，第一存储器55的第一位存储器550a至550d各自在比较结果信号的信号电平改变时保持计数信号Count的对应位。该计数信号Count是基于光学信号的数字信号。这将被称为“数据S”。
此外，在时段P5中，存储器水平扫描电路48顺序地使扫描信号Hw(w是从1至n的整数)进入有效电平。通过该操作，由位存储器单元250的一列中的第二位存储器250a至250h保持的数据N被输出到传输线组49。
在时段P7中，TG 30保持控制信号SEL2以有效电平输出到第一选择器电路60。通过该操作，从第一位存储器550a至550d输出的位信号被输出到连接到第一选择器电路60和位存储器单元250的另一列中的第二位存储器250a至250h的传输线。
在时段P7中，ADC扫描电路41顺序地使扫描信号S1至S8进入有效电平。与此同步地，存储器垂直扫描电路45顺序地使扫描信号S12、S22、S32、S42、S52、S62、S72和S82进入有效电平。
例如，在扫描信号S1处于有效电平的情况下，扫描信号S12处于有效电平。通过该操作，由第一位存储器550a输出的位信号被位存储器单元250的另一列中的第二位存储器250a保持。类似地，由一个ADC 21的第一存储器55保持的数据S的位信号被第二位存储器250a至250d保持。此外，由同一列中的另一行中的ADC 21的第一存储器55保持的数据S的位信号被第二位存储器250e至250h保持。
在包括在时段P7中的时段P6中，垂直扫描电路24使要供应给下一像素行的信号Rx进入有效电平。通过该操作，下一行中的复位晶体管606变为有效，并且FD部605的电位被复位。噪声信号从下一行的像素11输出到信号线201。
在时段P8和时段P9中，存储器水平扫描电路48顺序地使扫描信号Hw(w是从1至n的整数)进入有效电平。通过该操作，由位存储器单元250的另一列中的第二位存储器250a至250h保持的数据S被输出到传输线组49。
在与时段P9重叠的时段P10中，与在前面时段P4中的一样，由一个ADC 21的第一存储器55保持的数据N的位信号被第二位存储器250a至250d保持。此外，由同一列中的另一行中的ADC 21的第一存储器55保持的数据N的位信号被第二位存储器250e至250h保持。
换句话说，可以并行地执行用于将由位存储器单元250的另一列中的第二位存储器250a至250h保持的数据S输出到传输线组49的操作和用于将数据S从第一位存储器550a至550d输出到第二位存储器250a至250h的操作。这是通过相对于一列中的第一位存储器550a至550d提供多列中的第二位存储器250a至250h而产生的效果。换句话说，这是因为相对于第一位存储器550a提供了多个第二位存储器250a，并且可以从该多个第二位存储器250a选择性地输出位信号。这可以减少从第一位存储器550a至550d到第二位存储器250a至250h的传送的等待时间。
此外，在本示例性实施例中，通过使用传输线43来执行从第一位存储器550a至550d的串行传输。另一方面，通过使用传输线520a至520h和传输线490a至490h来执行从第二位存储器250a至250h的并行传输。以这种方式，因为执行来自第一位存储器550a至550d的信号的串行传输，所以可以减小AD转换区22中的传输线的布线面积。AD转换区22包括具有多个元件的电路以执行AD转换。因此，如果不能充分确保AD转换区22的区面积，则存在ADC的数量减少的情况。在这种情况下，完成多行中的像素11的AD转换所需的时段增加。因此，通过减小可以增加ADC面积的传输线的布线面积，可以确保足够数量的ADC。
同时，在串行传输中，与并行传输相比，传输由多个位形成的数字信号需要很长时间。因此，对来自设在AD转换区外部的缓冲存储器25的数字信号执行并行传输。这可以加速对应于来自成像装置的多行和多列中的像素11的数字信号的读出。
通过并行传输高速读出数字信号导致扫描信号的信号波动和由于传输线的信号波动引起的噪声。当传播到ADC时，这种噪声会导致AD转换精度下降。具体地说，如果噪声干扰比较器51的电源线、斜坡信号VRMP的传输线、以及信号线201和比较器51之间的传输线，则比较结果信号的信号电平改变的定时变得与应该发生的改变的定时不同。因此，获取了具有与应该获得的数字信号的值不同的值的数字信号。在根据本示例性实施例的成像装置中，执行噪声并行传输的缓冲存储器被设在AD转换区22的外部。这可以抑制AD转换的精度的下降。
另外，在不设缓冲存储器25的情况下将数字信号从AD转换区22传输到DFE 28的情况下，出现以下问题。在这种情况下，假设通过从多行和多列的ADC 21指定XY地址来读出数字信号。AD转换区22设有用于执行AD转换的多个元件，包括比较器51。因此，在数字信号从AD转换区22传输到DFE 28的情况下，在具有到DFE 28的最长传输路径的ADC 21与具有到DFE 28的最短传输路径的ADC 21之间的距离差异很大。结果，如果基于具有最长传输距离的ADC 21确定从ADC 21到DFE 28的传输时间，则从AD转换区22到DFE 28传输数字信号的时间很长。另一方面，如果基于具有最短传输距离的ADC 21确定从ADC 21到DFE 28的传输时间，则从AD转换区22到DFE 28传输数字信号中发生故障。
另一方面，在本示例性实施例中，通过垂直扫描将数字信号从多行和多列的ADC21传输到缓冲存储器25。另外，通过缓冲存储器25的垂直扫描和水平扫描将数字信号传输到DFE 28。这可以减小从相应ADC 21到DFE 28的数字信号的传输距离之间的差异。通过该操作，可以高速地传输数字信号，同时保持足够的时间来传输数字信号。
在本示例性实施例中，描述了为多行和一列的ADC 21提供一个传输线43的示例，但是本示例性实施例不限于此。例如，如图8中示出的，可以存在这样的配置：多行和一列中的ADC 21中的一些ADC21连接到传输线43-1，而ADC 21中的其它ADC 21连接到传输线43-2。在这种情况下，位信号可以从多行中的ADC 21并行地传输到缓冲存储器25。
在本示例性实施例中，描述了其中传输线520a至520h之一被提供为对应于对应的第二位存储器250a至250h之一的示例，但是本示例性实施例不限于此。换句话说，可以存在这样的配置：第二位存储器250a至250h的一部分的多个第二位存储器连接到传输线520a(第二传输线)，而第二位存储器250a至250h的另一部分的多个第二位存储器连接到作为传输线520b(第三传输线)的另一传输线。在这种情况下，位信号从第二位存储器的一些位存储器和第二位存储器的其它位存储器并行地传输。以这种方式，可以获得加速从缓冲存储器25到DFE 28的信号传输的效果。
此外，在本示例性实施例中，描述了其中使用斜坡信号作为要输入到比较器51的参考信号的示例的示例。本示例性实施例不限于此。作为参考信号的另一示例，可以采用要用于逐次逼近型的AD转换的参考信号。
将关注与根据第一示例性实施例的成像装置不同的点来描述第二示例性实施例。在根据第一示例性实施例的成像装置中，第一芯片1和第二芯片5是分层的。在根据第二示例性实施例的成像装置中，第一芯片、第二芯片和第三芯片的三个芯片是分层的。
图9是根据本示例性实施例的成像装置的示意图。第一芯片101、第二芯片102和第三芯片103是分层的。在第一芯片101中，光电转换单元13布置成多行和多列。
在第二芯片102中，ADC 21布置成多行和多列。
在第三芯片103中，各自包括缓冲存储器25和DFE 28的区布置成多行和多列。
图10A是示出根据本示例性实施例的成像装置的配置的框图。在图10A中，具有与图3中示出的块的功能相同的功能的块被提供了与图3中附图标记相同的附图标记。在根据本示例性实施例的成像装置中，第一存储器55设在ADC 21外部。第一存储器55设置在第三芯片103中。在本示例性实施例中，多行和多列的第一存储器55设置在不同于AD转换区22的区域的存储器区域中。
图10B是示出关于本示例性实施例的ADC 21的配置的框图。除了第一存储器55设在ADC 21外部之外，图10B中的配置可以类似于图4B中的配置。
在本示例性实施例中，第一存储器55和缓冲存储器25之间的信号传输以及缓冲存储器25和DFE 28之间的信号传输可以与第一示例性实施例中的类似。
以这种方式，在包括比较器51的ADC 21和接收ADC 21的输出的第一存储器55设在不同的芯片中的情况下，根据本示例性实施例的成像装置也可以获得与第一示例性实施例类似的效果。
将关注与第一示例性实施例不同的点来描述根据第三示例性实施例的成像装置。
在根据本示例性实施例的成像装置中，具有连接到FD部920的输入节点的晶体管(对应于第一示例性实施例中的放大晶体管607)作为比较器中包括的差分电路的输入晶体管操作。
图11是示出根据本示例性实施例的成像装置的电路的电路图。
在第一芯片1中，设置像素912。像素912包括光电转换单元(光电二极管)913、传送晶体管914、复位晶体管915和FD部920。如图11中示出的，像素912布置成多行和多列。
像素912进一步包括输入晶体管917-1和917-2，以及电流源919。
在第二芯片5中，设置了晶体管组918、存储器单元921和斜坡信号生成单元911。晶体管组918形成电流镜电路。
电源电压Vdd被供应给晶体管组918的公共节点。输入晶体管917-1和917-2连接到电流源919的一个主节点。电源电压GND(接地电位)被供应给电流源919的另一个主节点。
差分电路925由输入晶体管917-1和917-2、形成电流镜电路的晶体管组918以及电流源919来配置。输入晶体管917-1和917-2设为差分电路925的多个输入节点。在差分电路925的输入晶体管917-1中，充当控制节点的栅极连接到FD部920。因为输入晶体管917-1经由传送晶体管914连接到光电转换单元913，所以可以说输入晶体管917-1是差分电路925的输入节点，并且该输入节点连接到光电转换单元913。
此外，充当输入晶体管917-2的控制节点的栅极经由传输线916连接到斜坡信号生成单元911。因此，可以说输入晶体管917-2是差分电路925的输入节点，并且斜坡信号生成单元911连接到该输入节点。
作为差分电路925的一部分的输入晶体管917-1和917-2以及电流源919设置在第一芯片1中，其中第一芯片1中设置有光电转换单元913。另一方面，作为电流镜电路并且形成差分电路925的另一部分的晶体管组918设置在第二芯片5中。此外，在本示例性实施例中，斜坡信号生成单元911设置在不同于第一芯片1的第二芯片5中。在第一芯片1中，设置了作为差分电路925的部分的输入晶体管917-1和917-2、电流源919和光电转换单元913。
差分电路925是输出比较结果信号COUT的比较器。比较结果信号COUT指示输入晶体管917-1的控制节点的电位与输入晶体管917-2的控制节点的电位之间的比较的结果。换句话说，包括差分电路925的比较器和存储器单元921形成ADC，该ADC将基于由光电转换单元913累积的电荷的模拟信号转换为数字信号。
本示例性实施例的存储器单元921可以是第一示例性实施例中描述的第一存储器55。与第一示例性实施例中一样，缓冲存储器25设在第一存储器55之后的级中。DFE 28设在缓冲存储器25之后的级中。
第一存储器55和缓冲存储器25之间的信号传输以及缓冲存储器25和DFE 28之间的信号传输可以与第一示例性实施例中的信号传输类似。
此外，在具有连接到FD部(浮动扩散部)的输入节点的输入晶体管是如本示例性实施例中的差分电路的输入晶体管的情况下，可以获得与根据第一示例性实施例的成像装置的效果类似的效果。
在上述每个示例性实施例中，描述了卷帘式快门操作。在卷帘式快门操作中，像素的电荷累积时段的开始在行之间变化，并且其结束也在行之间变化。然而，可以如下执行上述每个示例性实施例中的全局快门操作。在该全局快门操作中，像素的电荷累积时段的开始对于多行和多列是相同的，并且其结束也是相同的。
图12是示出根据第四示例性实施例的成像系统500的配置的框图。根据本示例性实施例的成像系统500包括成像装置200，向该成像装置200应用了根据上述示例性实施例中的任一个的成像装置的配置。成像系统500的具体示例包括数字静物相机、数码摄像机和监视器相机。图12示出了数字静物相机的配置示例，其中根据上述示例性实施例中的任一个的成像装置应用于成像装置200。
图12中示出的示例的成像系统500包括成像装置200、透镜5020、光圈504和屏障506。透镜5020设为将物体的光学图像聚焦在成像装置200上。光圈504设为变化通过透镜5020的光量。屏障506设为保护透镜5020。透镜5020和光圈504形成将光会聚在成像装置200上的光学系统。
成像系统500进一步包括处理从成像装置200输出的输出信号的信号处理单元5080。信号处理单元5080执行信号处理操作。具体地，信号处理单元5080根据需要对输入信号执行诸如校正和压缩之类的各种处理，并输出处理的结果。信号处理单元5080可以具有对从成像装置200输出的输出信号执行AD转换处理的功能。在这种情况下，不必在成像装置200内提供A/D转换电路。
成像系统500进一步包括用于临时存储图像数据的缓冲存储器单元510，以及用于与外部计算机通信的外部接口单元(外部I/F单元)512。成像系统500进一步包括诸如半导体存储器的存储介质514和存储介质控制接口单元(存储介质控制I/F单元)516。提供存储介质514以用于记录和读出捕获的图像数据。提供存储介质控制I/F单元516以用于记录到存储介质514和从存储介质514读出。存储介质514可以内置在成像系统500中，或者可以是可附接和可移除的。
成像系统500进一步包括总控制/计算单元518和定时生成单元511。总控制/计算单元518执行各种算术运算，并控制整个数字静物相机。定时生成单元511将各种定时信号输出到成像装置200和信号处理单元5080。定时信号可以从外部输入。成像系统500仅需要至少具有成像装置200，以及处理从成像装置200输出的输出信号的信号处理单元5080。总控制/计算单元518和定时生成单元511可以被配置为执行成像装置200的部分或全部控制功能。
成像装置200将图像信号输出到信号处理单元5080。信号处理单元5080在对从成像装置200输出的图像信号执行预定的信号处理之后输出图像数据。此外，信号处理单元5080使用图像信号生成图像。
通过使用基于根据上述每个示例性实施例的成像装置的成像装置配置成像系统，可以实现能够获得更高质量的图像的成像系统。
将参考图13A、图13B和图14来描述根据第五示例性实施例的成像系统和移动体。
图13A和图13B分别是根据本示例性实施例的示出成像系统的配置示例的示意图和示出移动体的配置示例的示意图。图14是示出根据本示例性实施例的成像系统的操作的流程图。
在本示例性实施例中，将描述与车载相机相关的成像系统的示例。图13A和图13B示出了车辆系统的示例和安装在该车辆系统上的成像系统的示例。成像系统701包括成像装置702、图像预处理单元715、集成电路703和光学系统714。光学系统714将物体的光学图像聚焦在成像装置702上。成像装置702将由光学系统714聚焦的物体的光学图像转换为电信号。成像装置702是根据上述示例性实施例中的任何一个的成像装置。图像预处理单元715对从成像装置702输出的信号执行预定的信号处理。图像预处理单元715的功能可以结合在成像装置702中。成像系统701设有至少两个集合，每个集合包括光学系统714、成像装置702和图像预处理单元715。来自每个集合的图像预处理单元715的输出将被输入到集成电路703。
集成电路703是用于成像系统的集成电路。集成电路703包括图像处理单元704、光学距离测量单元706、视差计算单元707、物体识别单元708和异常检测单元709。图像处理单元704包括存储器705。图像处理单元704对图像预处理单元715的输出信号执行诸如显影处理和缺陷校正处理之类的图像处理。存储器705被提供用于通过成像获得的图像的主存储。存储器705还存储成像像素的缺陷位置。光学距离测量单元706执行聚焦并测量物体的距离。视差计算单元707根据由多个成像装置702获取的多条图像数据计算视差(视差图像的相位差)。物体识别单元708识别诸如汽车、道路、标志或人之类的物体。在异常检测单元709检测到成像装置702的异常的情况下，异常检测单元709向主控制单元713通知检测到的异常。
集成电路703可以由专门设计的硬件实现，或者可以由软件模块实现，或者可以通过其组合实现。集成电路703还可以由现场可编程门阵列(FPGA)或专用集成电路(ASIC)实现，或者可以通过其组合来实现。
主控制单元713全面地控制诸如成像系统701、车辆传感器710和控制单元720之类的组件的操作。可以采用其它类型的方法。例如，可以不提供主控制单元713，并且成像系统701、车辆传感器710和控制单元720可以各自具有通信接口，以经由通信网络(例如，控制器区域网络(CAN)标准传输和接收控制信号。
集成电路703包括在从主控制单元713接收到控制信号时或者基于自身控制单元将控制信号和设定值传输到成像装置702的功能。例如，集成电路703传输诸如用于脉冲驱动设在成像装置702内部的电压开关的设定、和用于改变每帧的电压开关的设定之类的设定。
成像系统701连接到车辆传感器710。成像系统701可以检测自身车辆的驾驶状况，例如车辆速度、横摆率和转向角。成像系统701还可以检测自身车辆外部的环境以及其它车辆和障碍物的状态。车辆传感器710还充当距离信息获取单元，其获取关于从视差图像到目标物体的距离的距离信息。此外，成像系统701连接到驾驶支持控制单元711，驾驶支持控制单元711提供各种驾驶支持，例如自动转向、自动行驶和防碰撞功能。具体地，基于成像系统701或车辆传感器710的检测结果，关于碰撞确定功能，推测与另一辆汽车或障碍物的碰撞，或者确定碰撞的存在/不存在。由此在推测到碰撞的情况下执行回避控制并在碰撞时执行安全装置激活。
成像系统701还连接到警报设备712，警报设备712基于碰撞确定单元的确定结果向驾驶员发出警报。例如，在存在发生碰撞的高可能性作为碰撞确定单元的确定的结果的情况下，主控制单元713通过例如制动、释放加速器踏板或限制引擎输出来执行用于避免碰撞或减少损坏的车辆控制。警报设备712通过例如发出声音警报、在仪表板或汽车导航系统的显示单元屏幕上显示信息、或振动安全带或转向器来警告用户。
在本示例性实施例中，成像系统701捕获车辆的周围区域(例如，前方或后方区域)的图像。图13B示出了在成像系统701对车辆的前方区域进行成像的情况下的成像系统701的布局示例。
两个成像装置702设置在车辆700的前部。具体地，假设相对于车辆700的前后移动方向或外部形式(例如，车辆宽度)的中心线是对称轴，两个成像装置702设置成关于对称轴对称。在获取指示车辆700和目标物体之间的距离的信息以及确定碰撞可能性方面，这是期望的。此外，期望成像装置702设置在当驾驶员从驾驶员座位视觉上识别车辆700外部的情况时不妨碍驾驶员的视野的位置处。期望警报设备712设置在容易进入驾驶员视野的位置处。
接下来，将参考图14描述成像系统701中的成像装置702的故障检测操作。通过图14中示出的步骤S810至S880执行成像装置702的故障检测操作。
在步骤S810中，执行成像装置702的启动时的设定。换句话说，从成像系统701的外部设备(例如，主控制单元713)或成像系统701的内部单元传输用于操作成像装置702的设定，并且开始成像装置702的成像操作和故障检测操作。
接下来，在步骤S820中，从扫描行中的有效像素获取像素信号。在步骤S830中，从为故障检测提供的故障检测像素获取输出值。该故障检测像素包括与有效像素一样的光电转换单元。在该光电转换单元中写入预定的电压。故障检测像素输出对应于写入该光电转换单元中的电压的信号。步骤S820和S830可以颠倒。
接下来，在步骤S840中，确定故障检测像素的预期输出值和来自故障检测像素的实际输出值是否彼此匹配。
在预期输出值和实际输出值彼此匹配作为步骤S840中的确定的结果的情况下(步骤S840中的“是”)，处理进入步骤S850。在步骤S850中，确定正常地执行成像操作。然后，处理进入步骤S860。在步骤S860中，扫描行中的像素信号被传输到存储器705，并且临时保存传输的像素信号。然后，处理返回到步骤S820，并且继续故障检测操作。
另一方面，在预期输出值和实际输出值彼此不匹配作为步骤S840中的确定的结果的情况下(步骤S840中的“否”)，处理进入步骤S870。在步骤S870中，确定成像操作中存在异常，并且向主控制单元713或警报设备712发出警报。警报设备712在显示单元上显示指示检测到异常的信息。然后，在步骤S880中，停止成像装置702，并且结束成像系统701的操作。
在本示例性实施例中，描述了流程图逐行循环的示例。然而，流程图可以针对每多行循环，或者可以针对每帧执行故障检测操作。
在步骤S870中，可以经由无线网络向车辆的外部设备发出警报。
此外，在本示例性实施例中，描述了用于防止与另一车辆碰撞的控制。然而，本示例性实施例可适用于用于执行跟随另一车辆的自动驾驶的控制，以及用于执行自动驾驶以防止碾过车道的控制。成像系统701不仅可适用于诸如私人汽车的车辆，而且还可适用于例如船舶、飞机或工业机器人之类的移动体(移动设备)。另外，成像系统701不仅可适用于移动体，而且还可适用于利用广泛范围内的物体识别的设备，例如智能运输系统(ITS)。
[修改的示例性实施例]
可以以各种方式修改本发明，而不限于上述示例性实施例。
任何一个示例性实施例的部分配置被添加到其它示例性实施例之一的示例也是本发明的示例性实施例。任何一个示例性实施例的部分配置被替换为其它示例性实施例之一的部分配置的示例也是本发明的示例性实施例。
此外，所有上述示例性实施例仅是实现本发明的示例。本发明的技术范围不受这些示例的限制性解释。换句话说，本发明可以在各个方面实现，而不背离其技术思想或实质特性。
本发明的示例性实施例可以各自提供用于加速由多个位形成的数字信号的传输，同时抑制传输线的布线数量的增加的技术。
虽然已经参考示例性实施例描述了本发明，但是应该理解，本发明不限于所公开的示例性实施例。所附权利要求的范围应被赋予最广泛的解释，以包含所有这些修改以及等同的结构和功能。

Claims (20)

1.一种电路，其特征在于，所述电路包括：
第一电路区域，所述第一电路区域包括第一组和第一存储器组，所述第一组包括被配置为将模拟信号转换为数字信号的多个模数AD转换单元，所述第一存储器组包括被配置为保持从所述第一组输出的数字信号的多个存储器；
第二电路区域，所述第二电路区域包括第二组和第二存储器组，所述第二组包括被配置为将模拟信号转换为数字信号的多个AD转换单元，所述第二存储器组包括被配置为保持从所述第二组输出的数字信号的多个存储器；以及
计数器，被配置为向所述第一组中的多个AD转换单元和所述第二组中的多个AD转换单元输出计数信号，
其中，所述计数器布置在平面图中在所述第一电路区域和所述第二电路区域之间的区域中。
2.根据权利要求1所述的电路，还包括：
第一线、第二线和第三线，被配置为传输所述计数信号，
其中，所述第一线和所述第二线连接到所述第一组中的彼此不同的多个AD转换单元，以及
其中，所述第三线连接到所述第一线和所述第二线。
3.根据权利要求2所述的电路，还包括：
扫描电路，被配置为扫描所述第一组中的多个AD转换单元，并顺序地读取来自所述第一组中的多个AD转换单元的数字信号，
其中，所述第一线所连接的多个AD转换单元通过第一扫描线连接到所述扫描电路，以及
其中，所述第二线所连接的多个AD转换单元通过第二扫描线连接到所述扫描电路。
4.根据权利要求1所述的电路，还包括：
第一数字信号处理电路，被配置为处理数字信号，
其中，所述第一存储器组布置在所述第一组和所述第一数字信号处理电路之间。
5.根据权利要求4所述的电路，还包括：
第一接口电路，被配置为输出来自所述第一数字信号处理电路的信号，
其中，所述第一数字信号处理电路布置在所述第一接口电路与所述第一存储器组之间。
6.根据权利要求4所述的电路，还包括：
第二数字信号处理电路，被配置为处理数字信号，
其中，所述第二组布置在所述计数器和所述第二存储器组之间的区域中，并且
其中，所述第二存储器组布置在所述第二组和所述第二数字信号处理电路之间。
7.根据权利要求1所述的电路，其中
所述第一组中的多个AD转换单元布置成多行和多列，
所述第二组中的多个AD转换单元布置成多行和多列。
8.根据权利要求6所述的电路，还包括：
第二接口电路，被配置为输出来自所述第二数字信号处理电路的信号，
其中，所述第二数字信号处理电路布置在所述第二接口电路与所述第二存储器组之间。
9.根据权利要求6所述的电路，
其中，所述第一存储器组包括多个存储器，所述多个存储器包括第一存储器，并且所述多个存储器各自被配置为保持数字信号，
所述第二存储器组包括多个存储器，所述多个存储器包括第二存储器，并且所述多个存储器各自被配置为保持数字信号；
其中，在所述第二组和所述第二数字信号处理电路之间，所述第二存储器组的多个存储器布置成多行和多列。
10.根据权利要求6所述的电路，
其中，所述电路还包括第三电路区域和第四电路区域，所述第三电路区域包括第三组和第三存储器组，所述第三组包括被配置为将模拟信号转换为数字信号的多个AD转换单元，所述第三存储器组包括被配置为保持从所述第三组输出的数字信号的多个存储器，所述第四电路区域包括第四组和第四存储器组，所述第四组包括被配置为将模拟信号转换为数字信号的多个AD转换单元，所述第四存储器组包括被配置为保持从所述第四组输出的数字信号的多个存储器，以及
其中，在所述第三电路区域和所述第四电路区域之间有斜坡信号生成电路，所述斜坡信号生成电路被配置为生成斜坡信号。
11.根据权利要求10所述的电路，其中，包括被配置为保持数字信号且布置成多行和多列的多个存储器的所述第三存储器组布置在所述第三组和所述第一数字信号处理电路之间，并且
其中，所述第三组布置在所述斜坡信号生成电路和所述第三存储器组之间。
12.根据权利要求10所述的电路，其中，包括被配置为保持数字信号且布置成多行和多列的多个存储器的所述第四存储器组布置在所述第四组和所述第二数字信号处理电路之间，并且
其中，所述第四组布置在所述斜坡信号生成电路和所述第四存储器组之间。
13.根据权利要求10所述的电路，
其中，所述电路包括第二扫描电路，所述第二扫描电路被配置为扫描被配置为输出模拟信号的多个像素，所述多个像素经由信号线连接到布置在所述第一组、所述第二组、所述第三组以及所述第四组中的多个AD转换单元，以及
其中，所述第三组布置在所述第二扫描电路与所述第一组之间。
14.根据权利要求13所述的电路，其中，所述第四组布置在所述第二扫描电路和所述第二组之间。
15.根据权利要求4所述的电路，
其中，所述电路还包括第三组和第四组，在所述第三组和第四组中的每个中，多个AD转换单元布置成多行和多列，
其中，在所述第三组和所述第一数字信号处理电路之间布置有第三存储器组，所述第三存储器组包括被配置为保持数字信号且布置成多行和多列的多个存储器，
其中，所述电路包括第二扫描电路，所述第二扫描电路被配置为扫描被配置为输出模拟信号的多个像素，所述多个像素经由信号线连接到布置在所述第一组、所述第二组、所述第三组以及所述第四组中的多个AD转换单元，以及
其中，所述第三存储器组布置在所述第二扫描电路与所述第一存储器组之间。
16.根据权利要求15所述的电路，还包括：
第二数字信号处理电路，被配置为处理数字信号，
其中，包括被配置为保持数字信号且布置成多行和多列的多个存储器的所述第二存储器组布置在所述第二组和所述第二数字信号处理电路之间，
其中，在所述第四组和所述第二数字信号处理电路之间布置有第四存储器组，所述第四存储器组包括被配置为保持数字信号且布置成多行和多列的多个存储器，
其中，所述第二组布置在所述计数器和所述第二存储器组之间的区域中，以及
其中，所述第四存储器组布置在所述第二扫描电路与所述第二存储器组之间。
17.一种芯片，其特征在于，所述芯片包括：
第一电路区域，所述第一电路区域包括第一组和第一存储器组，所述第一组包括被配置为将模拟信号转换为数字信号的多个模数AD转换单元，所述第一存储器组包括被配置为保持从所述第一组输出的数字信号的多个存储器；
第二电路区域，所述第二电路区域包括第二组和第二存储器组，所述第二组包括被配置为将模拟信号转换为数字信号的多个AD转换单元，所述第二存储器组包括被配置为保持从所述第二组输出的数字信号的多个存储器；以及
计数器，被配置为向所述第一组中的多个AD转换单元和所述第二组中的多个AD转换单元输出计数信号，
其中，所述计数器布置在平面图中在所述第一电路区域和所述第二电路区域之间的区域中。
18.一种成像设备，其特征在于，所述成像设备包括其上布置有根据权利要求1所述的电路的芯片和包括光电转换单元的另一芯片，所述光电转换单元被配置为将模拟信号输出到所述其上布置有根据权利要求1所述的电路的芯片。
19.一种成像系统，其特征在于，所述成像系统包括：
根据权利要求18所述的成像设备；和
信号处理单元，被配置为处理由所述成像设备输出的信号。
20.一种移动体，其特征在于，所述移动体包括根据权利要求18所述的成像设备，
其中，所述移动体还包括控制单元，所述控制单元被配置为控制所述移动体的移动。
CN202110879031.9A 2018-02-09 2019-02-03 成像装置、成像系统和移动体 Active CN113612911B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110879031.9A CN113612911B (zh) 2018-02-09 2019-02-03 成像装置、成像系统和移动体

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-022403 2018-02-09
JP2018022403A JP6704944B2 (ja) 2018-02-09 2018-02-09 撮像装置、撮像システム、移動体
CN202110879031.9A CN113612911B (zh) 2018-02-09 2019-02-03 成像装置、成像系统和移动体
CN201910108221.3A CN110139008B (zh) 2018-02-09 2019-02-03 成像装置、成像系统和移动体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910108221.3A Division CN110139008B (zh) 2018-02-09 2019-02-03 成像装置、成像系统和移动体

Publications (2)

Publication Number Publication Date
CN113612911A CN113612911A (zh) 2021-11-05
CN113612911B true CN113612911B (zh) 2023-08-25

Family

ID=65363148

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910108221.3A Active CN110139008B (zh) 2018-02-09 2019-02-03 成像装置、成像系统和移动体
CN202110879031.9A Active CN113612911B (zh) 2018-02-09 2019-02-03 成像装置、成像系统和移动体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910108221.3A Active CN110139008B (zh) 2018-02-09 2019-02-03 成像装置、成像系统和移动体

Country Status (5)

Country Link
US (3) US10727259B2 (zh)
EP (1) EP3525452A1 (zh)
JP (1) JP6704944B2 (zh)
CN (2) CN110139008B (zh)
TW (1) TWI702849B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649864B (zh) * 2017-06-30 2019-02-01 香港商京鷹科技股份有限公司 影像感測裝置及影像感測方法
JP6704944B2 (ja) * 2018-02-09 2020-06-03 キヤノン株式会社 撮像装置、撮像システム、移動体
KR20220134538A (ko) * 2020-01-31 2022-10-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 촬상 방법
JP2022119374A (ja) * 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置、光電変換システム、移動体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004045204A1 (ja) * 2002-11-13 2004-05-27 Sony Corporation 固体撮像装置
CN101569179A (zh) * 2007-09-28 2009-10-28 索尼株式会社 固态图像拾取装置和相机系统
EP2889908A1 (en) * 2013-12-26 2015-07-01 Sony Corporation Electronic device
WO2017169480A1 (ja) * 2016-03-31 2017-10-05 株式会社ニコン 撮像素子および撮像装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3783193T2 (de) * 1986-08-29 1993-07-15 Canon Kk Verfahren oder system zur verarbeitung von bilddaten.
US6948794B2 (en) * 1997-07-15 2005-09-27 Silverbrook Reserach Pty Ltd Printhead re-capping assembly for a print and demand digital camera system
JPH11162174A (ja) * 1997-11-25 1999-06-18 Mitsubishi Electric Corp 同期型半導体記憶装置
JP4132232B2 (ja) * 1998-06-16 2008-08-13 株式会社ルネサステクノロジ 半導体集積回路
US6169503B1 (en) * 1998-09-23 2001-01-02 Sandisk Corporation Programmable arrays for data conversions between analog and digital
US6154157A (en) * 1998-11-25 2000-11-28 Sandisk Corporation Non-linear mapping of threshold voltages for analog/multi-level memory
US6498851B1 (en) * 1998-11-25 2002-12-24 Sandisk Corporation Data encryption and signal scrambling using programmable data conversion arrays
JP2002094886A (ja) * 2000-09-13 2002-03-29 Hamamatsu Photonics Kk 高速画像処理装置
IL145245A0 (en) * 2001-09-03 2002-06-30 Jtc 2000 Dev Delaware Inc System and method including vector-matrix multiplication
JP4157083B2 (ja) 2004-09-09 2008-09-24 マイクロン テクノロジー，インコーポレイテッド オンチップ半列並列パイプラインアナログ‐デジタル変換器を具えるイメージセンサ
JP2008294913A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 固体撮像装置およびその駆動方法
US7671317B2 (en) 2007-07-25 2010-03-02 Panasonic Corporation Physical quantity detecting apparatus and method for driving the same
JP4953959B2 (ja) 2007-07-25 2012-06-13 パナソニック株式会社 物理量検知装置およびその駆動方法
GB0806427D0 (en) * 2008-04-09 2008-05-14 Cmosis Nv Parallel analog-to-digital conversion in pixel arrays
US8446309B2 (en) * 2009-02-19 2013-05-21 Cmosis Nv Analog-to-digital conversion in pixel arrays
JP2010268080A (ja) * 2009-05-12 2010-11-25 Canon Inc 固体撮像装置
JP5269735B2 (ja) 2009-10-08 2013-08-21 株式会社東芝 固体撮像装置
JP2011250188A (ja) * 2010-05-27 2011-12-08 Renesas Electronics Corp 固体撮像装置
JP5664141B2 (ja) * 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム
JP5868049B2 (ja) * 2011-07-19 2016-02-24 キヤノン株式会社 撮像装置
JP6164869B2 (ja) 2013-02-26 2017-07-19 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
JP6230260B2 (ja) * 2013-04-24 2017-11-15 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
TWI659652B (zh) * 2013-08-05 2019-05-11 新力股份有限公司 攝像裝置、電子機器
JP6381406B2 (ja) * 2014-10-27 2018-08-29 キヤノン株式会社 アナログデジタル変換回路、撮像装置及び撮像システム
JP6579744B2 (ja) * 2014-11-28 2019-09-25 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法、及び撮像装置の検査方法
JP6579771B2 (ja) * 2015-03-26 2019-09-25 キヤノン株式会社 撮像装置
WO2016151837A1 (ja) 2015-03-26 2016-09-29 オリンパス株式会社 固体撮像装置
JP6660141B2 (ja) * 2015-10-14 2020-03-04 キヤノン株式会社 撮像素子およびそれを用いる撮像装置
JP6643104B2 (ja) * 2016-01-22 2020-02-12 キヤノン株式会社 放射線撮像装置、放射線撮像装置の制御方法、放射線撮像システム
WO2017130728A1 (ja) * 2016-01-29 2017-08-03 ソニー株式会社 固体撮像装置および電子機器
JP2017169480A (ja) 2016-03-23 2017-09-28 オリンパス株式会社 観察装置、測定システム及び観察方法
JP2017192056A (ja) 2016-04-14 2017-10-19 ソニー株式会社 固体撮像素子、撮像装置、および電子機器
JP6921587B2 (ja) * 2017-03-31 2021-08-18 キヤノン株式会社 撮像装置、撮像システム、移動体
JP6704944B2 (ja) * 2018-02-09 2020-06-03 キヤノン株式会社 撮像装置、撮像システム、移動体
US10834354B2 (en) * 2018-06-25 2020-11-10 Canon Kabushiki Kaisha Imaging device, imaging system, movable object, and signal processing device
JP7134782B2 (ja) * 2018-08-20 2022-09-12 キヤノン株式会社 Ａｄ変換装置、撮像装置、撮像システム及び移動体
US11424282B2 (en) * 2019-02-25 2022-08-23 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
JP7358079B2 (ja) * 2019-06-10 2023-10-10 キヤノン株式会社 撮像装置、撮像システムおよび半導体チップ
JP2022119374A (ja) * 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置、光電変換システム、移動体
JP2022158017A (ja) * 2021-04-01 2022-10-14 キヤノン株式会社 信号処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004045204A1 (ja) * 2002-11-13 2004-05-27 Sony Corporation 固体撮像装置
CN101569179A (zh) * 2007-09-28 2009-10-28 索尼株式会社 固态图像拾取装置和相机系统
EP2889908A1 (en) * 2013-12-26 2015-07-01 Sony Corporation Electronic device
WO2017169480A1 (ja) * 2016-03-31 2017-10-05 株式会社ニコン 撮像素子および撮像装置

Also Published As

Publication number Publication date
JP2019140534A (ja) 2019-08-22
CN113612911A (zh) 2021-11-05
TW201941589A (zh) 2019-10-16
EP3525452A1 (en) 2019-08-14
US10727259B2 (en) 2020-07-28
US20190252421A1 (en) 2019-08-15
US20200321366A1 (en) 2020-10-08
US11282876B2 (en) 2022-03-22
CN110139008B (zh) 2021-08-17
US11810930B2 (en) 2023-11-07
US20220254817A1 (en) 2022-08-11
TWI702849B (zh) 2020-08-21
CN110139008A (zh) 2019-08-16
JP6704944B2 (ja) 2020-06-03

Similar Documents

Publication Publication Date Title
US11496704B2 (en) Photoelectric conversion device having select circuit with a switch circuit having a plurality of switches, and imaging system
CN113612911B (zh) 成像装置、成像系统和移动体
US10645316B2 (en) Imaging device and method of driving imaging device
JP2018056962A (ja) 固体撮像装置及びその駆動方法、並びに撮像システム
EP3627829B1 (en) Photoelectric conversion device and image sensing system
US11070755B2 (en) Imaging device and signal processing device
CN109587414B (zh) 成像设备、成像系统和移动体
JP2021029017A (ja) 光電変換装置、撮像システム、移動体及び露光制御装置
JP7066342B2 (ja) 撮像装置、撮像システム、移動体
US11490041B2 (en) Photoelectric converter and imaging system
JP7250454B2 (ja) 撮像装置、撮像システム、移動体
JP7102159B2 (ja) 光電変換装置、撮像システム、および、移動体
US11509849B2 (en) Imaging device, imaging system, and moving body
JP6812397B2 (ja) 固体撮像装置及びその駆動方法、並びに撮像システム
JP7167086B2 (ja) 回路、チップ、撮像装置、撮像システム、移動体
JP7066347B2 (ja) 撮像装置、撮像システム、移動体
JP2021010075A (ja) 光電変換装置、光電変換システム、および移動体
US11778347B2 (en) Photoelectric conversion device
US20230276147A1 (en) Photoelectric conversion device, photoelectric conversion system, and moving body
JP2022089013A (ja) 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant