CN113068413B - 结构体的制造方法和结构体的制造装置 - Google Patents

结构体的制造方法和结构体的制造装置 Download PDF

Info

Publication number
CN113068413B
CN113068413B CN201980067937.1A CN201980067937A CN113068413B CN 113068413 B CN113068413 B CN 113068413B CN 201980067937 A CN201980067937 A CN 201980067937A CN 113068413 B CN113068413 B CN 113068413B
Authority
CN
China
Prior art keywords
wafer
light
etched
etching
etching solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980067937.1A
Other languages
English (en)
Other versions
CN113068413A (zh
Inventor
堀切文正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Ricoh Co Ltd
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd, Sumitomo Chemical Co Ltd filed Critical Ricoh Co Ltd
Publication of CN113068413A publication Critical patent/CN113068413A/zh
Application granted granted Critical
Publication of CN113068413B publication Critical patent/CN113068413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H01L21/30635—Electrolytic etching of AIIIBV compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Led Devices (AREA)

Abstract

结构体的制造方法具有如下工序：准备至少表面由III族氮化物晶体构成的直径2英寸以上的晶圆的工序；在容器内准备包含过二硫酸根离子作为接受电子的氧化剂的碱性或酸性的蚀刻液的工序；以晶圆表面与蚀刻液表面平行的方式，将晶圆以晶圆的表面浸渍于蚀刻液中的状态收纳在容器内的工序；以及，不搅拌蚀刻液，将光从前述蚀刻液的表面侧照射至晶圆表面的工序，在晶圆的表面划定出彼此隔开配置的第一被蚀刻区域和第二被蚀刻区域，在将光照射至晶圆表面的工序中，对第一被蚀刻区域和第二被蚀刻区域的表面分别垂直地照射光。

Description

结构体的制造方法和结构体的制造装置
技术领域
本发明涉及结构体的制造方法和结构体的制造装置。
背景技术
氮化镓(GaN)等III族氮化物被用作用于制造发光元件、晶体管等半导体装置的材料，此外，作为微小电气机械系统(MEMS)的材料也备受关注。
作为GaN等III族氮化物的蚀刻技术，提出了使用阳极氧化的蚀刻(以下也称为光电化学(PEC)蚀刻)(例如参照非专利文献1)。PEC蚀刻是与一般的干蚀刻相比损伤小的湿蚀刻，此外，与中性离子束蚀刻(例如参照非专利文献2)、原子层蚀刻(例如参照非专利文献3)等损伤小的特殊干蚀刻相比，在装置简便的方面优选。但是，关于通过PEC蚀刻能够对GaN等III族氮化物进行怎样的加工，大多是未知的。
对于想要量产性实施通过对III族氮化物实施PEC蚀刻来制造结构体的技术时的课题，截止至今并未做任何研究。例如，完全没有研究对大直径(例如直径为2英寸以上)的晶圆进行的PEC蚀刻中的、用于提高蚀刻的面内均匀性的技术。此外，例如，完全没有研究用于在抑制蚀刻条件随时间发生变动的同时进行PEC蚀刻的技术。
现有技术文献
非专利文献
非专利文献1：J.Murata et al.,“Photo-electrochemical etching of free-standing GaN wafer surfaces grown by hydride vapor phase epitaxy”,Electrochimica Acta 171(2015)89-95
非专利文献2：S.Samukawa,JJAP,45(2006)2395.
非专利文献3：T.Faraz,ECS J.Solid Stat.Scie.&Technol.,4,N5023(2015).
发明内容
发明要解决的问题
本发明的一个目的是提供能够提高对至少表面由III族氮化物晶体构成的、例如直径2英寸以上的大直径晶圆进行的PEC蚀刻中的、蚀刻的面内均匀性的技术。
用于解决问题的方案
根据本发明的一个方式，提供一种结构体的制造方法，其具有如下工序：
准备至少表面由III族氮化物晶体构成的直径2英寸以上的晶圆的工序；
在容器内准备包含过二硫酸根离子作为接受电子的氧化剂的碱性或酸性的蚀刻液的工序；
以前述晶圆的表面与前述蚀刻液的表面平行的方式，将前述晶圆以前述晶圆的表面浸渍于前述蚀刻液中的状态收纳在前述容器内的工序；以及
不搅拌前述蚀刻液，将光从前述蚀刻液的表面侧照射至前述晶圆的表面的工序，
在前述晶圆的表面划定出彼此隔开配置的第一被蚀刻区域和第二被蚀刻区域，所述第一被蚀刻区域和第二被蚀刻区域是前述III族氮化物晶体通过在浸渍于前述蚀刻液中的状态下照射前述光而被蚀刻的区域，
在将前述光照射至前述晶圆的表面的工序中，对前述第一被蚀刻区域的表面和前述第二被蚀刻区域的表面分别垂直地照射前述光。
根据本发明的其它方式，提供一种结构体的制造装置，其具有：
容器，其收纳：至少表面由III族氮化物晶体构成的直径2英寸以上的晶圆、和包含过二硫酸根离子作为接受电子的氧化剂的碱性或酸性的蚀刻液；以及
光照射装置，其将光从前述蚀刻液的表面侧照射至前述晶圆的表面，
前述容器以前述晶圆的表面与前述蚀刻液的表面平行的方式将前述晶圆以前述晶圆的表面浸渍于前述蚀刻液中的状态收纳在前述容器内，且在不搅拌前述蚀刻液的状态下以前述光照射至前述晶圆的表面的方式保持前述蚀刻液，
前述光照射装置对在前述晶圆的表面划定且彼此隔开配置的第一被蚀刻区域和第二被蚀刻区域各自的表面垂直地照射前述光，所述第一被蚀刻区域和第二被蚀刻区域是前述III族氮化物晶体通过在浸渍于前述蚀刻液中的状态下照射前述光而被蚀刻的区域。
发明的效果
可提供能够提高对至少表面由III族氮化物晶体构成的、例如直径2英寸以上的大直径晶圆进行的PEC蚀刻中的、蚀刻的面内均匀性的技术。
附图说明
图1的(a)～图1的(g)是示出本发明的第一实施方式的GaN材料(基板)的制造方法的示意剖视图。
图2是例示出HVPE装置的示意构成图。
图3是示出第二实施方式的GaN材料(外延基板)的示意剖视图。
图4是例示出第一实验例中的电化学电池的示意构成图。
图5是示出第一实验例中的PEC蚀刻的次序的时序图。
图6是示出第一实验例中的因阳极氧化而被消耗的每单位面积的电荷量与蚀刻深度的关系的图。
图7是示出第一实验例中的、蚀刻深度与所形成的凹部的底面的线粗糙度Ra的关系的图。
图8是示出第一实验例中的蚀刻深度为2μm时的、蚀刻电压与线粗糙度Ra的关系的图。
图9是将图8的蚀刻电压1V的附近放大而得的图。
图10的(a)～图10的(c)分别是第一实验例中的蚀刻电压为3V、2V和1V时形成的凹部的底面的SEM图像，图10的(d)是第一实验例中的未蚀刻时的表面的SEM图像。
图11的(a)～图11的(d)分别是第一实验例中的蚀刻电压为3V、2V、1V和0V时形成的凹部的底面的光学显微镜图像。
图12的(a)～图12的(d)分别是第一实验例中的蚀刻电压为3V、2V、1V和0V时形成的凹部的底面的AFM图像。
图13示出第一实验例中的未蚀刻时以及蚀刻电压为0V、1V、2V和3V时的PL发光光谱。
图14的(a)～图14的(c)是示出第三实施方式的使用了GaN材料(外延基板)的半导体装置的制造方法的一部分的示意剖视图。
图15的(a)和图15的(b)分别是对第二实验例(第四实施方式)中形成的圆筒状凸部进行俯瞰的SEM图像和从侧面观察的SEM图像。
图16是将第二实验例(第四实施方式)中形成的圆筒状凸部的掩模和pn结部的附近放大并示出的SEM图像。
图17是对第三实验例(第五实施方式)中形成的圆筒状凹部进行俯瞰的SEM图像。
图18的(a)～图18的(c)是示出第四实验例(第六实施方式)中形成的、目标值为7.7μm深的沟槽的与长度方向正交的截面的SEM图像。
图19的(a)～图19的(c)是示出第四实验例(第六实施方式)中形成的、目标值为33μm深的沟槽的与长度方向正交的截面的SEM图像。
图20是示出第四实验例(第六实施方式)中形成的沟槽的长宽比与蚀刻深度的关系的图。
图21是例示出进行贯穿GaN材料的PEC蚀刻的状况的示意图。
图22的(a)是例示出在通过PEC蚀刻而形成的凹部的内侧填充有填充部件的状况的示意图，图22的(b)是例示出在通过PEC蚀刻而形成的凸部的外侧填充有填充部件的状况的示意图。
图23是示出用热磷酸硫酸对由a面和与该a面正交的m面构成了侧面的矩形状的GaN材料进行蚀刻的实验结果的光学显微镜照片。
图24的(a)～图24的(d)是例示出第七实施方式的PEC蚀刻方式的示意图。
图25的(a)和图25的(b)是例示出第七实施方式的PEC蚀刻方式的时序图。
图26是例示出第七实施方式的第一变形例的PEC蚀刻方式的示意图。
图27是例示出第七实施方式的第二变形例的PEC蚀刻方式的示意图。
图28是例示出第八实施方式的PEC蚀刻方式的示意图。
图29是例示出第八实施方式的PEC蚀刻方式的时序图。
图30是例示出第八实施方式的第一变形例的PEC蚀刻方式的时序图。
图31是例示出第八实施方式的第二变形例的PEC蚀刻方式的时序图。
图32的(a)和图32的(b)分别是例示出第八实施方式的第三变形例和第四变形例的PEC蚀刻方式的示意图。
图33是例示出第八实施方式的第五变形例的PEC蚀刻方式的示意图。
图34的(a)和图34的(b)是例示出第九实施方式的PEC蚀刻方式的示意图。
图35是例示出第九实施方式的PEC蚀刻方式的时序图。
具体实施方式
针对本发明的实施方式的氮化镓(GaN)材料100进行说明。此外，针对使用了对GaN材料100进行的阳极氧化的蚀刻(也称为光电化学(PEC)蚀刻)进行说明。PEC蚀刻可用作对GaN材料100进行加工的方法，此外，可用作评价GaN材料100的特性的方法。
<第一实施方式>
首先，针对第一实施方式进行说明。第一实施方式中，作为GaN材料100，例示出GaN基板10(也称为基板10)。图1的(a)～图1的(g)是示出使用空孔形成剥离(VAS)法制造基板10的工序的示意剖视图。首先，如图1的(a)所示那样，准备基底基板1。作为基底基板1，可例示出蓝宝石基板。
接着，如图1的(b)所示那样，在基底基板1上形成基底层2。基底层2通过例如由低温生长的GaN构成的缓冲层与GaN的单晶层的层叠来构成。缓冲层和单晶层通过例如金属有机物气相外延(MOVPE)来形成。作为镓(Ga)原料，使用例如三甲基镓(TMG)，作为氮(N)原料，使用例如氨(NH3)。缓冲层的厚度、单晶层的厚度分别例如为20nm、0.5μm。
接着，如图1的(c)所示那样，在基底层2上形成金属层3。金属层3通过例如将钛(Ti)蒸镀20nm厚来形成。
接着，如图1的(d)所示那样，通过热处理，将金属层3氮化而形成纳米掩模3a，并且在基底层2中形成空孔而形成含空孔层2a。该热处理例如如下操作来进行。将形成有基底层2和金属层3的基底基板1投入至电炉内，并载置在具有加热器的基座上。然后，将基底基板1在包含氢气(H2气体)或氢化物气体的气氛中加热。具体而言，在例如含有20％NH3气体作为氮化剂气体的H2气体气流中，以规定的温度、例如850℃以上且1100℃以下的温度进行20分钟的热处理。
通过该热处理，金属层3会被氮化，由此形成在表面具有高密度微细孔的纳米掩模3a。此外，基底层2的一部分通过纳米掩模3a的微细孔而被蚀刻，由此在基底层2中产生空孔，形成含空孔层2a。如此操作，制作具有在基底基板1上形成的含空孔层2a和纳米掩模3a的空孔形成基板4。
该热处理优选如下进行。该热处理以空孔在含空孔层2a中所占的体积比率即“空孔化率(体积空隙率)”在基底基板1上且在圆周方向上均等的方式来进行。具体而言，通过例如使载置基底基板1的基座旋转，从而进行在圆周方向上均等的热处理。此外，通过例如在基底基板1的面内调节加热器的加热状况，从而使生长基板的温度分布在圆周方向上均等。进而，该热处理以含空孔层2a的空孔化率从基底基板1的中心侧朝向外周侧沿着径向平稳地增加的方式来进行。具体而言，例如通过在基底基板1的面内调节加热器的加热状况，从而使基底基板1的温度从中心侧朝向外周侧沿着径向单调增高。
接着，如图1的(e)所示那样，使结晶体6在空孔形成基板4的纳米掩模3a上生长。结晶体6通过气相法、具体通过氢化物气相外延(HVPE)法来生长。此处，针对HVPE装置200进行说明。图2是例示出HVPE装置200的示意构成图。
HVPE装置200由石英等耐热性材料形成，具备在内部构成有成膜室201的气密容器203。在成膜室201内设置有用于保持作为处理对象的空孔形成基板4的基座208。基座208与旋转机构216所具有的旋转轴215相连，以能够转动的方式构成。在气密容器203的一端连接有用于向成膜室201内供给盐酸(HCl)气体、NH3气体、氮气(N2气体)的气体供给管232a～232c。气体供给管232c连接有用于供给氢(H2)气的气体供给管232d。气体供给管232a～232d从上游侧起依次分别设置有流量控制器241a～241d、阀243a～243d。在气体供给管232a的下游设置有用于收纳作为原料的Ga熔液的气体生成器233a。气体生成器233a连接有用于将通过HCl气体与Ga熔液的反应而生成的氯化镓(GaCl)气体朝向保持在基座208上的空孔形成基板4供给的喷嘴249a。在气体供给管232b、232c的下游侧分别连接有用于将自这些气体供给管供给的各种气体朝向保持在基座208上的空孔形成基板4供给的喷嘴249b、249c。在气密容器203的另一端设置有用于对成膜室201内进行排气的排气管230。排气管230上设置有泵231。分别在气密容器203的外周设置有用于将气体生成器233a内、保持在基座208上的空孔形成基板4加热至期望温度的区域加热器207，在气密容器203内设置有用于测定成膜室201内的温度的温度传感器209。HVPE装置200所具备的各部件与以计算机的形式构成的控制器280相连接，以通过在控制器280上运行的程序来控制后述处理步骤、处理条件的方式构成。
结晶体6的生长处理可使用HVPE装置200，并按照例如以下的处理步骤来实施。首先，在气体生成器233a内收纳作为原料的Ga。此外，在基座208上保持空孔形成基板4。然后，一边实施成膜室201内的加热和排气，一边向成膜室201内供给H2气体与N2气体的混合气体。然后，在成膜室201内达到期望的成膜温度、成膜压力，且成膜室201内的气氛成为期望气氛的状态下，自气体供给管232a、232b进行气体供给，由此对空孔形成基板4供给作为成膜气体的GaCl气体和NH3气体。
作为结晶体6的生长处理的处理条件，可例示如下。
生长温度Tg：980～1100℃、优选为1050～1100℃
成膜室201内的压力：90～105kPa、优选为90～95kPa
GaCl气体的分压：1.5～15kPa
NH3气体的分压/GaCl气体的分压：4～20
N2气体的分压/H2气体的分压：1～20
在该生长处理中，以含空孔层2a为起点开始生长的GaN晶体通过纳米掩模3a的微细孔而出现在表面，由此在纳米掩模3a上形成初始核。初始核沿着厚度方向(纵向)和面内方向(横向)生长，在面内彼此结合，由此形成由GaN单晶构成的连续膜的结晶体6。在未形成初始核的区域中，在纳米掩模3a与结晶体6之间形成以含空孔层2a的空孔为起因的空隙5。通过如上所述地控制含空孔层2a的空孔化率，从而以在圆周方向上均等且自径向中心侧朝向外侧变大的方式形成空隙5。
该生长处理中，通过使结晶体6在空孔形成基板4上生长，与例如使用了条纹掩模的ELO(Epitaxially Lateral Overgrowth，外延横向过生长)那样的、通过使初始核的产生密度不均匀地分布而使局部产生位错密度非常高(例如为1×107/cm2以上)的位错集中区域的方法相比，能够使初始核的产生密度的分布均匀。因此，能够将面内的最大位错密度抑制得较低(例如小于1×107/cm2)。
进而，该生长处理中，越是空孔化率低的径向中心侧，自含空孔层2a生长的GaN晶体越容易通过纳米掩模3a的微细孔而出现在表面，因此，容易在较早的时期形成初始核。换言之，越是空孔化率高的径向外侧，自含空孔层2a生长的GaN晶体越难通过纳米掩模3a的微细孔而出现在表面，因此，容易在较晚的时期形成初始核。与此相伴，能够从径向中心侧朝向外侧逐渐进行初始核的生长和结合，因此，容易使各初始核较大地生长。此外，这种初始核的生长和结合能够沿着圆周方向均等地进行。其结果，能够进一步提高结晶体6的面内均匀性等晶体品质。
所生长的结晶体6的厚度优选为能够由结晶体6获得至少1张自立基板10的厚度，例如0.2mm以上的厚度。所生长的结晶体6的厚度上限没有特别限定。
接着，如图1的(f)所示那样，使结晶体6自空孔形成基板4剥离。关于该剥离，在结晶体6的生长中或者在结晶体6的生长后将成膜室201内冷却的过程中，以在纳米掩模3a之间形成的空隙5为分界，从空孔形成基板4自然地剥离结晶体6，由此来进行。
在结晶体6生长时发生了结合的初始核之间有彼此吸引的力发挥作用，由此向结晶体6中导入了拉伸应力。由于该拉伸应力，经剥离的结晶体6以生长侧表面凹陷的方式发生翘曲。由此，构成经剥离的结晶体6的GaN单晶的c面相对于与结晶体6的主面6s的中心的法线方向垂直的假想面弯曲成凹陷的球面状。此处，“球面状”是指近似于球面的曲面状。此外，此处提及的“近似于球面”是指：相对于正圆球面或椭圆球面可在规定的误差范围内近似。
通过以在圆周方向上均等且从径向中心侧朝向外侧变大的方式形成空隙5，从而能够从空孔形成基板4的外周侧朝向中心侧且在圆周方向上均等地剥离结晶体6。由此，能够进行与结晶体6的翘曲形状相符的自然剥离，因此能够抑制由剥离引起的无用应力的产生。如上所述，本制造方法中，通过如上所述地一边控制空孔化率一边利用VAS法进行晶体生长，能够获得面内均匀性等晶体品质进一步得以提高的结晶体6。
使规定厚度的结晶体6生长后，停止供给用于生长处理的各种气体，将成膜室201内的气氛置换成N2气体，并使其恢复至大气压。使成膜室201内降低至能够进行搬出作业的温度后，从成膜室201内搬出空孔形成基板4和结晶体6。
接着，如图1的(g)所示那样，通过对结晶体6适当实施机械加工(例如基于线锯的切割)和研磨，从而由结晶体6获得1张或多张基板10。图1的(g)中例示的基板10的相对于主面10s最近的低指数晶面为c面。
如上操作来制造基板10。基板10在最大位错密度被抑制为小于1×107/cm2(不具有位错密度为1×107/cm2以上的区域)的基础上，还具有高的面内均匀性。基板10的位错密度受到抑制具体而言，例如用以下那样的条件来表示。在基板10的主面10s内，通过阴极发光(CL)法，在3mm见方的测定区域中，对每1个部位扫描直径500μm大小的观察区域，进行10个部位左右的测定。此时，最大位错密度小于1×107/cm2，优选为例如5×106/cm2以下。平均位错密度优选为例如3×106/cm2以下。最小位错密度没有特别限定。最小位错密度越低，则最大位错密度相对于最小位错密度之比可变得越大，作为基准，例如为100倍以下，此外例如为10倍以下。
本申请发明人获得了如下见解：第一实施方式的GaN材料100、即基板10是对于通过PEC蚀刻来形成内表面平坦性高的凹部的加工而言适合的材料。关于PEC蚀刻和所形成的凹部的内表面平坦性，详见后述。作为通过PEC蚀刻而形成凹部的面(也称为被蚀刻面)，可使用例如主面10s。
基板10中可以添加有杂质。添加杂质的情况下，可以向图2所示的HVPE装置200中追加用于供给含有该杂质的气体的气体供给管等。杂质例如是用于对基板10赋予导电性的杂质，例如为n型杂质。作为n型杂质，可使用例如硅(Si)、锗(Ge)。例如，添加Si的情况下，作为Si原料，可使用例如二氯硅烷(SiH2Cl2)。杂质还可以是例如用于对基板10赋予半绝缘性的杂质。
<第二实施方式>
接着，针对第二实施方式进行说明。第二实施方式中，也一并对第一实验例进行说明。第二实施方式中，如图3所示那样，作为GaN材料100，例示出具有基板10和在基板10上外延生长的GaN层20(也称为外延层20)的层叠体30(也称为外延基板30)。作为基板10，可优选使用第一实施方式中说明的基板10。
第二实施方式例示出在基板10和外延层20中分别添加有n型杂质的情况。基板10和外延层20的结构没有特别限定，可例示出例如以下结构。在基板10中，作为n型杂质，例如以1×1018/cm3以上且1×1019/cm3以下的浓度添加有Si。在外延层20中，例如以3×1015/cm3以上且5×1016/cm3以下的浓度添加有Si。将外延基板30用作半导体装置的材料时，假设使用基板10作为与电极的接触层，使用外延层20作为漂移层，从提高耐压的观点出发，外延层20中添加有浓度比基板10低的n型杂质为宜。基板10的厚度没有特别限定，例如为400μm。外延层20的厚度例如为10μm以上且30μm以下。外延层20可通过n型杂质浓度不同的多个GaN层的层叠来构成。
外延层20在基板10的主面10s上通过例如MOVPE而生长。作为Ga原料，可使用例如TMG，作为N原料，可使用例如NH3，作为Si原料，可使用例如甲硅烷(SiH4)。外延层20会继承基板10的结晶性而生长，因此，在与基板10同样地将最大位错密度抑制为小于1×107/cm2的基础上，还具有高的面内均匀性。
本申请发明人获得了如下见解：第二实施方式的GaN材料100、即外延基板30如以下的第一实验例中详述那样，是对于通过PEC蚀刻而形成内表面平坦性高的凹部的加工而言适合的材料。
此处，根据第一实验例，针对PEC蚀刻和通过PEC蚀刻而形成的凹部的内表面的平坦性进行说明。图4是例示出用于PEC蚀刻的电化学电池300的示意构成图。容器310中收纳有电解液320。作为电解液320，可使用例如添加有1％的Sigma Chemical公司制的Triton(注册商标)X-100作为表面活性剂的0.01M氢氧化钠(NaOH)水溶液。
作为阴极电极330，可使用例如铂(Pt)线圈。阴极电极330配置在电解液320中。作为阳极电极340，可使用GaN材料100。容器310具有开口311，密封环312以包围开口311且夹在容器310与GaN材料100之间的方式进行配置。以密封环312的与容器310相反一侧的开口313被GaN材料100封堵的方式，配置有GaN材料100。由此，GaN材料100与填充在密封环312的孔内的电解液320接触。GaN材料100(阳极电极340)以不与电解液320接触的方式安装有欧姆接触探针341。
阴极电极330与安装于阳极电极340的欧姆接触探针341之间利用布线350进行连接。在布线350的中途插入有电压源360。电压源360在规定的时刻对阴极电极330与阳极电极340之间施加规定的蚀刻电压。
在容器310的外部配置有光源370。光源370在规定的时刻射出规定照射强度的紫外(UV)光371。作为光源370，可使用例如汞氙(Hg-Xe)灯(例如Hamamatsu Photonics公司制、LIGHTNINGCURE(注册商标)L9566-03)。容器310设置有使UV光371透射的窗314。从光源370射出的UV光371经由窗314、电解液320、容器310的开口311和密封环312的开口313照射至GaN材料100(阳极电极340)。容器310安装有泵380。泵380在规定的时刻对容器310内的电解液320进行搅拌。
通过对阳极电极340照射UV光371，从而在阳极电极340和阴极电极330中分别进行以下的反应。在阳极电极340中，通过因UV光371的照射而产生的空穴，GaN被分解成Ga3+和N2(化学式1)，进而，Ga3+因OH-基而被氧化(化学式2)，由此生成氧化镓(Ga2O3)。所生成的Ga2O3被作为电解液320的NaOH水溶液溶解，由此，阳极电极340、即GaN材料100被蚀刻。如此操作，进行PEC蚀刻。
(阳极反应)
[化学式1]
Figure GDA0003179879110000121
[化学式2]
Figure GDA0003179879110000122
[化学式3]
Figure GDA0003179879110000123
(阴极反应)
[化学式4]
2H2O(l)+2e-→2OH-+H2(g)↑
第一实验例中，具体而言，作为成为阳极电极340的GaN材料100，使用外延基板30。更详细而言，通过在使外延基板30的外延层20侧与电解液320接触的状态下对外延层20照射UV光371，从而使外延层20发生阳极氧化而进行蚀刻。即，作为被蚀刻面，使用外延层20的主面20s。
第一实验例中，作为基板10，使用Si浓度为1～2×1018/cm3的GaN基板。通过利用MOVPE在基板10上生长Si浓度为2×1018/cm3且厚度为2μm的GaN层、以及Si浓度为9×1015/cm3且厚度为13μm的GaN层，从而形成外延层20。外延基板30的整体尺寸设为直径2英寸(5.08cm)，外延层20与电解液320接触而被蚀刻的区域的尺寸、即密封环312的孔的开口313的尺寸设为直径3.5mm。
被蚀刻面的照射强度设为9mW/cm2。以同时进行13秒钟的UV光照射和蚀刻电压施加后停止9秒钟的UV光照射和蚀刻电压施加的方式，间歇地反复UV光照射和蚀刻电压施加。即，进行脉冲阳极氧化。通过使蚀刻电压变为0V、1V、2V和3V来调查通过PEC蚀刻而形成的凹部的底面平坦性如何变化。以下，参照图5～13，针对第一实验例的结果进行说明。
需要说明的是，在对各种材料进行PEC蚀刻的市售装置中，作为蚀刻电压，通常设定为超过3V的高压。本实验例的特征是以3V以下的低蚀刻电压范围作为对象这一点。
图5是示出PEC蚀刻的次序的时序图。如上所述，以同时进行13秒钟的UV光照射(示作Lump)和蚀刻电压施加(示作Vetch)后停止9秒钟的UV光照射和蚀刻电压施加的方式，间歇地反复UV光照射和蚀刻电压施加。在停止UV光照射和蚀刻电压施加的期间，更具体而言在该期间的前半段的5秒钟，利用泵380来搅拌电解液320(示作Pump)。
在图5的下部示出蚀刻电压为0V、1V、2V和3V时的蚀刻电流。在任意蚀刻电压下，均是在UV光的照射期间流通蚀刻电流，在UV光的停止期间不流通蚀刻电流。在UV光的照射期间，即便蚀刻电压为0V，按照上述阳极反应，OH-基也会到达阳极电极340，因此会流通蚀刻电流。蚀刻电压越增加，则将OH-基吸引到阳极电极340的驱动力越增加，因此蚀刻电流增加。
图6是示出因阳极氧化而被消耗的每单位面积的电荷量与蚀刻深度的关系的图。用四方的标记来表示蚀刻电压为0V的结果，用三角的标记来表示蚀刻电压为1V的结果，用菱形的标记来表示蚀刻电压为2V的结果，用圆形的标记来表示蚀刻电压为3V的结果。这种标记的方法在后述图7中也相同。
蚀刻深度通过高低差计(Sloan、Dettak3ST)进行测定。可知：蚀刻深度相对于所消耗的电荷量呈线性变化。蚀刻深度Wr用法拉第定律来如下表示。
[数学式1]
Wr＝M/zFρ∫Jdt…(1)
此处，M为GaN的分子量、z为每1mol的GaN的阳极氧化所需的价数、F为法拉第常数、ρ为GaN的密度、J为蚀刻电流密度。根据式(1)，为了对1mol的GaN进行阳极氧化而需要的空穴z＝5.3～6.8mol。如果仅生成Ga2O3(化学式1和化学式2)，则z＝3mol。
因此，该结果表示在阳极电极340中，在生成Ga2O3的基础上还发生氧气的生成，空穴被消耗。
图7是示出蚀刻深度与所形成的凹部的底面的算术平均线粗糙度Ra(本说明书中，有时将其简称为“线粗糙度Ra”)的关系的图。线粗糙度Ra利用触针式高低差计(Sloan、Dettak3ST)进行测定。在基于触针式高低差计的测定中，线粗糙度Ra在评价长度500μm之中以100μm作为基准长度来计算。换言之，用于求出线粗糙度Ra的测定长度设为100μm。在图7中，代表性地放大示出蚀刻电压为1V的结果，蚀刻电压为0V、2V和3V的结果与蚀刻电压为1V的结果一同在右下部缩小示出。
可知：在蚀刻深度为0μm以上且10μm以下的范围内，在任意深度下，均是蚀刻电压为1V的线粗糙度Ra显著小。例如，在蚀刻深度为10μm时，蚀刻电压为2V的线粗糙度Ra为150nm左右，与此相对，蚀刻电压为1V的线粗糙度Ra为8nm左右，在10nm以下，非常小。
换言之可知：在蚀刻电压为1V时，所形成的凹部的底面平坦性显著高。需要说明的是，观察到凹部越深则底面平坦性越降低的倾向。
图8是示出蚀刻深度为2μm时的蚀刻电压与线粗糙度Ra的关系的图(将图7的蚀刻深度为2μm的结果重新标绘而得的图)。图9是将图8的蚀刻电压1V的附近放大而得的图。
线粗糙度Ra在蚀刻电压为0V、1V、2V和3V时分别为17nm、3.5nm、40nm和70nm。蚀刻电压为1V时，能够获得线粗糙度Ra为5nm以下的非常平坦的底面。根据该结果，可预估线粗糙度Ra例如为15nm以下的蚀刻电压是0.16V以上且1.30V以下这一范围的电压，可预估线粗糙度Ra例如为10nm以下的蚀刻电压是0.52V以上且1.15V以下这一范围的电压。
图10的(a)～图10的(c)分别是蚀刻电压为3V、2V和1V时形成的凹部的底面的扫描型电子显微镜(SEM)图像。图10的(d)是未经蚀刻时的表面的SEM图像。可知：在蚀刻电压为1V时，凹部的底面平坦性高。
图11的(a)～图11的(d)分别是蚀刻电压为3V、2V、1V和0V时形成的凹部的底面的光学显微镜图像。在各图像的左部示出的圆形区域表示被蚀刻的区域、即凹部。可知：在蚀刻电压为1V时，例如遍及500μm见方以上的或者例如1mm见方以上的广阔区域，凹部的底面平坦性高。
图12的(a)～图12的(d)分别是蚀刻电压为3V、2V、1V和0V时形成的凹部的底面的原子力显微镜(AFM)图像。可知：在蚀刻电压为1V时，凹部的底面平坦性高。在蚀刻电压为1V时，利用AFM对凹部的底面的5μm见方的测定区域(评价区域)测得的算术平均面粗糙度Ra为2.6nm。需要说明的是，在蚀刻电压为0V时，观察到混杂有平坦性较高的区域与平坦性较低的区域的不均。推测这或许是因为：由于未施加蚀刻电压，因此，OH-基的供给容易度、换言之Ga2O3的生成容易度因区域的不同而存在偏差，产生容易被蚀刻的区域和不易被蚀刻的区域。
图13是示出通过PEC蚀刻而导致GaN材料的光致发光(PL)特性发生何种变化的图，示出未经蚀刻的情况和蚀刻电压为0V、1V、2V和3V时的PL发光光谱。将PL发光光谱的GaN的谱带端(3.4eV左右)的峰强度称为谱带端峰强度。无论何种蚀刻电压下的谱带端峰强度均具有相对于未经蚀刻时的谱带端峰强度为90％以上的强度。即，无论使用何种蚀刻电压，起因于阳极氧化的谱带端峰强度的变化率(减少率)均小于10％。像这样，表示PEC蚀刻几乎不会对GaN晶体造成损伤，是能够加工GaN材料的方法。
第一实验例的结果总结如下。使蚀刻电压变为0V、1V、2V和3V，通过PEC蚀刻对GaN材料100形成凹部时，凹部的底面平坦性在蚀刻电压为1V时最高。可推测：若蚀刻电压过高至例如2V或3V，则会发生剧烈的蚀刻，因此，凹部的底面的平坦性变低。另一方面，可推测：若蚀刻电压过低至0V，则产生容易被蚀刻的区域和难以被蚀刻的区域，因此，凹部的底面平坦性变低。
可推测：若蚀刻电压为1V左右，则发生适度的蚀刻，由此凹部的底面平坦性变高。具体而言，例如，以使形成的凹部的底面的线粗糙度Ra为15nm左右以下为基准，优选将蚀刻电压设为0.16V以上且1.30V以下的范围的电压。此外，例如，以使形成的凹部的底面的线粗糙度Ra为10nm左右以下为基准，优选将蚀刻电压设为0.52V以上且1.15V以下的范围的电压。
像这样，第一实验例中，能够以1V左右的蚀刻电压进行平坦性高的PEC蚀刻。1V左右的蚀刻电压与在PEC蚀刻中通常使用的例如超过3V的蚀刻电压相比非常低。可以认为：为了能够以这种低蚀刻电压进行PEC蚀刻，首先，优选被蚀刻面内的GaN材料100的位错密度充分低(例如位错密度最大也小于1×107/cm2，换言之，不具有位错密度为1×107/cm2以上的区域)。这是因为：位错密度过高(例如1×107/cm2以上)的区域会捕获因UV光照射而产生的空穴，由此抑制阳极氧化。
进而，为了以这种低蚀刻电压进行平坦性高的蚀刻，优选被蚀刻面内的GaN材料100的面内均匀性高，以使阳极氧化的容易度的偏差受到抑制。
基于这种考察，通过PEC蚀刻而形成的凹部的底面的线粗糙度Ra可以作为评价GaN材料100的特性(位错密度的高低和面内均匀性)的指标来使用。第一、第二实施方式的GaN材料100、换言之基板10和外延基板30的特征在于，其是能够通过PEC蚀刻而形成内表面平坦性高的凹部的GaN材料。具体而言，设想第一、第二实施方式的GaN材料100是如下程度的位错密度低、面内均匀性高的GaN材料：通过边照射UV光边将蚀刻电压设为1V来进行的PEC蚀刻而形成深度2μm的凹部时，该凹部的底面可形成线粗糙度Ra优选为15nm以下、更优选为10nm以下、进一步优选为5nm以下的平坦面。
需要说明的是，GaN材料100的未经蚀刻的表面平坦至线粗糙度Ra例如为0.5nm的程度。换言之，对于在GaN材料100中通过PEC蚀刻而形成有凹部的部件(也称为GaN部件)而言，作为凹部外侧的上表面的未经蚀刻的表面平坦至线粗糙度Ra例如为0.5nm的程度。线粗糙度Ra如上所述优选为15nm以下、更优选为10nm以下、进一步优选为5nm以下表示：相对于GaN部件(GaN材料100)的凹部外侧的表面(未经蚀刻的表面)的线粗糙度Ra，凹部底面的线粗糙度Ra优选为30倍以下、更优选为20倍以下、进一步优选为10倍以下。需要说明的是，可以说：蚀刻深度浅于2μm的凹部的底面比蚀刻深度为2μm的凹部的底面更平坦。因此，这种条件不限定于蚀刻深度为2μm的凹部，针对形成蚀刻深度为2μm以下的凹部的情况是适合的。
需要说明的是，上述那样的通过PEC蚀刻而形成的凹部的底面的由蚀刻引起的GaN晶体的损伤少。由此，针对GaN部件(GaN材料100)，凹部的底面的PL发光光谱的谱带端峰强度具有相对于凹部外侧的表面(未经蚀刻的表面)的PL发光光谱的谱带端峰强度为90％以上的强度。
在此处提及的评价方法中，作为“凹部”，设想了形成具有底面的凹部、即未贯穿GaN材料100的结构，但通过PEC蚀刻来进行实际加工时，作为“凹部”，也可以形成贯穿GaN材料100的结构。
在第一实验例中已明确的蚀刻电压的条件不限定于对第一、第二实施方式的GaN材料100进行的PEC蚀刻。可以认为：在对GaN材料的位错密度充分低的(例如小于1×107/cm2的)区域进行的PEC蚀刻中，作为用于提高凹部内表面的平坦性的基准是有用的。换言之，通过对GaN材料的位错密度例如小于1×107/cm2的区域边照射UV光边施加蚀刻电压而进行的PEC蚀刻来形成凹部时，优选将蚀刻电压设为0.16V以上且1.30V以下的范围，更优选将蚀刻电压设为0.52V以上且1.15V以下的范围。这种基准在形成凹部底面平坦性容易受损的、例如深度1μm以上、此外例如深度2μm以上的深凹部的情况下特别有用。需要说明的是，在形成浅(例如深度小于1μm的)凹部时，这种基准也有用，通过使用这种基准，能够形成平坦性更高的凹部底面。这是因为：蚀刻深度越浅，则凹部底面平坦性越高。
为了提高平坦性，这种PEC蚀刻优选通过间歇地反复UV光的照射和蚀刻电压的施加的方式来进行。此外，更优选在停止UV光的照射和蚀刻电压的施加的期间，对PEC蚀刻中使用的电解液进行搅拌。
第一实验例中，对通过PEC蚀刻而形成的凹部的底面平坦性进行了评价，但平坦地形成底面意味着蚀刻条件适度，表示侧面也平坦地形成。换言之，通过利用上述那样的条件进行PEC蚀刻，能够提高所形成的凹部的内表面平坦性。
在平坦性高的蚀刻条件下，PEC蚀刻的蚀刻速率例如为24.9nm/min。也可以根据蚀刻速率和期望的蚀刻深度来预估蚀刻时间。需要说明的是，如果是平坦性不会特别成为问题的情况下，则PEC蚀刻的最大蚀刻速率可以加快至例如175.5nm/min。
第一实验例中，将被蚀刻面的UV光的照射强度设为9mW/cm2。作为UV光的照射强度的常用的一般值，例如，作为掩模对准器的照射强度，可列举出例如50mW/cm2，此外，可列举出例如20mW/cm2。第一实验例在被蚀刻面的照射强度例如为50mW/cm2以下、此外例如为20mW/cm2以下的容易实施的条件下进行。
需要说明的是，第一实验例中，作为电解液，使用浓度为0.01M的NaOH水溶液，但电解液的浓度可以适当调整。例如，通过使浓度稀于0.01M(例如为0.003M左右)，虽然蚀刻速率降低，但能够实现蚀刻平坦性的进一步提高。此外，例如可以在蚀刻的适度平坦性不会受损的范围内，使浓度浓于0.01M(例如为0.02M以下)。
<第三实施方式>
接着，针对第三实施方式进行说明。第三实施方式中，如图14的(a)所示那样，作为GaN材料100，例示出具有GaN基板10和外延层20的外延基板30。外延层20的结构与第二实施方式不同，第三实施方式的外延层20具有添加有n型杂质的GaN层21n(也称为外延层21n)和添加有p型杂质的GaN层21p(也称为外延层21p)。作为基板10，可优选使用在第一实施方式中说明的基板10。
基板10和外延层20(外延层21n和21p)的结构没有特别限定，例如例示如下。针对基板10和外延层21n，分别例示出与在第二实施方式中说明的基板10和外延层20相同的结构。作为p型杂质，可使用例如镁(Mg)。外延层21p例如通过以2×1017/cm3以上且5×1018/cm3以下的浓度添加有Mg并且厚度为300nm以上且600nm以下的GaN层与以1×1020/cm3以上且3×1020/cm3以下的浓度添加有Mg并且厚度为10nm以上且50nm以下的GaN层的层叠来构成。
外延层20(外延层21n和21p)例如通过MOVPE而在基板10的主面10s上生长。外延层21n的生长与在第二实施方式中说明的外延层20的生长相同。外延层21p使用例如TMG作为Ga原料、使用例如NH3作为N原料、使用例如双环戊二烯基镁(CP2Mg)作为Mg原料来生长。外延层21n和21p会继承基板10的结晶性而生长，因此，可以说在与基板10同样地将最大位错密度抑制为小于1×107/cm2的基础上，还具有高的面内均匀性。第三实施方式的GaN材料100即外延基板30与第一、第二实施方式的GaN材料100同样地，是对于通过PEC蚀刻来形成内表面的平坦性高的凹部的加工而言适合的材料。
图14的(b)示出对外延基板30进行的PEC蚀刻。作为被蚀刻面，使用外延层20的主面20s。以主面20s内的应被蚀刻的区域22与电解液320接触的方式，将外延基板30设置于电化学电池300。并且，通过对区域22边照射UV光371边施加蚀刻电压来进行PEC蚀刻。在本例中，通过贯穿外延层21p并将外延层21n挖掘至中途的厚度来形成凹部40。在凹部40的侧面23露出由外延层21p和外延层21n构成的pn结23pn。通过如上所述地将蚀刻电压设为1V左右，能够在平坦性高的侧面23上形成pn结23pn。主面20s内的在区域22的外侧配置的未进行蚀刻的区域用硬掩模等掩模41覆盖而防止蚀刻为宜。为了抑制凹部40的侧面的无用蚀刻(侧蚀刻)，将掩模41制成遮光性，且提高UV光371的直线性为宜。
如第三实施方式那样，外延层20具有添加有p型杂质的外延层21p时，出于以下的理由，优选在PEC蚀刻后进行使外延层21p的p型杂质活化的活化退火。若外延层21p为p型导电层，则外延层21p自身具有空穴，因此，即便未经UV光371的照射也容易推进PEC蚀刻。因此，外延层21n与外延层21p的蚀刻容易度出现偏差。此外，由于容易发生外延层21p的侧蚀刻，因此，凹部40的侧面23的平坦性容易受损。因此，将外延层21p制成p型导电层之前，换言之进行活化退火之前进行PEC蚀刻，从平坦性提高的观点出发是优选的。换言之，活化退火优选在PEC蚀刻之后进行，优选PEC蚀刻时的外延层21p未被实施活化退火。
图14的(c)表示活化退火。通过活化退火，从而使外延层21n的n型杂质活化而将外延层21n制成n型导电层，且使外延层21p的p型杂质活化而将外延层21p制成p型导电层。活化退火可适当使用公知技术来进行。
<第四实施方式>
接着，针对第四实施方式进行说明。第四实施方式按照第二实验例来进行说明。第四实施方式中，作为GaN材料100，例示出具有GaN基板10和外延层20的外延基板30，该外延基板30具备包含添加有n型杂质的外延层21n和添加有p型杂质的外延层21p的外延层20(参照图14的(a))。作为基板10，可优选使用在第一实施方式中说明的基板10。
应用在第一实验例中研究的适宜蚀刻条件，在第二实验例中，进行对GaN材料100形成圆筒状凸部的PEC蚀刻。换言之，通过进行将圆筒状凸部外侧的GaN去除的PEC蚀刻而残留圆筒状凸部。
通过利用MOVPE使Si浓度为2×1018/cm3且厚度2μm的GaN层以及Si浓度为2×1016/cm3且厚度10μm的GaN层在基板10上生长，从而形成外延层21n。通过利用MOVPE使Mg浓度为5×1018/cm3且厚度500nm的GaN层以及Mg浓度为2×1020/cm3且厚度20nm的GaN层在外延层21n上生长，从而形成外延层21p。在外延层21p上，通过厚度50nm的Ti层而形成直径90μm的圆形掩模。通过使用该掩模并对GaN材料100进行深度20μm以上的PEC蚀刻，从而形成圆筒状凸部。
本实验例中，在外延层21p的活化退火后进行PEC蚀刻。这是为了确认在外延层21p容易被侧蚀刻的状况下会发生何种程度的侧蚀刻。该活化退火通过在N2气体中以850℃加热30分钟来进行。
图15的(a)是俯瞰圆筒状凸部的SEM图像。图15的(b)是从侧面观察圆筒状凸部的SEM图像。图16是将掩模和pn结部的附近放大表示的SEM图像。由这些SEM图像可知：通过本实施方式的PEC蚀刻，能够精密地制作具有与掩模相应的期望形状的结构体。
尽管进行了深度为20μm以上的蚀刻，厚度50nm的Ti掩模也几乎未减少。由此，预估蚀刻选择比至少为400(＝20μm/50nm)以上。此外，预估Ti掩模正下方的外延层21p中的侧蚀刻宽度为516nm，能够抑制为1μm以下。作为PEC蚀刻的掩模材料，作为遮蔽UV光的材料，可优选使用例如金属材料，更具体而言，可优选使用Ti、铬(Cr)等。通过使用可抑制PEC蚀刻的掩模材料，能够减薄掩模的厚度，掩模的厚度可以为例如200nm以下。
圆筒状凸部的侧面相对于圆筒状凸部的上表面大致垂直，形成为圆筒侧面形状的平滑曲面，在圆周方向上是均质的。此外，圆筒状凸部的外侧的底面、换言之通过PEC蚀刻而形成的底面非常平坦。
需要说明的是，详细而言，在该侧面形成了沿着圆筒状凸部的厚度(高度)方向延伸、换言之沿着PEC蚀刻的前进方向延伸的条纹状的细凹凸。这种条纹状的凹凸在圆周方向上也均质，不会特别观察到各向异性。
需要说明的是，该侧面是与GaN晶体的c面大致正交的面。本申请发明人获得了如下见解：将与GaN晶体的c面正交的面用热磷酸硫酸进行蚀刻时，a面容易被蚀刻，m面难以被蚀刻，因此，m面容易露出。图23是示出用热磷酸硫酸对由a面和与该a面正交的m面构成侧面的矩形状的GaN材料进行蚀刻的实验结果的光学显微镜照片。图23的右方部表示a面的蚀刻结果，图23的左方上部表示m面的蚀刻结果。因此，若假设圆筒状凸部的侧面是通过基于热磷酸硫酸的蚀刻而形成的面，则侧面之中与a轴方向正交的部分由通过多个m面连接成锯齿状而平均地与a轴方向正交那样的面构成，与m轴方向正交的部分由单一的m面平坦地构成。换言之，沿着圆周方向观察这种侧面时，显示出与a轴方向正交的部分的结构和与m轴方向正交的部分的结构不同的各向异性，此外，作为圆周方向整体，成为m面连接成锯齿状而得的粗糙(有角度的)面。本实验例的圆筒状凸部的侧面与通过基于热磷酸硫酸的蚀刻而形成的侧面相比，圆周方向的各向异性受到抑制，是粗糙度小(平滑)的面。需要说明的是，这种特征对于除圆筒形状之外的、例如棱柱形状等的凸部的侧面也相同。
由图16可知：在pn结部，侧蚀刻宽度变小，形成pn结部向外侧鼓出的形状。这反映了：在pn结部，空穴的持续时间短，难以发生PEC蚀刻。需要说明的是，本实验例例示出在外延层21p的活化退火后进行了PEC蚀刻的情况。通过在外延层21p的活化退火前进行PEC蚀刻，能够减少外延层21p中的侧蚀刻宽度，因此，能够抑制pn结部的鼓出。
<第五实施方式>
接着，针对第五实施方式进行说明。第五实施方式按照第三实验例进行说明。第五实施方式中，作为GaN材料100，例示出具有GaN基板10和添加有n型杂质的外延层20的外延基板30(参照图3)。作为基板10，优选使用在第一实施方式中说明的基板10。应用在第一实验例中研究的适宜蚀刻条件，在第三实验例中，进行对GaN材料100形成圆筒状凹部的PEC蚀刻。
通过利用MOVPE使Si浓度为2×1018/cm3且厚度2μm的GaN层以及Si浓度为1.5×1016/cm3且厚度5.8μm的GaN层在基板10上生长，从而形成外延层20。利用厚度50nm的Ti层，在外延层20上形成具有直径1μm、5μm、10μm和20μm的圆形开口的掩模。通过使用该掩模，对GaN材料100进行深度7.7μm的PEC蚀刻，从而形成圆筒状凹部。
图17是俯瞰圆筒状凹部的SEM图像。针对通过PEC蚀刻而形成的凹部的侧面和底面，观察到与在第二实验例中说明的凸部相同的特征。换言之，凹部的侧面相对于凹部外侧的上表面大致垂直，形成为圆筒侧面形状的平滑曲面，在圆周方向上是均质的。此外，凹部的底面形成得非常平坦。此外，若详细观察，则该侧面在圆周方向上均质地形成有沿着凹部的厚度(深度)方向延伸的条纹状的细凹凸。此外，该侧面与通过基于热磷酸硫酸的蚀刻而形成的侧面相比，在圆周方向上的各向异性受到抑制，是粗糙度小的(平滑的)面。
在图17的SEM图像中，在直径20μm的凹部的底面内观察到离散分布的小突起部。该突起部彼此之间的区域由比该突起部平坦的面构成。该凹部的底面是大致沿着c面的面。本申请发明人确认到，在该突起部的中心，通过SEM的阴极发光图像观察到暗点。由此可以认为：该突起部对应于位错，位错处的空穴的持续时间短、难以产生PEC蚀刻，由此形成了该突起部。需要说明的是，如第二实验例那样地形成了凸部时的凸部的外侧的底面是通过PEC蚀刻而形成的底面，因此，可具有相同的特征。
如上所述，本实施方式的PEC蚀刻是几乎不对GaN晶体造成损伤的加工方法(参照图13)，因此，通过本实施方式的PEC蚀刻而形成的侧面和底面的损伤受到抑制。因此，在SEM的阴极发光图像中，与在底面观察到的由位错引起的暗点相比，观察到底面的该位错的外侧区域明亮，与该暗点相比，观察到侧面明亮。
此外，通过本实施方式的PEC蚀刻而形成的侧面和底面的PL发光光谱的谱带端峰强度具有相对于被掩模保护而未被蚀刻的表面(形成凹部时是该凹部的外侧的上表面、或者形成凸部时是该凸部的上表面)的PL发光光谱的谱带端峰强度为90％以上的强度。
<第六实施方式>
接着，针对第六实施方式进行说明。第六实施方式按照第四实验例进行说明。第六实施方式中，作为GaN材料100，例示出具有GaN基板10和添加有n型杂质的外延层20的外延基板30(参照图3)。作为基板10，优选使用在第一实施方式中说明的基板10。应用在第一实验例中研究的适宜蚀刻条件，在第四实验例中，进行对GaN材料100形成槽状凹部(沟槽)的PEC蚀刻。
外延层20的结构与第三实验例(第五实施方式)相同。利用厚度50nm的Ti层在外延层20上形成具有宽度1.4μm、2.8μm和5.6μm的直线状开口的掩模。使用该掩模进行如下的实验：通过对GaN材料100进行作为目标值的深度7.7μm的PEC蚀刻而形成沟槽的实验、以及通过对GaN材料100进行作为目标值的深度33μm的PEC蚀刻而形成沟槽的实验。
图18的(a)～图18的(c)是示出目标值为深度7.7μm的沟槽的与长度方向正交的截面的SEM图像。沟槽的长度方向、换言之掩模开口的长度方向与m轴平行，截面为m面的裂开面。图18的(a)是掩模开口宽度为1.4μm的沟槽的SEM图像，图18的(b)是掩模开口宽度为2.8μm的沟槽的SEM图像，图18的(c)是掩模开口宽度为5.6μm的沟槽的SEM图像。
掩模开口宽度为1.4μm、2.8μm和5.6μm的沟槽的深度的实测值分别为7.55μm、7.85μm和7.65μm，均大致等于目标值7.7μm。由该结果可知：在本实验例中，如果沟槽的深度的目标值例如为8μm左右，则在蚀刻中能够维持一定的蚀刻速率，容易通过蚀刻时间来控制蚀刻深度。
图19的(a)～图19的(c)是示出目标值为深度33μm的沟槽的与长度方向正交的截面的SEM图像。与图18的(a)～图18的(c)同样地，截面为m面的裂开面。图19的(a)是掩模开口宽度为1.4μm的沟槽的SEM图像，图19的(b)是掩模开口宽度为2.8μm的沟槽的SEM图像，图19的(c)是掩模开口宽度为5.6μm的沟槽的SEM图像。
掩模开口宽度为5.6μm的沟槽的深度为32.9μm，与目标值33μm大致相等。与此相对，掩模开口宽度为2.8μm和1.4μm的沟槽的深度分别为28.6μm和24.3μm，比目标值33μm更浅。掩模开口宽度越窄，则沟槽的深度与目标值相比变浅的倾向越明显。可认为这是因为：若沟槽深度的目标值例如深至30μm左右，则由掩模开口宽度变窄引起的、UV光难以到达沟槽底部附近的影响变大，蚀刻速率减少。需要说明的是，认为或许通过提高UV光的平行性能够抑制这种蚀刻速率的减少。
由图18的(a)等的SEM图像可知：在掩模正下方，沟槽开口的边缘沿着横向发生后退，换言之，在沟槽开口的边缘上，掩模鼓出成帽檐状，发生侧蚀刻。
图20是示出在第四实验例中形成的沟槽的长宽比与蚀刻深度的关系的图。沟槽等的凹部的长宽比用蚀刻深度(凹部的深度)Wr相对于凹部上端的宽度W之比(＝Wr/W)来定义。凹部上端的宽度W用掩模开口宽度Wmask与将掩模正下方的单侧的侧蚀刻宽度Wside-etching加倍而得的值之和(＝Wmask+2Wside-etching)来表示。
需要说明的是，图20还示出将掩模开口宽度设为相同的值并通过PEC蚀刻而形成的其它凹部的结果。用涂黑的标记来表示第四实验例的沟槽(图18的(a)～图19的(c))的结果，用空心的标记来表示其它凹部的结果。用圆形的标记示出表示掩模开口宽度为1.4μm时的长宽比与蚀刻深度的关系的实测值。用四边形的标记示出表示掩模开口宽度为2.8μm时的长宽比与蚀刻深度的关系的实测值。用三角形的标记示出表示掩模开口宽度为5.6μm时的长宽比与蚀刻深度的关系的实测值。掩模开口宽度Wmask为1.4μm、2.8μm和5.6μm且将单侧的侧蚀刻宽度Wside-etching设想为0.7μm时的长宽比与蚀刻深度Wr的关系分别用实线、虚线和点线来表示。
针对第四实验例的目标值为深度7.7μm的沟槽，掩模开口宽度为1.4μm时的深度为7.55μm且长宽比为3.1，掩模开口宽度为2.8μm时的深度为7.85μm且长宽比为2.1，掩模开口宽度为5.6μm时的深度为7.65μm且长宽比为1.2。针对第四实验例的目标值为深度33μm的沟槽，掩模开口宽度为1.4μm时的深度为24.3μm且长宽比为7.3，掩模开口宽度为2.8μm时的深度为28.6μm且长宽比为7.1，掩模开口宽度为5.6μm时的深度为32.9μm且长宽比为4.4。
实测值的标记大致分布在将侧蚀刻宽度设想为0.7μm时的线上。由此可知：即便蚀刻深度变深(例如成为5μm以上、或者例如成为10μm以上)，侧蚀刻宽度也可恒定地维持在0.7μm左右，能够抑制为1μm以下。此外可知：即便掩模开口宽度发生变化，侧蚀刻宽度也可恒定地维持在0.7μm左右。
若将图18的(a)～图18的(c)与图19的(a)～图19的(c)进行对比则可知：观察到蚀刻深度越浅，则由侧蚀刻引起的沟槽侧面的倾斜越变大的倾向。换言之，从使相对的侧面彼此接近平行的观点出发，可以说加深蚀刻深度为宜。若如上所述地将掩模正下方的侧蚀刻宽度设为0.7μm，且将沟槽底部的宽度设为与掩模开口宽度相等来进行大致预估，则可以说如下那样。为了使由侧蚀刻宽度引起的侧面的倾斜为5°以下，优选将蚀刻深度设为8μm以上，为了使侧面的倾斜为4°以下，优选将蚀刻深度设为10μm以上，为了使侧面的倾斜为3°以下，优选将蚀刻深度设为13.5μm以上，为了使侧面的倾斜为2°以下，优选将蚀刻深度设为20μm以上。需要说明的是，在PEC蚀刻后通过用四甲基氢氧化铵(TMAH)等对侧面进行处理，也可以形成垂直的侧面。
在现有技术中，尝试了通过GaN的干蚀刻来形成沟槽。但是，通过现有技术而得到的沟槽的长宽比至多为3左右，深度至多为3μm左右。在干蚀刻中，难以提高GaN相对于掩模材料的蚀刻选择比，因此，无法形成深度例如为5μm以上的深沟槽。通过现有技术无法形成深沟槽，因此，无法获得长宽比例如为5以上的高长宽比的沟槽。此外，还存在干蚀刻会使被蚀刻的GaN的表面产生明显损伤的问题。
本申请发明人通过在第四实验例中使用本实施方式的PEC蚀刻，从而成功地对GaN材料100形成深度为5μm以上的沟槽。此外，成功地形成长宽比为5以上的高长宽比的沟槽。具体而言，能够形成深度为24.3μm且长宽比为7.3的沟槽(掩模开口宽度为1.4μm、参照图19的(a))、以及深度为28.6μm且长宽比为7.1的沟槽(掩模开口宽度为2.8μm、参照图19的(b))。
在PEC蚀刻中，发生侧蚀刻。如果侧蚀刻宽度与蚀刻深度相应地扩宽，则难以提高长宽比。本申请发明人获得了如下的新见解：在第四实验例中，根据本实施方式的PEC蚀刻，即便蚀刻深度变深(例如成为5μm以上、或者例如成为10μm以上)，也能够基本恒定地维持侧蚀刻宽度。并且获得了如下新见解：通过利用能够维持侧蚀刻宽度基本恒定这一见解，能够与蚀刻深度成比例地提高长宽比，能够形成长宽比例如为5以上的高长宽比的沟槽(参照图20)。需要说明的是，根据该见解，也能够形成长宽比例如为10以上的沟槽。
但是，也获得了如下的新见解：如上所述，随着掩模开口宽度变窄而难以加深蚀刻深度(参照图19的(a)、19的(b))。具体而言，例如在掩模开口宽度为5.6μm(参照图19的(c))～2.8μm(参照图19的(b))之间，难以加深蚀刻深度。关于加上两侧的侧蚀刻宽度(1.4μm)时的沟槽的宽度，在掩模开口宽度为5.6μm的情况下为7μm，在掩模开口宽度为2.8μm的情况下为4.2μm。因此，若沟槽的宽度例如为6μm以下、此外例如为5μm以下，则可以说难以形成深的沟槽，难以提高长宽比。根据本实验例可知：即便沟槽的宽度例如为6μm以下、此外例如为5μm以下，也能够形成例如长宽比为5以上的沟槽。
需要说明的是，针对高长宽比的凹部形成，例示出槽状凹部(沟槽)来进行说明，但凹部上端的平面形状(开口形状)可以适当变更，本实施方式的PEC蚀刻也可以用于以例如5以上、此外例如10以上的高长宽比来形成除槽状凹部(沟槽)之外的凹部、例如圆筒状凹部、棱柱状凹部等凹部。作为用于规定长宽比的凹部上端的宽度，可以使用例如最短部的宽度。
长宽比的上限没有特别限定，蚀刻深度的上限为GaN材料100的厚度。通过本实施方式的PEC蚀刻而形成的凹部可以包含贯穿GaN材料100的(不具有底面的)结构，贯穿GaN材料100的凹部的蚀刻深度成为GaN材料100的厚度。需要说明的是，作为贯穿GaN材料100的用途，可列举出例如形成贯通孔的用途，此外，可列举出例如将GaN材料100分割(分离)成多个的用途。需要说明的是，贯通孔的长宽比以蚀刻深度作为GaN材料的厚度，与具有底面的凹部同样地定义。
需要说明的是，通过现有技术，无法形成高度为5μm以上的凸部(例如脊等)，也无法形成长宽比为5以上的高长宽比的凸部(例如脊等)。本实施方式的PEC蚀刻可以用于形成高度为5μm以上的凸部，也可以用于形成长宽比例如为5以上、此外例如为10以上的凸部(参照图22的(b))。脊等凸部的长宽比用蚀刻深度(凸部的高度)Wr相对于凸部的上端的宽度W之比(＝Wr/W)来定义。凸部的上端的宽度W用掩模宽度Wmask与将掩模正下方的单侧的侧蚀刻宽度Wside-etching加倍而得的值之差(＝Wmask-2Wside-etching)来表示。凸部上端的平面形状可以适当选择。作为用于规定长宽比的凸部的上端的宽度，可以使用例如最短部的宽度。
根据与沟槽形成有关的上述考察，针对形成凸部的情况，基于本实施方式的PEC蚀刻的掩模正下方的侧蚀刻宽度也几乎与蚀刻深度或掩模宽度无关，而是恒定地维持在0.7μm左右，被抑制在1μm以下。此外，用于抑制由侧蚀刻宽度引起的侧面倾斜的条件与针对沟槽形成进行考察的条件相同。
需要说明的是，本实施方式的PEC蚀刻即便在形成长宽比例如小于5的凹部或凸部的情况下也可适合地使用。如上所述，本实施方式的PEC蚀刻是几乎不对GaN晶体造成损伤的加工方法，因此，与长宽比无关，适合于形成任意的凹部或凸部。
<第七实施方式>
接着，针对第七实施方式进行说明。第七实施方式中，针对例如对具有直径2英寸以上的大直径的GaN材料100的被蚀刻面整面进行PEC蚀刻(适合于对被蚀刻面整面之中的任意区域实施的PEC蚀刻)的技术进行说明。
在第二实施方式(第一实验例)中说明的PEC蚀刻(参照图4和(化学式1)～(化学式4))中，通过UV光371的照射而在阳极电极340(GaN材料100)中与空穴成对产生的电子通过布线350而被供给至阴极电极330，由此，因阴极反应(化学式4)而被消耗。布线350通过以不与电解液320接触的方式(以不发生短路的方式)配置的欧姆接触探针341而安装于阳极电极340(GaN材料100)。在这种方式的PEC蚀刻中，需要使欧姆接触探针341与电解液320不接触那样的密封结构。
对大直径的GaN材料100的被蚀刻面整面形成密封结构是复杂的，因此，如果能够省略这种密封结构则是优选的。因而，本实施方式中，针对省略了欧姆接触探针341、布线350和阴极电极330的方式的PEC蚀刻进行研究。以下也将省略了欧姆接触探针341、布线350和阴极电极330的方式的PEC蚀刻称为无电极PEC蚀刻，与此相对，以下也将使用欧姆接触探针341、布线350和阴极电极330的方式的PEC蚀刻称为有电极PEC蚀刻。
图24的(a)～图24的(d)是例示出第七实施方式的无电极PEC蚀刻方式的示意图。参照图24的(a)。准备GaN材料100(以下也称为晶圆100)。晶圆100具有例如直径2英寸以上的大直径(大面积)。晶圆100的结构可适当选择。晶圆100可以是例如图1的(g)所示那样的基板自身，此外，也可以是例如图3或图14的(a)所示那样的基板与外延生长层的层叠体。在晶圆100的作为被蚀刻面的表面100s上划定出彼此隔开配置的多个被蚀刻区域111～113。
如下所述，被蚀刻区域111～113是GaN材料100通过在浸渍于蚀刻液420中的状态(与蚀刻液420接触的状态)下照射UV光431而被蚀刻的区域。在晶圆100的表面100s上形成有遮蔽UV光431的遮光性掩模41。掩模41具有使被蚀刻区域111～113露出的开口。此处例示出3个被蚀刻区域111～113，但被蚀刻区域的个数可根据需要进行适当变更。此外，各被蚀刻区域111等的形状和大小、多个被蚀刻区域111等在表面100s上的配置等可根据需要来适当变更。
参照图24的(b)。在容器410内准备蚀刻液420。蚀刻液420包含与在第二实施方式(第一实验例)中说明的电解液320相同的电解液以及溶解于该电解液的过二硫酸钾(K2S2O8)。如上所述，该电解液例如为NaOH水溶液。本实施方式的无电极PEC蚀刻所使用的蚀刻液420包含氢氧化物离子(OH-)和过二硫酸根离子(S2O8 2-)。与此相对，第二实施方式的有电极PEC蚀刻中使用的蚀刻液(换言之电解液320)包含氢氧化物离子(OH-)，但不含过二硫酸根离子(S2O8 2-)。
参照图24的(c)。以晶圆100的表面100s与蚀刻液420的表面420s平行的方式(以成为水平的方式)，将形成有掩模41的晶圆100以表面100s浸渍在蚀刻液420中的状态收纳在容器410内。本实施方式的无电极PEC蚀刻中，晶圆100可以整体浸渍在蚀刻液420中，因此，不设置上述那样的密封结构即可进行蚀刻。此处，晶圆100的表面100s与蚀刻液420的表面420s“平行”是指：晶圆100的表面100s与蚀刻液420的表面420s所成的角处于0°±2°的范围内。
需要说明的是，可以通过向容器410内收纳蚀刻液420、其后向容器410内收纳晶圆100的步骤来制成在容器410内收纳有晶圆100和蚀刻液420的状态，也可以通过向容器410内收纳晶圆100、其后向容器410内收纳蚀刻液420的步骤来制成在容器410内收纳有晶圆100和蚀刻液420的状态。在容器410内准备蚀刻液420的工序和在容器410内收纳晶圆100的工序可根据需要以任意的步骤进行。
参照图24的(d)。在晶圆100和蚀刻液420静止的状态下，从光照射装置430向晶圆100的表面100s照射UV光431。作为UV光431，可使用波长比365nm短的UV光。对于被蚀刻区域111～113的表面，分别从蚀刻液420的表面420s侧、即从上侧垂直地照射UV光431。此处，相对于被蚀刻区域111～113的表面，换言之相对于晶圆100的表面100s为“垂直”是指：UV光431与晶圆100的表面100s所成的角处于90°±2°的范围内。
需要说明的是，“将UV光431照射至晶圆100的表面100s”是指“朝向晶圆100的表面100s照射UV光431”的含义，同样地，“将UV光431照射至晶圆100”是指“朝向晶圆100照射UV光431”的含义。即便是照射在掩模41上的UV光431，也是朝向晶圆100的表面100s照射的UV光431或朝向晶圆100照射的UV光431。
本实施方式的无电极PEC蚀刻中，发生以下的反应(化学式5)～(化学式7)，第二实施方式的有电极PEC蚀刻中的阴极反应(化学式4)被替换成(化学式7)，从而在GaN材料100中与空穴成对产生的电子被消耗。因此，能够省略在第二实施方式的有电极PEC蚀刻中使用的阴极电极330，与此相伴，还能够省略布线350和欧姆接触探针341。换言之，不使用以与延伸到蚀刻液420的外部的布线350连接的状态浸渍于蚀刻液420的阴极电极330(不使用浸渍于蚀刻液420的阴极电极330、以及与阴极电极330连接且延伸到蚀刻液420的外部的布线330)即可进行PEC蚀刻。GaN材料100的阳极反应(化学式1)～(化学式3)在无电极PEC蚀刻和有电极PEC蚀刻中是相同的。如此操作，通过本实施方式的无电极PEC蚀刻，能够对GaN材料100进行蚀刻。
[化学式5]
Figure GDA0003179879110000311
[化学式6]
Figure GDA0003179879110000312
[化学式7]
Figure GDA0003179879110000313
被蚀刻区域111～113分散配置在晶圆100的表面100s上。通过使晶圆100成为大直径，从而配置有被蚀刻区域111～113的整体范围变宽。由于配置有被蚀刻区域111～113的整体范围变宽，从而难以均匀地对被蚀刻区域111～113进行蚀刻。本实施方式中，如以下说明那样，能够提高对被蚀刻区域111～113的蚀刻均匀性。
晶圆100以其表面100s与蚀刻液420的表面420s平行的方式收纳在容器410内。如此操作，针对全部被蚀刻区域111～113，能够使从蚀刻液420的表面420s起的距离(深度)、即在被蚀刻区域111～113的上方配置的蚀刻液420的厚度相等。由此，能够抑制从配置在被蚀刻区域111～113上方的蚀刻液420通过扩散而供给的、OH-和S2O8 2-(或SO4 -*)(中至少一者)向各被蚀刻区域111～113的供给状态的偏差，因此，能够提高晶圆100的表面100s内的蚀刻均匀性。并且，作为使晶圆100的表面100s与蚀刻液420的表面420s平行的优点，可列举出使(化学式6)中的基于UV光431吸收的SO4 -*的供给均匀化这一点。
从晶圆100的表面100s起至蚀刻液420的表面420s为止的距离L例如优选为1mm以上且100mm以下。若距离L过短，则从配置在被蚀刻区域111～113上方的蚀刻液420通过扩散而供给的、OH-和S2O8 2-(或SO4 -*)(中至少一者)向各被蚀刻区域111～113的供给状态的偏差容易变大。因此，距离L优选设为例如1mm以上。此外，若距离L过长，则容器410变得过大且蚀刻液420的量也变得过多。因此，距离L优选设为例如100mm以下。并且，从SO4 -*的供给的观点出发，若距离L过短，则晶圆100的表面100s处的UV光431的吸收成为支配性因素，电子变得过量。另一方面，若距离L过长，则UV光431的大部分因蚀刻液420中(化学式6)的反应而被吸收，因此无法对晶圆100充分供给空穴，因此，无法进行(化学式1)的反应的阳极氧化。因此，距离L优选以存在能够对晶圆100供给空穴且能够去除蚀刻液420中过量的电子这一量的SO4 -*的方式进行调整。从这种观点出发，距离L也优选例如为1mm以上且100mm以下。需要说明的是，若距离L短，则难以控制液面的高度，因此，距离L优选为1mm以上、更优选为3mm以上、进一步优选为5mm以上。需要说明的是，如上所述，掩模41的厚度例如薄至200nm以下，因此，可以认为从晶圆100的表面100s起至蚀刻液420的表面420s为止的距离L是从掩模41的表面起至蚀刻液420的表面420s为止的距离。
UV光431在晶圆100和蚀刻液420静止的状态下进行照射。由此，能够抑制OH-和S2O8 2-(或SO4 -*)(中至少一者)向各被蚀刻区域111～113的供给状态由于蚀刻液420的活动而产生偏差，因此，能够提高晶圆100的表面100s内的蚀刻均匀性。
对被蚀刻区域111～113的表面分别垂直地照射UV光431。由此，能够使在被蚀刻区域111～113分别形成的凹部121～123的深度方向垂直地保持一致，因此，能够提高晶圆100的表面100s内的蚀刻均匀性。
此处，参照第六实施方式(第四实验例)的图18的(a)～图18的(c)和图19的(a)～图19的(c)。若将图18的(a)～图18的(c)所示的浅沟槽与图19的(a)～图19的(c)的深沟槽进行对比，则在图19的(a)～图19的(c)所示的深沟槽中，深度方向自垂直方向的偏离(倾斜)容易明显。这种倾斜在图19的(a)～图19的(c)所示的浅沟槽中不易明显。由此，作为粗略的估算，所形成的凹部的深度例如为8μm以上、此外例如为10μm以上时，更优选进行本实施方式那样的垂直照射。
从高效地进行光照射至所形成的凹部121～123各自的深处等观点出发，对被蚀刻区域111～113分别照射的UV光431更优选为全部光线的方向统一垂直的平行光，但即便不是平行光(即便是聚焦光或扩散光)也可接受。“垂直照射”是指：在对被蚀刻区域111～113分别照射的UV光431中，垂直照射的成分的强度最高。
为了使各被蚀刻区域111～113的蚀刻条件相等，优选使UV光431在各被蚀刻区域111～113中的照射强度相等。此外，为了使各被蚀刻区域111～113的蚀刻深度相等，优选使UV光431在各被蚀刻区域111～113中的累积照射能量相等。照射强度用W/cm2单位表示，照射能量用J/cm2单位表示。累积照射能量是指：在各被蚀刻区域111～113中，直至PEC蚀刻结束(凹部121～123的形成结束)为止而照射的UV光431的照射能量的总量。针对照射强度和照射能量，“相等”是指：最大值相对于最小值之比优选为130％以下、更优选为120％以下、进一步优选为110％以下那样地偏差小。
本实施方式的PEC蚀刻方法可优选地用作通过PEC蚀刻对晶圆100形成各种结构的结构体的制造方法。这种结构体的制造方法所使用的结构体的制造装置、即PEC蚀刻装置400如图24的(d)所示那样，具有容器410、光照射装置430和控制装置440。控制装置440具有：保存有用于控制PEC蚀刻装置400所具有的光照射装置430等各种装置以使该各种装置进行规定操作的程序和数据等的存储装置、以及从存储装置读取程序等并执行的CPU，例如由个人计算机构成。需要说明的是，可以将合并光照射装置430和控制装置440的装置视作光照射装置。
光照射装置430具有射出UV光的光源、以及引导从该光源射出的UV光照射至晶圆100的光学装置。需要说明的是，将从光源射出的UV光直接照射至晶圆100时，也可以省略该光学装置。作为光源，为了能够进行GaN的PEC蚀刻，使用射出含有波长短于365nm的UV光的光的光源，优选使用例如紫外发光二极管(LED)、紫外激光、紫外灯等。为了使UV光431以规定条件照射至晶圆100，光学装置可根据需要而包含各种光学部件。作为各种光学部件，可以包含例如各种镜片、各种镜、用于在晶圆100上的照射截面内获得规定的照射强度分布的强度分布调整器、用于获得规定的照射截面形状的截面整形器、使照射截面在晶圆100上移动至规定位置的扫描器、用于获得平行光的平行化光学体系、用于在晶圆100上间歇性地进行光照射的截光器、对所照射的光的波长进行调整的过滤器等。需要说明的是，也可以使用例如数字微镜设备(DMD)，将照射至晶圆100的UV光431的照射截面形状整形成规定图案。
图25的(a)和图25的(b)是例示本实施方式的PEC蚀刻方式的时序图，示出UV光431对晶圆100的照射方式。在图25的(a)所示的第一例中，对被蚀刻区域111～113同时照射UV光431。在这种照射方式中，例如优选照射具有内含全部被蚀刻区域111～113的大小的照射截面、且该照射截面内的照射强度分布被均匀化的UV光431。由此，能够使照射至各被蚀刻区域111～113的UV光431的照射强度相等。此外，由此能够使照射至各被蚀刻区域111～113的UV光431的累积照射能量相等。需要说明的是，图24的(d)中，为了容易理解对被蚀刻区域111～113分别照射的UV光431的成分而示出多个箭头，但这并不表示应该对被蚀刻区域111～113分别照射各自的UV光431，在本例中，图24的(d)所示的UV光431是具有内含全部被蚀刻区域111～113的大小的照射截面的一体性的(一束)光。
本例中，对被蚀刻区域111～113同时照射UV光431，因此，与后述第二例的照射方式相比，能够缩短直至凹部121～123的形成结束为止所需的时间。需要说明的是，也可以根据需要对被蚀刻区域111～113分别同时照射各自的UV光431(多束光)。
优选对各被蚀刻区域111～113间歇性地照射UV光431。由此，反复进行在UV光431的照射期间生成的Ga2O3在UV光431的非照射期间被溶解的情况。换言之，反复进行形成极薄的Ga2O3且形成得极薄的Ga2O3被溶解这一工序。由此，与进行通过连续照射UV光431而较厚地形成Ga2O3，并使较厚地形成的Ga2O3全部一次性溶解的工序的情况相比，能够提高通过蚀刻而形成的表面的平坦性。这种间歇照射可通过例如切换光源开关的开和关来进行，此外，也可以使用例如断路器来进行。间歇照射中的1个脉冲量的照射期间和配置在邻接脉冲间的非照射期间分别设为怎样的长度可通过实验来适当确定。需要说明的是，通过进行间歇照射而在照射期间中蓄积于晶圆100的电子也可以利用非照射期间并通过非辐射复合等来消耗。
在图25的(b)所示的第二例中，以非同时的方式对被蚀刻区域111～113照射UV光431。在这种照射方式中，例如，在晶圆100的表面100s上扫描UV光431的照射截面。该扫描以维持对晶圆100的表面100s的垂直照射的方式进行。
本例中，即便是输出功率小的光源、换言之在宽的照射截面中得不到充分照射强度的光源，通过以使能够获得充分照射强度的狭窄照射截面进行扫描的方式加以使用，也能够用于对大直径的晶圆100的PEC蚀刻。
在第二例中，也如第一例中说明的那样，优选进行间歇性照射。需要说明的是，在第二例中，伴随着扫描而插入非照射期间，因此，对各被蚀刻区域111～113进行的照射成为间歇式。
接着，针对第七实施方式的第一变形例进行说明。在本变形例中，针对使用共通的容器410对2张以上的晶圆100进行PEC蚀刻的情况加以说明。此处，作为具体例，针对对2张晶圆100的PEC蚀刻进行说明，但出于相同的构思，也可以对3张以上的晶圆100进行PEC蚀刻。
图26是例示本变形例的无电极PEC蚀刻方式的示意图。在本变形例中，容器410能够收纳2张以上的晶圆100。与参照图24的(a)而说明的工序同样操作，准备第1张和第2张这两张晶圆100。
与参照图24的(c)而说明的工序同样操作，将第1张和第2张晶圆100收纳至容器410内。具体而言，以第1张和第2张晶圆100的表面100s分别与蚀刻液420的表面平行，且从第1张晶圆100的表面100s起至蚀刻液420的表面420s为止的距离与从第2张晶圆100的表面100s起至蚀刻液420的表面420s为止的距离成为相等距离L的方式，以第1张和第2张晶圆100的表面100s分别浸渍在蚀刻液420中的状态，将第1张和第2张晶圆100收纳在容器410内。
与参照图24的(d)而说明的工序同样操作，在第1张和第2张晶圆100与蚀刻液420静止的状态下，从光照射装置430对第1张和第2张的各晶圆100的被蚀刻区域111～113的表面分别垂直地照射UV光431。需要说明的是，在图26中例示出对第1张和第2张晶圆100分别设置各自的光照射装置430的结构，但也可以采用对两张晶圆100设置共通的光照射装置430(图26所示的光照射装置430a)的结构。
本变形例中，如在第七实施方式中说明的那样，对于第1张和第2张的各晶圆100而言，能够提高表面100s内的蚀刻均匀性。进而，在本变形例中，将从第1张晶圆100的表面100s起至蚀刻液420的表面420s为止的距离与从第2张晶圆100的表面100s起至蚀刻液420的表面420s为止的距离设为相等的距离L，并进行PEC蚀刻。如此操作，能够使配置在两张晶圆100的被蚀刻区域111～113的上方的蚀刻液420的厚度相等。由此，能够抑制第1张晶圆100的被蚀刻区域111等与第2张晶圆100的被蚀刻区域111等之间的OH-和S2O8 2-(或SO4 -*)(中至少一者)的供给状态的偏差，因此，能够提高两张晶圆100之间的蚀刻均匀性。
需要说明的是，为了提高蚀刻均匀性，更优选使两张晶圆100之间的照射至被蚀刻区域111～113的UV光431的照射强度和累积照射能量中的至少一者相等。为了使两张晶圆100之间的照射强度和累积照射能量中的至少一者相等，例如也可以对两张晶圆100设置共通的光照射装置430(430a)，并照射具有内含两张晶圆100中的全部被蚀刻区域111～113的大小的照射截面、且该照射截面内的照射强度分布被均匀化的UV光431。在这种例子中，图26所示的UV光431、换言之从共通的光照射装置430a对两张晶圆100照射的UV光431是具有内含两张晶圆100的全部被蚀刻区域111～113的大小的照射截面的一体性的(一束)光(图26的多个箭头表示在一体性的(一束)UV光431中对两张晶圆100的被蚀刻区域111～113分别照射的成分)。
接着，针对第七实施方式的第二变形例进行说明。在第七实施方式中说明的方式也可以应用于有电极PEC蚀刻。图27是例示本变形例的有电极PEC蚀刻方式的示意图。本变形例的PEC蚀刻装置400具有在第七实施方式的PEC蚀刻装置400中追加阴极电极451、布线452、欧姆接触探针453和电压源454的构成。此外，本变形例的蚀刻液420未添加K2S2O8，其包含OH-但不含S2O8 2-。
与第二实施方式(第一实验例)同样地，阴极电极451浸渍在蚀刻液420中，通过布线452而与欧姆接触探针453电连接。欧姆接触探针453在不与蚀刻液420接触的状态下(电绝缘的状态下)与晶圆(阳极电极)100电连接。欧姆接触探针453在与蚀刻液420隔绝的状态下例如自容器410的底面侧连接于晶圆100的背面。在容器410的底面形成有能够实现这种连接的结构。电压源454通过被控制装置440控制而以第二实施方式(第一实验例)中说明的条件施加蚀刻电压。由此，能够利用蚀刻电压来进行蚀刻条件的控制。
在本变形例中，以晶圆100的表面100s与蚀刻液420的表面420平行的方式在容器410内收纳晶圆100，在晶圆100和蚀刻液420静止的状态下，对被蚀刻区域111～113垂直地照射UV光431。由此，能够与第七实施方式同样地提高晶圆100的表面100s内的蚀刻均匀性。
<第八实施方式>
接着，针对第八实施方式进行说明。伴随着PEC蚀刻，如(化学式1)所示那样地产生氮气(N2气体)，如(化学式3)所示那样地产生氧气(O2气体)，如(化学式4)或(化学式7)所示那样地产生氢气(H2气体)。因此，在蚀刻液420中产生含有N2气体、O2气体和H2气体中的至少任一者的气泡130。若在过度附着气泡130的状态下对晶圆100的被蚀刻区域111等照射UV光431，则因由气泡130导致的光散射等而难以对被蚀刻区域111等进行适当的光照射。
此外，PEC蚀刻所利用的蚀刻液420因与PEC蚀刻相伴的各种反应而发生劣化。若蚀刻液420过度劣化，则不会适当地进行PEC蚀刻。
第八实施方式中，针对进行将附着于晶圆100的气泡130去除的PEC蚀刻方式加以说明。此外，第八实施方式中，针对进行蚀刻液420的补充的PEC蚀刻方式加以说明。
图28是例示第八实施方式的PEC蚀刻方式的示意图。此处例示出无电极PEC蚀刻，但针对进行有电极PEC蚀刻的情况，也可以出于相同的构思来进行气泡130的去除和蚀刻液420的补充。本实施方式的PEC蚀刻装置400具有在第七实施方式的PEC蚀刻装置400中追加支承台411、振动装置450、泵460和罐461的构成。
振动装置450通过对气泡130施加振动而将附着于晶圆100的气泡130从晶圆100上去除(使其剥离)。作为振动装置450，可使用例如超声波发生装置。本实施方式中，例示出在容器410的底面设置晶圆100的支承台411，且在支承台411设置振动装置450的振动部件(例如超声波振动子)的结构。振动装置450对晶圆100的背面施加振动，借助晶圆100而对气泡130施加振动。需要说明的是，振动装置450的设置方式不限定于此，也可以考虑例如在容器410的外表面上安装振动装置450的设置方式。该设置方式中，振动装置450借助容器410对蚀刻液420施加振动，借助蚀刻液420对气泡130施加振动。此外，也可以采用例如在容器410自身中埋入有振动装置450的设置方式。振动装置450为气泡去除装置的一例。振动装置450通过被控制装置440控制而进行规定的操作。需要说明的是，也可以将合并振动装置450和控制装置440的装置视作振动装置。
本实施方式的容器410连接有将蚀刻液420从容器410内向泵460侧输送的流路、以及将蚀刻液420从泵460侧向容器410内输送的流路。利用泵460来进行蚀刻液420的供给和排出。收纳在罐461中的新蚀刻液420通过泵460而供给至容器410内。如此操作，向容器410内补充蚀刻液420。伴随着新蚀刻液420的供给，从容器410内排出的旧蚀刻液420可以被废弃(回收)。需要说明的是，如果是不会对蚀刻结果造成明显影响的(不使各种成分的浓度大幅变化的)程度，则随着新蚀刻液420的供给，可以使容器410内的蚀刻液420增加。泵460和罐461为蚀刻液补充装置的一例。泵460通过被控制装置440控制而进行规定的操作。需要说明的是，可以将合并泵460和控制装置440的装置视作泵。
图29是示出第八实施方式的PEC蚀刻方式的一例的时序图，表示UV光431对晶圆100的照射方式以及振动装置450和泵460的操作方式。
在对晶圆100照射UV光431之前，与第七实施方式同样操作，准备晶圆100，在容器410内准备蚀刻液420，在容器410内收纳晶圆100。由此，以晶圆100的表面100s接触蚀刻液420的状态配置晶圆100。
并且，在期间T1进行将UV光431照射至晶圆100的表面100s的工序(以下称为照射工序)。本例中，例示出在照射工序中对多个被蚀刻区域111等同时进行光照射的情况。换言之，在照射工序中，与在第七实施方式中参照图25的(a)而说明的方式同样操作，对晶圆100进行UV光431的照射。需要说明的是，照射工序可以通过参照图25的(b)而说明的对多个被蚀刻区域111等以非同时的方式进行光照射的方式来进行。
在照射工序后，在期间T2进行通过使振动装置450工作而将附着于晶圆100的气泡130从晶圆100去除的工序(以下称为气泡去除工序)。此外，在期间T2进行通过使泵460工作而向容器410内补充蚀刻液420的工序(以下称为补充工序)。
需要说明的是，通过在照射工序中从上侧照射UV光431而形成上侧开口的凹部121等。由此，容易使气泡130从凹部121等的内部浮起并去除。
如上所述，在照射工序中，在晶圆100和蚀刻液420静止的状态下，照射UV光431。在气泡去除工序中，因气泡130的去除而使蚀刻液420发生活动。此外，在补充工序中，因蚀刻液420的补充而使蚀刻液420发生活动。因此，气泡去除工序和补充工序优选在与照射工序不同的期间进行。换言之，在进行气泡去除工序和补充工序中至少任一者的期间T2中，优选不对晶圆100的表面100s照射UV光431。
在气泡去除工序和补充工序后，在期间T3进行等待蚀刻液420静止的工序(以下也称为静止等待工序)。换言之，进行用于在蚀刻液420静止的状态下再次进行照射工序的准备。静止等待工序例如是否在期间T2的结束后经过了规定的期间T3可通过控制装置440计时来进行。蚀刻液420的静止所需的期间T3的长度例如可通过实验来确定。
将照射工序、气泡去除工序和补充工序、以及静止等待工序设为1组工序并反复多次。该反复次数越是增加，则凹部121等变得越深。凹部121等达到规定深度后(凹部121等的形成结束后)，使PEC蚀刻结束。
本实施方式中，交替地反复多次照射工序和气泡去除工序(或补充工序)，在气泡去除工序(或补充工序)与刚结束该气泡去除工序(或该补充工序)后进行的照射工序之间配置有静止等待工序。在气泡去除工序中将气泡130自晶圆100去除的期间(或者在补充工序中补充蚀刻液420的期间)与在刚结束该气泡去除工序(或该补充工序)后进行的照射工序中对晶圆100的表面100s照射UV光431的期间也可以不连续。
在照射工序中(期间T1中)，间歇性地照射UV光431。在间歇照射时，光照射次数越是增加，则气泡130附着于晶圆100的程度(晶圆100上的气泡100的覆盖率)越会提高。以在气泡130成为过度附着的状态之前开始气泡去除工序(期间T2)的方式来确定期间T2的开始时刻、换言之期间T1的长度。期间T2的开始时刻和充分去除气泡130所需的期间T2的长度例如可通过实验来确定。
也可以是在间歇照射的每1个脉冲中去除气泡130并等待蚀刻液420静止的方式，但该方式中，无法使配置在相邻脉冲间的非照射期间为去除气泡130并等待蚀刻液420静止所需的时间以下。与该方式相比，在本实施方式中，在1次照射工序中，通过照射多个脉冲(进行间歇照射)直至气泡130即将成为过度附着的状态之前，从而能够实现在相邻脉冲间配置的非照射期间的缩短化，因此，能够在时间上高效地进行PEC蚀刻。
需要说明的是，在期间T2中，并非必须一直一起进行气泡去除工序和补充工序这两者。例如，在反复进行中的某个期间T2中，也可以不进行补充工序且进行气泡去除工序，在其它期间T2中，进行气泡去除工序和补充工序这两者。例如，在期间T2中不进行补充工序且进行气泡去除工序的情况与在期间T2中进行气泡去除工序和补充工序这两者的情况可以使其后立即进行的静止等待工序(期间T3)的长度不同。例如，在补充工序与气泡去除工序相比蚀刻液420的静止所需的时间更长时，与在不进行补充工序的期间T2刚刚结束后进行的静止等待工序(期间T3)相比，可以延长在进行补充工序的期间T2刚刚结束后进行的静止等待工序(期间T3)。
气泡去除工序和补充工序均是引起蚀刻液420活动的工序。因此，进行气泡去除工序和补充工序这两者时，从缩短静止等待工序(期间T3)的长度的观点出发，优选同时进行气泡去除工序和补充工序(换言之，将气泡130自晶圆100去除的期间与向容器410内补充蚀刻液420的期间存在时间上的重叠)。
如以上说明那样，本实施方式中，通过进行气泡130的去除，能够抑制因气泡130附着于晶圆100而难以进行适当的光照射。此外，通过进行蚀刻液420的补充，能够抑制因蚀刻液420的劣化而无法适当地进行PEC蚀刻。像这样，根据本实施方式，能够在抑制蚀刻条件随时间而变动的同时进行PEC蚀刻。
需要说明的是，在补充工序中，利用泵460而生成的蚀刻液420的液流可以具有去除气泡130的作用。通过使用振动装置450，能够更可靠地进行气泡130的去除。需要说明的是，向蚀刻液420中添加的表面活性剂具有难以使气泡130附着于晶圆100的效果。
需要说明的是，在第二实施方式(第一实验例)中，在泵380对容器310内的电解液320进行搅拌时(图5所示的停止UV光照射和蚀刻电压施加的期间的前半部分的5秒钟)，进行电解液(蚀刻液)320的补充。此外，第二实施方式(第一实验例)中的基于泵380的搅拌可以具有去除气泡的作用。此外，在第二实施方式(第一实验例)中，从基于泵380的搅拌结束起至开始下一次UV光照射和蚀刻电压施加为止的期间(图5所示的停止UV光照射和蚀刻电压施加的期间的后半部分的4秒钟)是等待电解液(蚀刻液)320静止的期间。
接着，针对第八实施方式的第一变形例进行说明。随着PEC蚀刻的进行，在被蚀刻区域111等形成的凹部121等变深。凹部121等变得越深，越难以去除在该凹部的底部附近附着的气泡130。因而，在本变形例中，所形成的凹部121等变得越深，则越延长气泡去除工序。
图30是示出本变形例的PEC蚀刻方式的一例的时序图。针对其与图29所示的第八实施方式的时序图的差异进行说明。本变形例中，在将照射工序、气泡去除工序和补充工序、以及静止等待工序设为1组的工序的多次反复中，越是在后一次进行的气泡去除工序，越延长将气泡130从晶圆100去除的期间T2。由此，能够更可靠地进行凹部121等变深时的气泡130的去除。
接着，针对第八实施方式的第二变形例进行说明。随着PEC蚀刻的进行，在被蚀刻区域111等形成的凹部121等变深。凹部121等变得越深，位于该凹部的底部附近的蚀刻液420越容易静止。因而，在本变形例中，所形成的凹部121等越深，则越缩短静止等待工序。
图31是示出本变形例的PEC蚀刻方式的一例的时序图。针对其与图29所示的第八实施方式的时序图的差异进行说明。在本变形例中，在将照射工序、气泡去除工序和补充工序、以及静止等待工序设为1组的工序的多次反复中，越是在后一次进行的静止等待工序，则越缩短等待蚀刻液420静止的期间T3。由此，能够实现至凹部121～123的形成结束为止所需的时间的缩短化。
接着，针对第八实施方式的第三变形例进行说明。图32的(a)是例示本变形例的PEC蚀刻方式的示意图。本变形例的PEC蚀刻装置400具有在第八实施方式的PEC蚀刻装置400中追加有光传感器470、温度传感器480、温度调整器481、气泡传感器490和分色镜491的构成。
光传感器470对UV光431的照射强度和照射能量中的至少一者进行测定。与基于光传感器470的测定结果对应的数据被输入至控制装置440中。控制装置440基于利用光传感器470的UV光431的照射强度或照射能量的测定来控制光照射装置430，使得照射工序中的照射至晶圆100的表面100s的UV光431的照射强度或照射能量的变动被抑制。如此操作，在本变形例中，能够抑制蚀刻条件的变动。
温度传感器480对蚀刻液420的温度进行测定。温度调整器481通过被控制装置440控制而将蚀刻液420的温度调整至规定温度。与基于温度传感器480的测定结果对应的数据被输入至控制装置440中。控制装置440基于利用温度传感器480的蚀刻液420的温度的测定来控制温度调整器481，使得照射工序中的蚀刻液420的温度变动被抑制。需要说明的是，可以将合并温度调整器481和控制装置440的装置视作温度调整器。如此操作，在本变形例中，能够抑制蚀刻条件的变动。
气泡传感器490对附着于晶圆100的气泡130进行测定。气泡传感器490例如为CCD照相机等拍摄装置，利用可见光492来观察气泡130。与基于气泡传感器490的测定结果对应的数据被输入至控制装置440中。控制装置440根据基于气泡传感器490的气泡130的测定结果而求出附着于晶圆100的气泡130的覆盖率。需要说明的是，可以将合并气泡传感器490和控制装置440的装置视作气泡传感器。
图32的(a)中例示的分色镜491使UV光431透射且使可见光492反射。分色镜491配置在对晶圆100进行照射的UV光431的光路上，将UV光431引导至晶圆100。此外，分色镜491将从形成于被蚀刻区域111等的凹部121等的内部朝向分色镜491的可见光492引导至气泡传感器490。作为用于观察气泡130的可见光492，在从光照射装置430射出的光包含可见光的情况下可以利用该可见光，也可以利用照明光。
如此操作，在本变形例中，能够向被蚀刻区域111等照射用于PEC蚀刻的UV光431并且观察在形成于被蚀刻区域111等的凹部121等的内部附着的气泡130。图32的(a)代表性地例示出以与特定的被蚀刻区域113对应的方式配置分色镜491，对被蚀刻区域113进行经由分色镜491的UV光431的照射和气泡130的观察的情况。此外，也可以例如以与全部被蚀刻区域111～113对应的方式配置分色镜491，对被蚀刻区域111～113进行经由分色镜491的UV光431的照射和气泡130的观察。通过利用气泡传感器490进行观察而能够确认PEC蚀刻的进行状况。为了确定进行气泡去除工序的期间T2的开始时刻，也可以参照通过使用气泡传感器490而得到的气泡130的覆盖率。
接着，针对第八实施方式的第四变形例进行说明。图32的(b)是例示出本变形例的PEC蚀刻方式的示意图。针对其与第八实施方式的第三变形例的差异进行说明。在第八实施方式的第三变形例中，作为分色镜491，例示出使UV光431透射且使可见光492反射的分色镜，在本变形例中，作为分色镜491，例示出使UV光431反射且使可见光492透射的分色镜。因此，在本变形例中，被分色镜491反射的UV光431被照射至晶圆100，透过了分色镜491的可见光492入射至气泡传感器490。
此外，本变形例的PEC蚀刻装置400具有对晶圆100照射可见光492的照明装置493。图32的(b)例示出作为透射照明而设置的照明装置493。在本例中，在容器410的底部设置有可见光透射窗412，从照明装置493射出且透过了可见光透射窗412和晶圆100的可见光492被照射至形成于被蚀刻区域111等的凹部121等。照射至凹部121等的可见光492透过蚀刻液420和分色镜491而入射至气泡传感器490。整个厚度由GaN构成的晶圆100会使可见光492透射，因此，可以利用透射照明。需要说明的是，此处例示出透射照明，但也可以使用落射照明。
接着，针对第八实施方式的第五变形例进行说明。图33是例示出本变形例的PEC蚀刻方式的示意图。本变形例的PEC蚀刻装置400具有在第八实施方式的PEC蚀刻装置400中追加有加压容器415的构成。
加压容器415以能够收纳容器410的方式构成，本变形例的PEC蚀刻在晶圆100和蚀刻液420收纳于加压容器415内的状态下进行。换言之，在本变形例中，照射工序、气泡去除工序、补充工序和静止等待工序在加压容器415内进行。在图33所示的例子中，加压容器415具有UV光透射窗416，从配置在加压容器415外部的光照射装置430射出的UV光431经由UV光透射窗416而照射至晶圆100。需要说明的是，也可以根据需要而采用在加压容器415内也设置光照射装置430的方式。
在本变形例中，通过在加压容器415内在高于大气压的加压条件下进行PEC蚀刻，从而气泡130不易变大，能够缓和气泡130的覆盖率的增加。由此，能够延长1次照射工序的期间T1，换言之，能够增加1次照射工序中的间歇照射中的光照射次数(脉冲个数)，且能够减少气泡去除工序的实施次数，因此，能够在时间上高效地进行PEC蚀刻。
<第九实施方式>
接着，针对第九实施方式进行说明。在第八实施方式中，针对通过对气泡130施加振动来进行气泡130的去除的方式加以例示。第九实施方式中，针对通过产生蚀刻液420的液流来进行气泡130的去除的方式加以说明。此外，第九实施方式中，针对通过产生蚀刻液420的液流来去除气泡130并进行蚀刻液420的补充的方式加以说明。
图34的(a)和图34的(b)是例示出第九实施方式的PEC蚀刻方式的示意图。此处例示出无电极PEC蚀刻，但针对进行有电极PEC蚀刻的情况，也可以出于相同的构思来进行气泡130的去除和蚀刻液420的补充。本实施方式的PEC蚀刻装置400具有在第七实施方式的PEC蚀刻装置400中追加有泵500、罐501、外部流路502、上游侧阀510、下游侧阀511、液流测定用气泡释放装置520和液流传感器521的构成。图34的(a)示意性地示出从侧面方向观察的容器410的截面结构，图34的(b)示意性地示出从上表面方向观察的容器410的上表面结构。需要说明的是，在图34的(b)中，为了易于图示而将构成PEC蚀刻装置400的装置的一部分省略。
本实施方式的容器410在所产生的蚀刻液420的液流421的上游侧的端部和下游侧的端部分别设置有开口417、418。以连接容器410的下游侧的开口418与上游侧的开口417的方式设置有外部流路502。利用容器410和外部流路502来构成蚀刻液420进行循环的流路。在外部流路502的中途配置有泵500。利用泵500来产生从上游侧的开口417朝向下游侧的开口418并横穿容器410内的液流421，从而进行蚀刻液420的循环。
泵500通过产生容器410内的蚀刻液420的液流421而将附着于晶圆100的气泡130从晶圆100去除(使其剥离)。泵500为气泡去除装置的另一例。泵500通过被控制装置440控制而进行规定的动作。需要说明的是，可以将合并泵500和控制装置440的装置视作泵。
上游侧阀510可切换蚀刻液420能够通过容器410的上游侧的开口417的状态和无法通过的状态。下游侧阀511可切换成蚀刻液420能够通过容器410的下游侧的开口418的状态和无法通过的状态。上游侧阀510和下游侧阀511分别通过被控制装置440控制而进行规定的动作。需要说明的是，可以将合并上游侧阀510和控制装置440的装置视作上游侧阀，可以将合并下游侧阀511和控制装置440的装置视作下游侧阀。
在外部流路502的中途配置有罐501。收纳在罐501中的新蚀刻液420利用泵500在混入液流421中的状态下供给至容器410内。如此操作，向容器410内补充蚀刻液420。伴随着新蚀刻液420的供给，从容器410内排出的旧蚀刻液420可以被废弃(回收)。需要说明的是，如果是不对蚀刻结果造成明显影响的(不使各种成分的浓度大幅变化的)程度，则随着新蚀刻液420的供给，可以使容器410内的蚀刻液420增加。泵500和罐501为蚀刻液补充装置的另一例。
液流(活动)测定用气泡释放装置520例如向蚀刻液420中释放由N2气体等构成的气泡522。液流测定用气泡释放装置520例如与晶圆100相比配置在液流421的下游侧。液流(活动)传感器521例如为CCD照相机等拍摄装置，测定(观察)蚀刻液420中的气泡521。与基于液流传感器521的测定结果对应的数据被输入至控制装置440中。控制装置440根据基于液流传感器521的测定结果来判定蚀刻液420是否存在液流(活动)、换言之判定蚀刻液420是否静止。需要说明的是，可以将合并液流传感器521和控制装置440的装置视作液流(活动)传感器。
图35是示出第九实施方式的PEC蚀刻方式的一例的时序图，表示UV光431对晶圆100的照射方式以及泵500、上游阀510和下游阀511的操作方式。在期间T1中进行的照射工序与第八实施方式相同。
在照射工序后，在期间T2中使泵500工作。此外，在期间T2的开始时刻，打开上游侧阀510和下游侧阀511。由此，通过使容器410内产生蚀刻液420的液流421来进行气泡去除工序和补充工序。
在期间T2的结束时刻，关闭上游侧阀510和下游侧阀511。在期间T2的结束时刻关闭上游侧阀510和下游侧阀511可以视作使蚀刻液420的液流衰减的工序。上游侧阀510和下游侧阀511是使蚀刻液420的液流衰减的液流衰减装置的一例。
在气泡去除工序和补充工序后，在期间T3进行静止等待工序。在静止等待工序中，根据基于液流传感器521(测定蚀刻液420的活动的传感器)的测定来判定蚀刻液420是否静止。换言之，期间T3的长度根据基于液流传感器521的测定，作为至判定为蚀刻液420已静止为止的时间来确定。
与第八实施方式同样地，将照射工序、气泡去除工序和补充工序、以及静止等待工序设为1组工序并反复多次。凹部121等达到规定深度后(凹部121等的形成结束后)，结束PEC蚀刻。
本实施方式中，也与第八实施方式同样地，通过进行气泡130的去除，能够抑制由气泡130对晶圆100的附着引起的适当的光照射变难。此外，通过进行蚀刻液420的补充，能够抑制由蚀刻液420的劣化引起的无法适当进行PEC蚀刻。
需要说明的是，在照射工序(期间T1)中，也可以边通过利用液流传感器521进行测定来确认蚀刻液420已静止，边进行照射工序。需要说明的是，为了使在气泡去除工序和补充工序中产生的蚀刻液420的液流421更可靠地衰减，也可以追加对液流421进行封堵的遮挡装置。
<其它实施方式>
以上，具体说明本发明的实施方式和变形例。然而，本发明不限定于上述实施方式和变形例，可以在不超出其主旨的范围内进行各种变更、改良、组合等。
上述PEC蚀刻可优选地用作使用了GaN材料的半导体装置的制造方法的一部分。例如，可用作使用第二实施方式的GaN材料100(外延层20由添加有n型杂质的GaN层构成的外延基板30)来制造肖特基势垒二极管时的结构形成方法。
此外，可用作例如通过在外延层20的n型区域内形成沟槽，并在沟槽内使p型的外延层再次生长(填充)来制造超结(SJ)结构时的结构形成方法(参照图22的(a))。需要说明的是，也可以使导电型反转，在形成于p型外延层20的沟槽内使n型外延层再次生长(填充)。
进而，作为使用第三实施方式的GaN材料100(外延层20具有添加有n型杂质的GaN层和添加有p型杂质的GaN层的外延基板30)来制造pn结二极管或晶体管时的结构形成方法，可以利用上述PEC蚀刻。例如，可以用于台面结构的形成，此外，可以用于例如激光二极管的脊结构的形成。
需要说明的是，例如，可以如制造结势垒肖特基(JBS)二极管的情况那样地，进行通过PEC蚀刻而仅将np的层叠结构之中的表层的p型GaN层去除的加工。
外延层20的结构可根据需要来适当选择，例如可以具有未添加导电型杂质的GaN层，此外，例如也可以为npn等层叠结构。需要说明的是，可以仅对具有层叠结构的外延层20的特定层进行PEC蚀刻。作为GaN基板，不限定于第一实施方式中说明的基板10，优选使用具有位错密度充分低的(例如小于1×107/cm2的)区域的GaN基板。基板10的导电性可适当选择。
例如，沟槽栅结构的MISFET如下那样制造。将外延层20的层叠结构制成npn(或pnp)，通过PEC蚀刻而在外延层20形成凹部40，在凹部40的侧面23上形成成为晶体管的动作部的npn结(或pnp结)。在凹部40内形成绝缘栅电极(参照图22的(a))，进而，形成与npn的层叠结构的各n层(或pnp的层叠结构的各p层)电连接的源电极和漏电极。根据本制造方法，能够通过PEC蚀刻以较少的损伤和高平坦性来形成要配置成为半导体装置的动作部的npn结(或pnp结)的MIS界面，因此，能够简便地制造高操作性能的半导体装置。
需要说明的是，使用GaN材料100来制作半导体装置时的电极结构可以因基板10的导电特性而不同。例如，与在基板10的表(正)面上形成的n型GaN层电连接的电极的结构如下那样。例如，使用n型导电性基板10来制造发光二极管(LED)时，该电极可以形成在基板10的背面上。与此相对，例如，使用半绝缘性基板10来制造GaN-高电子迁移率晶体管(HEMT)时，该电极会形成在n型GaN层上、换言之基板10的表面侧。
上述PEC蚀刻不限定于二极管、晶体管等半导体装置，更普遍而言，可优选地用作使用了GaN材料的结构体的制造方法。在上述那样的利用方式的基础上，可以进一步用于例如由GaN材料形成的晶圆的切割，此外，也可以用于例如使用了GaN的微电子机械系统(MEMS)的部件形成。还可以用于GaN材料的主面整面的蚀刻。
如形成具有底面的凹部或凸部的情况那样地，有时也在蚀刻后的GaN材料的表面露出通过PEC蚀刻而形成的侧面和底面这两者。此外，如贯穿GaN材料的情况(形成贯通孔、GaN材料的分割等)那样地，有时也在蚀刻后的GaN材料的表面仅露出通过PEC蚀刻而形成的侧面。此外，如整面蚀刻的情况那样地，有时也在蚀刻后的GaN材料的表面仅露出通过PEC蚀刻而形成的底面。
如贯通孔的形成、GaN材料的分割等那样地进行了贯穿GaN材料的蚀刻时，蚀刻后的GaN材料具有通过PEC蚀刻而形成的侧面遍及整个厚度地露出的区域。该侧面作为PEC蚀刻的痕迹而具有在第四、第五实施方式中说明那样的性状。此外，进行了整面蚀刻时，蚀刻后的GaN材料具有通过PEC蚀刻而形成的底面遍及整面地露出的区域。该底面作为PEC蚀刻的痕迹而具有在第四、第五实施方式中说明那样的性状。
图21是例示出如贯通孔的形成、GaN材料的分割等那样地进行贯穿GaN材料100的PEC蚀刻的状况的示意图。此时，为了不使电解液随着贯穿而泄漏，可以在GaN部件100的底面和侧面根据需要而设置密封部件42。
需要说明的是，在上述实施方式中，例示出从面积大且容易制作多个结构的c面沿着深度方向进行PEC蚀刻的情况，但该例示不妨碍从其它晶面沿着深度方向进行PEC蚀刻的应用。
利用上述PEC蚀刻而制造的结构体可以是将具有通过PEC蚀刻而形成的结构的GaN部件与其它部件组合而构成的结构体。需要说明的是，在具有通过PEC蚀刻而形成的结构的GaN部件上形成有(残留有)该PEC蚀刻中使用的掩模的状态(参照图18的(a)等)可以视作用于获得最终结构体的中间结构体。需要说明的是，即便通过在利用上述PEC蚀刻而形成的凹部的内侧填充某些部件而不使该凹部在结构体的外表面露出，结构体也具有该凹部。此外，即便通过在利用上述PEC蚀刻而形成的凸部的外侧填充某些部件而不使该凸部在结构体的外表面露出，结构体也具有该凸部。图22的(a)是例示出在通过PEC蚀刻而形成的凹部40的内侧填充有填充部件50的状况的示意图。图22的(b)是例示出在通过PEC蚀刻而形成的凸部45的外侧填充有填充部件50的状况的示意图。
需要说明的是，根据在第二实施方式中说明的第一实验例还可获得如下见解：从抑制过度产生气泡的观点出发，优选将有电极PEC蚀刻中的(饱和)电流密度抑制在3mA/cm2以下。
在第七～第九实施方式和它们的变形例中，针对无电极PEC蚀刻进行说明。在无电极PEC蚀刻中不需要阴极电极，因此，作为蚀刻对象的晶圆100无需在全部厚度上具有导电性。因此，晶圆100可以并非全部厚度均由GaN构成，只要晶圆100的至少表面(被蚀刻面)由GaN(更普遍而言，III族氮化物)构成即可。因此，这些实施方式和变形例中说明的无电极PEC蚀刻可以应用于在蓝宝石基板、碳化硅(SiC)基板、硅(Si)基板等异种基板上生长的GaN层(更普遍而言，III族氮化物层)的蚀刻。
需要说明的是，对(由要进行PEC蚀刻的材料构成全部厚度的)晶圆100形成贯穿结构时，更优选使用无需密封结构的无电极PEC蚀刻。
在第七实施方式及其变形例中说明那样的、例如提高对具有直径2英寸以上的大直径的晶圆100进行的PEC蚀刻中的蚀刻均匀性的效果不限定于GaN的PEC蚀刻，在GaN以外的III族氮化物的PEC蚀刻中也可以获得。需要说明的是，这种提高蚀刻均匀性的效果无需特别限定所蚀刻的III族氮化物层的位错密度(即便位错密度具有例如1×107/cm2以上的大小)也能够获得。换言之，例如，即便对在蓝宝石基板等异种基板上外延生长的、位错密度例如为1×108/cm2以上的III族氮化物层进行PEC蚀刻时等，也能够获得这种提高蚀刻均匀性的效果。
此外，在第八实施方式和第九实施方式以及它们的变形例中说明那样的、通过去除气泡130或补充蚀刻液420来抑制蚀刻条件变动的效果不限定于GaN的PEC蚀刻，在GaN以外的III族氮化物的PEC蚀刻中也可以获得。
因此，第七～第九实施方式和它们的变形例可优选地用于对至少表面由III族氮化物晶体构成的晶圆100进行PEC蚀刻。
III族氮化物所含有的III族元素可以是铝(Al)、Ga和铟(In)中的至少一种。作为对晶圆100照射的UV光431，可以使用例如波长比365nm短的UV光。以GaN的PEC蚀刻作为基准，在含有Al的情况下，只要使用更短波长的UV光即可，在含有In的情况下，也可以利用更长波长的光。换言之，可以根据想要加工的III族氮化物的组成，适当选择并使用该III族氮化物被PEC蚀刻的波长的光。
对III族氮化物中的Al成分或In成分进行PEC蚀刻的构思与针对Ga成分参照(化学式1)和(化学式2)而说明的构思相同。换言之，通过UV光照射而生成Al的氧化物或In的氧化物，并使这些氧化物溶解，由此能够进行PEC蚀刻。像这样，能够进行PEC蚀刻的III族氮化物不限定于GaN。
需要说明的是，在第七～第九实施方式和它们的变形例中，例示出在晶圆100上形成具有使被蚀刻区域111等露出的开口的掩模41的方式。通过将UV光431的照射截面整形(图案化)成仅照射被蚀刻区域111等的照射截面，从原理上来说，也可以进行无掩模的PEC蚀刻。照射截面的整形可以使用例如DMD。需要说明的是，作为掩模41，可根据需要而使用非遮光性的掩模，此外，也可以使用不属于金属的(非导电性的)掩模。
在以上的说明中，例示出用碱性溶液使Ga2O3等III族元素的氧化物溶解的PEC蚀刻，作为碱性溶液而例示出NaOH水溶液，但作为PEC蚀刻中使用的碱溶液，也可以使用氢氧化钾(KOH)水溶液等。需要说明的是，通过用酸性溶液使III族元素的氧化物发生溶解，也能够进行PEC蚀刻。作为PEC蚀刻中使用的酸性溶液，可以使用磷酸(H3PO4)水溶液等。
作为无电极PEC蚀刻中使用的蚀刻液，可以使用碱性或酸性的蚀刻液，该蚀刻液包含用于生成要蚀刻的III族氮化物所含有的III族元素的氧化物的氧，还包含接受电子的氧化剂。作为该氧化剂，可例示出过二硫酸根离子(S2O8 2-)。需要说明的是，例示出由过二硫酸钾(K2S2O8)供给S2O8 2-的方式，但S2O8 2-也可以由其它例如过二硫酸钠(Na2S2O8)、过二硫酸铵(过硫酸铵、(NH4)2S2O8)等来供给。
<本发明的优选方式>
以下，针对本发明的优选方式进行附记。
(附记1)
一种结构体的制造方法，其具有如下工序：
准备至少表面由III族氮化物晶体构成的直径2英寸以上的晶圆的工序；
在容器内准备蚀刻液的工序；
以前述晶圆的表面与前述蚀刻液的表面平行的方式，将前述晶圆以前述晶圆的表面浸渍于前述蚀刻液中的状态收纳在前述容器内的工序；以及
在前述晶圆和前述蚀刻液静止的状态下，将光(波长短于365nm的光)照射至前述晶圆的表面的工序，
在前述晶圆的表面划定出彼此隔开配置的第一被蚀刻区域和第二被蚀刻区域，所述第一被蚀刻区域和第二被蚀刻区域是所述前述III族氮化物晶体通过在浸渍于前述蚀刻液中的状态下照射前述光而被蚀刻的区域，
在将前述光照射至前述晶圆的表面的工序中，分别对前述第一被蚀刻区域的表面和前述第二被蚀刻区域的表面垂直地照射前述光。
(附记2)
根据附记1所述的结构体的制造方法，其中，在将前述光照射至前述晶圆的表面的工序中，对前述第一被蚀刻区域和前述第二被蚀刻区域照射作为前述光的平行光。
(附记3)
根据附记1或2所述的结构体的制造方法，其中，在将前述光照射至前述晶圆的表面的工序中，作为前述光，在前述晶圆的表面上照射平行光，所述平行光具有内含前述第一被蚀刻区域和前述第二被蚀刻区域的大小的照射截面。
(附记4)
根据附记1～3中任一项所述的结构体的制造方法，其中，在将前述光照射至前述晶圆的表面的工序中，照射前述第一被蚀刻区域的照射强度与前述第二被蚀刻区域的照射强度相等的前述光。
(附记5)
根据附记1～4中任一项所述的结构体的制造方法，其中，在将前述光照射至前述晶圆的表面的工序中，以前述第一被蚀刻区域的累积照射能量与前述第二被蚀刻区域的累积照射能量相等的方式照射前述光。
(附记6)
根据附记1～5中任一项所述的结构体的制造方法，其中，在将前述光照射至前述晶圆的表面的工序中，对前述第一被蚀刻区域和前述第二被蚀刻区域同时照射前述光。
(附记7)
根据附记6所述的结构体的制造方法，其中，在将前述光照射至前述晶圆的表面的工序中，在前述晶圆的表面上照射如下的前述光：其具有内含前述第一被蚀刻区域和前述第二被蚀刻区域的大小的照射截面，且该照射截面内的照射强度分布被均匀化。
(附记8)
根据附记1～5中任一项所述的结构体的制造方法，其中，在将前述光照射至前述晶圆的表面的工序中，以非同时的方式对前述第一被蚀刻区域和前述第二被蚀刻区域照射前述光。
(附记9)
根据附记8所述的结构体的制造方法，其中，在将前述光照射至前述晶圆的表面的工序中，在前述晶圆的表面上扫描前述光的照射截面。
(附记10)
根据附记1～9中任一项所述的结构体的制造方法，其中，在将前述光照射至前述晶圆的表面的工序中，对前述第一被蚀刻区域和前述第二被蚀刻区域分别间歇性地照射前述光。
(附记11)
根据附记1～10中任一项所述的结构体的制造方法，其中，在将前述光照射至前述晶圆的表面的工序中，对前述第一被蚀刻区域和前述第二被蚀刻区域分别蚀刻优选8μm以上的深度、进一步优选10μm以上的深度。
(附记12)
根据附记1～11中任一项所述的结构体的制造方法，其中，从前述晶圆的表面起至前述蚀刻液的表面为止的距离优选为1mm以上且100mm以下、更优选为3mm以上且100mm以下、进一步优选为5mm以上且100mm以下。
(附记13)
根据附记1～12中任一项所述的结构体的制造方法，其具有如下工序：
准备至少表面由前述III族氮化物晶体构成的直径2英寸以上的其它晶圆的工序；
以前述其它晶圆的表面与前述蚀刻液的表面平行、从前述晶圆的表面起至前述蚀刻液的表面为止的距离与从前述其它晶圆的表面起至前述蚀刻液的表面为止的距离相等的方式，将前述其它晶圆以前述其它晶圆的表面浸渍于前述蚀刻液中的状态收纳在前述容器内的工序；以及
在前述其它晶圆和前述蚀刻液静止的状态下，将前述光照射至前述其它晶圆的表面的工序，
在前述其它晶圆的表面划定出彼此隔开配置的第三被蚀刻区域和第四被蚀刻区域，所述第三被蚀刻区域和第四被蚀刻区域是前述III族氮化物晶体通过在浸渍于前述蚀刻液中的状态下照射前述光而被蚀刻的区域，
在将前述光照射至前述其它晶圆的表面的工序中，分别对前述第三被蚀刻区域的表面和前述第四被蚀刻区域的表面垂直地照射前述光。
(附记14)
根据附记13所述的结构体的制造方法，其中，在将前述光照射至前述晶圆的表面的工序和将前述光照射至前述其它晶圆的表面的工序中，以前述第一被蚀刻区域、前述第二被蚀刻区域、前述第三被蚀刻区域和前述第四被蚀刻区域的照射强度彼此相等或者累积照射能量彼此相等的方式照射前述光。
(附记15)
根据附记13或14所述的结构体的制造方法，其中，在将前述光照射至前述晶圆的表面的工序和将前述光照射至前述其它晶圆的表面的工序中，照射如下的前述光：其具有内含前述第一被蚀刻区域、前述第二被蚀刻区域、前述第三被蚀刻区域和前述第四被蚀刻区域的大小的照射截面，且该照射截面内的照射强度分布被均匀化。
(附记16)
根据附记1～15中任一项所述的结构体的制造方法，其中，不使用以与延伸至前述蚀刻液的外部的布线连接的状态浸渍于前述蚀刻液的阴极电极(不使用浸渍于前述蚀刻液的阴极电极以及与前述阴极电极连接且延伸至前述蚀刻液的外部的布线)，
前述蚀刻液是包含接受电子的氧化剂的碱性或酸性的蚀刻液。
(根据附记1～15中任一项所述的结构体的制造方法，其中，前述蚀刻液包含氢氧化物离子和过二硫酸根离子，
不使用浸渍于前述蚀刻液的阴极电极，构成前述晶圆的表面的前述III族氮化物晶体被蚀刻)
(附记17)
根据附记1～15中任一项所述的结构体的制造方法，其中，前述蚀刻液包含氢氧化物离子，
通过使用浸渍于前述蚀刻液的阴极电极，构成前述晶圆的表面的前述III族氮化物晶体被蚀刻。
(附记18)
根据附记16所述的结构体的制造方法，其中，在对前述阴极电极与构成前述晶圆的表面的前述III族氮化物晶体之间施加有蚀刻电压的状态下，前述III族氮化物晶体被蚀刻。
(附记19)
根据附记18所述的结构体的制造方法，其中，构成前述晶圆的表面的前述III族氮化物晶体包含GaN，所述GaN包含位错密度小于1×107/cm2的区域，
前述蚀刻电压优选为0.16V以上且1.30V以下的范围的电压，更优选为0.52V以上且1.15V以下的范围的电压。
(附记20)
根据附记1～19中任一项所述的结构体的制造方法，其中，基于利用光传感器的前述光的照射强度或照射能量的测定来抑制将前述光照射至前述晶圆的表面的工序中的、对前述晶圆的表面照射的前述光的照射强度或照射能量的变动。
(附记21)
根据附记1～20中任一项所述的结构体的制造方法，其中，基于利用温度传感器的前述蚀刻液的温度的测定来抑制将前述光照射至前述晶圆的表面的工序中的、前述蚀刻液的温度的变动。
(附记22)
根据附记1～21中任一项所述的结构体的制造方法，其具有将随着前述III族氮化物晶体的蚀刻而产生并附着于前述晶圆的气泡从前述晶圆去除的(使其剥离的)工序。
(附记23)
根据附记22所述的结构体的制造方法，其中，在将前述气泡从前述晶圆去除的工序中，通过对前述气泡施加振动来进行前述气泡的去除。
(附记24)
根据附记22或23所述的结构体的制造方法，其中，在将前述气泡从前述晶圆去除的工序中，通过产生前述蚀刻液的液流来进行前述气泡的去除。
(附记25)
一种结构体的制造装置，其具有：
容器，其收纳：至少表面由III族氮化物晶体构成的直径2英寸以上的晶圆和蚀刻液；以及
光照射装置，其将光(波长短于365nm的光)照射至前述晶圆的表面，
前述容器以前述晶圆的表面与前述蚀刻液的表面平行的方式将前述晶圆以前述晶圆的表面浸渍在前述蚀刻液中的状态收纳在前述容器内，且在前述晶圆和前述蚀刻液静止的状态下保持，
前述光照射装置对在前述晶圆的表面划定且彼此隔开配置的第一被蚀刻区域和第二被蚀刻区域各自的表面垂直地照射前述光，所述第一被蚀刻区域和第二被蚀刻区域是前述III族氮化物晶体通过在浸渍于前述蚀刻液中的状态下照射前述光而被蚀刻的区域。
(附记26)
根据附记25所述的结构体的制造装置，其中，前述光照射装置对前述第一被蚀刻区域和前述第二被蚀刻区域照射作为前述光的平行光。
(附记27)
根据附记25或26所述的结构体的制造装置，其中，前述光照射装置在前述晶圆的表面上照射平行光，所述平行光具有内含前述第一被蚀刻区域和前述第二被蚀刻区域的大小的照射截面。
(附记28)
根据附记25～27中任一项所述的结构体的制造装置，其中，前述光照射装置照射前述第一被蚀刻区域的照射强度与前述第二被蚀刻区域的照射强度相等的前述光。
(附记29)
根据附记25～28中任一项所述的结构体的制造装置，其中，前述光照射装置以前述第一被蚀刻区域的累积照射能量与前述第二被蚀刻区域的累积照射能量相等的方式照射前述光。
(附记30)
根据附记25～29中任一项所述的结构体的制造装置，其中，前述光照射装置对前述第一被蚀刻区域和前述第二被蚀刻区域同时照射前述光。
(附记31)
根据附记30所述的结构体的制造装置，其中，前述光照射装置在前述晶圆的表面上照射如下的前述光：其具有内含前述第一被蚀刻区域和前述第二被蚀刻区域的大小的照射截面，且该照射截面内的照射强度分布被均匀化。
(附记32)
根据附记25～29中任一项所述的结构体的制造方法，其中，前述光照射装置以非同时的方式对前述第一被蚀刻区域和前述第二被蚀刻区域照射前述光。
(附记33)
根据附记32所述的结构体的制造装置，其中，前述光照射装置在前述晶圆的表面上扫描前述光的照射截面。
(附记34)
根据附记25～33中任一项所述的结构体的制造装置，其中，前述光照射装置对前述第一被蚀刻区域和前述第二被蚀刻区域分别间歇性地照射前述光。
(附记35)
根据附记25～34中任一项所述的结构体的制造装置，其中，前述光照射装置中，作为射出前述光的光源，具有紫外发光二极管、紫外激光和紫外灯中的至少1种。
(附记36)
根据附记25～35中任一项所述的结构体的制造装置，其中，前述容器以从前述晶圆的表面起至前述蚀刻液的表面为止的距离优选为1mm以上且100mm以下、更优选为3mm以上且100mm以下、进一步优选为5mm以上且100mm以下的状态收纳前述晶圆和前述蚀刻液。
(附记37)
根据附记25～36中任一项所述的结构体的制造装置，其中，前述容器收纳前述晶圆和前述蚀刻液，并且还收纳至少表面由前述III族氮化物晶体构成的直径2英寸以上的其它晶圆，
以前述其它晶圆的表面与前述蚀刻液的表面平行、从前述晶圆的表面起至前述蚀刻液的表面为止的距离与从前述其它晶圆的表面起至前述蚀刻液的表面为止的距离相等的方式，将前述其它晶圆以前述其它晶圆的表面浸渍于前述蚀刻液中的状态收纳在前述容器内，且在前述其它晶圆和前述蚀刻液静止的状态下保持，
前述光照射装置对在前述其它晶圆的表面划定且彼此隔开配置的第三被蚀刻区域和第四被蚀刻区域各自的表面垂直地照射前述光，所述第三被蚀刻区域和第四被蚀刻区域是前述III族氮化物晶体通过在浸渍于前述蚀刻液中的状态下照射前述光而被蚀刻的区域。
(附记38)
根据附记37所述的结构体的制造装置，其中，前述光照射装置以前述第一被蚀刻区域、前述第二被蚀刻区域、前述第三被蚀刻区域和前述第四被蚀刻区域的照射强度彼此相等或累积照射能量彼此相等的方式照射前述光。
(附记39)
根据附记37或38所述的结构体的制造装置，其中，前述光照射装置照射如下的前述光：其具有内含前述第一被蚀刻区域、前述第二被蚀刻区域、前述第三被蚀刻区域和前述第四被蚀刻区域的大小的照射截面，且该照射截面内的照射强度分布被均匀化。
(附记40)
根据附记25～39中任一项所述的结构体的制造装置，其中，不具有以与延伸到前述蚀刻液的外部的布线连接的状态浸渍于前述蚀刻液的阴极电极(不具有浸渍于前述蚀刻液的阴极电极以及与前述阴极电极连接且延伸至前述蚀刻液的外部的布线)。(优选的是：作为前述蚀刻液，使用包含接受电子的氧化剂的碱性或酸性的蚀刻液。)
(附记41)
根据附记25～40中任一项所述的结构体的制造装置，其具有：
浸渍于前述蚀刻液的阴极电极；
将前述阴极电极与构成前述晶圆的表面的前述III族氮化物晶体之间电连接的布线；以及
对前述阴极电极与构成前述晶圆的表面的前述III族氮化物晶体之间施加蚀刻电压的电压源，
前述电压源施加优选为0.16V以上且1.30V以下的范围的电压、更优选为0.52V以上且1.15V以下的范围的电压作为前述蚀刻电压。
(附记42)
根据附记25～41中任一项所述的结构体的制造装置，其具有光传感器，
前述光照射装置基于利用前述光传感器的前述光的照射强度或照射能量的测定来抑制对前述晶圆的表面照射的前述光的照射强度或照射能量的变动。
(附记43)
根据附记25～42中任一项所述的结构体的制造装置，其具有温度传感器和温度调整器，
前述温度调整器基于利用前述温度传感器的前述蚀刻液的温度的测定来抑制前述蚀刻液的温度变动。
(附记44)
根据附记25～43中任一项所述的结构体的制造装置，其具有将随着前述III族氮化物晶体的蚀刻而产生且附着于前述晶圆的气泡从前述晶圆去除的(使其剥离的)气泡去除装置。
(附记45)
根据附记44所述的结构体的制造装置，其中，前述气泡去除装置通过对前述气泡施加振动来进行前述气泡的去除。
(附记46)
根据附记44或45所述的结构体的制造装置，其中，前述气泡去除装置通过产生前述蚀刻液的液流来进行前述气泡的去除。
(附记47)
一种结构体的制造方法，其具有如下工序：
准备至少表面由III族氮化物晶体构成的直径2英寸以上的晶圆的工序；
在容器内准备包含过二硫酸根离子作为接受电子的氧化剂的碱性或酸性的蚀刻液的工序；
以前述晶圆的表面与前述蚀刻液的表面平行的方式，将前述晶圆以前述晶圆的表面浸渍于前述蚀刻液中的状态收纳在前述容器内的工序；以及
在前述晶圆和前述蚀刻液静止的状态下，换言之，不搅拌前述蚀刻液，将光从前述蚀刻液的表面侧照射至前述晶圆的表面的工序，
在前述晶圆的表面划定出彼此隔开配置的第一被蚀刻区域和第二被蚀刻区域，所述第一被蚀刻区域和第二被蚀刻区域是前述III族氮化物晶体通过在浸渍于前述蚀刻液中的状态下照射前述光而被蚀刻的区域，
在将前述光照射至前述晶圆的表面的工序中，分别对前述第一被蚀刻区域的表面和前述第二被蚀刻区域的表面垂直地照射前述光。该结构体的制造方法可以具有例如附记2～16的构成。
(附记48)
根据附记47所述的结构体的制造方法，其中，通过对前述过二硫酸根离子照射前述光而生成的硫酸根离子自由基通过扩散而被供给至前述第一被蚀刻区域和前述第二被蚀刻区域。
(附记49)
根据附记47或48所述的结构体的制造方法，其中，在将前述光照射至前述晶圆的表面的工序中，对前述第一被蚀刻区域和前述第二被蚀刻区域分别间歇性地照射前述光，
在前述光的间歇性照射中交替地反复进行：在前述光的照射期间生成前述III族氮化物晶体所含的III族元素的氧化物；以及在前述光的非照射期间使前述氧化物的全部厚度溶解。
(附记50)
根据附记49所述的结构体的制造方法，其中，在前述非照射期间，在前述照射期间蓄积在前述晶圆中的电子因非辐射复合而被消耗。
(附记51)
一种结构体的制造装置，其具有：
容器，其收纳：至少表面由III族氮化物晶体构成的直径2英寸以上的晶圆、和包含过二硫酸根离子作为接受电子的氧化剂的碱性或酸性的蚀刻液；以及
光照射装置，其将光从前述蚀刻液的表面侧照射至前述晶圆的表面，
前述容器以前述晶圆的表面与前述蚀刻液的表面平行的方式将前述晶圆以前述晶圆的表面浸渍在前述蚀刻液中的状态收纳至前述容器内，且在前述晶圆和前述蚀刻液静止的状态下，换言之，在不搅拌前述蚀刻液的状态下以前述光照射至前述晶圆的表面的方式保持前述蚀刻液，
前述光照射装置对在前述晶圆的表面划定且彼此隔开配置的第一被蚀刻区域和第二被蚀刻区域各自的表面垂直地照射前述光，所述第一被蚀刻区域和第二被蚀刻区域是前述III族氮化物晶体通过在浸渍于前述蚀刻液中的状态下照射前述光而被蚀刻的区域。该结构体的制造装置可以具有例如附记26～40的构成。
(附记52)
根据附记51所述的结构体的制造装置，其中，通过对前述过二硫酸根离子照射前述光而生成的硫酸根离子自由基通过扩散而被供给至前述第一被蚀刻区域和前述第二被蚀刻区域。
(附记53)
根据附记51或52所述的结构体的制造装置，其中，前述光照射装置对前述第一被蚀刻区域和前述第二被蚀刻区域分别间歇性地照射前述光，
在前述光的间歇性照射中交替地反复进行：在前述光的照射期间生成前述III族氮化物晶体所含的III族元素的氧化物；以及在前述光的非照射期间使前述氧化物的全部厚度溶解。
(附记54)
根据附记53所述的结构体的制造装置，其中，在前述非照射期间，在前述照射期间蓄积在前述晶圆中的电子因非辐射复合而被消耗。
附图标记说明
1…基底基板、2…基底层、2a…含空孔层、3…金属层、3a…纳米掩模、4…空孔形成基板、5…空隙、6…结晶体、10…GaN基板、20…GaN层(外延层)、21n…添加有n型杂质的GaN层、21p…添加有p型杂质的GaN层、22…被蚀刻的区域、23…侧面、23pn…pn结、30…外延基板、40…凹部、41…掩模、42…密封部件、45…凸部、50…填充部件、100…GaN材料(晶圆)、100s…晶圆的表面(被蚀刻面)、111、112、113…被蚀刻区域、121、122、123…凹部、130…气泡、6s、10s、20s…主面、200…HVPE装置、300…电化学电池、310…容器、320…电解液、330…阴极电极、340…阳极电极、350…布线、360…电压源、370…光源、371…UV光、380…泵、400…PEC蚀刻装置(结构体的制造装置)、410…容器、411…支承台、412…可见光透射窗、416…UV光透射窗、417…上游侧的开口、418…下游侧的开口、420…蚀刻液、420s…蚀刻液的表面、421…液流、430…光照射装置、431…UV光、440…控制装置、450…振动装置、460…泵、461…罐、470…光传感器、480…温度传感器、481…温度调整器、490…气泡传感器、491…分色镜、492…可见光、493…照明装置、500…泵、501…罐、502…外部流路、510…上游侧阀、511…下游侧阀、520…液流测定用气泡释放装置、521…液流传感器、522…气泡。

Claims (12)

1.一种结构体的制造方法，其具有如下工序：
准备至少表面由III族氮化物晶体构成的直径2英寸以上的晶圆的工序；
在容器内准备包含过二硫酸根离子作为接受电子的氧化剂的碱性或酸性的蚀刻液的工序；
以所述晶圆的表面与所述蚀刻液的表面平行的方式，将所述晶圆以所述晶圆的表面浸渍于所述蚀刻液中的状态收纳在所述容器内的工序；以及
从被加热以生成硫酸根离子自由基的所述蚀刻液的表面侧将光照射至所述晶圆的表面的工序，
所述晶圆的表面具有彼此隔开配置的第一被蚀刻区域和第二被蚀刻区域，所述第一被蚀刻区域和第二被蚀刻区域是所述III族氮化物晶体通过在浸渍于所述蚀刻液中的状态下照射所述光而被蚀刻的区域，
在将所述光照射至所述晶圆的表面的工序中，不搅拌所述蚀刻液，对所述第一被蚀刻区域的表面和所述第二被蚀刻区域的表面分别垂直地照射所述光。
2.一种结构体的制造方法，其具有如下工序：
准备至少表面由III族氮化物晶体构成的直径2英寸以上的晶圆的工序；
在容器内准备包含过二硫酸根离子作为接受电子的氧化剂的碱性或酸性的蚀刻液的工序；
以所述晶圆的表面与所述蚀刻液的表面平行的方式，将所述晶圆以所述晶圆的表面浸渍于所述蚀刻液中的状态收纳在所述容器内的工序；以及
从被加热以生成硫酸根离子自由基的所述蚀刻液的表面侧将光照射至所述晶圆的表面的工序，
所述晶圆的表面具有彼此隔开配置的第一被蚀刻区域和第二被蚀刻区域，所述第一被蚀刻区域和第二被蚀刻区域是所述III族氮化物晶体通过在浸渍于所述蚀刻液中的状态下照射所述光而被蚀刻的区域，在所述晶圆的表面上形成非导电性的掩模，
在将所述光照射至所述晶圆的表面的工序中，对所述第一被蚀刻区域的表面和所述第二被蚀刻区域的表面分别垂直地照射所述光。
3.一种结构体的制造方法，其具有如下工序：
准备至少表面由III族氮化物晶体构成的直径2英寸以上的晶圆的工序；
在容器内准备包含过二硫酸根离子作为接受电子的氧化剂的碱性或酸性的蚀刻液的工序；
以所述晶圆的表面与所述蚀刻液的表面平行的方式，将所述晶圆以所述晶圆的表面浸渍于所述蚀刻液中的状态收纳在所述容器内的工序；以及
从被加热以生成硫酸根离子自由基的所述蚀刻液的表面侧将光照射至所述晶圆的表面的工序，
所述晶圆的表面具有彼此隔开配置的第一被蚀刻区域和第二被蚀刻区域，所述第一被蚀刻区域和第二被蚀刻区域是所述III族氮化物晶体通过在浸渍于所述蚀刻液中的状态下照射所述光而被蚀刻的区域，在所述晶圆的表面上未形成掩模，
在将所述光照射至所述晶圆的表面的工序中，对所述第一被蚀刻区域的表面和所述第二被蚀刻区域的表面分别垂直地照射所述光。
4.根据权利要求1～3中任一项所述的结构体的制造方法，其中，在将所述光照射至所述晶圆的表面的工序中，对所述第一被蚀刻区域和所述第二被蚀刻区域同时照射所述光。
5.根据权利要求1～3中任一项所述的结构体的制造方法，其中，在将所述光照射至所述晶圆的表面的工序中，以非同时的方式对所述第一被蚀刻区域和所述第二被蚀刻区域照射所述光。
6.根据权利要求1～3中任一项所述的结构体的制造方法，其中，在将所述光照射至所述晶圆的表面的工序中，在所述晶圆的表面上扫描所述光的照射截面。
7.一种结构体的制造装置，其具有：
容器，其收纳：至少表面由III族氮化物晶体构成的直径2英寸以上的晶圆、和包含过二硫酸根离子作为接受电子的氧化剂的碱性或酸性的蚀刻液；
温度调整器，其能够对所述蚀刻液进行加热；
以及
光照射装置，其从所述蚀刻液的表面侧将光照射至所述晶圆的表面，
所述容器以所述晶圆的表面与所述蚀刻液的表面平行的方式将所述晶圆以所述晶圆的表面浸渍在所述蚀刻液中的状态收纳在所述容器内，且以所述光照射至所述晶圆的表面的方式保持所述蚀刻液，其中，所述蚀刻液被加热以生成硫酸根离子自由基，
所述光照射装置对所述晶圆的表面所具有的、彼此隔开配置的第一被蚀刻区域和第二被蚀刻区域各自的表面垂直地照射所述光，所述第一被蚀刻区域和第二被蚀刻区域是所述III族氮化物晶体通过在浸渍于所述蚀刻液中的状态下照射所述光而被蚀刻的区域，
所述容器以在不搅拌所述蚀刻液的状态下将所述光照射至所述晶圆的表面的方式保持所述蚀刻液。
8.一种结构体的制造装置，其具有：
容器，其收纳：至少表面由III族氮化物晶体构成的直径2英寸以上的晶圆、和包含过二硫酸根离子作为接受电子的氧化剂的碱性或酸性的蚀刻液；
温度调整器，其能够对所述蚀刻液进行加热；
以及
光照射装置，其从所述蚀刻液的表面侧将光照射至所述晶圆的表面，
所述容器以所述晶圆的表面与所述蚀刻液的表面平行的方式将所述晶圆以所述晶圆的表面浸渍在所述蚀刻液中的状态收纳在所述容器内，且以所述光照射至所述晶圆的表面的方式保持所述蚀刻液，其中，所述蚀刻液被加热以生成硫酸根离子自由基，
所述光照射装置对所述晶圆的表面所具有的、彼此隔开配置的第一被蚀刻区域和第二被蚀刻区域各自的表面垂直地照射所述光，所述第一被蚀刻区域和第二被蚀刻区域是所述III族氮化物晶体通过在浸渍于所述蚀刻液中的状态下照射所述光而被蚀刻的区域，
所述容器保持所述晶圆，所述晶圆为在所述晶圆的表面上形成有非导电性的掩模的状态、或者为在所述晶圆的表面上未形成掩模的状态。
9.一种结构体的制造装置，其具有：
容器，其收纳：至少表面由III族氮化物晶体构成的直径2英寸以上的晶圆、和包含过二硫酸根离子作为接受电子的氧化剂的碱性或酸性的蚀刻液；
温度调整器，其能够对所述蚀刻液进行加热；
以及
光照射装置，其从所述蚀刻液的表面侧将光照射至所述晶圆的表面，
所述容器以所述晶圆的表面与所述蚀刻液的表面平行的方式将所述晶圆以所述晶圆的表面浸渍在所述蚀刻液中的状态收纳在所述容器内，且以所述光照射至所述晶圆的表面的方式保持所述蚀刻液，其中，所述蚀刻液被加热以生成硫酸根离子自由基，
所述光照射装置对所述晶圆的表面所具有的、包含彼此隔开配置的第一被蚀刻区域和第二被蚀刻区域的被蚀刻区域选择性地垂直照射所述光，所述第一被蚀刻区域和第二被蚀刻区域是所述III族氮化物晶体通过在浸渍于所述蚀刻液中的状态下照射所述光而被蚀刻的区域。
10.根据权利要求7～9中任一项所述的结构体的制造装置，其中，所述光照射装置对所述第一被蚀刻区域和所述第二被蚀刻区域同时照射所述光。
11.根据权利要求7～9中任一项所述的结构体的制造装置，其中，所述光照射装置以非同时的方式对所述第一被蚀刻区域和所述第二被蚀刻区域照射所述光。
12.根据权利要求7～9中任一项所述的结构体的制造装置，其中，所述光照射装置在所述晶圆的表面上扫描所述光的照射截面。
CN201980067937.1A 2018-10-18 2019-10-17 结构体的制造方法和结构体的制造装置 Active CN113068413B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018-196971 2018-10-18
JP2018196971 2018-10-18
JP2019138913A JP6625260B1 (ja) 2018-10-18 2019-07-29 構造体の製造方法および構造体の製造装置
JP2019-138913 2019-07-29
PCT/JP2019/040820 WO2020080456A1 (ja) 2018-10-18 2019-10-17 構造体の製造方法および構造体の製造装置

Publications (2)

Publication Number Publication Date
CN113068413A CN113068413A (zh) 2021-07-02
CN113068413B true CN113068413B (zh) 2022-06-28

Family

ID=69100975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980067937.1A Active CN113068413B (zh) 2018-10-18 2019-10-17 结构体的制造方法和结构体的制造装置

Country Status (4)

Country Link
US (2) US11289322B2 (zh)
JP (3) JP6625260B1 (zh)
CN (1) CN113068413B (zh)
WO (1) WO2020080456A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020217768A1 (ja) * 2019-04-26 2020-10-29 株式会社サイオクス 構造体の製造方法および中間構造体
JP6893268B1 (ja) * 2020-02-13 2021-06-23 株式会社サイオクス 構造体の製造方法
US10951003B1 (en) * 2020-02-25 2021-03-16 Inphi Corporation Light source for integrated silicon photonics
CN113013020B (zh) * 2021-02-23 2023-06-27 中国人民大学 一种基于厚度刻蚀的大面积超薄二维氮化物的生长方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100699A (ja) * 2001-09-21 2003-04-04 Mitsubishi Electric Corp 化合物半導体のウエットエッチング方法およびその装置
WO2004100196A1 (en) * 2003-05-05 2004-11-18 Sustainable Technologies International Pty Ltd Photoelectrochemical device
CN107978509A (zh) * 2016-10-21 2018-05-01 赛奥科思有限公司 第iii族氮化物衬底的制造方法及第 iii 族氮化物衬底

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094131A (ja) 1999-09-22 2001-04-06 Sanyo Electric Co Ltd 集積型光起電力装置の製造方法
JP2003068703A (ja) * 2001-08-23 2003-03-07 Sumitomo Heavy Ind Ltd 結晶基板への孔形成方法及び装置、並びに結晶基板
JP2003158113A (ja) 2001-11-26 2003-05-30 Mitsubishi Electric Corp 半導体装置の製造方法およびエッチング装置
JP2003163198A (ja) * 2001-11-27 2003-06-06 Mitsubishi Electric Corp 窒化ガリウムのエッチング方法および窒化ガリウムのエッチング装置
JP2004079799A (ja) * 2002-08-19 2004-03-11 Sumitomo Heavy Ind Ltd 半導体基板の加工方法及び装置
JP4257431B2 (ja) * 2004-11-15 2009-04-22 国立大学法人群馬大学 多孔質半導体膜の形成方法
US7186580B2 (en) 2005-01-11 2007-03-06 Semileds Corporation Light emitting diodes (LEDs) with improved light extraction by roughening
WO2007105281A1 (ja) * 2006-03-10 2007-09-20 Fujitsu Limited 化合物半導体装置の製造方法及びエッチング液
JP4392505B2 (ja) * 2006-05-10 2010-01-06 国立大学法人群馬大学 多孔質シリコン膜の製造方法
US20090315055A1 (en) 2008-05-12 2009-12-24 The Regents Of The University Of California PHOTOELECTROCHEMICAL ROUGHENING OF P-SIDE-UP GaN-BASED LIGHT EMITTING DIODES
CN102089864A (zh) 2008-05-12 2011-06-08 加利福尼亚大学董事会 P型半导体异质结构的光电化学刻蚀
JP2010113171A (ja) 2008-11-07 2010-05-20 Toppan Printing Co Ltd 感光性樹脂凸版の製造方法、有機電子デバイスの製造方法及び有機エレクトロルミネッセンス表示素子の製造方法
WO2014036400A1 (en) 2012-08-30 2014-03-06 The Regents Of The University Of California Pec etching of { 20-2-1 } semipolar gallium nitride for light emitting diodes
JP6609919B2 (ja) 2014-12-19 2019-11-27 栗田工業株式会社 半導体基板の洗浄方法
JP7036035B2 (ja) 2017-01-12 2022-03-15 コニカミノルタ株式会社 樹脂組成物および立体造形物の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100699A (ja) * 2001-09-21 2003-04-04 Mitsubishi Electric Corp 化合物半導体のウエットエッチング方法およびその装置
WO2004100196A1 (en) * 2003-05-05 2004-11-18 Sustainable Technologies International Pty Ltd Photoelectrochemical device
CN107978509A (zh) * 2016-10-21 2018-05-01 赛奥科思有限公司 第iii族氮化物衬底的制造方法及第 iii 族氮化物衬底

Also Published As

Publication number Publication date
CN113068413A (zh) 2021-07-02
JP2020068385A (ja) 2020-04-30
US11791151B2 (en) 2023-10-17
JP6625260B1 (ja) 2019-12-25
JP2021057614A (ja) 2021-04-08
JP6818852B2 (ja) 2021-01-20
US11289322B2 (en) 2022-03-29
US20220172943A1 (en) 2022-06-02
JP7295836B2 (ja) 2023-06-21
WO2020080456A1 (ja) 2020-04-23
US20210351030A1 (en) 2021-11-11
JP2020068371A (ja) 2020-04-30

Similar Documents

Publication Publication Date Title
CN113068413B (zh) 结构体的制造方法和结构体的制造装置
JP2012188294A (ja) 半導体装置の製造方法
CN111524809B (zh) 半导体装置及其制造方法、基板及其制造方法和制造装置
US11380765B2 (en) Structure and intermediate structure
JP6942291B1 (ja) 構造体の製造方法、および、構造体の製造装置
JP7112857B2 (ja) ＧａＮ材料および半導体装置の製造方法
JP7181052B2 (ja) 構造体の製造方法および構造体の製造装置
JP7176944B2 (ja) 構造体の製造方法および構造体の製造装置
WO2021020040A1 (ja) 構造体の製造方法および構造体
JP7261546B2 (ja) 構造体
WO2021044724A1 (ja) 構造体の製造方法および製造装置
JP2020184618A (ja) 構造体の製造方法
JP2020136476A (ja) Ｉｉｉ族窒化物半導体装置およびエッチング装置
TWI840593B (zh) 結構體的製造方法及製造裝置
WO2021095410A1 (ja) 半導体装置、および、構造体の製造方法
Horikiri et al. The Effect of Tetramethylammonium Hydroxide Treatment on Photoelectrochemical Etched Gallium Nitride Trench Structures
US20230127556A1 (en) Manufacturing and reuse of semiconductor substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221116

Address after: Tokyo, Japan

Patentee after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Ibaraki

Patentee before: RICOH Co.,Ltd.

Patentee before: SUMITOMO CHEMICAL Co.,Ltd.

TR01 Transfer of patent right