WO2021020040A1 - 構造体の製造方法および構造体 - Google Patents

構造体の製造方法および構造体 Download PDF

Info

Publication number
WO2021020040A1
WO2021020040A1 PCT/JP2020/026454 JP2020026454W WO2021020040A1 WO 2021020040 A1 WO2021020040 A1 WO 2021020040A1 JP 2020026454 W JP2020026454 W JP 2020026454W WO 2021020040 A1 WO2021020040 A1 WO 2021020040A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
recess
structure according
flattening
manufacturing
Prior art date
Application number
PCT/JP2020/026454
Other languages
English (en)
French (fr)
Inventor
文正 堀切
福原　昇
Original Assignee
株式会社サイオクス
住友化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社サイオクス, 住友化学株式会社 filed Critical 株式会社サイオクス
Priority to US17/630,413 priority Critical patent/US20220285525A1/en
Priority to CN202080054546.9A priority patent/CN114207784A/zh
Publication of WO2021020040A1 publication Critical patent/WO2021020040A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H01L21/30635—Electrolytic etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Definitions

  • the present invention relates to a method for manufacturing a structure and a structure.
  • Group III nitrides such as gallium nitride (GaN) are used as materials for manufacturing semiconductor devices such as light emitting devices and transistors.
  • Photoelectrochemical (PEC) etching has been proposed as an etching technique for forming various structures on group III nitrides such as GaN (see, for example, Non-Patent Document 1).
  • PEC etching is wet etching with less damage than general dry etching, and damage such as neutral particle beam etching (see, for example, Non-Patent Document 2) and atomic layer etching (see, for example, Non-Patent Document 3). It is preferable in that the apparatus is simpler than the special dry etching with less.
  • the flatness of the bottom of the recess formed by the PEC etching affects the characteristics of the semiconductor device.
  • One object of the present invention is to provide a technique for improving the flatness of the bottom of a recess formed by PEC etching.
  • a flat portion and a convex portion that is raised with respect to the flat portion because it is less likely to be etched by the first etching than the flat portion are formed at the bottom of the concave portion.
  • a method for manufacturing a structure is provided, in which the convex portion is etched by the second etching to lower the convex portion.
  • It has a member, which is composed of a group III nitride and has a recess formed therein.
  • the maximum height of the position corresponding to the dislocation of the group III nitride constituting the member, which is measured by observing the 1000 nm square region at the bottom of the recess with an AFM, is 2 nm or less.
  • a structure is provided in which the arithmetic mean roughness (Ra) of the bottom, measured by observing with the AFM, is 0.4 nm or less.
  • a technique for improving the flatness of the bottom of the recess formed by PEC etching is provided.
  • FIG. 1A is a schematic cross-sectional view illustrating a HEMT according to an embodiment of the present invention
  • FIG. 1B is a schematic cross-sectional view illustrating a wafer used as a material for the HEMT according to the embodiment.
  • FIG. 2A is a schematic cross-sectional view illustrating the PEC object of one embodiment
  • FIG. 2B is a schematic cross-sectional view of a PEC etching apparatus illustrating the recess forming step
  • FIG. 3A is a schematic cross-sectional view illustrating the flattening object of one embodiment
  • FIG. 3B is a schematic cross-sectional view of a flattening etching apparatus illustrating a flattening step.
  • FIG. 1A is a schematic cross-sectional view illustrating a HEMT according to an embodiment of the present invention
  • FIG. 1B is a schematic cross-sectional view illustrating a wafer used as a material for the HEMT according to the embodiment. ..
  • FIG. 4A is a graph showing the relationship between the etching time and the etching depth of PEC etching in the experimental example
  • FIG. 4B is an AFM image of the epi layer surface in the experimental example
  • FIG. 5A is an AFM image of the unflattened bottom in the experimental example
  • FIG. 5B is an AFM image of the flattened bottom in the experimental example.
  • FIG. 6A is a schematic cross-sectional view illustrating a flattening object of the second modification
  • FIG. 6B is a schematic cross-sectional view of a flattening etching apparatus illustrating a flattening step.
  • FIG. 7 is a schematic cross-sectional view of the flattening etching apparatus according to the third modification.
  • FIG. 8 is a schematic cross-sectional view illustrating the PEC object of another embodiment.
  • HEMT 150 high electron mobility transistor
  • FIG. 1 (a) is a schematic cross-sectional view illustrating HEMT 150
  • FIG. 1 (b) is a schematic cross-sectional view illustrating wafer 10.
  • the wafer 10 has a substrate 11 and a group III nitride layer 12 (hereinafter, also referred to as an epi layer 12) formed (epitaxially grown) on the substrate 11.
  • a substrate 11 for example, a semi-insulating silicon carbide (SiC) substrate is used.
  • SiC silicon carbide
  • a thick semi-insulating epi layer is formed on the conductive substrate (for example, a carbon (C) -doped semi-insulating GaN layer having a thickness of 10 ⁇ m on an n-type conductive gallium nitride (GaN) substrate.
  • the substrate 11 may be used as the substrate 11.
  • the epi layer 12 includes, for example, a nucleation layer 12a made of aluminum nitride (AlN), a thick channel layer 12b made of gallium nitride (GaN), and gallium nitride.
  • a laminated structure of a barrier layer 12c made of (AlGaN) and a cap layer 12d made of GaN is used.
  • 2DEG two-dimensional electron gas
  • the substrate 11 is not limited to the SiC substrate, and other substrates (sapphire substrate, silicon (Si) substrate, (semi-insulating) GaN substrate, etc.) may be used.
  • the laminated structure of the epi layer 12 may be appropriately selected depending on the type of the substrate 11, the characteristics of the HEMT 150 to be obtained, and the like.
  • the surface 20 of the epi layer 12 is composed of the c-plane of the group III nitride constituting the epi layer 12.
  • “consisting of the c-plane” means that the crystal plane having the lowest index closest to the surface 20 is the c-plane of the group III nitride crystal constituting the epi layer 12.
  • the group III nitride constituting the epi layer 12 has dislocations (through dislocations), and dislocations are distributed at a predetermined density on the surface 20.
  • the gate electrode 152 is formed on the bottom 120 of the recess (recess) 110 formed on the surface (upper surface) 20 of the epi layer 12.
  • the bottom 120 of the recess 110 is arranged within the thickness range of the barrier layer 12c, and the thickness of the barrier layer 12c below the recess 110 (the thickness from the upper surface of the channel layer 12b to the bottom 12 of the recess 110) is , HEMT150 may be set to a predetermined thickness so that the threshold gate voltage becomes a predetermined value.
  • the source electrode 151 and the drain electrode 153 are formed on the surface 20 of the epi layer 12.
  • a protective film 154 is formed so as to have an opening on the upper surfaces of the source electrode 151, the gate electrode 152, and the drain electrode 153.
  • the gate electrode 152 is formed of, for example, a Ni / Au layer in which a gold (Au) layer is laminated on a nickel (Ni) layer.
  • Each of the source electrode 151 and the drain electrode 153 is formed by, for example, a Ti / Al / Au layer in which an Al layer is laminated on a titanium (Ti) layer and an Au layer is further laminated on the Al layer.
  • the HEMT 150 has an element separation groove 160 that separates adjacent elements.
  • the element separation groove 160 is provided so that its bottom is arranged at a position deeper than the upper surface of the channel layer 12b, that is, 2DEG is divided by the element separation groove 160 between adjacent elements. ..
  • the method for producing HEMT 150 is a step of forming a recess 110 by performing the first etching on the surface 20 of the epi layer 12 (a member composed of a group III nitride) (hereinafter, also referred to as a recess forming step).
  • the bottom 120 of the recess 110 is subjected to a second etching to flatten the bottom 120 (hereinafter, also referred to as a flattening step).
  • the recess 110 is formed in the epi layer 12 by performing photoelectrochemical (PEC) etching as the first etching.
  • PEC photoelectrochemical
  • the "recess 110" means a region where PEC etching is performed in the epi layer 12 (a member composed of a group III nitride).
  • FIG. 2A is a schematic cross-sectional view illustrating an object to be subjected to the PEC etching process, that is, an object 100 (hereinafter, also referred to as a PEC object 100) to be immersed (contacted) in the etching solution 201 of the PEC etching. is there.
  • the PEC object 100 has a structure in which the mask 50 and the cathode pad 30 are provided on the epi layer 12 of the wafer 10.
  • the PEC object 100 of this example is an embodiment in which the cathode pad 30 is used as the source electrode 151 and the drain electrode 153 (at least one of) of the HEMT.
  • the source electrode is on the surface 20 of the wafer 10. It has a structure in which a mask 50 for PEC etching is formed on a member at a stage where 151 and a drain electrode 153 are formed.
  • the mask 50 is formed on the surface 20 of the epi layer 12, has an opening in a region 21 (hereinafter, also referred to as an etched region 21) on which the recess 110 should be formed, and has a cathode pad 30 (source electrode 151 and drain electrode 153). ) Has an opening that exposes the upper surface.
  • the mask 50 is made of a non-conductive material such as resist, silicon oxide and the like.
  • the cathode pad 30 is a conductive member made of a conductive material, which is an at least a part of the surface of the conductive region (of the epi layer 12) of the wafer 10 which is electrically connected to the region 21 to be etched. It is provided so as to make contact.
  • FIG. 2B is a schematic cross-sectional view of the PEC etching apparatus 200 showing the recess forming step (that is, the PEC etching step).
  • the PEC etching apparatus 200 includes a container 210 for accommodating the etching solution 201 and a light source 220 for emitting ultraviolet (UV) light 221.
  • UV ultraviolet
  • the PEC object 100 is immersed in the etching solution 201, and the region 21 to be etched and the cathode pad 30 (at least a part of the cathode pad 30, for example, the upper surface) are in contact with the etching solution 201.
  • the surface 20 of the layer 12 is irradiated with UV light 221 via the etching solution 201.
  • the recess 110 is formed by etching the group III nitride constituting the region 21 to be etched.
  • the etching solution 201 for PEC etching is used for producing an oxide of a group III element contained in a group III nitride constituting the region 21 to be etched (meaning the bottom 120 after the recess 110 starts to be formed).
  • An alkaline or acidic etching solution 201 containing oxygen and further containing an oxidizing agent that receives electrons is used.
  • peroxodisulfate ion As the oxidizing agent, peroxodisulfate ion (S 2 O 8 2-) are exemplified. The following will illustrate aspects supplying S 2 O 8 2-from potassium peroxodisulfate (K 2 S 2 O 8) , S 2 O 8 2- , the other example, sodium peroxodisulfate (Na 2 S 2 It may be supplied from O 8 ), ammonium peroxodisulfate (ammonium persulfate, (NH 4 ) 2 S 2 O 8 ) or the like.
  • the etching solution 201 was mixed aqueous solution of potassium hydroxide (KOH) and potassium peroxodisulfate (K 2 S 2 O 8) and the aqueous solution include those showing alkalinity at the start of the PEC etching.
  • KOH potassium hydroxide
  • K 2 S 2 O 8 potassium peroxodisulfate
  • Such an etching solution 201 is prepared, for example, by mixing 0.01 M KOH aqueous solution and 0.05 M K 2 S 2 O 8 aqueous solution 1: 1.
  • the concentration of the KOH aqueous solution, the concentration of the K 2 S 2 O 8 aqueous solution, and the mixing ratio of these aqueous solutions may be appropriately adjusted as necessary.
  • the etching solution 201 in which the KOH aqueous solution and the K 2 S 2 O 8 aqueous solution are mixed can be made acidic at the start of PEC etching, for example, by lowering the concentration of the KOH aqueous solution.
  • the PEC etching mechanism when the etching solution 201 of the first example is used will be described.
  • the generated holes decompose GaN into Ga 3+ and N 2 (Chemical formula 1), and further, Ga 3+ is oxidized by hydroxide ions (OH ⁇ ) to generate gallium oxide (Ga 2 O 3 ). (Chemical 2).
  • the produced Ga 2 O 3 is dissolved in an alkali (or acid). In this way, PEC etching of GaN is performed.
  • the generated holes react with water and the water is decomposed to generate oxygen (Chemical Formula 3).
  • the etching solution 201 there is a mixture of an aqueous solution of phosphoric acid (H 3 PO 4 ) and an aqueous solution of potassium persulfate (K 2 S 2 O 8 ), which shows acidity at the start of PEC etching. Be done.
  • Such an etching solution 201 is prepared, for example, by mixing 0.01 M aqueous solution of H 3 PO 4 and 0.05 M aqueous solution of K 2 S 2 O 8 at a ratio of 1: 1.
  • the concentration of the H 3 PO 4 aqueous solution, the concentration of the K 2 S 2 O 8 aqueous solution, and the mixing ratio of these aqueous solutions may be appropriately adjusted as necessary.
  • the etching solution 201 in which the H 3 PO 4 aqueous solution and the K 2 S 2 O 8 aqueous solution are mixed is acidic at an arbitrary mixing ratio. Is. Since the K 2 S 2 O 8 aqueous solution itself is acidic, only the K 2 S 2 O 8 aqueous solution may be used as the etching solution 201 which is acidic at the start of etching. In this case, the concentration of the K 2 S 2 O 8 aqueous solution may be, for example, 0.025 M.
  • the etching solution 201 is acidic from the start of PEC etching from the viewpoint of facilitating the use of the resist as the mask 50. This is because the resist mask is easily peeled off when the etching solution 201 is alkaline. When silicon oxide is used as the mask 50, there is no particular problem whether the etching solution 201 is acidic or alkaline.
  • the region 21 to be etched (bottom 120 of the recess 110) where PEC etching occurs is considered to function as an anode in which holes are consumed. Be done. Further, as can be understood from (Chemical formula 6), electrons are consumed (emitted) on the surface of the cathode pad 30, which is a conductive member electrically connected to the region 21 to be etched, in contact with the etching solution 201. It is thought that it functions as a cathode.
  • the cathode pad 30 is not provided (particularly when the substrate 11 is semi-insulating (non-conductive)), it becomes difficult to secure a region that functions as a cathode, and it becomes difficult to proceed with PEC etching. ..
  • PEC etching can proceed satisfactorily.
  • the mask 50 have an opening on the upper surface of the cathode pad 30, that is, by making a wide region on the upper surface of the cathode pad 30 function as a cathode, PEC etching can proceed more satisfactorily.
  • SO 4 from S 2 O 8 2- - As a method of generating a * radicals, irradiation of UV light 221, and may be at least one of heating.
  • S 2 O 8 2-by by increasing the light absorption SO 4 - To * radical efficiently generated the wavelength of the UV light 221, be less than 200nm or 310nm Is preferable.
  • the etching liquid 201 SO 4 from S 2 O 8 2- - that to generate * radicals effectively From the viewpoint of this, it is preferable that the wavelength of the UV light 221 is 200 nm or more and less than 310 nm. From S 2 O 8 2- SO 4 - generating a * radicals, when performing the heating, the wavelength of the UV light 221, may be (at 365nm or less) 310 nm or more.
  • the distance from the surface 20 of the wafer 10 to the upper surface of the etching solution 201 (wafer placement depth) L is preferably, for example, 1 mm or more and 100 mm or less.
  • Distance L is, for example, 1mm less than the excessively short, SO 4 are produced in the wafer 10 above the etching solution 201 - amount of * radicals, may become unstable due to fluctuation of the distance L. If the distance L is short, it becomes difficult to control the height of the liquid surface.
  • the distance L is preferably 1 mm or more, more preferably 3 mm or more, and further preferably 5 mm or more. ..
  • the distance L is, for example, 100mm than the excessively long, in the wafer 10 above the etching solution 201, does not contribute to the PEC etching, wasting many SO 4 - * Since radicals are produced, the use of the etching solution 201 Efficiency is reduced.
  • the edge of the mask used for PEC etching is made of a conductive material
  • the shape of the edge of the recess formed by PEC etching tends to be a disordered shape that does not follow the edge of the mask. It has been found that the shape of the edge of the recess formed by PEC etching can be easily controlled to the shape along the edge of the mask because the edge is made of a non-conductive material. Therefore, the mask edge defining the region 21 to be etched (that is, the edge of the recess 110) is preferably defined by the mask 50 made of a non-conductive material.
  • the cathode pad 30 is arranged (in a plan view) at a position away from the edge of the recess 110 (at a position where the edge of the recess 110 is not defined). From the viewpoint of satisfactorily controlling the shape of the edge of the recess 110, the distance D OFF (see FIG. 2A) between the edge of the mask 50 (in a plan view) and the edge of the cathode pad 30 is 5 ⁇ m or more. It is preferable that the thickness is 10 ⁇ m or more.
  • PEC etching can also be performed on group III nitrides other than the exemplified GaN.
  • the group III element contained in the group III nitride may be at least one of aluminum (Al), gallium (Ga) and indium (In).
  • Al aluminum
  • Ga gallium
  • In indium
  • the concept of PEC etching for the Al component or In component in the group III nitride is the same as the concept described for the Ga component with reference to (Chemical formula 1) and (Chemical formula 2), or (Chemical formula 7). That is, PEC etching can be performed by generating holes by irradiating with UV light 221 to generate an oxide of Al or an oxide of In, and dissolving these oxides in an alkali or an acid.
  • the wavelength of the UV light 221 may be appropriately changed depending on the composition of the group III nitride to be etched. Based on the PEC etching of GaN, when Al is contained, light having a shorter wavelength may be used, and when In is contained, light having a longer wavelength can also be used. That is, light having a wavelength at which the group III nitride is PEC-etched can be appropriately selected and used according to the composition of the group III nitride to be processed.
  • the region to be etched 21 (bottom 120 of the recess 110), which is the anode, and the cathode pad 30, which is the cathode, are electrically connected to each other via 2DEG. Therefore, when the barrier layer 12c becomes thin as the PEC etching progresses and the 2DEG below the recess 110 decreases, the PEC etching becomes difficult to proceed, and eventually, the barrier layer 12c having a predetermined thickness is formed below the recess 110.
  • the PEC etching can be automatically stopped in the remaining state.
  • the predetermined thickness can be adjusted by, for example, the intensity of UV light 221. As described above, in the recess forming step, the formation of the recess 110 can be completed by automatically stopping the PEC etching.
  • FIG. 3A is a schematic cross-sectional view of the PEC object 100 showing a state in which the recess forming step is completed.
  • the PEC object 100 in which the recess 110 is formed in the recess forming step becomes the object 140 of the flattening treatment in the flattening step (hereinafter, also referred to as the flattening object 140).
  • a convex portion 122 is likely to be formed as an undissolved portion of PEC etching at a position of the bottom 120 of the concave portion 110 corresponding to the dislocation. That is, in the recess forming step, in the bottom 120 of the recess 110, the flat portion 121 (the portion where PEC etching has progressed without dislocations) and the flat portion 121 are less likely to be PEC-etched than the flat portion 121.
  • the raised convex portion 122 is formed. Since the convex portion 122 is the undissolved portion of the PEC etching, its height is at most the depth of the concave portion 110 or less.
  • the bottom 120 of the recess 110 is flattened by performing a second etching (hereinafter, also referred to as flattening etching). Specifically, the convex portion 122 is lowered (selectively with respect to the flat portion 121) by etching the convex portion 122 by flattening etching.
  • the flattening etching for example, wet etching using an acidic or alkaline etching solution (not PEC etching) is used.
  • the etching solution for flattening etching include an aqueous solution of hydrochloric acid (HCl), a mixed aqueous solution of hydrochloric acid (HCl) and hydrogen peroxide (H 2 O 2 ) (hydrochloric acid overwater), and sulfuric acid (H 2 SO 4 ).
  • a mixed aqueous solution (piranha solution) with hydrogen peroxide (H 2 O 2 ), a tetramethylammonium hydroxide (TMAH) aqueous solution, a hydrogen peroxide aqueous solution (fluoric acid), a potassium hydroxide (KOH) aqueous solution, and the like are used.
  • hydrogen peroxide H 2 O 2
  • TMAH tetramethylammonium hydroxide
  • KOH potassium hydroxide
  • the epi layer 12 heteroepitaxially grown on a substrate 11 which is a dissimilar substrate such as a SiC substrate, a sapphire substrate, or a Si substrate has a high dislocation density of, for example, 1 ⁇ 10 8 / cm 2 or more. Therefore, when the substrate 11 which is a different type of substrate is used, the convex portion 122 is likely to be formed by the PEC etching in the concave portion forming step, so that the flattening of the bottom 120 by the flattening step is particularly effective.
  • FIG. 3B is a schematic cross-sectional view of the flattening etching apparatus 300 showing a flattening step (that is, a flattening etching step).
  • the flattening etching apparatus 300 has a container 310 for accommodating the etching solution 301.
  • the convex portion 122 is etched by immersing the flattening object 140 in the etching solution 301 so that the concave portion 110 comes into contact with the etching solution 301.
  • the bottom 120 of the recess 110 is flattened.
  • the flattening etching is not a PEC etching. Therefore, in the flattening step, the surface 20 of the epi layer 12 is not irradiated with UV light.
  • do not irradiate UV light means to prevent irradiation of (strong) UV light that causes unnecessary PEC etching.
  • PEC etching can etch a group III nitride regardless of the crystal orientation, even the c-plane is etched. it can.
  • the PEC etching in the recess forming step is performed while irradiating UV light 221 from above the surface 20 of the epi layer 12 which is the c-plane, so that the group III nitride constituting the epi layer 12 is applied to the surface 20. Etching is performed from the vertical direction (that is, in the thickness direction of the epi layer 12).
  • the flattening etching is performed as a normal wet etching, which is not a PEC etching, using an etching solution such as hydrogen peroxide.
  • a normal wet etching it is difficult to etch the c-plane of the group III nitride, so that the flat portion 121 formed of the c-plane of the bottom 120 of the recess 110 is not etched.
  • the convex portion 122 of the bottom 120 includes a crystal plane other than the c-plane, it can be etched by ordinary etching. Therefore, the convex portion 122 can be selectively etched with respect to the flat portion 121 by the flattening etching.
  • the flattening etching is to etch a crystal plane other than the c-plane, that is, a crystal plane that intersects the c-plane, and the convex portion 122 is formed from a direction that is not perpendicular to the c-plane (that is, the thickness of the epi layer 12). Etch in the direction (lateral direction) that intersects the vertical direction.
  • the convex portion 122 By etching the convex portion 122 by flattening etching, the convex portion 122 can be lowered to bring the bottom 120 closer to flat, that is, the convex portion 122 can be brought closer to the c-plane constituting the flat portion 121.
  • the etching becomes difficult to proceed. Therefore, in the flattening step of the present embodiment, it is possible to prevent the convex portion 122 from being excessively etched and to finish the flattening etching in a state where the bottom 120 is substantially flat.
  • the flattening step is completed.
  • the suitable flatness of the bottom 122 will be described later with reference to an experimental example.
  • the mask 50 used in the recess forming step may be removed in the flattening step, or may be removed by separately providing a mask removing step for removing the mask 50.
  • HEMT150 After the flattening step is completed, other steps for completing HEMT150 are performed (see FIG. 1 (a)). As other steps, a step of forming the element separation groove 160, a step of forming the gate electrode 152 on the bottom 120 of the recess 110, a step of forming the protective film 154, and the like are performed. In this way, HEMT150 is manufactured.
  • the recess is formed.
  • the PEC object 100 in the state where the element separation groove 160 is not formed that is, the mode in which the element separation groove 160 is formed after the recess forming step is illustrated.
  • the recess is formed.
  • the PEC object 100 in the state where the element separation groove 160 is formed may be used.
  • the method for forming the element separation groove 160 is not particularly limited, and the element separation groove 160 may be formed by, for example, dry etching or, for example, PEC etching.
  • PEC etching for example, the intensity of the UV light to be irradiated is sufficiently increased so that the etching depth reaches the middle of the channel layer 12b.
  • the bottom 120 of the recess 110 formed by PEC etching (first etching) in the recess forming step is subjected to flattening etching (second etching) in the flattening step.
  • flattening etching second etching
  • the concave portion 110 is used as a recess in which the gate electrode 152 of the HEMT 150 is arranged, the characteristics of the HEMT 150 are improved (for example, leakage) as compared with the case where the concave portion 110 is not flattened and the convex portion 122 is present on the bottom 120. (Recession of current) can be achieved.
  • the substrate was a semi-insulating SiC substrate.
  • the epi layer is composed of a nucleation layer composed of AlN, a channel layer composed of GaN and a thickness of 0.75 ⁇ m, a barrier layer composed of AlGaN (Al composition 0.22) and a thickness of 24 nm, and GaN.
  • a laminated structure of cap layers having a thickness of 5 nm was used.
  • a recess was formed in the epi layer by PEC etching.
  • PEC etching was carried out for 120 minutes using a 0.025 M aqueous solution of K 2 S 2 O 8 as an etching solution and irradiating with UV light having a wavelength of 260 nm at an intensity of 3.8 mW / cm 2 .
  • the wafer placement depth L was 5 mm.
  • the mask was made of silicon oxide and the cathode pad was made of titanium.
  • a recess having a depth of 23.2 nm was formed. Since the thickness of the cap layer is 5 nm and the thickness of the barrier layer is 24 nm, the thickness of the barrier layer remaining below the recess is 5.8 nm.
  • the bottom of the recess was flattened by flattening etching.
  • the flattening etching was carried out for 10 minutes using hydrochloric acid hydrogen peroxide (for example, a mixture of 30% HCl and 30% H 2 O 2 at a ratio of 1: 1) as an etching solution.
  • FIG. 4A is a graph showing the relationship between the etching time of PEC etching and the etching depth.
  • the horizontal axis shows the etching time
  • the vertical axis shows the etching depth. From the start of etching to about 40 minutes, the etching depth increases in proportion to the etching time. About 40 minutes after the start of etching, the etching depth reaches 23.2 nm, and after that, the etching depth is constant. That is, PEC etching is performed so that the etching is automatically stopped about 40 minutes after the start of etching.
  • the surface of the epi layer before PEC etching (hereinafter referred to as the epi layer surface), the bottom of the recess formed by PEC etching and not subjected to flattening etching (hereinafter referred to as the unflattened bottom), and the PEC.
  • a region of 1000 nm square was observed with an atomic force microscope (AFM) for each of the bottoms of the recesses (hereinafter referred to as flattened bottoms) that had been flattened after etching.
  • AFM atomic force microscope
  • FIG. 4B is an AFM image of the surface of the epi layer.
  • the arithmetic mean roughness (Ra) obtained by AFM measurement on the surface of the epi layer is 0.14 nm. Since the epi layer is desired to have high crystallinity, Ra on the surface of the epi layer is preferably 0.4 nm or less, more preferably 0.3 nm or less, and further preferably 0.2 nm or less.
  • FIG. 5A is an AFM image of an unflattened bottom. On the unflattened bottom, a convex portion is observed at a position corresponding to the dislocation. There is a tendency that the heights of the plurality of protrusions distributed on the unflattened bottom are not constant. The height of the maximum convex portion exceeds 10 nm.
  • Ra obtained by AFM measurement on the unflattened bottom is 0.22 nm.
  • the Ra on the surface of the epi layer is, for example, 0.14 nm, while the Ra on the unflattened bottom is, for example, 0.22 nm.
  • the unflattened bottom has a convex portion, its Ra is, for example, twice or less the Ra on the surface of the epi layer, and does not increase so much.
  • the flat portion which occupies most of the area of the unflattened bottom, has high flatness, that is, the high flatness of the epi layer surface is not impaired in the flat portion. It can be said that this is because the etching was performed.
  • Ra of the unflattened bottom is preferably 0.4 nm or less, and more preferably 0.3 nm or less.
  • FIG. 5B is an AFM image of the flattened bottom.
  • the convex portion observed in the unflattened bottom is not clearly observed, and it can be seen that the bottom of the concave portion is flattened.
  • the position where the convex portion is presumed to have been formed that is, the position corresponding to the dislocation is observed as a bright region in distinction from the flat portion.
  • the bright region is not observed in a clear convex shape, but is observed in a substantially flat shape (at a height approximately equal to that of the flat portion).
  • the bright region is referred to as a convex portion. There is also that.
  • Ra of the flattened bottom obtained by AFM measurement is 0.24 nm.
  • the Ra of the unflattened bottom is, for example, 0.22 nm, while the Ra of the flattened bottom is slightly larger, for example, 0.24 nm, but this difference is between the measurement region of the unflattened bottom and the flattened bottom. It is considered that the error is caused by the difference between the measurement area of the bottom and the Ra of the unflattened bottom and Ra of the flattened bottom are considered to be about the same. It can be said that it is difficult to clearly distinguish between an unflattened bottom and a flattened bottom only by Ra. From the AFM image of the flattened bottom, it can be seen that the convex portion can be selectively etched by the flattening etching without lowering the flatness of the flat portion.
  • the suitable flatness of the flattened bottom can be expressed as follows.
  • the height of the maximum convex portion among the plurality of distributed convex portions is 1/10 or less of the depth of the concave portion.
  • the height of the maximum convex portion among the plurality of distributed convex portions is preferably 2 nm or less, more preferably 1 nm or less (the maximum height of the position corresponding to the dislocation).
  • the height is preferably 2 nm or less, more preferably 1 nm or less).
  • Ra of the flattened bottom is preferably 0.4 nm or less, more preferably 0.3 nm or less.
  • the features relating to the epi layer surface described above are the features observed with respect to the surface 20 of the epi layer 12 (or after the recess forming step or the flattening step) before the recess forming step in the above-described embodiment. It can be said that this is a feature observed with respect to the surface 20 of the epi layer 12 in the portion where PEC etching is not performed on the outside of the recess 110). Further, the feature regarding the unflattened bottom described above is that in the above-described embodiment, the feature observed with respect to the bottom 120 of the recess 110 after the recess forming step and before the flattening step. it can.
  • the feature for the flattened bottom described above can be said to be a feature observed for the bottom 120 of the recess 110 after the flattening step in the above-described embodiment.
  • the feature observed for the bottom 120 of the recess 110 after the flattening step can be said to be the feature of HEMT 150 according to the embodiment.
  • the damage to the group III nitride crystal caused by the etching for forming the recess 110 is small (compared to, for example, dry etching).
  • the bottom 120 of the recess 110 formed by PEC etching there is less residual halogen element than in the case where the recess 110 is formed by dry etching.
  • an etching gas containing a halogen element is made to collide with the bottom 120, or a reaction for halogenating the bottom 120 is used. Therefore, the bottom 120 (of a predetermined thickness) of the recess 110 is used. Halogen elements will remain in the surface layer).
  • the PEC etching and the flattening etching in the present embodiment can be performed as wet etching so that the halogen element does not remain in the bottom 120 (inside the surface layer portion having a predetermined thickness) of the recess 110.
  • the concentration of halogen element eg, chlorine (Cl)
  • the concentration of halogen element in the bottom 120 of the recess 110 is preferably less than 1 ⁇ 10 15 / cm 3 , more preferably less than 5 ⁇ 10 14 / cm 3 , and even more preferably 2. It is less than ⁇ 10 14 / cm 3 .
  • a mode in which wet etching using an acidic or alkaline etching solution (not PEC etching) is used as the flattening etching that is, a mode in which the convex portion 122 is chemically etched has been exemplified.
  • the mechanism of the flattening etching is not particularly limited as long as the convex portion 122 is etched so that the bottom 120 is flattened. Therefore, the flattening etching may be performed by etching by a mechanism other than chemical etching. Flattening etching may be performed more effectively by combining etchings by a plurality of mechanisms.
  • the flattening etching may be performed, for example, by mechanically removing the convex portion 122, and as the mechanical flattening etching, for example, bubbling cleaning may be used, or, for example, scrub cleaning may be used. You may.
  • Examples of the etching solution (cleaning solution) for bubbling cleaning include hydrogen peroxide peroxide exemplified in the above-described embodiment.
  • Hydrochloric acid hydrogen peroxide can be said to be an etching solution that chemically and mechanically etches the convex portion 122.
  • flattening etching is performed before the PEC etching for forming the recess 110 is completed, that is, at the stage where the recess 110 is formed to an intermediate depth, and then PEC etching is performed again to form the recess 110.
  • An embodiment of further deepening is illustrated. That is, in this modification, an embodiment in which the recess forming step and the flattening step are alternately repeated is illustrated.
  • the flattening step may be performed a plurality of times as needed. In the same manner as in the above-described embodiment, the flattening step may be performed after the formation of the recess 110 is completed.
  • FIG. 6A is a schematic cross-sectional view illustrating the flattening object 140 in this modified example.
  • FIG. 6B is a schematic cross-sectional view of the flattening etching apparatus 300 showing the flattening step of this modified example.
  • the flattening etching apparatus 300 is the same as that of the above-described embodiment.
  • the recess 110 shown in FIG. 6A is in a state of being formed to a depth in the middle. Since the convex portion 122 is an undissolved portion of the PEC etching, the convex portion 122 formed in this modification in which the concave portion 110 is shallow is the convex portion 122 formed in the above-described embodiment in which the concave portion 110 is deep (FIG. 3 (FIG. 3). Compared with a)), it is lower overall, and the difference in height between the convex portions 122 is small.
  • FIG. 7 is a schematic cross-sectional view of the flattening etching apparatus 300 according to the third modification.
  • the flattening etching apparatus 300 of this modification has a configuration in which a flow generating mechanism 320 and a vibration generating mechanism 330 are added to the flattening etching apparatus 300 according to the above-described embodiment.
  • the flow generation mechanism 320 causes the etching solution 301 to generate a flow (movement).
  • the vibration generation mechanism 330 is, for example, an ultrasonic generator, which gives vibration to the etching solution 301.
  • at least one of generating a flow (movement) in the etching solution 301 and giving vibration to the etching solution 301 is performed to enhance the action of mechanically etching the convex portion 122. Can be done.
  • the cathode pad 30 is used as at least one of the source electrode 151 and the drain electrode 153 of the HEMT 150, but the cathode pad 30 is different from the source electrode 151 or the drain electrode 153 of the HEMT 150. It may be a conductive member of.
  • FIG. 8 is a schematic cross-sectional view of the PEC object 100 illustrating such another embodiment.
  • a conductive member having a different arrangement and shape from the source electrode 151 or the drain electrode 153 may be used as the cathode pad 30.
  • the cathode pads 30 are arranged in an annular shape along the outer circumference of the wafer 10, for example. The arrangement, shape, size, number, etc. of the cathode pads 30 may be variously adjusted as needed.
  • the mask 50 has an opening in the region 21 to be etched to form a recess (recess where the gate electrode 152 is arranged) 110 of each HEMT element, and also has an opening that exposes the upper surface of the cathode pad 30.
  • the cathode pad 30 may not be provided for each HEMT element, and the cathode pad 30 arranged on the outside of a certain HEMT element (outside of the element separation groove 160 surrounding the HEMT element in a plan view) is provided. , May be used to form the recess 110 of the HEMT element.
  • the region 21 to be etched the bottom 120 of the recess 110
  • the cathode pad 30 is removed after the PEC etching is completed, that is, after the recess forming step is completed.
  • the cathode pad 30 may be removed after the recess forming step is completed, before the flattening step, after the flattening step, or may be removed in the flattening step.
  • the source electrode 151 and the drain electrode 153 of each HEMT element are formed as conductive members separate from the cathode pad 30 (see FIG. 1A).
  • the completed HEMT is referred to as a structure 150, but the structure 150 is a member having at least an epi layer 12 having a recess 110 formed by the recess forming step and the flattening step described above. It may be.
  • a flat portion and a convex portion that is raised with respect to the flat portion because it is less likely to be etched by the first etching than the flat portion are formed at the bottom of the concave portion.
  • Appendix 2 The method for manufacturing a structure according to Appendix 1, wherein the convex portion is formed at a position corresponding to a dislocation of a group III nitride constituting the member.
  • the surface is composed of the c-plane of a group III nitride.
  • the group III nitride is etched from a direction perpendicular to the surface.
  • Appendix 4 The method for manufacturing a structure according to Appendix 3, wherein the first etching is photoelectrochemical etching.
  • Appendix 5 The method for producing a structure according to Appendix 3 or 4, wherein the second etching is wet etching using an acidic or alkaline etching solution (rather than photoelectrochemical etching).
  • Appendix 7 The method for manufacturing a structure according to Appendix 6, wherein the first etching is photoelectrochemical etching.
  • Appendix 8 The method for producing a structure according to Appendix 6 or 7, wherein the second etching is bubbling cleaning.
  • Appendix 9 The method for producing a structure according to any one of Appendix 6 to 8, wherein the second etching is scrub cleaning.
  • the first etching is a photoelectrochemical etching, which etches the Group III nitride from a direction perpendicular to the surface by irradiating the surface with ultraviolet light from above.
  • the method for manufacturing a structure according to one.
  • the maximum height of the convex portion measured by observing a 1000 nm square region of the bottom with an AFM is preferably 2 nm or less, more preferably 1 nm or less.
  • the arithmetic mean roughness (Ra) of the bottom is preferably 0.4 nm or less, more preferably.
  • the arithmetic mean roughness (Ra) of the surface is preferably 0.4 nm or less, more preferably 0.3 nm or less.
  • the structure is used as a high electron mobility transistor. After the step of flattening the bottom, The method for manufacturing a structure according to any one of Supplementary note 1 to 17, further comprising a step of forming a gate electrode of the high electron mobility transistor on the bottom.
  • the first etching is a photoelectrochemical etching.
  • the first etching is a photoelectrochemical etching.
  • the photoelectrochemical etching is performed with the mask placed on the surface.
  • the etching solution for photoelectrochemical etching is an acidic etching solution (from the start of the first etching).
  • the first etching is a photoelectrochemical etching.
  • the photoelectrochemical etching is performed with the mask and the conductive member arranged on the surface.
  • the mask is made of a non-conductive material and defines the edges of the recesses.
  • the conductive member is arranged at a position away from the edge of the recess (at a position where the edge of the recess is not defined), and at least a part of the conductive member (upper surface) is etched by the photoelectrochemical etching.
  • the method for producing a structure according to any one of Appendix 1 to 20, which is arranged so as to come into contact with a liquid.
  • Appendix 22 The structure is used as a high electron mobility transistor, the recess is used as a recess in which the gate electrode of the high electron mobility transistor is arranged, and the conductive member is a source of the high electron mobility transistor. 21. The method of manufacturing a structure according to Appendix 21, which is used as at least one of an electrode and a drain electrode.
  • the structure is used as a high electron mobility transistor, and the recess is used as a recess in which the gate electrode of the high electron mobility transistor is arranged.
  • Appendix 24 The method for manufacturing a structure according to Appendix 23, wherein the element separation groove of the high electron mobility transistor is formed after the step of forming the recess.
  • Appendix 26 The method for manufacturing a structure according to any one of Appendix 1 to 25, wherein the second etching is performed while generating a flow (movement) in the etching solution used for the second etching.
  • (Appendix 28) It has a member, which is composed of a group III nitride and has a recess formed therein.
  • the maximum height of the position corresponding to the dislocation of the group III nitride constituting the member, which is measured by observing a 1000 nm square region at the bottom of the recess with an AFM, is preferably 2 nm or less, more preferably. 1 nm or less and A structure in which the arithmetic mean roughness (Ra) of the bottom, measured by observing with the AFM, is preferably 0.4 nm or less, more preferably 0.3 nm or less.
  • Appendix 29 The structure according to Appendix 28, wherein the member has a surface composed of a c-plane of a group III nitride, and the recess is formed on the surface.
  • Appendix 30 The structure according to Appendix 28 or 29, which has a substrate, wherein the member is composed of a group III nitride grown heteroepitaxially on the substrate.
  • the concentration of halogen element is preferably less than 1 x 10 15 / cm 3 , more preferably less than 5 x 10 14 / cm 3 , and even more preferably 3 x 10 14. / cm is less than 3, the structure according to any one of appendices 28-30.
  • Appendix 32 The structure according to any one of Appendix 28 to 31, which is used as a high electron mobility transistor, and the recess is used as a recess in which a gate electrode of the high electron mobility transistor is arranged.
  • a conductive member that is arranged outside the region where the element separation region should be formed with respect to the region to be etched and conducts with the region to be etched via a two-dimensional electron gas is provided.
  • the step of forming the element separation region is a method for manufacturing a structure, which is performed after the step of performing the photoelectrochemical etching.
  • Appendix 34 The method for manufacturing a structure according to Appendix 33, wherein the etched region is a region in which a recess in which a gate electrode of the high electron mobility transistor is arranged is formed.
  • the photoelectrochemical etching is performed using a mask made of a non-conductive material having an opening in the region to be etched and an opening for exposing the conductive member.
  • Appendix 36 The structure according to any one of Appendix 33 to 35, wherein after the step of performing the photoelectrochemical etching, the conductive member is removed to form a source electrode and a drain electrode of the high electron mobility transistor. Production method.

Abstract

構造体の製造方法は、ＩＩＩ族窒化物で構成された部材の表面に第１のエッチングを施すことで、凹部を形成する工程と、凹部の底に第２のエッチングを施すことで、底を平坦化する工程と、を有し、凹部を形成する工程では、凹部の底において、平坦部と、平坦部に比べて第１のエッチングでエッチングされにくいことで平坦部に対して隆起した凸部と、が形成され、底を平坦化する工程では、第２のエッチングにより凸部をエッチングすることで、凸部を低くする。

Description

構造体の製造方法および構造体
　本発明は、構造体の製造方法および構造体に関する。
　窒化ガリウム（ＧａＮ）等のＩＩＩ族窒化物は、発光素子、トランジスタ等の半導体装置を製造するための材料として用いられている。
　ＧａＮ等のＩＩＩ族窒化物に各種構造を形成するためのエッチング技術として、光電気化学（ＰＥＣ）エッチングが提案されている（例えば非特許文献１参照）。ＰＥＣエッチングは、一般的なドライエッチングと比べてダメージが少ないウェットエッチングであり、また、中性粒子ビームエッチング（例えば非特許文献２参照）、アトミックレイヤーエッチング（例えば非特許文献３参照）等のダメージの少ない特殊なドライエッチングと比べて装置が簡便である点で好ましい。
　ＩＩＩ族窒化物で構成された半導体装置を、ＰＥＣエッチングを用いて製造する際、ＰＥＣエッチングにより形成された凹部の底の平坦性は、半導体装置の特性に影響する。
J. Murata et al., "Photo-electrochemical etching of free-standing GaN wafer surfaces grown by hydride vapor phase epitaxy", Electrochimica　Acta 171 (2015) 89-95 S. Samukawa, JJAP, 45(2006)2395. T. Faraz, ECS J. Solid Stat. Scie.&Technol., 4, N5023 (2015).
　本発明の一目的は、ＰＥＣエッチングで形成された凹部の底の平坦性を高めるための技術を提供することである。
　本発明の一態様によれば、
　ＩＩＩ族窒化物で構成された部材の表面に第１のエッチングを施すことで、凹部を形成する工程と、
　前記凹部の底に第２のエッチングを施すことで、前記底を平坦化する工程と、を有し、
　前記凹部を形成する工程では、前記凹部の底において、平坦部と、前記平坦部に比べて前記第１のエッチングでエッチングされにくいことで前記平坦部に対して隆起した凸部と、が形成され、
　前記底を平坦化する工程では、前記第２のエッチングにより前記凸部をエッチングすることで、前記凸部を低くする、構造体の製造方法が提供される。
　本発明の他の態様によれば、
　ＩＩＩ族窒化物で構成され、凹部が形成された部材、を有し、
　前記凹部の底の１０００ｎｍ角の領域をＡＦＭで観察することにより測定される、前記部材を構成するＩＩＩ族窒化物の転位に対応する位置の最大の高さが、２ｎｍ以下であって、
　前記ＡＦＭで観察することにより測定される、前記底の算術平均粗さ（Ｒａ）が、０．４ｎｍ以下である、構造体が提供される。
　ＰＥＣエッチングで形成された凹部の底の平坦性を高めるための技術が提供される。
図１（ａ）は、本発明の一実施形態によるＨＥＭＴを例示する概略断面図であり、図１（ｂ）は、一実施形態のＨＥＭＴの材料として用いられるウエハを例示する概略断面図である。 図２（ａ）は、一実施形態のＰＥＣ対象物を例示する概略断面図であり、図２（ｂ）は、凹部形成工程を例示する、ＰＥＣエッチング装置の概略断面図である。 図３（ａ）は、一実施形態の平坦化対象物を例示する概略断面図であり、図３（ｂ）は、平坦化工程を例示する、平坦化エッチング装置の概略断面図である。 図４（ａ）は、実験例におけるＰＥＣエッチングのエッチング時間とエッチング深さとの関係を示すグラフであり、図４（ｂ）は、実験例におけるエピ層表面のＡＦＭ像である。 図５（ａ）は、実験例における未平坦化底のＡＦＭ像であり、図５（ｂ）は、実験例における平坦化底のＡＦＭ像である。 図６（ａ）は、第２変形例の平坦化対象物を例示する概略断面図であり、図６（ｂ）は、平坦化工程を例示する、平坦化エッチング装置の概略断面図である。 図７は、第３変形例による平坦化エッチング装置の概略断面図である。 図８は、他の実施形態のＰＥＣ対象物を例示する概略断面図である。
＜実施形態＞
　本発明の一実施形態による、構造体１５０の製造方法について説明する。構造体１５０として、高電子移動度トランジスタ（ＨＥＭＴ）が例示される。以下、構造体１５０を、ＨＥＭＴ１５０ともいう。
　まず、ＨＥＭＴ１５０、および、ＨＥＭＴ１５０の材料として用いられるウエハ１０の構造について説明する。図１（ａ）は、ＨＥＭＴ１５０を例示する概略断面図であり、図１（ｂ）は、ウエハ１０を例示する概略断面図である。
　ウエハ１０は、基板１１と、基板１１上に形成された（エピタキシャル成長された）ＩＩＩ族窒化物層１２（以下、エピ層１２ともいう）と、を有する。基板１１としては、例えば、半絶縁性の炭化シリコン（ＳｉＣ）基板が用いられる。ここで、「半絶縁性」とは、例えば、比抵抗が１０５Ωｃｍ以上である状態をいう。これに対し、例えば、比抵抗が１０５Ωｃｍ未満である状態を「導電性」という。なお、導電性基板上に厚膜の半絶縁性エピ層が形成されたもの（例えば、ｎ型導電性窒化ガリウム（ＧａＮ）基板上に、厚さ１０μｍの炭素（Ｃ）ドープ半絶縁性ＧａＮ層が形成されたもの）を、基板１１としても良い。
　基板１１にＳｉＣ基板を用いる際の、エピ層１２としては、例えば、窒化アルミニウム（ＡｌＮ）で構成された核生成層１２ａ、窒化ガリウム（ＧａＮ）で構成された厚さチャネル層１２ｂ、窒化アルミニウムガリウム（ＡｌＧａＮ）で構成された障壁層１２ｃ、および、ＧａＮで構成されたキャップ層１２ｄの積層構造が用いられる。チャネル層１２ｂと障壁層１２ｃとの積層において、チャネル層１２ｂの上面近傍に、ＨＥＭＴ１５０のチャネルとなる２次元電子ガス（２ＤＥＧ）が生成される。
　基板１１としては、ＳｉＣ基板に限らず、他の基板（サファイア基板、シリコン（Ｓｉ）基板、（半絶縁性の）ＧａＮ基板、等）が用いられてもよい。エピ層１２の積層構造は、基板１１の種類、得たいＨＥＭＴ１５０の特性、等に応じ、適宜選択されてよい。
　エピ層１２の表面２０は、エピ層１２を構成するＩＩＩ族窒化物のｃ面で構成されている。ここで「ｃ面で構成されている」とは、表面２０に対して最も近い低指数の結晶面が、エピ層１２を構成するＩＩＩ族窒化物結晶のｃ面であることを意味する。エピ層１２を構成するＩＩＩ族窒化物は転位（貫通転位）を有し、表面２０に、転位が所定の密度で分布している。
　本実施形態のＨＥＭＴ１５０において、ゲート電極１５２は、エピ層１２の表面（上面）２０に形成された凹部（リセス）１１０の底１２０上に形成されている。凹部１１０の底１２０は、障壁層１２ｃの厚さ範囲内に配置されており、凹部１１０の下方の障壁層１２ｃの厚さ（チャネル層１２ｂの上面から凹部１１０の底１２までの厚さ）は、ＨＥＭＴ１５０の閾値ゲート電圧が所定値となるように、所定の厚さに設定されてよい。ソース電極１５１およびドレイン電極１５３は、エピ層１２の表面２０上に形成されている。ソース電極１５１、ゲート電極１５２およびドレイン電極１５３の上面上に開口を有するように、保護膜１５４が形成されている。
　ゲート電極１５２は、例えば、ニッケル（Ｎｉ）層上に金（Ａｕ）層が積層されたＮｉ／Ａｕ層により形成される。ソース電極１５１およびドレイン電極１５３のそれぞれは、例えば、チタン（Ｔｉ）層上にＡｌ層が積層され、さらにＡｌ層上にＡｕ層が積層されたＴｉ／Ａｌ／Ａｕ層により形成される。
　ＨＥＭＴ１５０は、隣接する素子間を分離する素子分離溝１６０を有する。素子分離溝１６０は、その底がチャネル層１２ｂの上面よりも深い位置に配置されるように、つまり、隣接する素子間で、２ＤＥＧが素子分離溝１６０により分断されるように、設けられている。
　次に、ＨＥＭＴ１５０の製造方法について説明する。本実施形態によるＨＥＭＴ１５０の製造方法は、エピ層１２（ＩＩＩ族窒化物で構成された部材）の表面２０に第１のエッチングを施すことで、凹部１１０を形成する工程（以下、凹部形成工程ともいう）と、凹部１１０の底１２０に第２のエッチングを施すことで、底１２０を平坦化する工程（以下、平坦化工程ともいう）と、を有する。
　まず、凹部形成工程について説明する。凹部形成工程では、第１のエッチングとして光電気化学（ＰＥＣ）エッチングを行うことで、エピ層１２に凹部１１０を形成する。ここで「凹部１１０」とは、エピ層１２（ＩＩＩ族窒化物で構成された部材）においてＰＥＣエッチングが施された領域を意味する。図２（ａ）は、ＰＥＣエッチング処理の対象物、つまり、ＰＥＣエッチングのエッチング液２０１に浸漬される（接触する）対象物１００（以下、ＰＥＣ対象物１００ともいう）を例示する概略断面図である。
　ＰＥＣ対象物１００は、ウエハ１０のエピ層１２上に、マスク５０およびカソードパッド３０が設けられた構造を有する。本例のＰＥＣ対象物１００は、カソードパッド３０を、ＨＥＭＴのソース電極１５１およびドレイン電極１５３（の少なくとも一方）として利用する態様であり、具体的には例えば、ウエハ１０の表面２０上にソース電極１５１およびドレイン電極１５３が形成された段階の部材に、ＰＥＣエッチング用のマスク５０が形成された構造を有する。
　マスク５０は、エピ層１２の表面２０上に形成され、凹部１１０を形成すべき領域２１（以下、被エッチング領域２１ともいう）に開口を有するとともに、カソードパッド３０（ソース電極１５１およびドレイン電極１５３）の上面を露出させる開口を有する。マスク５０は、非導電性材料、例えば、レジスト、酸化シリコン等で形成される。
　カソードパッド３０は、導電性材料で形成された導電性部材であって、被エッチング領域２１と電気的に接続された、ウエハ１０の（エピ層１２の）導電性領域の表面の少なくとも一部と接触するように設けられている。
　図２（ｂ）は、凹部形成工程（つまり、ＰＥＣエッチング工程）を示す、ＰＥＣエッチング装置２００の概略断面図である。ＰＥＣエッチング装置２００は、エッチング液２０１を収容する容器２１０と、紫外（ＵＶ）光２２１を出射する光源２２０と、を有する。
　凹部形成工程では、ＰＥＣ対象物１００がエッチング液２０１に浸漬され、被エッチング領域２１、および、カソードパッド３０（カソードパッド３０の少なくとも一部、例えば上面）がエッチング液２０１と接触した状態で、エピ層１２の表面２０に、エッチング液２０１を介してＵＶ光２２１を照射する。このようにして、被エッチング領域２１を構成するＩＩＩ族窒化物をエッチングすることで、凹部１１０を形成する。
　ここで、ＰＥＣエッチングの機構について説明するとともに、エッチング液２０１、カソードパッド３０等について、より詳しく説明する。エッチングされるＩＩＩ族窒化物の例としてＧａＮを挙げて説明する。
　ＰＥＣエッチングのエッチング液２０１としては、被エッチング領域２１（凹部１１０が形成され始めた後は底１２０を意味する）を構成するＩＩＩ族窒化物が含有するＩＩＩ族元素の酸化物の生成に用いられる酸素を含み、さらに、電子を受け取る酸化剤を含む、アルカリ性または酸性のエッチング液２０１が用いられる。
　当該酸化剤として、ペルオキソ二硫酸イオン（Ｓ２Ｏ８ ２－）が例示される。以下、Ｓ２Ｏ８ ２－をペルオキソ二硫酸カリウム（Ｋ２Ｓ２Ｏ８）から供給する態様を例示するが、Ｓ２Ｏ８ ２－は、その他例えば、ペルオキソ二硫酸ナトリウム（Ｎａ２Ｓ２Ｏ８）、ペルオキソ二硫酸アンモニウム（過硫酸アンモニウム、（ＮＨ４）２Ｓ２Ｏ８）等から供給するようにしてもよい。
　エッチング液２０１の第１例としては、水酸化カリウム（ＫＯＨ）水溶液とペルオキソ二硫酸カリウム（Ｋ２Ｓ２Ｏ８）水溶液とを混合した、ＰＥＣエッチングの開始時点でアルカリ性を示すものが挙げられる。このようなエッチング液２０１は、例えば、０．０１ＭのＫＯＨ水溶液と、０．０５ＭのＫ２Ｓ２Ｏ８水溶液と、を１：１で混合することで調製される。ＫＯＨ水溶液の濃度、Ｋ２Ｓ２Ｏ８水溶液の濃度、および、これらの水溶液の混合比率は、必要に応じ適宜調整されてよい。なお、ＫＯＨ水溶液とＫ２Ｓ２Ｏ８水溶液とが混合されたエッチング液２０１は、例えばＫＯＨ水溶液の濃度を低くすることにより、ＰＥＣエッチングの開始時点で酸性を示すようにすることもできる。
　第１例のエッチング液２０１を用いる場合のＰＥＣエッチング機構について説明する。ＰＥＣエッチングされるべき表面２０に波長３６５ｎｍ以下のＵＶ光２２１が照射されることによって、被エッチング領域２１を構成するＧａＮ中に、ホールと電子とが対で生成される。生成されたホールによりＧａＮがＧａ３＋とＮ２とに分解され（化１）、さらに、Ｇａ３＋が水酸化物イオン（ＯＨ－）によって酸化されることで酸化ガリウム（Ｇａ２Ｏ３）が生成する（化２）。そして、生成されたＧａ２Ｏ３が、アルカリ（または酸）に溶解される。このようにして、ＧａＮのＰＥＣエッチングが行われる。なお、生成されたホールが水と反応して、水が分解されることで、酸素が発生する（化３）。
Figure JPOXMLDOC01-appb-C000001
Figure JPOXMLDOC01-appb-C000002
Figure JPOXMLDOC01-appb-C000003
　また、Ｋ２Ｓ２Ｏ８が水に溶解することでペルオキソ二硫酸イオン（Ｓ２Ｏ８ ２－）が生成し（化４）、Ｓ２Ｏ８ ２－にＵＶ光２２１が照射されることで硫酸イオンラジカル（ＳＯ４ －＊ラジカル）が生成する（化５）。ホールと対で生成された電子が、ＳＯ４ －＊ラジカルとともに水と反応して、水が分解されることで、水素が発生する（化６）。このように、本実施形態のＰＥＣエッチングでは、ＳＯ４ －＊ラジカルを用いることで、ＧａＮ中にホールと対で生成された電子を消費させることができるため、ＰＥＣエッチングを良好に進行させることができる。なお、（化６）に示されるように、ＰＥＣエッチングの進行に伴い、硫酸イオン（ＳＯ４ ２－）が増加することで、エッチング液２０１の酸性は強くなっていく（ｐＨは低下していく）。
Figure JPOXMLDOC01-appb-C000004
Figure JPOXMLDOC01-appb-C000005
Figure JPOXMLDOC01-appb-C000006
　エッチング液２０１の第２例としては、リン酸（Ｈ３ＰＯ４）水溶液とペルオキソ二硫酸カリウム（Ｋ２Ｓ２Ｏ８）水溶液とを混合した、ＰＥＣエッチングの開始時点で酸性を示すものが挙げられる。このようなエッチング液２０１は、例えば、０．０１ＭのＨ３ＰＯ４水溶液と、０．０５ＭのＫ２Ｓ２Ｏ８水溶液と、を１：１で混合することで調製される。Ｈ３ＰＯ４水溶液の濃度、Ｋ２Ｓ２Ｏ８水溶液の濃度、および、これらの水溶液の混合比率は、必要に応じ適宜調整されてよい。Ｈ３ＰＯ４水溶液およびＫ２Ｓ２Ｏ８水溶液は、ともに酸性であるため、Ｈ３ＰＯ４水溶液とＫ２Ｓ２Ｏ８水溶液とが混合されたエッチング液２０１は、任意の混合比率で酸性である。なお、Ｋ２Ｓ２Ｏ８水溶液自体が酸性を示すため、エッチング開始時点で酸性であるエッチング液２０１として、Ｋ２Ｓ２Ｏ８水溶液のみを用いてもよい。この場合、Ｋ２Ｓ２Ｏ８水溶液の濃度は、例えば０．０２５Ｍとすればよい。
　エッチング液２０１が、ＰＥＣエッチングの開始時点から酸性であることは、マスク５０としてレジストの使用を容易にする観点から好ましい。レジストマスクは、エッチング液２０１がアルカリ性であると、剥離しやすいからである。なお、マスク５０として酸化シリコンを使用する場合は、エッチング液２０１が酸性でもアルカリ性でも特に問題ない。
　第２例のエッチング液２０１を用いる場合のＰＥＣエッチング機構は、第１例のエッチング液２０１を用いる場合について説明した（化１）～（化３）が、（化７）に置き換わったものと推測される。つまり、ＧａＮと、ＵＶ光２２１の照射で生成されたホールと、水と、が反応することで、Ｇａ２Ｏ３と、水素イオン（Ｈ＋）と、Ｎ２と、が生成する（化７）。そして、生成されたＧａ２Ｏ３が、酸に溶解される。このようにして、ＧａＮのＰＥＣエッチングが行われる。なお、（化４）～（化６）に示したような、ホールと対で生成された電子がＳ２Ｏ８ ２－により消費される機構は、第１例のエッチング液２０１を用いる場合と同様である。
Figure JPOXMLDOC01-appb-C000007
　（化１）および（化２）、または、（化７）から理解されるように、ＰＥＣエッチングが生じる被エッチング領域２１（凹部１１０の底１２０）は、ホールが消費されるアノードとして機能すると考えられる。また、（化６）から理解されるように、被エッチング領域２１と電気的に接続された導電性部材であるカソードパッド３０の、エッチング液２０１と接触する表面は、電子が消費される（放出される）カソードとして機能すると考えられる。
　（特に、基板１１が半絶縁性（非導電性）である場合、）カソードパッド３０が設けられていないと、カソードとして機能する領域の確保が困難となり、ＰＥＣエッチングを進行させることが困難となる。本実施形態では、カソードパッド３０を設けることで、ＰＥＣエッチングを良好に進行させることができる。また、マスク５０がカソードパッド３０の上面に開口を有することで、つまり、カソードパッド３０の上面の広い領域をカソードとして機能させることで、ＰＥＣエッチングをより良好に進行させることができる。
　（化５）に示すように、Ｓ２Ｏ８ ２－からＳＯ４ －＊ラジカルを生成する手法としては、ＵＶ光２２１の照射、および、加熱の少なくとも一方を用いることができる。ＵＶ光２２１の照射を用いる場合、Ｓ２Ｏ８ ２－による光吸収を大きくしてＳＯ４ －＊ラジカルを効率的に生成させるために、ＵＶ光２２１の波長を、２００ｎｍ以上３１０ｎｍ未満とすることが好ましい。つまり、ＵＶ光２２１の照射により、エピ層１２においてＩＩＩ族窒化物中にホールを生成させるとともに、エッチング液２０１においてＳ２Ｏ８ ２－からＳＯ４ －＊ラジカルを生成させることを、効率的に行う観点からは、ＵＶ光２２１の波長を、２００ｎｍ以上３１０ｎｍ未満とすることが好ましい。Ｓ２Ｏ８ ２－からＳＯ４ －＊ラジカルを生成することを、加熱で行う場合は、ＵＶ光２２１の波長を、（３６５ｎｍ以下で）３１０ｎｍ以上としてもよい。
　ＵＶ光２２１の照射によりＳ２Ｏ８ ２－からＳＯ４ －＊ラジカルを生成させる場合、ウエハ１０の表面２０からエッチング液２０１の上面までの距離（ウエハ配置深さ）Ｌ（図２（ｂ）参照）は、例えば、１ｍｍ以上１００ｍｍ以下とすることが好ましい。距離Ｌが、例えば１ｍｍ未満と過度に短いと、ウエハ１０上方のエッチング液２０１において生成されるＳＯ４ －＊ラジカルの量が、距離Ｌの変動により不安定になる可能性がある。なお、距離Ｌが短いと、液面の高さの制御が難しくなることから、距離Ｌは、１ｍｍ以上であることが好ましく、３ｍｍ以上であることがより好ましく、５ｍｍ以上であることがさらに好ましい。また、距離Ｌが、例えば１００ｍｍ超と過度に長いと、ウエハ１０上方のエッチング液２０１において、ＰＥＣエッチングに寄与しない、無駄に多くのＳＯ４ －＊ラジカルが生成されるため、エッチング液２０１の利用効率が低下する。
　本願発明者は、ＰＥＣエッチングに用いるマスクの縁が導電性材料で構成されていると、ＰＥＣエッチングで形成される凹部の縁の形状が、マスクの縁に沿わない乱れた形状となりやすく、マスクの縁が非導電性材料で構成されていることで、ＰＥＣエッチングで形成される凹部の縁の形状を、マスクの縁に沿った形状に制御しやすい、という知見を得ている。したがって、被エッチング領域２１を画定するマスク端は（つまり、凹部１１０の縁は）、非導電性材料で構成されたマスク５０により画定されることが好ましい。カソードパッド３０は、（平面視で）凹部１１０の縁から離れた位置に（凹部１１０の縁を画定しない位置に）配置されることが好ましい。凹部１１０の縁の形状を良好に制御する観点から、（平面視での）マスク５０の縁と、カソードパッド３０の縁と、の距離ＤＯＦＦ（図２（ａ）参照）は、５μｍ以上とすることが好ましく、１０μｍ以上とすることがより好ましい。
　ＰＥＣエッチングは、例示したＧａＮ以外のＩＩＩ族窒化物に対しても行うことができる。ＩＩＩ族窒化物が含有するＩＩＩ族元素は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）およびインジウム（Ｉｎ）のうちの少なくとも１つであってよい。ＩＩＩ族窒化物におけるＡｌ成分またはＩｎ成分に対するＰＥＣエッチングの考え方は、Ｇａ成分について（化１）および（化２）、または、（化７）を参照して説明した考え方と同様である。つまり、ＵＶ光２２１の照射によりホールを生成させることで、Ａｌの酸化物またはＩｎの酸化物を生成させ、これらの酸化物をアルカリまたは酸に溶解させることで、ＰＥＣエッチングを行うことができる。ＵＶ光２２１の波長は、エッチングの対象とするＩＩＩ族窒化物の組成に応じて、適宜変更されてよい。ＧａＮのＰＥＣエッチングを基準として、Ａｌを含有する場合は、より短波長の光を用いればよく、Ｉｎを含有する場合は、より長波長の光も利用可能となる。つまり、加工したいＩＩＩ族窒化物の組成に応じて、当該ＩＩＩ族窒化物がＰＥＣエッチングされるような波長の光を、適宜選択して用いることができる。
　本実施形態のＰＥＣ対象物１００において、アノードである被エッチング領域２１（凹部１１０の底１２０）と、カソードであるカソードパッド３０とは、２ＤＥＧを介して導通する。このため、ＰＥＣエッチングの進行に伴い障壁層１２ｃが薄くなって、凹部１１０の下方における２ＤＥＧが減少すると、ＰＥＣエッチングが進行しにくくなり、やがて、凹部１１０の下方に所定厚さの障壁層１２ｃが残った状態で、ＰＥＣエッチングを自動的に停止させることができる。当該所定厚さは、例えば、ＵＶ光２２１の強度により調整することができる。このように、凹部形成工程では、ＰＥＣエッチングを自動的に停止させることで、凹部１１０の形成を終了させることができる。
　次に、平坦化工程について説明する。図３（ａ）は、凹部形成工程が終了した状態を示す、ＰＥＣ対象物１００の概略断面図である。凹部形成工程で凹部１１０が形成されたＰＥＣ対象物１００は、平坦化工程における平坦化処理の対象物１４０（以下、平坦化対象物１４０ともいう）となる。
　上述のように、エピ層１２の表面２０に、転位が所定の密度で分布している。転位においては、ホールのライフタイムが短いため、ＰＥＣエッチングが生じにくい。このため、凹部１１０の底１２０の、転位に対応する位置には、ＰＥＣエッチングの溶け残り部分として、凸部１２２が形成されやすい。つまり、凹部形成工程では、凹部１１０の底１２０において、（転位が無くＰＥＣエッチングが進行した部分である）平坦部１２１と、平坦部１２１に比べてＰＥＣエッチングがされにくいことで平坦部１２１に対して隆起した凸部１２２と、が形成される。凸部１２２は、ＰＥＣエッチングの溶け残り部分であるため、その高さは、最大でも凹部１１０の深さ以下である。
　平坦化工程では、上述のように、凹部１１０の底１２０に第２のエッチング（以下、平坦化エッチングともいう）を施すことで、底１２０を平坦化する。具体的には、平坦化エッチングにより凸部１２２を（平坦部１２１に対して選択的に）エッチングすることで、凸部１２２を低くする。
　平坦化エッチングとしては、例えば、酸性またはアルカリ性のエッチング液を用いる（ＰＥＣエッチングではない）ウェットエッチングが用いられる。平坦化エッチングのエッチング液としては、例えば、塩酸（ＨＣｌ）水溶液、塩酸（ＨＣｌ）と過酸化水素（Ｈ２Ｏ２）との混合水溶液（塩酸過水）、硫酸（Ｈ２ＳＯ４）と過酸化水素（Ｈ２Ｏ２）との混合水溶液（ピラニア溶液）、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液、フッ化水素水溶液（フッ酸）、水酸化カリウム（ＫＯＨ）水溶液、等が用いられる。
　ＳｉＣ基板、サファイア基板、Ｓｉ基板等の、異種基板である基板１１上にヘテロエピタキシャル成長されたエピ層１２は、例えば１×１０８／ｃｍ２以上の、高い転位密度を有する。よって、異種基板である基板１１を用いる場合、凹部形成工程のＰＥＣエッチングで凸部１２２が形成されやすいため、平坦化工程による底１２０の平坦化が、特に有効となる。
　図３（ｂ）は、平坦化工程（つまり、平坦化エッチング工程）を示す、平坦化エッチング装置３００の概略断面図である。平坦化エッチング装置３００は、エッチング液３０１を収容する容器３１０を有する。平坦化工程では、凹部１１０がエッチング液３０１と接触するように、平坦化対象物１４０をエッチング液３０１に浸漬することで、凸部１２２をエッチングする。これにより、凹部１１０の底１２０が平坦化される。平坦化エッチングは、ＰＥＣエッチングではない。このため、平坦化工程では、エピ層１２の表面２０にＵＶ光を照射しない。ここで「ＵＶ光を照射しない」とは、不要なＰＥＣエッチングが生じるような（強い）ＵＶ光は照射されないようにする、という意味である。
　ＧａＮ等のＩＩＩ族窒化物のｃ面をエッチングすることは、難しいことが知られているが、ＰＥＣエッチングは、ＩＩＩ族窒化物を結晶方位によらずエッチングできるため、ｃ面であってもエッチングできる。凹部形成工程のＰＥＣエッチングは、ｃ面であるエピ層１２の表面２０の上方からＵＶ光２２１を照射しながら行われることで、エピ層１２を構成するＩＩＩ族窒化物を、表面２０に対して垂直な方向から（つまり、エピ層１２の厚さ方向に）エッチングする。
　これに対し、平坦化エッチングは、例えば、塩酸過水等のエッチング液を用いた、ＰＥＣエッチングでない通常のウェットエッチングとして行われる。通常のウェットエッチングでは、ＩＩＩ族窒化物のｃ面はエッチングが困難であるため、凹部１１０の底１２０のうち、ｃ面で構成されている平坦部１２１はエッチングされない。しかし、底１２０の凸部１２２は、ｃ面以外の結晶面を含んで構成されているため、通常のエッチングによりエッチングすることができる。したがって、平坦化エッチングによって、平坦部１２１に対し、凸部１２２を選択的にエッチングすることができる。平坦化エッチングは、ｃ面以外の結晶面、つまりｃ面と交差する結晶面をエッチングするものであり、凸部１２２を、ｃ面に対して垂直ではない方向から（つまり、エピ層１２の厚さ方向と交差する方向（横方向）に）エッチングする。
　平坦化エッチングにより凸部１２２をエッチングすることで、凸部１２２を低くして底１２０を平坦に近づけること、つまり、凸部１２２を、平坦部１２１を構成するｃ面に近づけること、ができる。凸部１２２がエッチングされてｃ面に近づくと、エッチングが進行しにくくなる。このため、本実施形態の平坦化工程では、凸部１２２が過剰にエッチングされることが抑制され、底１２０がほぼ平坦となった状態で、平坦化エッチングを終了させることが容易である。
　所定の平坦性を有する底１２２が得られるまで平坦性エッチングを行ったら、平坦化工程を終了させる。底１２２の好適な平坦性については、実験例を参照して後述する。
　なお、凹部形成工程で用いたマスク５０は、平坦化工程で除去されてもよいし、マスク５０を除去するマスク除去工程を別途設けることで、除去されてもよい。
　平坦化工程が終了した後、ＨＥＭＴ１５０を完成させるための、その他の工程を行う（図１（ａ）参照）。その他の工程として、素子分離溝１６０を形成する工程、凹部１１０の底１２０の上にゲート電極１５２を形成する工程、保護膜１５４を形成する工程、等を行う。このようにして、ＨＥＭＴ１５０が製造される。
　なお、素子分離溝１６０が形成されていない状態のＰＥＣ対象物１００（図２（ａ）参照）を、つまり、凹部形成工程の後に素子分離溝１６０を形成する態様を、例示したが、凹部形成工程の前に素子分離溝１６０を形成することで、素子分離溝１６０が形成された状態のＰＥＣ対象物１００を用いてもよい。
　素子分離溝１６０の形成手法は、特に限定されず、素子分離溝１６０は、例えば、ドライエッチングで形成されてもよいし、また例えば、ＰＥＣエッチングで形成されてもよい。ＰＥＣエッチングを用いる場合、例えば、照射するＵＶ光の強度を十分に強くすることで、チャネル層１２ｂの途中まで達するようなエッチング深さとする。
　以上説明したように、本実施形態によれば、凹部形成工程においてＰＥＣエッチング（第１のエッチング）で形成された凹部１１０の底１２０を、平坦化工程における平坦化エッチング（第２のエッチング）により平坦化できる。これにより、凹部１１０をＨＥＭＴ１５０のゲート電極１５２が配置されるリセスとして用いる際、凹部１１０が平坦化されず底１２０に凸部１２２が存在している場合と比べて、ＨＥＭＴ１５０の特性向上（例えばリーク電流の低減）を図ることができる。
　次に、ＰＥＣエッチングおよび平坦化エッチングに係る実験例について説明する。本実験例では、以下のような基板およびエピ層を有するウエハを用いた。基板は、半絶縁性のＳｉＣ基板とした。エピ層は、ＡｌＮで構成された核生成層、ＧａＮで構成され厚さ０．７５μｍのチャネル層、ＡｌＧａＮ（Ａｌ組成０．２２）で構成され厚さ２４ｎｍの障壁層、および、ＧａＮで構成され厚さ５ｎｍのキャップ層の積層構造とした。
　エピ層に、ＰＥＣエッチングにより凹部を形成した。ＰＥＣエッチングは、エッチング液として０．０２５ＭのＫ２Ｓ２Ｏ８水溶液を用い、波長２６０ｎｍのＵＶ光を３．８ｍＷ／ｃｍ２の強度で照射しながら、１２０分間行った。ウエハ配置深さＬは５ｍｍとした。マスクは酸化シリコンで形成し、カソードパッドはチタンで形成した。深さが２３．２ｎｍの凹部を形成した。キャップ層の厚さが５ｎｍで、障壁層の厚さが２４ｎｍであるため、凹部の下方に残った障壁層の厚さは、５．８ｎｍとなる。
　ＰＥＣエッチングの後、平坦化エッチングにより凹部の底を平坦化した。平坦化エッチングは、エッチング液として塩酸過水（例えば、３０％のＨＣｌと３０％のＨ２Ｏ２とを１：１で混ぜたもの）を用い、１０分間行った。
　図４（ａ）は、ＰＥＣエッチングのエッチング時間とエッチング深さとの関係を示すグラフである。横軸がエッチング時間を示し、縦軸がエッチング深さを示す。エッチング開始から４０分程度までは、エッチング時間に比例してエッチング深さが深くなっている。エッチング開始から４０分程度で、エッチング深さが２３．２ｎｍに達し、その後はエッチング深さが一定となっている。つまり、エッチング開始から４０分程度で自動的にエッチングが停止するように、ＰＥＣエッチングが行われている。
　ＰＥＣエッチングが施される前のエピ層の表面（以下、エピ層表面という）、ＰＥＣエッチングにより形成され平坦化エッチングが施されていない凹部の底（以下、未平坦化底という）、および、ＰＥＣエッチング後に平坦化エッチングが施された凹部の底（以下、平坦化底という）、のそれぞれに対し、１０００ｎｍ角の領域を、原子間力顕微鏡（ＡＦＭ）で観察した。
　図４（ｂ）は、エピ層表面のＡＦＭ像である。エピ層表面の、ＡＦＭ測定で得られた算術平均粗さ（Ｒａ）は、０．１４ｎｍである。エピ層は高い結晶性を有することが望まれるため、エピ層表面のＲａは、好ましくは０．４ｎｍ以下であり、より好ましくは０．３ｎｍ以下であり、さらに好ましくは０．２ｎｍ以下である。
　図５（ａ）は、未平坦化底のＡＦＭ像である。未平坦化底には、転位に対応する位置に、凸部が観察される。未平坦化底に分布する複数の凸部の高さが、一定ではない傾向が見られる。最大の凸部の高さは、１０ｎｍを超えている。
　未平坦化底の、ＡＦＭ測定で得られたＲａは、０．２２ｎｍである。エピ層表面のＲａが例えば０．１４ｎｍであるのに対し、未平坦化底のＲａは例えば０．２２ｎｍである。未平坦化底は、凸部を有しているものの、そのＲａは、エピ層表面のＲａに対し例えば２倍以下であり、それほど増加していない。この理由は、未平坦化底の大部分の面積を占める平坦部が高い平坦性を有するように、つまり、エピ層表面が有していた高い平坦性を平坦部においてほぼ損ねないように、ＰＥＣエッチングが行われたためといえる。未平坦化底のＲａは、好ましくは０．４ｎｍ以下であり、より好ましくは０．３ｎｍ以下である。
　図５（ｂ）は、平坦化底のＡＦＭ像である。平坦化底では、未平坦化底で観察される凸部が明確には観察されず、凹部の底が平坦化されていることがわかる。平坦化底には、凸部が形成されていたと推測される位置、つまり、転位に対応する位置が、明るい領域として、平坦部とは区別されて観察される。当該明るい領域は、明確な凸形状には観察されず、ほぼ平坦な形状に（平坦部とほぼ同程度の高さに）観察されるが、以下、説明の便宜上、当該明るい領域を、凸部ということもある。
　平坦化底の、ＡＦＭ測定で得られたＲａは、０．２４ｎｍである。未平坦化底のＲａが例えば０．２２ｎｍであるのに対し、平坦化底のＲａが例えば０．２４ｎｍとやや大きくなっているが、この差は、未平坦化底の測定領域と、平坦化底の測定領域とが、異なることに起因する誤差と考えられ、未平坦化底のＲａと、平坦化底のＲａとは、同程度と考えられる。未平坦化底と、平坦化底とは、Ｒａのみで明確に区別することは難しいといえる。平坦化底のＡＦＭ像から、平坦化エッチングにより、平坦部の平坦性を低下させずに、凸部を選択的にエッチングできていることがわかる。
　平坦化底の好適な平坦性は、以下のように表現することができる。例えば、平坦化底において、分布する複数の凸部のうち、最大の凸部の高さは、凹部の深さの１／１０以下である。また例えば、平坦化底において、分布する複数の凸部のうち、最大の凸部の高さは、好ましくは２ｎｍ以下であり、より好ましくは１ｎｍ以下である（転位に対応する位置の最大の高さは、好ましくは２ｎｍ以下であり、より好ましくは１ｎｍ以下である）。また例えば、平坦化底のＲａは、好ましくは０．４ｎｍ以下であり、より好ましくは０．３ｎｍ以下である。
　以上説明した、エピ層表面に関する特徴は、上述の実施形態において、凹部形成工程の前に、エピ層１２の表面２０に対して観察される特徴（あるいは、凹部形成工程または平坦化工程の後に、凹部１１０の外側のＰＥＣエッチングが施されない部分のエピ層１２の表面２０に対して観察される特徴）ということができる。また、以上説明した、未平坦化底に関する特徴は、上述の実施形態において、凹部形成工程の後であって平坦化工程の前に、凹部１１０の底１２０に対して観察される特徴ということができる。また、以上説明した、平坦化底に対する特徴は、上述の実施形態において、平坦化工程の後に、凹部１１０の底１２０に対して観察される特徴ということができる。平坦化工程の後に、凹部１１０の底１２０に対して観察される特徴は、実施形態によるＨＥＭＴ１５０が有する特徴ということができる。
　なお、ＰＥＣエッチングで形成された凹部１１０の底１２０においては、凹部１１０を形成するためのエッチングに起因するＩＩＩ族窒化物結晶へのダメージが（例えばドライエッチングと比べて）少ない。
　また、ＰＥＣエッチングで形成された凹部１１０の底１２０においては、凹部１１０がドライエッチングで形成されたとした場合と比べて、ハロゲン元素の残留が少ない。ドライエッチングで凹部１１０を形成しようとする場合、ハロゲン元素を含むエッチングガスを底１２０に衝突させたり、底１２０をハロゲン化する反応を用いたりするため、凹部１１０の底１２０（の所定厚さの表層部内）に、ハロゲン元素が残留することとなる。このようなドライエッチングと比べ、本実施形態におけるＰＥＣエッチングおよび平坦化エッチングは、凹部１１０の底１２０（の所定厚さの表層部内）にハロゲン元素を残留させないようなウェットエッチングとして行うことができる。凹部１１０の底１２０におけるハロゲン元素（例えば塩素（Ｃｌ））の濃度は、好ましくは１×１０１５／ｃｍ３未満であり、より好ましくは５×１０１４／ｃｍ３未満であり、さらに好ましくは２×１０１４／ｃｍ３未満である。
＜第１変形例＞
　次に、上述の実施形態の第１変形例について説明する。上述の実施形態では、平坦化エッチングとして、酸性またはアルカリ性のエッチング液を用いる（ＰＥＣエッチングではない）ウェットエッチングを用いる態様、つまり、凸部１２２を化学的にエッチングする態様を例示した。平坦化エッチングは、底１２０が平坦化されるように凸部１２２がエッチングされれば、その機構は特に限定されない。そのため、平坦化エッチングは、化学的なエッチング以外の他の機構によるエッチングで行ってもよい。複数の機構によるエッチングを組み合わせることで、平坦化エッチングをより効果的に行ってもよい。
　平坦化エッチングは、例えば、凸部１２２を機械的に除去することで行われてもよく、機械的な平坦化エッチングとしては、例えば、バブリング洗浄を用いてもよく、また例えば、スクラブ洗浄を用いてもよい。バブリング洗浄のエッチング液（洗浄液）としては、例えば、上述の実施形態で例示した塩酸過水が挙げられる。塩酸過水で凸部１２２をエッチングする際、気泡が激しく発生する。このため、気泡発生による衝撃で、凸部１２２を破壊し除去することができる。塩酸過水は、凸部１２２を化学的かつ機械的にエッチングするエッチング液といえる。
＜第２変形例＞
　次に、上述の実施形態の第２変形例について説明する。上述の実施形態では、凹部１１０を形成するＰＥＣエッチングを終了させた後に、凹部１１０の底１２０を平坦化する平坦化エッチングを行う態様を例示した。
　本変形例では、凹部１１０を形成するＰＥＣエッチングを終了させる前に、つまり、凹部１１０を途中の深さまで形成した段階で、平坦化エッチングを実施し、その後再びＰＥＣエッチングを実施して凹部１１０をさらに深くする態様を例示する。つまり、本変形例では、凹部形成工程と、平坦化工程と、を交互に繰り返す態様を例示する。平坦化工程は、必要に応じて複数回行ってもよい。上述の実施形態と同様にして、凹部１１０の形成が終了した後に、平坦化工程を行ってもよい。
　図６（ａ）は、本変形例における、平坦化対象物１４０を例示する概略断面図である。図６（ｂ）は、本変形例の平坦化工程を示す、平坦化エッチング装置３００の概略断面図である。平坦化エッチング装置３００は、上述の実施形態と同様なものである。
　図６（ａ）に示す凹部１１０は、途中の深さまで形成された状態である。凸部１２２は、ＰＥＣエッチングの溶け残り部分であるため、凹部１１０が浅い本変形例において形成された凸部１２２は、凹部１１０が深い上述の実施形態において形成された凸部１２２（図３（ａ）参照）と比べて、全体的に低く、また、凸部１２２同士の高さの差が少ない。
　このため、本変形例の（１回当たりの）平坦化工程では、凸部１２２のエッチングが容易となり、また、エッチング後の凸部１２２の高さを揃えることが容易となる。そして、平坦化工程を複数回繰り返すことで、凸部１２２をより確実にエッチングすることができる。これにより、本変形例では、凹部１１０の底１２０の平坦性を、より高めることができる。
＜第３変形例＞
　次に、上述の実施形態の第３変形例について説明する。本変形例は、上述の実施形態と、平坦化エッチング装置３００が異なる。図７は、第３変形例による平坦化エッチング装置３００の概略断面図である。
　本変形例の平坦化エッチング装置３００は、上述の実施形態による平坦化エッチング装置３００に、流れ生成機構３２０と、振動生成機構３３０と、が追加された構成を有する。流れ生成機構３２０は、エッチング液３０１に流れ（動き）を生成させる。振動生成機構３３０は、例えば超音波発生器であり、エッチング液３０１に振動を与える。本変形例では、エッチング液３０１に流れ（動き）を生成させること、および、エッチング液３０１に振動を与えること、の少なくとも一方を行うことで、凸部１２２を機械的にエッチングする作用を高めることができる。
＜他の実施形態＞
　以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更、改良、組み合わせ等が可能である。
　例えば、上述の実施形態では、カソードパッド３０を、ＨＥＭＴ１５０のソース電極１５１およびドレイン電極１５３の少なくとも一方として用いる態様を例示したが、カソードパッド３０は、ＨＥＭＴ１５０のソース電極１５１またはドレイン電極１５３とは別の導電性部材であってもよい。
　図８は、このような他の実施形態を例示する、ＰＥＣ対象物１００の概略断面図である。本実施形態では、ソース電極１５１またはドレイン電極１５３とは異なる配置および形状の導電性部材を、カソードパッド３０として用いてよい。カソードパッド３０は、例えば、ウエハ１０の外周に沿って環状に配置される。なお、カソードパッド３０の配置、形状、大きさ、個数等は、必要に応じて様々に調整されてよい。マスク５０は、各ＨＥＭＴ素子の凹部（ゲート電極１５２が配置されるリセス）１１０を形成すべき被エッチング領域２１に開口を有するとともに、カソードパッド３０の上面を露出させる開口を有する。
　本実施形態では、ＨＥＭＴ素子ごとにカソードパッド３０が設けられていなくてもよく、あるＨＥＭＴ素子の外側（当該ＨＥＭＴ素子を平面視で囲む素子分離溝１６０の外側）に配置されたカソードパッド３０を、当該ＨＥＭＴ素子の凹部１１０を形成するために用いてもよい。上述のように、ＰＥＣエッチングの際には、被エッチング領域２１（凹部１１０の底１２０）が、２ＤＥＧを介してカソードパッド３０と導通していることが好ましい。よって、このような態様では、各ＨＥＭＴ素子の２ＤＥＧ同士を分断する素子分離溝１６０を、ＰＥＣエッチングの終了後に設けることが好ましい。
　ＰＥＣエッチングの終了後、つまり凹部形成工程が終了した後、カソードパッド３０を除去する。カソードパッド３０は、凹部形成工程が終了した後、平坦化工程の前に除去されても平坦化工程の後に除去されてもよく、また、平坦化工程で除去されてもよい。本実施形態では、凹部形成工程が終了した後、カソードパッド３０とは別の導電性部材として、各ＨＥＭＴ素子のソース電極１５１およびドレイン電極１５３を形成する（図１（ａ）参照）。
　なお、上述の説明では、完成されたＨＥＭＴを構造体１５０と称したが、構造体１５０は、上述の凹部形成工程および平坦化工程により形成された凹部１１０を備えるエピ層１２を、少なくとも有する部材であってよい。
＜本発明の好ましい態様＞
　以下、本発明の好ましい態様について付記する。
（付記１）
　ＩＩＩ族窒化物で構成された部材の表面に第１のエッチングを施すことで、凹部を形成する工程と、
　前記凹部の底に第２のエッチングを施すことで、前記底を平坦化する工程と、を有し、
　前記凹部を形成する工程では、前記凹部の底において、平坦部と、前記平坦部に比べて前記第１のエッチングでエッチングされにくいことで前記平坦部に対して隆起した凸部と、が形成され、
　前記底を平坦化する工程では、前記第２のエッチングにより前記凸部を（平坦部に対して選択的に）エッチングすることで、前記凸部を低くする、構造体の製造方法。
（付記２）
　前記凸部は、前記部材を構成するＩＩＩ族窒化物の転位に対応する位置に形成される、付記１に記載の構造体の製造方法。
（付記３）
　前記表面は、ＩＩＩ族窒化物のｃ面で構成され、
　前記第１のエッチングは、ＩＩＩ族窒化物を前記表面に対して垂直な方向からエッチングし、
　前記第２のエッチングは、前記凸部をｃ面に対して垂直ではない方向からエッチングする、付記１または２に記載の構造体の製造方法。
（付記４）
　前記第１のエッチングは、光電気化学エッチングである、付記３に記載の構造体の製造方法。
（付記５）
　前記第２のエッチングは、（光電気化学エッチングではなく、）酸性またはアルカリ性のエッチング液を用いるウェットエッチングである、付記３または４に記載の構造体の製造方法。
（付記６）
　前記第１のエッチングは、ＩＩＩ族窒化物を前記表面に対して垂直な方向からエッチングし、
　前記第２のエッチングは、前記凸部を機械的に除去する、付記１～５のいずれか１つに記載の構造体の製造方法。
（付記７）
　前記第１のエッチングは、光電気化学エッチングである、付記６に記載の構造体の製造方法。
（付記８）
　前記第２のエッチングは、バブリング洗浄である、付記６または７に記載の構造体の製造方法。
（付記９）
　前記第２のエッチングは、スクラブ洗浄である、付記６～８のいずれか１つに記載の構造体の製造方法。
（付記１０）
　前記第１のエッチングは、光電気化学エッチングであり、前記表面に上方から紫外光を照射することで、ＩＩＩ族窒化物を前記表面に対して垂直な方向からエッチングする、付記１～９のいずれか１つに記載の構造体の製造方法。
（付記１１）
　前記第２のエッチングでは、前記表面に（光電気化学エッチングが生じるような）紫外光を照射しない、付記１～１０のいずれか１つに記載の構造体の製造方法。
（付記１２）
　前記底を平坦化する工程の後に、前記底の１０００ｎｍ角の領域をＡＦＭで観察することにより測定される、前記凸部の最大の高さが、前記凹部の深さの１／１０以下である、付記１～１１のいずれか１つに記載の構造体の製造方法。
（付記１３）
　前記底を平坦化する工程の後に、前記底の１０００ｎｍ角の領域をＡＦＭで観察することにより測定される、前記凸部の最大の高さが、好ましくは２ｎｍ以下、より好ましくは１ｎｍ以下である、付記１～１２のいずれか１つに記載の構造体の製造方法。
（付記１４）
　前記底を平坦化する工程の後に、前記底の１０００ｎｍ角の領域をＡＦＭで観察することにより測定される、前記底の算術平均粗さ（Ｒａ）が、好ましくは０．４ｎｍ以下、より好ましくは０．３ｎｍ以下である、付記１～１３のいずれか１つに記載の構造体の製造方法。
（付記１５）
　前記底を平坦化する工程において、前記第２エッチングは、前記凸部を、前記平坦部に対して選択的にエッチングする、付記１～１４のいずれか１つに記載の構造体の製造方法。
（付記１６）
　前記凹部を形成する工程の後であって前記底を平坦化する工程の前に、前記底の１０００ｎｍ角の領域をＡＦＭで観察することにより測定される、前記底の算術平均粗さ（Ｒａ）が、好ましくは０．４ｎｍ以下、より好ましくは０．３ｎｍ以下である、付記１～１５のいずれか１つに記載の構造体の製造方法。
（付記１７）
　前記凹部を形成する工程の前に、前記表面をＡＦＭで観察することにより測定される、前記表面の算術平均粗さ（Ｒａ）が、好ましくは０．４ｎｍ以下、より好ましくは０．３ｎｍ以下、さらに好ましくは０．２ｎｍ以下である、付記１～１６のいずれか１つに記載の構造体の製造方法。
（付記１８）
　前記構造体は、高電子移動度トランジスタとして用いられ、
　前記底を平坦化する工程の後、
　前記底の上に、前記高電子移動度トランジスタのゲート電極を形成する工程、を有する、付記１～１７のいずれか１つに記載の構造体の製造方法。
（付記１９）
　前記第１のエッチングは、光電気化学エッチングであり、
　前記光電気化学エッチングのエッチング液は、電子を受け取る酸化剤を含むアルカリ性または酸性のエッチング液である、付記１～１８のいずれか１つに記載の構造体の製造方法。
（付記２０）
　前記第１のエッチングは、光電気化学エッチングであり、
　前記凹部を形成する工程では、前記表面上に、マスクが配置された状態で、前記光電気化学エッチングが行われ、
　前記光電気化学エッチングのエッチング液は、（第１のエッチングの開始時点から）酸性のエッチング液であり、
　前記マスクは、レジストマスクである、付記１～１９のいずれか１つに記載の構造体の製造方法。
（付記２１）
　前記第１のエッチングは、光電気化学エッチングであり、
　前記凹部を形成する工程では、前記表面上に、マスクと導電性部材とが配置された状態で、前記光電気化学エッチングが行われ、
　前記マスクは、非導電性材料で構成され、前記凹部の縁を画定し、
　前記導電性部材は、前記凹部の縁から離れた位置に（凹部の縁を画定しない位置に）配置されるとともに、前記導電性部材の少なくとも一部が（上面が）前記光電気化学エッチングのエッチング液と接触するように配置される、付記１～２０のいずれか１つに記載の構造体の製造方法。
（付記２２）
　前記構造体は、高電子移動度トランジスタとして用いられ、前記凹部は、前記高電子移動度トランジスタのゲート電極が配置されるリセスとして用いられ、前記導電性部材は、前記高電子移動度トランジスタのソース電極およびドレイン電極の少なくとも一方として用いられる、付記２１に記載の構造体の製造方法。
（付記２３）
　前記構造体は、高電子移動度トランジスタとして用いられ、前記凹部は、前記高電子移動度トランジスタのゲート電極が配置されるリセスとして用いられ、
　前記凹部を形成する工程の後、前記導電性部材とは別の導電性部材として、前記高電子移動度トランジスタのソース電極およびドレイン電極が形成される、付記２１に記載の構造体の製造方法。
（付記２４）
　前記凹部を形成する工程の後、前記高電子移動度トランジスタの素子分離溝が形成される、付記２３に記載の構造体の製造方法。
（付記２５）
　前記凹部を形成する工程と、
　前記底を平坦化する工程と、を交互に繰り返す、付記１～２４のいずれか１つに記載の構造体の製造方法。
（付記２６）
　前記第２のエッチングは、前記第２のエッチングに用いられるエッチング液に流れ（動き）を生成させながら行われる、付記１～２５のいずれか１つに記載の構造体の製造方法。
（付記２７）
　前記第２のエッチングは、前記第２のエッチングに用いられるエッチング液に振動を与えながら行われる、付記１～２６のいずれか１つに記載の構造体の製造方法。
（付記２８）
　ＩＩＩ族窒化物で構成され、凹部が形成された部材、を有し、
　前記凹部の底の１０００ｎｍ角の領域をＡＦＭで観察することにより測定される、前記部材を構成するＩＩＩ族窒化物の転位に対応する位置の最大の高さが、好ましくは２ｎｍ以下、より好ましくは１ｎｍ以下であって、
　前記ＡＦＭで観察することにより測定される、前記底の算術平均粗さ（Ｒａ）が、好ましくは０．４ｎｍ以下、より好ましくは０．３ｎｍ以下である、構造体。
（付記２９）
　前記部材は、ＩＩＩ族窒化物のｃ面で構成された表面を有し、前記凹部は、前記表面に形成されている、付記２８に記載の構造体。
（付記３０）
　基板を有し、前記部材は、前記基板上にヘテロエピタキシャル成長されたＩＩＩ族窒化物で構成されている、付記２８または２９に記載の構造体。
（付記３１）
　前記凹部の底において、ハロゲン元素（例えば塩素）の濃度が、好ましくは１×１０１５／ｃｍ３未満であり、より好ましくは５×１０１４／ｃｍ３未満であり、さらに好ましくは３×１０１４／ｃｍ３未満である、付記２８～３０のいずれか１つに記載の構造体。
（付記３２）
　高電子移動度トランジスタとして用いられ、前記凹部は、前記高電子移動度トランジスタのゲート電極が配置されるリセスとして用いられる、付記２８～３１のいずれか１つに記載の構造体。
（付記３３）
　ＩＩＩ族窒化物で構成され、高電子移動度トランジスタとして用いられる部材の、被エッチング領域に、光電気化学エッチングを施す工程と、
　前記部材に、前記高電子移動度トランジスタの素子分離領域を形成する工程と、
を有し、
　前記光電気化学エッチングを施す工程では、前記被エッチング領域に対し前記素子分離領域が形成されるべき領域の外側に配置され、前記被エッチング領域と２次元電子ガスを介して導通する導電性部材を用いて、前記光電気化学エッチングを行い、
　前記素子分離領域を形成する工程は、前記光電気化学エッチングを施す工程の後に行われる、構造体の製造方法。
（付記３４）
　前記被エッチング領域は、前記高電子移動度トランジスタのゲート電極が配置される凹部が形成される領域である、付記３３に記載の構造体の製造方法。
（付記３５）
　前記光電気化学エッチングを施す工程では、前記被エッチング領域に開口を有するとともに、前記導電性部材を露出させる開口を有する、非導電性材料で構成されたマスクを用いて、前記光電気化学エッチングを行う、付記３３または３４に記載の構造体の製造方法。
（付記３６）
　前記光電気化学エッチングを施す工程の後、前記導電性部材を除去し、前記高電子移動度トランジスタのソース電極およびドレイン電極を形成する、付記３３～３５のいずれか１つに記載の構造体の製造方法。
１０…ウエハ、１１…基板、１２…エピ層、２０…（エピ層の）表面、２１…被エッチング領域、３０…カソードパッド、５０…マスク、１００…ＰＥＣ対象物、１１０…凹部、１２０…底、１２１…平坦部、１２２…凸部、１４０…平坦化対象物、１５０…構造体、１５１…ソース電極、１５２…ゲート電極、１５３…ドレイン電極、１６０…素子分離溝、２００…ＰＥＣエッチング装置、２０１…エッチング液、２１０…容器、２２０…光源、２２１…ＵＶ光、３００…平坦化エッチング装置、３０１…エッチング液、３１０…容器、３２０…流れ生成機構、３３０…振動生成機構

Claims (25)

  1. 　ＩＩＩ族窒化物で構成された部材の表面に第１のエッチングを施すことで、凹部を形成する工程と、
    　前記凹部の底に第２のエッチングを施すことで、前記底を平坦化する工程と、を有し、
    　前記凹部を形成する工程では、前記凹部の底において、平坦部と、前記平坦部に比べて前記第１のエッチングでエッチングされにくいことで前記平坦部に対して隆起した凸部と、が形成され、
    　前記底を平坦化する工程では、前記第２のエッチングにより前記凸部をエッチングすることで、前記凸部を低くする、構造体の製造方法。
  2. 　前記凸部は、前記部材を構成するＩＩＩ族窒化物の転位に対応する位置に形成される、請求項１に記載の構造体の製造方法。
  3. 　前記表面は、ＩＩＩ族窒化物のｃ面で構成され、
    　前記第１のエッチングは、ＩＩＩ族窒化物を前記表面に対して垂直な方向からエッチングし、
    　前記第２のエッチングは、前記凸部をｃ面に対して垂直ではない方向からエッチングする、請求項１または２に記載の構造体の製造方法。
  4. 　前記第１のエッチングは、光電気化学エッチングである、請求項３に記載の構造体の製造方法。
  5. 　前記第２のエッチングは、酸性またはアルカリ性のエッチング液を用いるウェットエッチングである、請求項３または４に記載の構造体の製造方法。
  6. 　前記第１のエッチングは、ＩＩＩ族窒化物を前記表面に対して垂直な方向からエッチングし、
    　前記第２のエッチングは、前記凸部を機械的に除去する、請求項１～５のいずれか１項に記載の構造体の製造方法。
  7. 　前記第１のエッチングは、光電気化学エッチングである、請求項６に記載の構造体の製造方法。
  8. 　前記第２のエッチングは、バブリング洗浄である、請求項６または７に記載の構造体の製造方法。
  9. 　前記第２のエッチングは、スクラブ洗浄である、請求項６～８のいずれか１項に記載の構造体の製造方法。
  10. 　前記底を平坦化する工程の後に、前記底の１０００ｎｍ角の領域をＡＦＭで観察することにより測定される、前記凸部の最大の高さが、前記凹部の深さの１／１０以下である、請求項１～９のいずれか１項に記載の構造体の製造方法。
  11. 　前記底を平坦化する工程の後に、前記底の１０００ｎｍ角の領域をＡＦＭで観察することにより測定される、前記凸部の最大の高さが、２ｎｍ以下である、請求項１～１０のいずれか１項に記載の構造体の製造方法。
  12. 　前記底を平坦化する工程の後に、前記底の１０００ｎｍ角の領域をＡＦＭで観察することにより測定される、前記底の算術平均粗さ（Ｒａ）が、０．４ｎｍ以下である、請求項１～１１のいずれか１項に記載の構造体の製造方法。
  13. 　前記底を平坦化する工程において、前記第２エッチングは、前記凸部を、前記平坦部に対して選択的にエッチングする、請求項１～１２のいずれか１項に記載の構造体の製造方法。
  14. 　前記凹部を形成する工程の後であって前記底を平坦化する工程の前に、前記底の１０００ｎｍ角の領域をＡＦＭで観察することにより測定される、前記底の算術平均粗さ（Ｒａ）が、０．４ｎｍ以下である、請求項１～１３のいずれか１項に記載の構造体の製造方法。
  15. 　前記構造体は、高電子移動度トランジスタとして用いられ、
    　前記底を平坦化する工程の後、
    　前記底の上に、前記高電子移動度トランジスタのゲート電極を形成する工程、を有する、請求項１～１４のいずれか１項に記載の構造体の製造方法。
  16. 　前記第１のエッチングは、光電気化学エッチングであり、
    　前記凹部を形成する工程では、前記表面上に、マスクが配置された状態で、前記光電気化学エッチングが行われ、
    　前記光電気化学エッチングのエッチング液は、酸性のエッチング液であり、
    　前記マスクは、レジストマスクである、請求項１～１５のいずれか１項に記載の構造体の製造方法。
  17. 　前記第１のエッチングは、光電気化学エッチングであり、
    　前記凹部を形成する工程では、前記表面上に、マスクと導電性部材とが配置された状態で、前記光電気化学エッチングが行われ、
    　前記マスクは、非導電性材料で構成され、前記凹部の縁を画定し、
    　前記導電性部材は、前記凹部の縁から離れた位置に配置されるとともに、前記導電性部材の少なくとも一部が前記光電気化学エッチングのエッチング液と接触するように配置される、請求項１～１６のいずれか１項に記載の構造体の製造方法。
  18. 　前記構造体は、高電子移動度トランジスタとして用いられ、前記凹部は、前記高電子移動度トランジスタのゲート電極が配置されるリセスとして用いられ、前記導電性部材は、前記高電子移動度トランジスタのソース電極およびドレイン電極の少なくとも一方として用いられる、請求項１７に記載の構造体の製造方法。
  19. 　前記凹部を形成する工程と、
    　前記底を平坦化する工程と、を交互に繰り返す、請求項１～１８のいずれか１項に記載の構造体の製造方法。
  20. 　ＩＩＩ族窒化物で構成され、凹部が形成された部材、を有し、
    　前記凹部の底の１０００ｎｍ角の領域をＡＦＭで観察することにより測定される、前記部材を構成するＩＩＩ族窒化物の転位に対応する位置の最大の高さが、２ｎｍ以下であって、
    　前記ＡＦＭで観察することにより測定される、前記底の算術平均粗さ（Ｒａ）が、０．４ｎｍ以下である、構造体。
  21. 　高電子移動度トランジスタとして用いられ、前記凹部は、前記高電子移動度トランジスタのゲート電極が配置されるリセスとして用いられる、請求項２０に記載の構造体。
  22. 　ＩＩＩ族窒化物で構成され、高電子移動度トランジスタとして用いられる部材の、被エッチング領域に、光電気化学エッチングを施す工程と、
    　前記部材に、前記高電子移動度トランジスタの素子分離領域を形成する工程と、
    を有し、
    　前記光電気化学エッチングを施す工程では、前記被エッチング領域に対し前記素子分離領域が形成されるべき領域の外側に配置され、前記被エッチング領域と２次元電子ガスを介して導通する導電性部材を用いて、前記光電気化学エッチングを行い、
    　前記素子分離領域を形成する工程は、前記光電気化学エッチングを施す工程の後に行われる、構造体の製造方法。
  23. 　前記被エッチング領域は、前記高電子移動度トランジスタのゲート電極が配置される凹部が形成される領域である、請求項２２に記載の構造体の製造方法。
  24. 　前記光電気化学エッチングを施す工程では、前記被エッチング領域に開口を有するとともに、前記導電性部材を露出させる開口を有する、非導電性材料で構成されたマスクを用いて、前記光電気化学エッチングを行う、請求項２２または２３に記載の構造体の製造方法。
  25. 　前記光電気化学エッチングを施す工程の後、前記導電性部材を除去し、前記高電子移動度トランジスタのソース電極およびドレイン電極を形成する、請求項２２～２４のいずれか１項に記載の構造体の製造方法。
PCT/JP2020/026454 2019-07-30 2020-07-06 構造体の製造方法および構造体 WO2021020040A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/630,413 US20220285525A1 (en) 2019-07-30 2020-07-06 Method for manufacturing structure, and structure
CN202080054546.9A CN114207784A (zh) 2019-07-30 2020-07-06 结构体的制造方法和结构体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019140027A JP7261684B2 (ja) 2019-07-30 2019-07-30 構造体の製造方法
JP2019-140027 2019-07-30

Publications (1)

Publication Number Publication Date
WO2021020040A1 true WO2021020040A1 (ja) 2021-02-04

Family

ID=74228509

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/026454 WO2021020040A1 (ja) 2019-07-30 2020-07-06 構造体の製造方法および構造体

Country Status (5)

Country Link
US (1) US20220285525A1 (ja)
JP (1) JP7261684B2 (ja)
CN (1) CN114207784A (ja)
TW (1) TW202121529A (ja)
WO (1) WO2021020040A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393693B2 (en) * 2019-04-26 2022-07-19 Sciocs Company Limited Structure manufacturing method and intermediate structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044169A (ja) * 1999-05-25 2001-02-16 Sharp Corp 半導体のエッチング液、調製方法及びエッチング方法
JP2005136002A (ja) * 2003-10-28 2005-05-26 Oki Electric Ind Co Ltd 光電気化学エッチング用マスク、その形成方法及び光電気化学エッチング用マスクを用いた半導体装置の製造方法
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ
JP2010232423A (ja) * 2009-03-27 2010-10-14 Fujitsu Ltd 半導体装置の製造方法
JP2011171640A (ja) * 2010-02-22 2011-09-01 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法
JP2013149914A (ja) * 2012-01-23 2013-08-01 Mitsubishi Electric Corp 光電気化学装置および半導体装置の製造方法
JP2017212262A (ja) * 2016-05-23 2017-11-30 株式会社豊田中央研究所 炭化ケイ素（ＳｉＣ）基板の光電気化学エッチングに用いるエッチング液、エッチング装置、およびエッチング方法
JP2018195609A (ja) * 2017-05-12 2018-12-06 国立大学法人北海道大学 エッチング方法及びエッチング装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044169A (ja) * 1999-05-25 2001-02-16 Sharp Corp 半導体のエッチング液、調製方法及びエッチング方法
JP2005136002A (ja) * 2003-10-28 2005-05-26 Oki Electric Ind Co Ltd 光電気化学エッチング用マスク、その形成方法及び光電気化学エッチング用マスクを用いた半導体装置の製造方法
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ
JP2010232423A (ja) * 2009-03-27 2010-10-14 Fujitsu Ltd 半導体装置の製造方法
JP2011171640A (ja) * 2010-02-22 2011-09-01 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法
JP2013149914A (ja) * 2012-01-23 2013-08-01 Mitsubishi Electric Corp 光電気化学装置および半導体装置の製造方法
JP2017212262A (ja) * 2016-05-23 2017-11-30 株式会社豊田中央研究所 炭化ケイ素（ＳｉＣ）基板の光電気化学エッチングに用いるエッチング液、エッチング装置、およびエッチング方法
JP2018195609A (ja) * 2017-05-12 2018-12-06 国立大学法人北海道大学 エッチング方法及びエッチング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393693B2 (en) * 2019-04-26 2022-07-19 Sciocs Company Limited Structure manufacturing method and intermediate structure

Also Published As

Publication number Publication date
US20220285525A1 (en) 2022-09-08
CN114207784A (zh) 2022-03-18
TW202121529A (zh) 2021-06-01
JP2021022703A (ja) 2021-02-18
JP7261684B2 (ja) 2023-04-20

Similar Documents

Publication Publication Date Title
CN113068413B (zh) 结构体的制造方法和结构体的制造装置
WO2021020040A1 (ja) 構造体の製造方法および構造体
US20100195684A1 (en) Photoelectrochemical etching for laser facets
WO2021020041A1 (ja) 構造体の製造方法
JP2007227450A (ja) 光電気化学エッチング装置
WO2021095410A1 (ja) 半導体装置、および、構造体の製造方法
JP2020184618A (ja) 構造体の製造方法
WO2020217768A1 (ja) 構造体の製造方法および中間構造体
WO2021044724A1 (ja) 構造体の製造方法および製造装置
JP2020184606A (ja) 構造体の製造方法と製造装置および中間構造体
TWI840593B (zh) 結構體的製造方法及製造裝置
JP7176944B2 (ja) 構造体の製造方法および構造体の製造装置
JP2020184605A (ja) 構造体の製造方法および中間構造体
JP2020013837A (ja) 構造体および中間構造体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20847185

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20847185

Country of ref document: EP

Kind code of ref document: A1