CN102089864A - P型半导体异质结构的光电化学刻蚀 - Google Patents

P型半导体异质结构的光电化学刻蚀 Download PDF

Info

Publication number
CN102089864A
CN102089864A CN2009801272867A CN200980127286A CN102089864A CN 102089864 A CN102089864 A CN 102089864A CN 2009801272867 A CN2009801272867 A CN 2009801272867A CN 200980127286 A CN200980127286 A CN 200980127286A CN 102089864 A CN102089864 A CN 102089864A
Authority
CN
China
Prior art keywords
etching
type
layer
electric field
heterostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801272867A
Other languages
English (en)
Inventor
A·塔姆鲍利
E·L·胡
M·C·苏米德特
S·纳卡姆拉
S·P·德恩巴阿斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of CN102089864A publication Critical patent/CN102089864A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Led Devices (AREA)

Abstract

一种用于P型半导体层的简单且有效的光电化学刻蚀(PEC)方法，该方法通过提供驱动力使空穴向要刻蚀的P型保护层的表面移动，其中该P型保护层在异质结构上，并且该异质结构提供源自该异质结构中内部产生的内部偏压的驱动力；在该异质结构的分离区域中而不是要刻蚀的表面生成电子-空穴对；以及使用刻蚀剂溶液来刻蚀该P型层的表面。

Description

P型半导体异质结构的光电化学刻蚀
相关申请的交叉引用
本申请依据35U.S.C§119(e)主张Adele Tamboli、Evelyn L.Hu、Mathew C.Schmidt、Shuji Nakamura和Steven P.DenBaars在2008年5月12日提交的、题为“PHOTOELECTROCHEMICAL ETCHING OF P-TYPESEMICONDUCTOR HETEROSTRUCTURES”的共同未决和共同受让的美国临时专利申请No.61/052,421(代理人案号30794.272-US-P1(2008-533-1))的权益；
该申请通过引用合并到此。
本申请涉及下面的共同未决和共同受让的美国专利申请：
Tetsuo Fujii、Yan Gao、Evelyn L.Hu和Shuji Nakamura于2006年6月7日提交的、题为“HIGHLY EFFICIENT GALLIUM NITRIDE BASEDLIGHT EMITTING DIODES VIA SURFACE ROUGHENING”的美国实用新型申请No.10/581,940(代理人案号30794.108-US-WO(2004-063))，该申请依据35U.S.C§365(c)主张Tetsuo Fujii、Yan Gao、Evelyn L.Hu和Shuji Nakamura于2003年12月9日提交的、题为“HIGHLY EFFICIENTGALLIUM NITRIDE BASED LIGHT EMITTING DIODES VIASURFACE ROUGHENING”的PCT申请No.US2003/039211(代理人案号30794.108-WO-01(2004-063))的权益；
Adele Tamboli、Evelyn L.Hu、Steven P.DenBaars和Shuji Nakamura于与此相同的日期提交的、题为“PHOTOELECTROCHEMICALROUGHENING OF P-SIDE-UP GaN-BASED LIGHT EMITTINGDIODES”的美国实用新型申请No.xx/xxx,xxx(代理人案号30794.271-US-U1(2008-535))，该申请依据35U.S.C§119(e)主张Adele Tamboli、Evelyn L.Hu、Steven P.DenBaars和Shuji Nakamura于2008年5月12日提交的、题为“PHOTOELECTROCHEMICALROUGHENING OF Ga-FACE，P-SIDE-UP GaN-BASED LIGHTEMITTING DIODES”的美国临时申请No.61/052,417(代理人案号30794.271-US-P1(2008-535))的权益；以及
Adele Tamboli、Evelyn L.Hu和James S.Speck于2008年10月9日提交的、题为“PHOTOELECTROCHEMICAL ETCHING FOR CHIPSHAPING OF LIGHT EMITTING DIODES”的美国临时申请No.61/104,015(代理人案号30794.289-US-P1(2009-157))；以及
Adele Tamboli、Evelyn L.Hu、Arpan Chakraborty和StevenP.Denbaars于2009年1月30日提交的、题为“PHOTOELECTROCHEMICAL ETCHING FOR LASER FACETS”的美国临时申请No.61/148,679(代理人案号30794.301-US-P1(2009-360))；
该申请通过引用合并到此。
技术领域
本发明涉及p型GaN层的粗化和一种用于刻蚀并且粗化p型GaN层的光电化学方法。
背景技术
(注意：该申请引用多个不同的公开，如在整个说明书中通过一个或多个括弧内的标号(例如[X])所指示的。根据这些标号排序的这些不同的公开的列表可以在下面的标题为“参考文献”的章节中找到。这些公开中的每一个通过引用合并到此。)
光电化学(PEC)湿法刻蚀已经被应用于各种半导体，包括GaAs、InP和GaN。特别对于GaN，PEC刻蚀具有巨大意义，因为对于室温湿法刻蚀，存在非常有限的替换方式。
图1图示说明了根据本发明的PEC刻蚀设置，其包括光源(例如超越带隙(above-bandgap)1000Watt Xe灯100)和电化学阱，这里半导体(例如GaN发光二极管(LED)样品102的半导体)充当系统的阳极，并且具有直接在半导体上图形化以充当阴极的金属104(通常为铂)。光106在半导体中生成电子空穴对，电子通过阴极被提取而空穴参与半导体表面的氧化反应，导致半导体表面在电解质108中溶解。因为表面能带在半导体/电解质界面处弯曲，所以空穴典型地仅被限制在n型材料的表面，而电子被限制在p型材料的表面。此外，光生电子在p型半导体表面的累积束缚该材料的刻蚀。因此，p型半导体的PEC刻蚀难以实现。可以通过例如GaN滤光器110过滤来自光源100的光106，金属104可以是不透明金属(例如Ti和Pt)掩模，充当阴极，并且电解质溶液108可以以是例如5摩尔(M)氢氧化钾(KOH)溶液。LED 102的p-GaN是阴极以便PCE刻蚀，并且电解质108在容器112中。
虽然PEC刻蚀是用于n型并且非故意掺杂的半导体的成熟工艺，但是对于刻蚀p型层，它很少成功。虽然过去具有p型半导体的PEC刻蚀的有限的报道，但是它们通常需要提高的温度、系统上充分的外部偏压或复杂的实验装置。另外，刻蚀速率与n型材料相比通常非常低。
若干研究小组已经使用将充分的外部偏压施加到p型样品，从而实现p型半导体的PEC刻蚀[1]、[2]。或者非常大的偏压是必需的，或者刻蚀速率非常低。这些组都使用GaN。在Borton等人[1]的情况中，在刻蚀之前高温KOH浸泡是必需的，然后刻蚀在小偏压(～2V)下发生，得到1-5nm/分钟量级的刻蚀速率和非常粗糙的形态。Yang等人[2]实现较高刻蚀速率(2μm/分钟)，但是必须施加10V的外部偏压。Hwang等人[3]使用斩波紫外(UV)光源来实现p型GaN的无电极刻蚀。他们使用该技术能够获得2.8nm/分钟的刻蚀速率，但是代价是与用于n型GaN的相似刻蚀条件相比，粗糙度增加。
若干研究小组已经报道了使用KOH/乙二醇混合物来以纯化学方式刻蚀p-GaN。然而，该刻蚀是非常结晶选择性的，并且同样需要使用非常高的温度。在Na[5]中描述的刻蚀需要165℃的温度。
深UV辐照已经被用于p型GaAs的PEC刻蚀[6]。该技术基于如下事实，即深UV在GaAs中的穿透深度非常短，并且因此非常高能量的空穴靠近表面生成，并且被注入到在半导体和电解质之间的界面，并且可以在那里参与刻蚀反应。
双室(two-compartment)电化学单元已经被用来对体p-GaAs进行PEC刻蚀[7]。在此情况下，在晶圆一侧上使用碱溶液，并且在该晶圆另一侧上使用酸溶液提供驱动力，以便空穴向碱性侧移动。光在酸性侧入射，使得电子被限制在那里，而光生空穴由在两侧上表面能带弯曲的差驱动扩散到碱性侧，并且在无电子的情况下参与碱性侧上的刻蚀。尽管刻蚀的基础研究是可行的，但是该双室几何形状不容易适应GaN器件的实际刻蚀。
因此，本领域需要一种对p型半导体进行PEC刻蚀的改善的工艺。本发明满足该需要。
发明内容
为了克服上面描述的现有技术中的限制，以及克服在阅读和理解本说明书之后将变得显而易见的其他限制，本发明描述了通过使用异质结构来简单且有效地刻蚀(例如湿法刻蚀、PEC刻蚀)p型半导体。
更具体地说，本发明公开了一种刻蚀器件结构中p型半导体层的方法，该方法包括使用该器件结构的内部电场来刻蚀p型层。该内部电场可以用来将空穴驱动到被刻蚀的p型层的表面。该方法还可以包括在器件结构的分离区域而不是被刻蚀的p型层的表面中生成电子-空穴对，其中内部电场提供驱动力，使空穴向p型层的表面而不是体内移动。该生成经由光源照明而发生，其波长被选择为使得光仅在内部电场位于其中的器件区域中被吸收。
如上面指出的，器件结构典型地是异质结构，并且内部电场是在该结构中掺杂的结果。
本发明允许基本没有外部偏压被施加于p型层以便刻蚀p型层。如果使用外部偏压，则与由施加于器件结构以便刻蚀p型层的外部偏压产生的电场相比，内部电场典型地更强，由此更快将空穴带到p型半导体层的表面。内部电场使得能够以与n型半导体层的刻蚀速率可比拟的速率刻蚀p型半导体层。该刻蚀速率可以为每分钟至少2.8nm，使用低于2伏的外部偏压，并且该刻蚀可以产生与在基本相似条件下刻蚀的n型半导体层的表面粗糙度一样平滑的表面粗糙度。
p型层的刻蚀可以在室温下的电解质中，或例如在比p型层的纯化学湿法刻蚀中使用的温度低的温度下或在比使用外部偏压的p型层的刻蚀中使用的温度低的温度下的电解质中。
本发明使得能够刻蚀p型层以获得不是晶面的表面，并且可以是p型层中的各向异性或各向同性的沟道。该刻蚀可以具有带隙选择性、缺陷选择性或两者。
本发明可以包括对器件结构进行掺杂或将应变引入到器件结构中，以生成内部电场，其将空穴驱动到被刻蚀的器件结构的位置。
本发明还公开了一种异质结构，该异质结构包括具有刻蚀表面的p型半导体，其中与通过离子辅助等离子体刻蚀或干法刻蚀来刻蚀的p型半导体相比，通过PEC来刻蚀的p型半导体的损伤较低。例如，PEC刻蚀可以不向p型半导体引入任何损伤。异质结构可以包括不是p型半导体的晶面(crystallographic plane)的刻蚀表面、p型半导体中一个或多个各向异性的沟道和/或与n型半导体的刻蚀表面可比拟的平滑度或粗糙度。
附图说明
现在参考附图，其中相同的标号表示相应部分：
图1是PEC刻蚀示意图，其图示说明了PEC刻蚀装置；
图2(a)是p-i-n异质结构的剖面示意图，并且图2(b)是在LED的p型层的表面处的、以图2(a)中的结构的层的位置为函数的示意性能带图，其示出了LED/电解质系统中的载流子路径。
图3是在PEC刻蚀之前异质结构的外延结构的剖面示意图，该外延结构包括250纳米(nm)厚的p型GaN层(用Mg掺杂)、3周期InGaN/GaN多量子阱(MQW)、20nm厚AlGaN层、200nm厚InGaN层以及m-平面GaN衬底，其中在刻蚀之后，失去顶部p-GaN层。
图4是图3的结构在顶部p-GaN通过PEC方法刻蚀掉的情况下的扫描电镜(SEM)图像，其中SEM展现平滑、均匀的刻蚀表面，并且尺度为2微米(μm)。
图5是刻蚀样品的PEC装置的剖面示意图。
图6(a)是n型材料和电解质之间的界面的能带图。
图6(b)是p型材料和电解质之间的界面的能带图。
图7(a)是p-n结样品的剖面示意图，图7(b)是在执行刻蚀工艺之后图7(a)的样品的顶部表面的光学显微镜图像(长度尺度500μm)，图7(c)是p型GaN/InGaN/n型GaN结样品的剖面示意图，以及图7(d)是在刻蚀之后图7(c)的样品的顶部表面的光学显微镜图像(长度尺度500μm)，其中与图7(b)中的较亮区域(未刻蚀)相比，图7(d)中的较暗区域表示刻蚀。
图8是图示说明了本发明的方法的流程图。
具体实施方式
在优选实施例的以下描述中参考了形成于此一部分的附图，并且在附图中出于说明示出了本发明可以被实施于其中的特定实施例。应理解，在不偏离本发明的范围的情况下，可以使用其他实施例，并且可以改变结构。
概述
过去已经有p型半导体的PEC刻蚀的有限报道，并且它们通常需要提高的温度、系统上充分的外部偏压或复杂的实验装置。另外，刻蚀速率与n型材料相比通常非常低。
关键要求是：(a)必须具有驱动力，以使空穴向p型层的表面而不是体内移动；以及(b)电子-空穴对必须在该结构的分离区域而不是要刻蚀的表面中生成。
例如，使用标准LED结构，光源可以被选择为其仅在量子阱区域中被吸收，并且结构的掺杂在空间上分离光生载流子，使得电子被拉入n型层内(这里它们可以逃逸通过阴极)，而空穴被拉入p型保护层(cap layer)内。如果使用强碱性溶液例如KOH作为电解质，则可以使光生空穴到达表面，从而参与刻蚀反应。以此方式，可以刻蚀异质结构的p型表面而不需要干法刻蚀。
通过PEC湿法刻蚀工艺刻蚀p型半导体材料的能力使得需要p型材料刻蚀的许多器件制造工艺成为可能。与离子辅助的等离子体刻蚀技术相比，该工艺的湿法刻蚀本质提供迅速、低损伤刻蚀的能力。另外，PEC刻蚀提供超过传统刻蚀技术的许多优点，例如形成深入、各向异性的沟道的能力、带隙选择性和缺陷选择性。
技术描述
不受特定科学原理或理论的束缚，本发明公开了通过使用异质结构能够简单且有效地实现p型半导体的刻蚀(例如PEC刻蚀)。由于异质结构自然形成大多数器件结构的基础，因此可以简单实现刻蚀。关键要求是：(a)必须具有驱动力，以便空穴向p型层的表面而不是体内移动；以及(b)电子-空穴对必须主要在该结构的分离区域而不是要刻蚀的表面中生成。也可以使用宽带(未过滤)光源，因为即使在p型层中同样生成一些电子-空穴对，更多电子-空穴对在低带隙层而不是p型层中生成(然而，在此情况下刻蚀速率较低)。
例如，使用标准LED结构200，光源可以被选择为其发射主要在量子阱区域204中被吸收的光202，并且结构200的掺杂在空间上分离光生载流子，使得电子206被拉入208n型层210内(这里它们可以逃逸通过阴极)，而空穴212被拉入204p型保护层216内(图2(a)和图2(b))。如果使用强碱性溶液例如KOH作为电解质218，则可以使光生空穴212到达表面220(例如p型层216与电解质218的任何界面222)，从而参与刻蚀反应。以此方式，可以刻蚀异质结构200的p型表面220而不需要干法刻蚀。体216、210的带隙Eg(体)224、226大于量子阱230(例如MQW)的带隙Eg(MQW)228，使得光子能量hv(这里h是普朗克常数，并且v是光202的频率)的光202仅在量子阱区域204的量子阱230中被吸收。
实现p型PEC刻蚀的最优方式是使用p-i-n结构200，在其中本征区域204中具有低带隙层230。过滤110光，使得电子-空穴对在低带隙层230中生成，并且它们被p-n结200的内建场分离，其中该内建场与p型区域216和n型区域210之间的导带Ec和价带Ev的斜率232成比例。应使用高pH电解质218(例如KOH)来使表面220(或界面222)处的能带234平坦，并且应使用非常强烈的光202(例如1000WXe灯100)来产生足够数量的载流子206、212，使得一些载流子212将克服p-GaN表面220处的能带234的剩余能带弯曲。其它异质结构也是可以的，只要它们满足上面提到的标准。在每种情况下需要评估能带图。充足亮度的其它光源100也是可以的(例如激光)，并且其它电解质(例如酸)218也是可以的。
在PEC刻蚀中，光生空穴被用来驱动刻蚀工艺。在p-GaN的传统的自顶向下照明中，空穴被驱动离开表面，并且电子在该表面累积，得到不期望的还原反应和空穴复合。图2(a)和图2(b)图示说明了本发明照例光生载流子(电子206和空穴212)，但是引导电子206远离表面220，并且将空穴212引导到表面220或界面222。异质结构200的功率和带隙工程在亚表面处生成电子206和空穴212，并且使用内建电场232来分离电子206和空穴212，使得空穴212在表面220处，并且电子206深入材料200中。
本发明表明，低浓度HCl与KOH同样起作用，并且较低强度的基于LED的灯与源自1000W Xe灯的未过滤的照明一样产生相同效果(图3-4)。
图3是PEC刻蚀之前异质结构300的外延结构的示意图，其包括p型层302(例如用Mg掺杂的250nm厚的p型GaN层)、本征层304(例如3周期InGaN/GaN MQW)、20nm厚的AlGaN层306、InGaN层308(例如200nm厚的InGaN)以及m-平面GaN衬底310。层308和层310都n型掺杂。阴极与层310接触布置。
图4是图3的结构在使用本发明刻蚀之后、顶部p-GaN 302通过PEC刻蚀刻蚀掉的SEM图像，其中SEM展现了本征层304的平滑、均匀的刻蚀表面400。同样示出了InGaN层308和m-平面GaN衬底310。
图5图示说明了用于n型样品502的PEC刻蚀的装置500的实施例，其包括光源504；以及将样品502沉浸在电解质溶液或电解质508中的容器506。该电解质(刻蚀剂)508在没有光源504的情况下具有低(例如零)刻蚀速率。在阳极510中的光生空穴h增强氧化(刻蚀)，并且参与还原反应的电子e通过金属接触(例如阴极512)提取。
任何半导体的PEC刻蚀的普通常识是n型材料可以迅速刻蚀，非故意掺杂(UID)的材料刻蚀非常慢，并且p型材料完全不刻蚀。
图6(a)图示说明了n型材料600(例如n型GaN)和电解质602的界面处的能带图，其示出了n型材料600的Ec和Ev的能带弯曲604的效应，其中具有至少等于带隙能量(Ec-Ev)的光子能量hv的入射光606生成608电子(e-)610和空穴612，空穴612由能带弯曲604限制或驱动到半导体-电解质界面616，由此能够增强使用光生空穴612来进行n型材料600的氧化/刻蚀。
图6(b)图示说明了p型材料618(例如p型GaN)和电解质620的界面处的能带图，其示出了p型材料618的Ec和Ev的能带弯曲622的效应，其中具有至少等于带隙能量(Ec-Ev)的光子能量hv的入射光624生成626电子628和空穴630，空穴630由能带弯曲622推离632半导体-电解质界面634，并且p型材料618的表面636或界面634处的电子628参与还原化学反应或与空穴630复合，这是不期望的。
图7(a)图示说明了p-n结样品700，其中p型GaN(p-GaN)层704上具有氮化硅(SiNx)掩模702，并且n型GaN(n-GaN)层708上具有Ti/Pt阴极706。样品700在电解质(例如5M KOH电解质)和光(例如源自1000W Xe灯)的条件下刻蚀，该光被过滤(例如使用GaN滤光器)，以仅在InGaN中激发载流子。图7(b)是图7(a)中的样品700在刻蚀之后的顶部表面的光学显微镜图像，其示出了p-GaN704基本没有刻蚀。
图7(c)图示说明了p-GaN/InGaN量子阱/n-GaN样品710，其中在p型GaN层714上具有SiNx掩模712，并且在n型GaN层718上具有Ti/Pt阴极716。InGaN量子阱层720在p型GaN层714和n型GaN层718之间。样品710在电解质(例如5M KOH电解质)和光(例如源自1000W Xe灯)的条件下刻蚀，该光被过滤(例如使用GaN滤光器)，以仅在InGaN 720中激发载流子。图7(d)是图7(c)中的样品710在刻蚀之后的顶部表面的光学显微镜图像，其示出了p-GaN 714被刻蚀(虚线椭圆724内的p-GaN 714的表面722)。与图7(b)中虚线椭圆728内的(p-GaN 704的)较亮的彩色表面726(其表示p-GaN704没有刻蚀)相比，图7(d)中较暗的彩色表面722表示p-GaN 714的刻蚀。另外，使用过滤光，仅InGaN样品710被刻蚀，然而，使用未过滤光(在GaN 704、708、714和718中生成载流子)，InGaN样品710以降低的速率刻蚀。
图1、图2(a)、图2(b)和图7(c)图示说明了用于异质结构200、710的p型层714的PEC刻蚀的装置的各种示例，其包括光源100；以及用于将异质结构200、710沉浸在电解质溶液108中的容器112(或者在p型层216的表面220上提供电解质218的其他装置，或者允许表面220与电解质218一起参与刻蚀反应的其他装置)，其中异质结构200、710由在p型层216、714和n型层210、718之间的本征层204、720组成，异质结构200、710例如被掺杂以生成内部偏压或内部场232，本征层204、720吸收从光源发出的光202，从而生成电子206和空穴212，并且电子206由内部偏压或内部场232驱动到n型层210、718内，以便由设置在n型层718上的阴极716提取，并且空穴212由内部偏压或内部场232驱动到p型层216、714的表面220、722，从而与电解质溶液218一起参与在p型层216、714的表面220、722上的刻蚀反应。
工艺步骤
图8是图示说明用于刻蚀器件结构(例如如图2(a)和2(b)以及图7(a)到7(d))中的p型半导体层的方法的流程图。
该方法可以包括下面的步骤中的一个或多个：
方框800表示提供或生成具有内部电场232的器件结构(例如在图2(a)和2(b)中示出的器件结构200)，由此为空穴212提供驱动力，其中内部电场232或驱动力可以用来将空穴212驱动到、带到或席卷到由该刻蚀工艺要刻蚀的p型层216的表面(或位置)，或将空穴212朝着由该刻蚀工艺要刻蚀的p型层216的表面(或位置)驱动、带领或席卷。典型地，p型层216是器件结构(例如异质结构200)的一部分。接着，异质结构200可以在异质结构200内提供驱动力，其源自内部电场232或在内部产生的偏压。异质结构可以包括例如位于p型层216和n型层210、LED器件结构或晶体管结构之间的本征层204(例如量子阱区域)。本征层204和量子阱230可以是例如LED的发光有源区域。
该方法可以包括掺杂器件结构或将应变引入到该器件结构中，从而生成内部电场，其将空穴驱动到要刻蚀的器件结构的位置。然而，典型地，内部电场不是由耗尽场产生的。
方框802表示在器件结构的分离区域而不是要刻蚀的p型层的表面(例如亚表面，或在器件结构内并且远离该表面)中生成/产生载流子(电子和空穴，或电子-空穴对)。该产生可以是用源自光源的光来光生电子空穴对，并且选择光的频率，使得光仅在或主要在该器件结构的分离区域(内部电场位于这里)中被吸收。在一个实施例中，该分离区域是吸收从光源发射的光从而产生电子和空穴的本征层，并且该光源被选择为发射仅在本征区域(例如量子阱区域)中被吸收的光。例如，如果器件异质结构是包括n型层、p型层和量子阱有源区域(其是位于异质结构的n型层和p型层之间的分离区域)的LED，则可以通过从光源发射仅在LED的量子阱区域中被吸收的光来生成载流子，由此光生成电子和空穴。
方框804表示使用内部场或自然场来将空穴移动到要刻蚀的器件的表面。例如，该结构的掺杂提供将方框802的光生电子和空穴在空间上分离的内部电场或偏压，使得光生电子被拉入到该器件结构的n型层内(这里它们可以通过阴极逃逸)，并且光生空穴被拉入到p型保护层内(这里它们到达要刻蚀的器件结构的p型层表面)。通过异质结构/内部场的合适设计，该内部场可以用来将载流子带到促进刻蚀的任何地方(例如将空穴带到要刻蚀的位置，并且使电子远离该位置)。
方框806表示使用该器件结构的内部电场来刻蚀(例如湿法刻蚀)p型层，例如通过允许到达表面的光生空穴与电解质一起参与刻蚀反应。
典型地，电解质充分碱性以执行刻蚀。可以在室温下在电解质中刻蚀p型层。例如，可以在比p型层的纯化学湿法刻蚀(即没有PEC刻蚀)中使用的温度低的温度下，或在比使用外部偏压的p型层的刻蚀中使用的温度低的温度下，在电解质中进行p型层的刻蚀。例如，该刻蚀可以在～300K或25℃。典型地，GaN的湿法刻蚀发生在高得多的温度，～160℃。
本发明允许基本没有为了刻蚀p型层而施加到p型层/异质结构的外部偏压。然而，本发明也包括使用外部场。在此情况下，与为了刻蚀p型层而施加到该器件结构的外部偏压产生的电场相比，内部电场典型地更强，由此将空穴更快带到p型半导体层的表面。
内部电场使得能够以至少与n型半导体材料层的刻蚀速率可比拟的刻蚀速率来刻蚀p型半导体层。例如，该刻蚀速率可以为每分钟至少2.8nm，外部偏压可以低于2V，并且该刻蚀可以产生至少与n型半导体层在基本相似条件下刻蚀的表面粗糙度一样平滑的p型层的表面粗糙度。
本发明可以刻蚀具有各种(Al、In、Ga、B)N成分的p型III族氮化物材料。例如，p型层可以是GaN层，并且刻蚀的p型层的表面可以是GaN层的Ga-面。然而，本发明不限于III族氮化物或任何特定的材料成分。可以刻蚀p型层，以获得不是晶面的表面，和/或在p型层中刻蚀一个或多个各向异性的沟道。此外，可以以带隙选择性、缺陷选择性或带隙选择性和缺陷选择性两者刻蚀p型材料。
可以在例如室温下执行方框800-806中的一个或多个步骤，然而，本发明不限于特定的温度。
方框808表示该方法的最终结果，即所制造的器件结构，例如LED结构、激光器结构或晶体管结构。例如，该器件可以包括图7(a)-7(d)中所示的结构(例如具有不同(Al、In、Ga、B)N成分的层的III族氮化物结构)，其包括具有刻蚀表面722的p型半导体714，其中与由离子辅助等离子体刻蚀或干法刻蚀来刻蚀的p型半导体相比，由PEC刻蚀来刻蚀的p型半导体714的损伤较低。PEC刻蚀不应该向材料中引入任何缺陷。然而，存在仅由生长带来的缺陷，所以本发明的方法用该方法完全不增加缺陷密度。
如果期望，可以实现不是p型半导体714的晶面的p型半导体714的刻蚀表面722，和/或在p型半导体714中实现一个或多个各向异性的沟道。
也可以实现具有与n型半导体的刻蚀表面可比拟的平滑度或粗糙度的刻蚀表面400。在自顶向下刻蚀p型表面而没有任何种类的刻蚀停止层的情况下，该刻蚀应刚好与用相似方法刻蚀n型GaN时一样平滑。在使用刻蚀-停止层(即在p-GaN下面的未掺杂层或n型层)来停止该刻蚀(如在图4中)的情况下，得到的p型表面将刚好与原生的刻蚀停止层一样平滑(似乎从未在那里生长过p型)。
可以通过不同的量来刻蚀不同带隙和具有不同缺陷水平的材料。
可能的修改和变化
与干法刻蚀相比，使用PEC刻蚀的主要优点是消除离子损伤。与离子辅助的等离子体刻蚀技术相比，该工艺的湿法刻蚀本质提供迅速、低损伤刻蚀的能力。另外，因为PEC刻蚀的带隙和缺陷选择性本质，它可以用来构建不可能用任何其他技术构建的器件几何尺寸。
通过PEC湿法刻蚀工艺刻蚀p型半导体材料的能力使需要p型材料刻蚀的许多器件制造工艺成为可能。另外，PEC刻蚀提供超过传统刻蚀技术的许多优点，例如形成深入、各向异性的沟道的能力、带隙选择性和缺陷选择性。
需要p型层的刻蚀并且符合上面陈述的标准的任何半导体器件都可以使用PEC刻蚀。例如，大多数III-N光学器件需要某些形式的刻蚀，并且PEC刻蚀提供不向材料引入离子损伤的优点。
其他电解质(包括酸)也是可以的。
优点和改善
与干法刻蚀相比，使用PEC刻蚀的重要益处是去除离子损伤。该技术将改善对离子损伤特别敏感的任何器件的性能，例如电子或光学器件。另外，PEC刻蚀允许的选择性也可以导致全新的器件或制造工艺的开发。其他益处是用于刻蚀的该方法比标准干法刻蚀工具廉价得多。
与上面讨论的p型半导体的PEC刻蚀的其他技术相比，本发明的技术提供若干优点：
(1)它工作在室温，并且不需要额外偏压。
(2)可以实现非常平滑的刻蚀表面，尽管本发明不限于特定的表面质量(也可以实现粗糙表面，参见例如Adele Tamboli、Evelyn L.Hu、Steven P.DenBaars和Shuji Nakamura于与此相同日期提交的、题为“PHOTOELECTROCHEMICAL ROUGHING OF Ga-FACE，P-SIDE-UP GaN-BASED LIGHT EMITTING DIODES”的美国实用新型申请No.xx/xxx,xxx(代理人案号30794.271-US-U1(2008-535))，该申请依据35U.S.C§119(e)主张Adele Tamboli、Evelyn L.Hu、StevenP.DenBaars和Shuji Nakamura于2008年5月12日提交的、题为“PHOTOELECTROCHEMICAL ROUGHENING OF Ga-FACE，P-SIDE-UP GaN-BASED LIGHT EMITTING DIODES”的美国临时申请No.61/052,417(代理人案号30794.271-US-P1(2008-535))的权益，这些申请通过引用合并到此)。可以确定是否实现平滑或粗糙表面的因素是所使用的材料。典型地，缺陷以及由于使用半极化GaN的c-平面或某些取向而造成的结晶刻蚀导致粗糙表面，而无极性或低缺陷密度材料典型地产生平滑表面。基于选择哪一种电解质、其浓度、照明强度以及是否在刻蚀期间搅拌溶液，存在一些可调整性。对于粗糙表面，可以使用浓缩的KOH作为电解质，伴随较低的照明强度并且不搅拌。同样，在到达任何刻蚀-停止层之前停止刻蚀将确保不使表面平滑。
(3)异质结构的刻蚀是可能的且简单的。
(4)实验设置简单且不昂贵。
(5)可以使用该技术刻蚀Ga-面GaN。
一些现有技术经由金属接触施加外部偏压，使得外部偏压将表面能量拉低，直到空穴低于要刻蚀的表面。然而，在该技术中，金属接触覆盖器件表面的大部分，这是不期望的。
其他技术使用高能光源来使空穴去往要刻蚀的表面的小区域，但是该方法不高效，并且同样昂贵。
另一技术周期性地发光(开启和关闭)，从而生成载流子并且允许载流子有时间弛豫。在本发明中，周期性地发光不是必需的。
与本发明不同，现有技术中没有一种考虑使用器件的内部结构来刻蚀p型材料。另外，与本发明不同，现有技术中没有一种考虑光生成电子和空穴的光的正确频率以采用促进p型层刻蚀的异质结构中的内部场的优点。
在全部参考[1-8]中(除了[5])，使用的p型样品仅是p型层(无n型层)或是p-n同质结。这些样品中没有一个具有低带隙层。因此，在低带隙层中没有过剩的空穴生成。所以，虽然这些参考[1-8]可能具有内建场，但是载流子的生成在表面而不是在低带隙埋层中发生。在[5]中，他们使用纯化学方法而不是PEC来刻蚀缺陷，所以他们的技术与本发明不可以比较。
关于本发明的进一步的信息可以在[9]中找到。
参考文献
下面的参考文献通过引用合并到此。
[1]Borton et al，“Bias-assisted photoelectrochemical etching of p-GaNat 300K”，Applied Physics Letters，Vol.77(8)p.1227(2000)。
[2]Yang et al.，“Photoenhanced electrochemical etching for p-GaN”，Electronics Letter 36，No.1，p.88(2000)。
[3]Hwang et al.，“Efficient wet etching of GaN and p-GaN assistedwith chopped UV source”，Superlattices and Microstructures 35，p.45(2004)。
[4]Stocker et al.，“Crystallographic wet chemical etching of p-typeGaN”，Journal of the electrochemical Society 147(2)，p.763(2000)。
[5]Na et al.，“Selective wet etching of p-GaN for efficient GaN-basedlight emitting diodes”，IEEE Photonics Technology Letters 18，No.14，p.1512(2006)。
[6]Podlesnik et al.，“Deep ultraviolet induced wet etching of GaAs”，Applied Physics Letters 45(5)，p.563(1984)。
[7]J.Van de Ven和H.J.P.Nabben，“Photo-assisted etching of p-typesemiconductors”，Journal Electrochemical Society，Vol.138，No.11，p.3401(1991)。
[8]Fujii et al.，Appl.Phys.Lett.84(2004)。
[9]Adele C.Tamboli、Asako Hirai、Shuji Nakamura、StevenP.DenBaars和Evelyn L.Hu，“Photoelectrochemical etching ofp-type GaNheterostructures”，Applied Physics Letters 94，p 151113(2009)。
[10]Adele C.Tamboli、Kelly C.McGroddy和Evelyn L.Hu，“Photoelectrochemical roughening of p-type GaN for light extractionfrom GaN/InGaN light emit diodes”，physica status solidi，2008年10月27日。
总结
这里总结了本发明的优选实施例的描述。本发明的一个或多个实施例的前述描述是出于说明和描述的目的而给出的。其并非意在详尽或将本发明限于所公开的精确形式。根据上面的教导，许多修改和变化是可能的。其意在本发明的范围并非由该详细描述所限制，而是由随附的权利要求所限制。

Claims (23)

1.一种用于刻蚀器件结构中p型半导体层的方法，包括：
使用所述器件结构的内部电场来刻蚀所述p型层。
2.根据权利要求1所述的方法，其中所述内部电场将空穴驱动到被刻蚀的所述p型层的表面。
3.根据权利要求1所述的方法，还包括在所述器件结构的分离区域中而不是在被刻蚀的所述p型层的表面产生电子-空穴对，其中所述内部电场提供驱动力，用于空穴向所述p型层的所述表面而不是体内移动。
4.根据权利要求3所述的方法，还包括用来自光源的光来光生成所述电子空穴对，并且选择所述光的频率，使得所述光仅在所述内部电场位于其中的所述器件结构的分离区域中被吸收。
5.根据权利要求1所述的方法，其中所述器件结构是异质结构，并且所述内部电场在所述异质结构里面内部产生。
6.根据权利要求1所述的方法，其中基本没有外部偏压施加到所述p型层以便刻蚀所述p型层。
7.根据权利要求1所述的方法，其中与由被施加到所述器件结构以便刻蚀所述p型层的外部偏压产生的电场相比，所述内部电场更强，由此将空穴更快带到所述p型层的表面。
8.根据权利要求1所述的方法，其中所述内部电场使得能够以至少与n型层的刻蚀速率可比拟的速率来刻蚀所述p型层。
9.根据权利要求8所述的方法，其中所述刻蚀速率为每分钟至少2.8nm，外部偏压低于2V，并且所述刻蚀产生至少与在基本相似条件下刻蚀的n型层的表面粗糙度一样平滑的所述p型层的表面粗糙度。
10.根据权利要求1所述的方法，还包括在室温下，在电解质中刻蚀所述p型层。
11.根据权利要求1所述的方法，还包括在比所述p型层的化学湿法刻蚀中使用的温度低的温度下，或者在比使用外部偏压的所述p型层的刻蚀中使用的温度低的温度下，在电解质中刻蚀所述p型层。
12.根据权利要求1所述的方法，还包括刻蚀所述p型层，从而获得不是晶面的表面。
13.根据权利要求1所述的方法，还包括在所述p型层中刻蚀一个或多个各向异性的沟道。
14.根据权利要求1所述的方法，还包括以带隙选择性、缺陷选择性或带隙选择性和缺陷选择性两者刻蚀所述p型层。
15.根据权利要求1所述的方法，其中所述刻蚀是湿法刻蚀。
16.根据权利要求1所述的方法，其中所述刻蚀是光电化学即PEC刻蚀。
17.根据权利要求1所述的方法，还包括对所述器件结构进行掺杂以生成所述内部电场，所述内部电场将空穴驱动到被刻蚀的所述器件结构的位置。
18.根据权利要求1所述的方法，还包括将应变引入到所述器件结构以生成所述内部电场，所述内部电场将空穴驱动到被刻蚀的所述器件结构的位置。
19.一种异质结构，包括：
(a)具有刻蚀表面的p型半导体，其中与通过离子辅助等离子体刻蚀或干法刻蚀来刻蚀的p型半导体相比，通过光电化学刻蚀来刻蚀的所述p型半导体的损伤较低。
20.根据权利要求19所述的异质结构，其中所述刻蚀表面不是所述p型半导体的晶面。
21.根据权利要求19所述的异质结构，还包括所述p型半导体中的一个或多个各向异性的沟道。
22.根据权利要求19所述的异质结构，其中所述刻蚀表面具有与n型半导体的刻蚀表面可比拟的平滑度或粗糙度。
23.根据权利要求19所述的异质结构，其中所述PEC刻蚀不向所述p型半导体引入任何损伤。
CN2009801272867A 2008-05-12 2009-05-12 P型半导体异质结构的光电化学刻蚀 Pending CN102089864A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US5242108P 2008-05-12 2008-05-12
US61/052,421 2008-05-12
PCT/US2009/043643 WO2009140286A1 (en) 2008-05-12 2009-05-12 Photoelectrochemical etching of p-type semiconductor heterostructures

Publications (1)

Publication Number Publication Date
CN102089864A true CN102089864A (zh) 2011-06-08

Family

ID=41315316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801272867A Pending CN102089864A (zh) 2008-05-12 2009-05-12 P型半导体异质结构的光电化学刻蚀

Country Status (4)

Country Link
US (2) US8053264B2 (zh)
KR (1) KR20110021879A (zh)
CN (1) CN102089864A (zh)
WO (1) WO2009140286A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520212A (zh) * 2011-12-14 2012-06-27 中国科学院苏州纳米技术与纳米仿生研究所 多层材料的减薄装置及减薄待测样品的方法
CN104008955A (zh) * 2013-02-26 2014-08-27 波音公司 分离电子元件多层堆叠的元件的系统和方法
CN109585286A (zh) * 2018-11-07 2019-04-05 三明学院 一种增强湿法刻蚀各向异性的方法及系统
CN111261506A (zh) * 2018-11-30 2020-06-09 东泰高科装备科技有限公司 一种半导体器件光化学刻蚀方法及装置
CN112098481A (zh) * 2018-03-30 2020-12-18 厦门大学 一种用于氮化物半导体材料除氢激活的装置及氮化物半导体材料除氢激活的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089864A (zh) * 2008-05-12 2011-06-08 加利福尼亚大学董事会 P型半导体异质结构的光电化学刻蚀
JP2011520296A (ja) * 2008-05-12 2011-07-14 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア ｐ側上方ＧａＮ系発光ダイオードの光電気化学粗面化
US8569085B2 (en) * 2008-10-09 2013-10-29 The Regents Of The University Of California Photoelectrochemical etching for chip shaping of light emitting diodes
CN103155182A (zh) 2011-06-24 2013-06-12 松下电器产业株式会社 氮化镓类半导体发光元件、光源和凹凸构造形成方法
EP2597687B1 (en) * 2011-11-23 2016-02-03 Imec Method for producing a GaN LED device
KR102264072B1 (ko) 2012-06-01 2021-06-14 루미리즈 홀딩 비.브이. Led 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선
KR101977927B1 (ko) 2012-07-11 2019-05-13 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 광전소자 및 그 제조방법
US20150226386A1 (en) * 2012-08-30 2015-08-13 The Regents Of The University Of California High-power, laser-driven, white light source using one or more phosphors
EP2973667A4 (en) * 2013-03-14 2017-01-18 King Abdullah University Of Science And Technology Defect free single crystal thin layer
JP6625260B1 (ja) * 2018-10-18 2019-12-25 株式会社サイオクス 構造体の製造方法および構造体の製造装置
JP2020096015A (ja) 2018-12-10 2020-06-18 株式会社サイオクス 構造体の製造方法と製造装置、および光照射装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4369099A (en) * 1981-01-08 1983-01-18 Bell Telephone Laboratories, Incorporated Photoelectrochemical etching of semiconductors
US5773369A (en) * 1996-04-30 1998-06-30 The Regents Of The University Of California Photoelectrochemical wet etching of group III nitrides
US5824206A (en) * 1996-06-28 1998-10-20 The United States Of America As Represented By The Secretary Of The Air Force Photoelectrochemical etching of p-InP
JP5719493B2 (ja) * 2003-12-09 2015-05-20 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 表面粗化による高効率の（Ｂ，Ａｌ，Ｇａ，Ｉｎ）Ｎベースの発光ダイオード
US20080182420A1 (en) * 2006-11-15 2008-07-31 The Regents Of The University Of California Ion beam treatment for the structural integrity of air-gap iii-nitride devices produced by the photoelectrochemical (pec) etching
CN102089864A (zh) * 2008-05-12 2011-06-08 加利福尼亚大学董事会 P型半导体异质结构的光电化学刻蚀
JP2011520296A (ja) * 2008-05-12 2011-07-14 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア ｐ側上方ＧａＮ系発光ダイオードの光電気化学粗面化
US20100072518A1 (en) * 2008-09-12 2010-03-25 Georgia Tech Research Corporation Semiconductor devices and methods of fabricating same
US8569085B2 (en) * 2008-10-09 2013-10-29 The Regents Of The University Of California Photoelectrochemical etching for chip shaping of light emitting diodes
KR20110110846A (ko) * 2009-01-30 2011-10-07 더 리전츠 오브 더 유니버시티 오브 캘리포니아 레이저 패시트들을 위한 광전기화학 식각
TWI671811B (zh) * 2009-05-12 2019-09-11 美國伊利諾大學理事會 用於可變形及半透明顯示器之超薄微刻度無機發光二極體之印刷總成

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520212A (zh) * 2011-12-14 2012-06-27 中国科学院苏州纳米技术与纳米仿生研究所 多层材料的减薄装置及减薄待测样品的方法
CN102520212B (zh) * 2011-12-14 2013-10-30 中国科学院苏州纳米技术与纳米仿生研究所 多层材料的减薄装置及减薄待测样品的方法
CN104008955A (zh) * 2013-02-26 2014-08-27 波音公司 分离电子元件多层堆叠的元件的系统和方法
CN104008955B (zh) * 2013-02-26 2018-11-13 波音公司 分离电子元件多层堆叠的元件的系统和方法
CN112098481A (zh) * 2018-03-30 2020-12-18 厦门大学 一种用于氮化物半导体材料除氢激活的装置及氮化物半导体材料除氢激活的方法
CN112098481B (zh) * 2018-03-30 2021-08-27 厦门大学 一种用于氮化物半导体材料除氢激活的装置
CN109585286A (zh) * 2018-11-07 2019-04-05 三明学院 一种增强湿法刻蚀各向异性的方法及系统
CN111261506A (zh) * 2018-11-30 2020-06-09 东泰高科装备科技有限公司 一种半导体器件光化学刻蚀方法及装置

Also Published As

Publication number Publication date
US20120018853A1 (en) 2012-01-26
WO2009140286A1 (en) 2009-11-19
US8053264B2 (en) 2011-11-08
US20090283800A1 (en) 2009-11-19
KR20110021879A (ko) 2011-03-04

Similar Documents

Publication Publication Date Title
CN102089864A (zh) P型半导体异质结构的光电化学刻蚀
KR101282775B1 (ko) 수직형 발광 소자 및 그 제조방법
US8809832B1 (en) Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates and associated structure
US20090315055A1 (en) PHOTOELECTROCHEMICAL ROUGHENING OF P-SIDE-UP GaN-BASED LIGHT EMITTING DIODES
US10685835B2 (en) III-nitride tunnel junction with modified P-N interface
CN101471408A (zh) 镁掺杂氮化镓基材料和发光二极管p型氮化镓的激活方法
Jang et al. Electrical and structural properties of GaN films and GaN/InGaN light-emitting diodes grown on porous GaN templates fabricated by combined electrochemical and photoelectrochemical etching
US20080185595A1 (en) Light emitting device for alternating current source
US8679883B2 (en) Method of separating nitride films from growth substrates by selective photo-enhanced wet oxidation and associated semiconductor structure
Chiu et al. Optical and electrical properties of GaN-based light emitting diodes grown on micro-and nano-scale patterned Si substrate
US11715635B2 (en) Removing or preventing dry etch-induced damage in Al/In/GaN films by photoelectrochemical etching
Jung et al. Novel epitaxial nanostructures for the improvement of InGaN LEDs efficiency
Chiu et al. Nano-processing techniques applied in GaN-Based light-emitting devices with self-assembly Ni nano-masks
Chiu et al. Improved output power of InGaN-based ultraviolet LEDs using a heavily Si-doped GaN insertion layer technique
Feng et al. 21‐4: Elevating the Light Output Power Density of Scaling‐down AlGaN Ultraviolet‐C Micro‐LED
Fan et al. Molecular beam epitaxial growth of III-nitride nanowire heterostructures and emerging device applications
Kopylov Hybrid Light-Emitting Diode Enhanced With Emissive Nanocrystals
Lee Improving Efficiency of Visible and Deep UV LEDs and Lasers
Riuttanen Diffusion injected light emitting diode
Cavanagh Fabrication and Characterisation of III-nitride Light Emitting Diodes Emitting at Non-standard Wavelengths
CN118231532A (zh) 用于制造生长衬底的方法
Megalini Current Aperture III-Nitride Edge-emitting Blue Laser Diode
Jakhar Enhancing Light Extraction Efficiency Of GaN/InGaN Light Emitting Diode By Using Nano Structures…
Myllys Luminescence properties of GaN based diffusion injected light emitting diode structures
Banerjee et al. Large excitonic binding energy in GaN based superluminescent light emitting diode on naturally survived sub-10 nm lateral nanowires

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110608