CN118231532A - 用于制造生长衬底的方法 - Google Patents

用于制造生长衬底的方法 Download PDF

Info

Publication number
CN118231532A
CN118231532A CN202311768150.2A CN202311768150A CN118231532A CN 118231532 A CN118231532 A CN 118231532A CN 202311768150 A CN202311768150 A CN 202311768150A CN 118231532 A CN118231532 A CN 118231532A
Authority
CN
China
Prior art keywords
mesa
layer
porous
growth substrate
lower portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311768150.2A
Other languages
English (en)
Inventor
F·罗尔
A·杜塞涅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN118231532A publication Critical patent/CN118231532A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H01L21/30635—Electrolytic etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

用于制造生长衬底(20)的方法。在该方法方法中，该生长衬底适于通过外延产生基于InGaN的二极管(D1、D2、D3)的矩阵，该方法包括以下步骤：从导电缓冲层(11)制造晶体堆叠(10)，该晶体堆叠(10)包括：基于掺杂GaN的下层(12)；然后是基于InGaN的分离中间层(13)；然后是基于AlGaN的上层(14)；通过晶体堆叠(10)的局部蚀刻产生三个类别M1、M2、M3的台面；通过蚀刻去除至少台面M3的上部部分(24)，保留台面M1的上部部分(24)；然后，对仅台面M1和台面M3的下部部分(22)进行非光辅助电化学多孔化，台面M2的下部部分(22)未被多孔化。

Description

用于制造生长衬底的方法
技术领域
本发明的领域是用于制造包括台面的生长衬底的方法，以及用于产生适于自然发射或检测各种波长的光辐射的二极管的矩阵的方法。
背景技术
存在用于制造适于自然发射各种波长的光辐射的发光二极管的矩阵的方法。于是，二极管矩阵可以包括适于发射红光的二极管、适于发射绿光的其他二极管以及适于发射蓝光的其他二极管。这样的二极管矩阵然后形成具有自然RGB(代表红色、绿色、蓝色)发射的微屏幕。
说这些二极管具有自然发射，因为以给定波长发射的每个二极管的有源区不同于以另一个波长发射的二极管的有源区。在基于InGaN制造的二极管的情况下，有源区通过量子阱中铟的比例而彼此不同。
因此，这样的自然发射二极管的矩阵因此与颜色转换技术大为不同，在颜色转换技术中，二极管都以相同的波长发射，例如以蓝色发射，并且各自都覆盖有包括发光体(例如形成量子盒的半导体纳米晶体)的垫，以至少部分地将入射光转换成具有另一个波长的光。
为了制造自然发射二极管的矩阵，一种途径在于使用具有在电化学多孔化步骤期间已经部分地制成多孔的台面的生长衬底。这种电化学多孔化技术在Griffin和Oliver的题为“Porous nitride semico nductors reviewed(多孔氮化物半导体综述)”(《物理学杂志D：应用物理》(J.Phys.D:Appl.Phys.)53(2020)383002)的文章中有具体介绍。
文献EP3840065A1描述了用于使用电化学多孔化技术制造生长衬底然后制造二极管的矩阵的方法的示例。该方法包括产生具有由InGaN制成的多个台面的生长衬底(也称为伪衬底)，每个台面由InGaN的掺杂部分和InGaN外延再生长部分形成，InGaN的掺杂部分在电化学多孔化步骤期间制成多孔的，InGaN外延再生长部分非有意掺杂或弱掺杂使得其不被多孔化(其保持整体或致密，且因此为无孔的)。接下来通过外延从外延再生长部分产生二极管。
台面的掺杂部分可以在不同的台面之间具有不同的掺杂水平，使得台面具有不同的多孔化水平并因此具有不同的弛豫程度。由各种台面产生的二极管然后包括具有更大或更小比例的铟的量子阱，因此使得可以获得各种波长的发射像素。
然而，为了获得其掺杂InGaN层在不同的台面之间具有各种掺杂水平的台面，有必要在产生台面的步骤之前执行在InGaN的全层中空间局部化注入掺杂剂的步骤，这使得制造方法更加复杂。
发明内容
本发明的目的是至少部分地弥补现有技术的缺点，并且更特别地提出一种用于制造生长衬底的方法，该生长衬底适于产生基于InGaN的二极管的矩阵并且包括具有不同可变形性的台面，而没有必要执行掺杂剂的空间局部化注入。因此，这些具有各种可变形性的台面使得可以基于InGaN自然地产生二极管，该二极管可以各自发射或检测各种波长的光辐射，例如三种RGB颜色。
为此目的，本发明的目的是一种用于制造生长衬底的方法，该生长衬底适于通过外延产生基于InGaN的二极管的矩阵，该方法包括以下步骤：
-从基于掺杂GaN产生的导电缓冲层产生基于GaN的晶体堆叠，该基于GaN的晶体堆叠包括：基于掺杂GaN的下层；然后是基于InGaN的分离中间层；然后是基于AlGaN的上层；
-通过晶体堆叠的局部蚀刻产生三种类别M1、M2、M3的台面，然后每个台面由具有分别来自下层、来自分离中间层以及来自上层的下部部分、分离中间部分和上部部分的堆叠形成；
-通过蚀刻去除至少台面M3的上部部分，保留台面M1的上部部分；然后
-对仅台面M1和台面M3的下部部分进行非光辅助电化学多孔化，台面M2的下部部分未被多孔化。
这种制造方法的一些优选但非限制性的方面如下。
去除步骤可以通过光电化学蚀刻至少台面M3的分离中间部分来执行，台面M1由封装层来覆盖。
去除步骤可以通过干法蚀刻至少台面M3的上部来执行，其中，蚀刻在分离中间部分上停止，台面M1由蚀刻掩模来覆盖。
在产生台面的步骤之后，在每个台面中，分离中间部分可以在下部部分上并与下部部分接触，方法然后包括在电化学多孔化步骤之后进行的产生基于InGaN而产生的外延再生长部分的步骤，外延再生长部分搁置在台面Ml中的上部部分上并搁置在台面M3中的下部部分上。
该方法包括：在去除步骤和多孔化步骤之后且在产生外延再生长部分的步骤之前产生密封部分的步骤，密封部分至少沉积在台面M3的下部部分上并与台面M3的下部部分接触，然后被多孔化。
在产生晶体堆叠的步骤期间，外延再生长层位于下层上并与下层接触，使得在去除步骤和多孔化步骤之后，台面M3具有由来自外延再生长层的外延再生长部分形成的上表面。
本发明还涉及一种用于从生长衬底制造类别D1、D2、D3的二极管的矩阵的方法，该方法包括以下步骤：通过根据前述特征中任一项所述的方法制造生长衬底；然后沉积生长掩模，留下台面M1、M2、M3的上表面；然后分别从台面M1、M2、M3产生二极管D1、D2、D3的矩阵。
本发明还涉及一种适于通过外延产生基于InGaN的二极管的矩阵的生长衬底，该生长衬底包括：
-导电缓冲层，该导电缓冲层基于掺杂GaN制成；
-三种类别M1、M2、M3的台面，三种类别M1、M2、M3的台面搁置在导电缓冲层上，三种类别M1、M2、M3的台面中的每一者包括基于掺杂GaN产生的下部部分，并且
o台面M1还包括无孔分离中间部分并基于InGaN产生，其搁置在多孔下部部分上；然后包括无孔上部部分并基于AlGaN产生；
o台面M2由无孔下部部分形成；
o台面M3由多孔下部部分形成，并且不包括搁置在下部部分上的基于AlGaN产生的无孔上部部分。
每个台面M1、M2、M3可以包括基于掺杂InGaN产生的无孔外延再生长部分，该无孔外延再生长部分在台面M1中搁置在上部部分上并且在台面M3中搁置在下部部分上。
每个台面M1、M2、M3可以包括基于GaN产生的无孔密封部分，该无孔密封部分在台面M1中位于上部部分与外延再生长部分之间并与之接触，并且在台面M3中位于下部部分与外延再生长部分之间并与之接触。
每个台面M1、M2、M3可以包括基于InGaN产生的外延再生长中间部分，该外延再生长中间部分在台面M1中位于下部部分与分离中间部分之间，在台面M3中位于下部部分上。
每个台面M1、M2、M3的外延再生长中间部分可以是无孔的。
外延再生长中间部分可以在台面M1中是多孔的，并且在台面M2和台面M3中是无孔的。
附图说明
本发明的其他方面、目的、优点和特征将在阅读以下对其优选实施例的详细描述后将更好地显现出来，这些描述作为非限制性示例给出并参考附图，其中：
图1A至图1H示出了根据第一实施例的用于制造生长衬底、然后是二极管的矩阵的方法的步骤，其中，去除基于AlGaN的上部部分的步骤通过光电化学蚀刻来执行；
图2A至图2D示出了根据第一实施例的变型的用于制造生长衬底、然后是二极管的矩阵的方法的步骤，其中，晶体堆叠包括具有低厚度且旨在不被多孔化的外延再生长中间层；
图3A至图3E示出了根据第一实施例的另一个变型的用于制造生长衬底、然后是二极管的矩阵的方法的步骤，其中，晶体堆叠包括旨在被多孔化的外延再生长中间层，并且该外延再生长中间层可以具有大于图2A至图2D的情况的厚度；
图4A至图4F示出了根据第一实施例的用于制造生长衬底、然后是二极管的矩阵的方法的步骤，其中，去除基于AlGaN的上部部分的步骤通过光电化学蚀刻来执行。
具体实施方式
在附图和下面的说明书中，相同的附图标记表示相同或相似的元件。此外，各种元件未按比例示出，以这样的方式以便促进附图的清楚性。此外，不同的实施例和变型并不相互排斥，而是可以组合在一起。除非另有说明，术语“基本上”、“大致”、“……的量级”是指在10％的界限内，优选在5％的界限内。此外，术语“在……与……之间”及等同物是指包括边界，除非另有说明。
本发明涉及一种生长衬底及其制造方法。生长衬底适于通过外延产生基于InGaN的二极管的矩阵，这些二极管使得可以发射或自然检测各种波长的光辐射，例如RGB(红、绿、蓝)类型的光辐射。
生长衬底包括至少三种不同类别(标注为M1、M2和M3)的台面，台面具有各种可变形性d1、d2、d3，这取决于台面是否包括基于AlGaN的上部部分，并且取决于它们是否包括基于GaN的下部部分和/或基于InGaN的多孔化或未多孔化的外延再生长部分。通常，可变形性是在二极管的产生期间台面变形的能力。
台面的各种可变形性d1、d2、d3导致这样的事实，即在二极管的生长期间，台面M1、M2、M3然后在其上表面处在不同类别的台面之间具有有效网格参数的各种值。有效网格参数是在所考虑的层或层部分的主XY平面(与层的生长轴线正交)中定义的网格参数。此外，在相同的外延步骤期间从生长衬底产生的类别为D1、D2和D3的二极管将在结合到量子阱中的铟的比例方面具有不同的有源区，并因此将适于发射或检测各种波长的光辐射。
该制造方法提出首先产生基于GaN的台面M1、M2、M3，每个台面包括基于GaN的下部部分、基于InGaN的所谓的分离中间部分和基于AlGaN的上部部分。然后，通过蚀刻去除至少台面M3的基于AlGaN的上部部分，并且还可能去除台面M2的上部部分，而在台面M1中保留上部部分。在第一实施例中，这个去除步骤可以通过光电化学蚀刻基于InGaN的分离中间部分来执行，或者在第二实施例中，这个去除步骤可以通过干法蚀刻基于AlGaN的上部部分来执行，其中，蚀刻在基于InGaN的分离中间部分上停止。该方法还设想通过电化学多孔化仅对台面M1和台面M3的下部部分进行多孔化，而下部部分在台面M2中未被多孔化。
需要说明的是，光电化学蚀刻通过将生长衬底浸入液态电解质中，并通过用仅能够被分离中间部分吸收的激发光束照射台面来执行。这些中间部分的材料然后被液态电解质氧化和溶解。可以施加低电压VPECE以收集光生电子。此外，还应当指出，电化学多孔化(通过电化学阳极氧化的多孔化)也通过将生长衬底浸入液态电解质中来执行。施加较高值的电压VECE来引起这些所需层部分的多孔化。在本发明的范围内，电化学多孔化是非光辅助的。
这里应该指出，电化学多孔化反应是选择性反应，因为对于值VECE的相同电压Ep，如果基于GaN的晶体半导体材料的掺杂水平ND高于或等于预定义最小掺杂水平ND,min(VECE)，则基于GaN的晶体半导体材料将被多孔化。否则，它将不会被多孔化并将保持完整(致密)。在这方面，文献EP3840016A1示出了随着基于GaN的晶体材料的掺杂水平ND(在此指在施主(donor)中)和施加的电压VECE而变化的电化学多孔化的存在域的示例。
因此，获得生长基质，其中：
o台面M2具有最小的可变形性d2，这是因为它们不包括多孔化部分。有效网格参数aM2是基于GaN的导电缓冲层的网格参数，台面(通过与台面的产生相关的轻微弛豫)搁置在导电缓冲层上。优选地，这将因此给出：aM2≈aGaN；
o台面Ml具有大于d2的可变形性d1，只要它们包括基于GaN的多孔化下部部分和基于AlGaN的未多孔化上部部分。然后，这迫使台面M1处于压缩状态，并在二极管的产生期间导致有效的网格参数aM1低于台面M2的网格参数：aM1<aM2；
o台面M3还具有大于d2的可变形性d3，这是因为它们包括基于GaN的多孔化下部部分。台面M3还包括基于InGaN的未多孔化外延再生长部分，该未多孔化外延再生长部分然后产生台面M3的拉伸应力，并在二极管的产生期间导致有效网格参数aM3大于台面M2的有效网格参数：aM3>aM2。
图1A至图1H示出了根据第一实施例的用于制造生长衬底20、然后是二极管的矩阵的方法的步骤，其中，分离基于AlGaN的上部部分24的步骤通过光电化学蚀刻来执行。在这个示例中，二极管的矩阵形成具有自然RGB发射的微屏幕。
在这里和在下面的描述中定义了正交三维直接参考系XYZ，其中X轴线和Y轴线形成支撑衬底2的主平面，并且其中，Z轴线在台面的方向上横跨生长衬底20的厚度定向。
参考图1A，产生了搁置在支撑衬底2上的基于GaN的晶体堆叠10。总体而言，“基于GaN的材料”意味着该材料可以是GaN或者可以是GaN的三元或四元化合物。因此，它通常可以是InxAlyGa1-x-yN，其中，铟x的比例可以为零，并且其中，铝y的比例也可以为零。另一方面，“基于InGaN的材料”意味着其由InGaN或由InAlGaN制成，也就是说，其可以由InxAlyGa1-x-yN制成，其中，铟x的比例为非零，并且其中，铝y的比例可以为零。同样地，“基于AlGaN的材料”意味着其由AlGaN或由InAlGaN制成，也就是说，它可以由InxAlyGa1-x-yN制成，其中，铟x的比例可以为零，并且其中，铝y的比例为非零。
此处，支撑层2由不可多孔化的材料产生，使得其在台面M1和台面M3的后续多孔化期间保持无孔(致密)。支撑层2可以是对电化学多孔化反应惰性的材料，比如绝缘材料(蓝宝石等)或者非有意掺杂(nid)或弱掺杂的半导体材料(SiC、Si等)。支撑层2也可以是基于GaN的半导体材料，其是非有意掺杂的或弱掺杂的，以便在多孔化电压VECE下不可多孔化。例如，支撑层可以由独立的蓝宝石、硅、SiC或GaN等产生。它具有例如在大约200μm至大约1.2mm之间的厚度。中间层可以存在于支撑衬底2与导电缓冲层11之间，例如基于AlN产生。因此，作为示例，可以使用以下堆叠：Si/AlN/AlGaN/GaN；蓝宝石/nid GaN；SiC/AlN/AlGaN等，如果导电缓冲层11具有足以确保生长衬底20的机械强度的厚度，则不存在支撑衬底2。
晶体堆叠10包括导电缓冲层11，台面M1、M2、M3位于导电缓冲层11上，并且这将使得可以从偏置电极3向台面的下部部分22施加电势。为此，导电缓冲层11在其厚度的至少一部分上从基于掺杂GaN(这里是n型)的晶体材料产生，例如其掺杂水平为1018cm-3。导电缓冲层11通过外延从支撑衬底2产生。导电缓冲层11可以具有大约1μm至10μm之间的厚度。在这个掺杂水平下，导电缓冲层11在随后的电子多孔化步骤期间(在大约15V的电压下)不被多孔化，并使得载流子的循环成为可能。
下层12搁置在导电缓冲层11上并与其电接触(并且这里是物理接触)。旨在形成台面的下部部分22，其中，仅台面Ml和台面M3的下部部分22将被多孔化。它是基于GaN产生，并通常可以制成为InxGa1-xN，其中，铟x的比例(正或零)低于分离中间层13的比例，以便在随后的光电化学蚀刻步骤期间不吸收激发光束。它被充分掺杂，以便在随后的电化学多孔化步骤期间使台面M1和台面M3的下部部分22多孔化。在这个实施例中，它由掺杂水平约为6×1018cm-3的n型掺杂GaN产生。其厚度为几百纳米的量级，以使台面Ml和台面M3的机械应力的良好弛豫成为可能，例如至少等于500nm，并且在这里等于大约1000nm。
分离中间层13搁置在下层12上，并且在这里与下层12接触。在随后的光电化学蚀刻步骤期间，分离中间层13旨在被蚀刻以确保仅移除台面M2和台面M3(而不是台面Ml)的上部部分24。因此，分离中间层13是牺牲层。分离中间层13基于InxGa1-xN产生，其中，铟x的非零比例大于下层12和上层14的铟x的比例，例如在10％至15％之间，以在随后的光电化学蚀刻步骤中是唯一吸收激发光束的铟。换言之，分离中间层13的带隙能量低于下层12和上层14的带隙能量。在这个实施例中，分离中间层13由非有意掺杂的InGaN产生，其中，铟x的比例大约为15％。分离中间层13的厚度为几纳米的量级，例如大约3nm。因此，分离中间层13可以形成单个量子阱或多个量子阱。应当注意，在同等掺杂水平下，InGaN在低于GaN电压的电压VECE下多孔化。这里选择铟x的比例和掺杂水平，以便分离中间部分23在图1E的多孔化步骤期间不被多孔化。
上层14搁置在分离中间层13上，并在这里与之接触。上层14旨在形成台面的上部部分24，其中，在随后的光电化学蚀刻步骤期间将去除台面M3的上部部分(并且这里还去除台面M2的上部部分)，并且将保留台面Ml的上部部分。上层14基于AlyGa1-yN产生，其中，铝y的比例非零，其大于下层12和中间层13的铝y的比例。选择掺杂水平以使台面Ml的上部部分24在随后的电化学多孔化步骤期间不被多孔化。因此，该材料可以是非有意掺杂的或弱掺杂的。在这个实施例中，上层14由非有意掺杂的AlGaN产生，其中，铝y的比例大约为10％。上层14的厚度为约100nm量级，例如大约100nm。应当注意的是，上层14可以覆盖有薄的保护层(未示出)，例如由厚度为1nm至3nm量级的GaN或InGaN制成，以避免AlGaN的氧化。
这里，应当注意的是，下层12、中间层13和上层14各自具有低于其临界厚度的厚度，在该临界厚度处存在机械应力的塑性弛豫。晶体堆叠10的总厚度也低于预定义临界厚度。因此，导电缓冲层11在下层12、中间层13和上层14中产生机械应力(在XY平面中定向)，其值使得在多孔化之前，有效网格参数接近或基本上等于导电缓冲层11的有效网格参数，这里基本上等于弛豫GaN的有效网格参数(或者如果它由蓝宝石制成，则略微压缩)。
参考图1B，台面M1、M2和M3通过光刻和局部蚀刻来结构化晶体堆叠10而产生。这里执行蚀刻直到在导电缓冲层11的上面上开口。蚀刻可以是干法蚀刻，例如使用氯气的ICP-RIE等离子体类型，使得台面的侧壁基本上竖直。每个台面由基于GaN的下部部分22(来自下层12)、基于InGaN的分离中间部分23(来自中间层13)和基于AlGaN的上部部分24(来自上层14)在+Z方向上的堆叠形成。由于台面由相同的晶体堆叠10产生，台面的每个部分与其他台面的对应部分共面并且具有相同的厚度。
接下来，偏置电极3沉积在导电缓冲层11上并与之接触，这使得可以向台面施加电势。
参考图1C，去除了至少台面M3(并且这里还有台面M2)的上部部分24，而不是台面M1的上部部分24。在这个实施例中，通过对台面M2和台面M3的整个中间部分23进行光辅助电化学蚀刻来实现这种去除。另一方面，台面M1由防止蚀刻台面M1的中间部分23的封装层4保护。
为此，首先将封装层4沉积在台面M1上，以这样的方式以便完全覆盖这些台面M1。台面M2和台面M3不被这个层4覆盖。封装层4可以是光敏树脂，或者甚至是氧化物的共形层。因此，台面Ml的中间部分23将不与液态电解质接触。
接着，执行对台面M2、M3的中间部分23的蚀刻。生长衬底20浸入液态电解质中，使得可以溶解通过吸收激发光束形成的氧化的InGaN。液态电解质可以是酸性或碱性的，并且可以是草酸。液态电解质还可以是KOH、HF、HNO3、NaNO3、H2SO4或其混合物。因此也可以使用草酸和NaNO3的混合物。生长衬底20还受到激发光束的作用，该激发光束的光谱使得可以仅激发中间部分23。激发光束可以是与滤光器、LED或甚至激光源相关联的白光灯。因此，405nnm的激光可以用于仅激发由具有15％铟的InGaN制成的中间部分23。此外，电压VPECE可以通过发电机施加在偏置电极与插入在电解质中的反电极(例如，铂栅极或导线)之间。它也可以是例如2V。这个电压VPECE使得可以改善光生电子的收集。
参考图1D，在光电化学蚀刻去除步骤之后，移除封装层4。因此，由于中间部分23的全部蚀刻，台面M2和台面M3失去了它们的上部部分24。因此，上面对应于下部部分22的上面。另一方面，台面Ml的上表面仍对应于上部部分24(或薄的保护部分)。
参考图1E，仅对台面M1和台面M3的下部部分22而不是台面M2的下部部分22执行非光辅助的电化学多孔化。为此，仅在台面M2上沉积封装层5，例如光敏树脂或氧化物或氮化硅层(共形沉积)。因此，台面M2将不与液态电解质接触。另一方面，台面M1和台面M3没有被这个封装层5覆盖。
接下来，将生长衬底20再次浸入液态电解质中。偏置电极3然后以这样的方式连接到发电机，以便施加值为VECE(例如这里等于15V)的电压。这导致仅与液态电解质接触的台面M1和台面M3的下部部分22的多孔化。因此，台面M2的下部部分22未被多孔化。电压可以施加从几秒到几小时的时间。可以使用参考电极来精确地控制所施加的电压。在这个步骤期间，在台面的方向上没有激发光束的发射。接下来，将生长衬底20从电解槽中移除，并且移除封装层5。
因此，获得生长衬底20，其中，具有各种可变形性的台面已经从相同的初始晶体堆叠10获得。因此，生长衬底20适于通过外延来产生二极管的矩阵，使得可以自然发射或接收各种波长的光辐射，特别是在已经产生基于InGaN的外延再生长部分27之后。
因此，台面M2具有最小的可变形性d2，因为它没有被多孔化。在这个示例中，台面M2不再包括基于AlGaN的上部部分24。替代地，如上所述，台面M2可以保持基于AlGaN的上部部分24，在这种情况下，上部部分24将不被多孔化(如下部部分22一样)。在任何情况下，由于台面在其制造期间的低弛豫，台面M2具有基本上等于导电缓冲层11的有效网格参数的有效网格参数，或者甚至基本上等于层11的弛豫材料的网格参数(图1B)。台面M2将使得能够产生例如发射绿光的二极管D2。
由于下部部分22的多孔化，台面M1具有大于d2的可变形性d1。另外，多孔化的下部部分22使得台面Ml可以在由基于AlGaN的未多孔化的上部部分24产生的机械压缩应力的作用下弛豫，使得有效网格参数低于台面M2的有效网格参数。然而，在这种弛豫之后，部分24将在二极管的产生期间限制台面Ml的变形，并因此限制铟的掺入。台面M1将使得能够产生例如发射蓝光的二极管D1。
最后，由于下部部分22的多孔化和基于AlGaN的上部部分24的缺失，台面M3具有大于d2且不同于d1的可变形性d3。在基于InGaN的外延再生长部分27的产生期间，由于由部分27产生的机械拉伸应力，台面M3可以具有大于台面M2的有效网格参数的有效网格参数。台面M3将使得能够产生例如发射红光的二极管D3。
参考图1F，接下来通过从生长衬底20的台面的外延再生长来产生二极管的矩阵。首先，在此保形地沉积(例如通过PECVD)在电介质材料中产生的生长掩模6，以这样的方式使得覆盖台面的侧壁以及导电缓冲层11。生长掩模6例如可以从氮化硅或从氮化物和氧化硅的双层产生，其厚度大约为80nm。生长掩模6仅使台面M1、M2、M3的上面的一个表面自由，以这样的方式以便形成萌发表面。接下来，可以执行在氨中且在高温(例如，在750℃至900℃之间)下的退火以清洁台面M1、M2、M3的上表面。
参考图1G，基于GaN的薄层26通过外延沉积在台面的上表面上，特别是在台面M3的上表面上，以这样的方式以便密封多孔化下部部分22的到上表面上开口的孔。举例来说，这个密封层26可以由铟的比例为大约1％并且厚度在大约10nm至100nm之间的InGaN制成。
接下来，在台面M1、M2和M3上，特别是在台面M3上，产生外延再生长部分27。这些部分27可以具有大约200nm的厚度，并可以从铟的比例为大约8％的量级的InGaN产生。然后，外延再生长部分27引起台面M3的多孔化下部部分22的变形(拉伸应力)，这反过来使得外延再生长部分27可以弛豫。另外，台面M3的上面的网格参数与台面M1的上面的网格参数不同。
参考图1H，二极管D1、D2、D3通过从台面M1、M2、M3外延再生而同时从生长衬底20产生。因此，在相同的外延沉积步骤期间，基于n型掺杂InGaN的第一部分沉积在每个台面上，然后根据台面的种类M1、M2、M3，该台面将或多或少地弛豫。因此，具有8.5％铟的InGaN的第一部分的200nm的厚度使得可以在台面M3上获得的有效网格参数。在相同的沉积期间，在台面Ml上，由于基于AlGaN的上部部分24，第一部分包括较少的铟，并且在台面M3上，由于多孔化的下部部分22和由于不存在AlGaN的未多孔化的上部部分24，第一部分包括较多的铟。接下来，产生具有量子阱的有源区，即基于p型掺杂InGaN的第二部分。可以在有源区与第二p型掺杂部分之间提供用于阻挡GaN或AlGaN电子的中间部分。
因此，该制造方法使得可以自然地产生将以不同波长发射的二极管D1、D2、D3，这里是三种RGB颜色。这是可能的，因为台面M1、M2、M3具有不同的可变形性d1、d2、d3。此外，将铟掺入到二极管中，特别是掺入到第一n型掺杂部分中，然后掺入到有源区的量子阱中，实际上取决于台面的可变形性和有效网格参数。外延再生长部分的有效网格参数越高(在产生二极管之后)，相应二极管的主波长就越长。用于制造生长衬底20的方法因此实施光电化学蚀刻步骤和至少一个电化学多孔化步骤。因此，不需要如在上述现有技术中那样执行掺杂剂的局部离子注入步骤以获得各种类型的台面。
图2A至图2D示出了根据第一实施例的变型的用于制造生长衬底20、然后是二极管D1、D2、D3的矩阵的方法的步骤，其中，晶体堆叠10包括旨在不被多孔化的具有低厚度的外延再生长中间层15。
参考图2A，制造类似于图1A晶体堆叠的晶体堆叠10，其不同之处在于图2A晶体堆叠10包括位于下层12与分离中间层13之间并与之接触的外延再生长中间层15。这个外延再生长中间层15旨在在去除基于AlGaN的上部部分24和基于InGaN的中间部分23之后形成台面M2和台面M3的外延再生长部分25。它可以基于GaN产生，例如由GaN或InGaN(具有小比例的铟，低于中间层的铟，以便在光电化学蚀刻步骤期间不被蚀刻)制成。它是非有意掺杂的，或者是弱掺杂的，以便在电化学多孔化步骤期间不被多孔化(掺杂水平低于下层12的掺杂水平)。其厚度是低的，例如在10nm量级，以便不影响台面Ml和台面M3的可变形性。
参考图2B，执行至少台面M3的中间部分23的光辅助电化学蚀刻，而非台面M1的中间部分23的光辅助电化学蚀刻，并且此处还执行台面M2的中间部分23的光辅助电化学蚀刻。这个步骤与上面结合图1C描述的步骤相同。在这个步骤之后，台面M2和台面M3的上面是外延再生长部分25的上面。
参考图2C，仅对台面M1和台面M3的下部部分22执行电化学多孔化，而不对台面M2的下部部分22执行电化学多孔化。这个步骤与上面结合图1E描述的步骤相同。由于台面Ml和台面M3的外延再生长部分25的材料在铟的比例和掺杂水平方面的组成，这些部分没有被多孔化(类似于台面Ml的上部部分24，并且不同于台面Ml和台面M3的下部部分22)。
参考图2D，产生二极管D1、D2、D3。这个步骤类似于上面结合图1F和图1H描述的步骤。应该注意的是，这里不需要在台面M3的上面上沉积用于密封孔的薄部分，因为这里它由外延再生长部分25(未多孔化)而不是多孔化下部部分22形成。
图3A至图3E示出了根据第一实施例的另一个变型的用于制造生长衬底20、然后是二极管D1、D2、D3的矩阵的方法的步骤，其中，晶体堆叠10包括旨在被多孔化的外延再生长层15，这个外延再生长层15具有大于结合图2A至图2D所描述的厚度。
参考图3A，产生类似于图2A晶体堆叠的晶体堆叠10，其不同之处在于位于下层12与分离中间层13之间并与下层12和分离中间层13接触的外延再生长中间层15旨在被多孔化，并因此可以具有大于图2A的厚度。如图2A所示，外延再生长中间层15可以基于GaN产生，优选地由具有低比例铟的InGaN制成，铟的比例低于中间层13的铟的比例，以便在光电化学蚀刻步骤期间不被蚀刻，但在图3C的步骤期间足以被多孔化。外延再生长中间层15被掺杂，使得它在图3D的电化学多孔化步骤期间不被多孔化(低于下层12的多孔化)。外延再生长中间层15的厚度大于图2A的厚度，例如为几百纳米量级。在这个实施例中，外延再生长中间层15由铟的比例为5％至8％的量级的InGaN制成，n型掺杂的掺杂水平在1017cm-3至5×1018cm-3之间，厚度大约为200nm。
参考图3B，执行至少台面M3的中间部分23的光辅助电化学蚀刻，这里也执行台面M2的中间部分23的光辅助电化学蚀刻，而不执行台面M1的中间部分23的光辅助电化学蚀刻。这个步骤与图2B的步骤相同。在这个步骤之后，台面M2和台面M3的上面是外延再生长部分25的上面。
参考图3C，执行仅台面M1的下部部分22和外延再生长部分25的第一电化学多孔化(非光辅助)。台面M3的下部部分22将在另一个电化学多孔化步骤期间被多孔化。显然，这两个多孔化步骤可以颠倒。因此，封装层5覆盖台面M2和台面M3。将生长衬底20浸入液态电解质中，施加电压VECE1(大约16V)。另外，台面Ml的下部部分22和外延再生长部分25被多孔化，而不是基于AlGaN的上部部分24被多孔化。
参考图3D，接下来执行仅台面M3的下部部分22的第一电化学多孔化(非光辅助)。这里，封装层5覆盖台面Ml和台面M3。施加其值低于VECE1的电压VECE2(大约15V)，以便仅使台面M3的下部部分22而不使外延再生长部分25多孔化。在这两个电化学多孔化步骤之后，通过由AlGaN制成的未多孔化上部部分24形成台面Ml的上面，并且通过未多孔化外延再生长部分25形成台面M2和台面M3的上面。
参考图3E，产生二极管D1、D2、D3。因为台面中的一个台面或另一个台面的上面不是由多孔化部分形成，不需要沉积用于密封孔的薄层。二极管D1、D2、D3的产生如以上结合图2D所描述的那样执行。
图4A至图4F示出了根据第二实施例的用于制造生长衬底20、然后是二极管D1、D2、D3的矩阵的方法的步骤，其中，通过干法蚀刻来执行蚀刻基于AlGaN的上部部分24的步骤。在这个示例中，晶体堆叠10类似于图1A的晶体堆叠，但是其也可以是图2A的晶体堆叠(具有旨在不被多孔化的外延再生长层15)，类似于图3A的晶体堆叠(具有旨在被多孔化的外延再生长层15)。
参考图4A，产生了搁置在支撑衬底2上的晶体堆叠10。这里，其与图1A的晶体堆叠10类似，并且主要不同之处在于，分离中间层13在去除至少台面M3(并且这里还有台面M2)的上部部分24的步骤期间确保蚀刻停止功能。它基于InGaN产生，其中，铟的比例足以确保在AlGaN/InGaN界面处的蚀刻选择性。
参考图4B，接下来在第一干法蚀刻步骤期间例如通过用第一蚀刻剂进行RIE蚀刻来产生台面M1、M2和M3。这里，蚀刻剂被选择为能够局部蚀刻基于AlGaN的上层14，然后蚀刻基于InGaN的中间层13，最后蚀刻基于GaN的下层12。蚀刻掩模在此可以以保护台面的顶部的方式设置。
接着，用第二蚀刻剂执行第二干法蚀刻步骤，例如通过RIE蚀刻。沉积蚀刻掩模7(硬掩模)以覆盖台面M1，并至少留下台面M3的上面，这里还有台面M2的上面。它还可以覆盖导电缓冲层11的自由面。这里，第二蚀刻剂被选择为能够局部蚀刻台面M2和台面M3的基于AlGaN的上部部分24，并在中间部分23上停止。接下来，去除硬掩模7。在这个步骤之后，由基于AlGaN的未多孔化上部部分24形成台面M1的上面，并且由仍然存在的中间部分23(其可以在其厚度的一部分上被蚀刻，这取决于干法蚀刻的操作条件)形成台面M2和台面M3的上面。
参考图4C，仅对台面M1和台面M3的下部部分22执行电化学多孔化，而不对台面M2的下部部分22执行电化学多孔化。这个步骤与图1E的步骤相同。预先在导电性缓冲层11上产生电极3并且电极3与导电性缓冲层11接触。然后，产生仅覆盖台面M2的封装层5。将生长衬底20浸入液态电解质中，并施加电压VECE。台面Ml和台面M3的下部部分22被多孔化，而台面Ml的基于AlGaN的上部部分24没有被多孔化。接下来，移除封装层5。
参考图4D，生长掩模6沉积在导电缓冲层11上和台面M1、M2、M3的侧壁上，留下台面M1、M2和M3的上面的表面。台面的上面的清洁退火也可以例如在氨中和在高温下执行。这里，这种退火可以升华去除台面M2和台面M3的可能具有与干法蚀刻相关的表面缺陷的蚀刻停止部分23。在这个步骤之后，台面Ml的上面由未多孔化上部部分24形成，台面M2的上面由未多孔化下部部分22形成，并且台面M3的上面由多孔化下部部分22形成。
参考图4E，基于GaN的薄密封层26沉积在台面的上表面上，并且特别地沉积在台面M3的上表面上，以这样的方式以便密封多孔化下部部分22的到上面上开口的孔。接下来，在台面M1、M2和M3上并且具体地在台面M3上产生外延再生长部分27。
参考图4F，二极管D1、D2、D3从生长衬底20同时通过从结合图1H描述的台面M1、M2、M3的外延再生长来产生。
刚刚描述了特定实施例。本领域技术人员将会想到各种变型和修改。
因此，如上所述，对于台面M1，可以保持台面M2的上部部分24。此外，可以在去除至少台面M3的上部部分24的步骤之前执行非光辅助电化学多孔化步骤。最后，可以在产生二极管的步骤之前或期间制造外延再生长部分25、27。当外延再生长部分25、27在二极管之前产生时，它们可以是多孔化的，在这种情况下它们具有低厚度，或者它们可以不是多孔化的，在这种情况下它们可以具有更大的厚度。

Claims (13)

1.用于制造生长衬底(20)的方法，所述生长衬底(20)适于通过外延产生基于InGaN的二极管(D1、D2、D3)的矩阵，所述方法包括以下步骤：
从基于掺杂GaN产生的导电缓冲层(11)产生基于GaN的晶体堆叠(10)，所述基于GaN的晶体堆叠(10)包括：
·基于掺杂GaN的下层(12)；然后
·基于InGaN的分离中间层(13)；然后
·基于AlGaN的上层(14)；
通过所述晶体堆叠(10)的局部蚀刻产生三种类别M1、M2、M3的台面，然后每个台面由具有分别来自所述下层(12)、来自所述分离中间层(13)以及来自所述上层(14)的下部部分(22)、分离中间部分(23)和上部部分(24)的堆叠形成；
通过蚀刻去除至少台面M3的所述上部部分(24)，保留台面M1的所述上部部分(24)；然后
对仅所述台面M1和所述台面M3的所述下部部分(22)进行非光辅助电化学多孔化，台面M2的所述下部部分(22)未被多孔化。
2.根据权利要求1所述的制造方法，其中，去除步骤通过光电化学蚀刻至少所述台面M3的所述分离中间部分(23)来执行，所述台面Ml由封装层(4)来覆盖。
3.根据权利要求1所述的制造方法，其中，去除步骤通过干法蚀刻至少所述台面M3的所述上部部分(24)来执行，其中，蚀刻在所述分离中间部分(23)上停止，所述台面Ml由蚀刻掩模(7)来覆盖。
4.根据权利要求1所述的制造方法，其中，在产生所述台面的步骤之后，在每个台面中，所述分离中间部分(23)在所述下部部分(22)上并与所述下部部分(22)接触，所述方法包括在电化学多孔化步骤之后进行的产生基于InGaN而产生的外延再生长部分(27)的步骤，所述外延再生长部分(27)搁置在所述台面Ml中的所述上部部分(24)上并搁置在所述台面M3中的所述下部部分(22)上。
5.根据权利要求4所述的制造方法，所述制造方法包括：在去除步骤和多孔化步骤之后且在产生所述外延再生长部分(27)的步骤之前产生密封部分(26)的步骤，所述密封部分(26)至少沉积在所述台面M3的所述下部部分(22)上并与所述台面M3的所述下部部分(22)接触，然后被多孔化。
6.根据权利要求1所述的制造方法，其中，在产生所述晶体堆叠(10)的步骤期间，外延再生长层(15)位于所述下层(12)上并与所述下层(12)接触，使得在去除步骤和多孔化步骤之后，所述台面M3具有由来自所述外延再生长层(15)的外延再生长部分(25)形成的上面。
7.用于从生长衬底(20)制造类别D1、D2、D3的二极管的矩阵的方法，所述方法包括以下步骤：
通过根据权利要求1所述的方法制造所述生长衬底(20)；然后
沉积生长掩模(6)，留下台面M1、台面M2、台面M3的上表面；然后
分别从所述台面M1、所述台面M2、所述台面M3产生二极管D1、二极管D2、二极管D3的矩阵。
8.适于通过外延产生基于InGaN的二极管的矩阵的生长衬底(20)，所述生长衬底(20)包括：
导电缓冲层(11)，所述导电缓冲层(11)基于掺杂GaN产生；
三种类别M1、M2、M3的台面，所述三种类别M1、M2、M3的台面搁置在所述导电缓冲层(11)上，所述三种类别M1、M2、M3的台面中的每一者包括基于掺杂GaN产生的下部部分(22)，并且
台面M1还包括无孔分离中间部分(23)并基于InGaN产生，其搁置在所述多孔下部部分(22)上；然后包括无孔上部部分(24)并基于AlGaN产生；
台面M2由所述无孔下部部分(22)形成；
台面M3由所述多孔下部部分(22)形成，并且不包括搁置在所述下部部分(22)上的基于AlGaN产生的所述无孔上部部分(24)。
9.根据权利要求8所述的生长衬底，其中，每个台面M1、台面M2、台面M3包括基于掺杂InGaN产生的无孔外延再生长部分(27)，所述无孔外延再生长部分(27)在所述台面M1中搁置在所述上部部分(24)上并且在所述台面M3中搁置在所述下部部分(22)上。
10.根据权利要求9所述的生长衬底，其中，每个台面M1、台面M2、台面M3包括基于GaN产生的无孔密封部分(26)，所述无孔密封部分(26)在所述台面M1中位于所述上部部分(24)与所述外延再生长部分(27)之间并与所述上部部分(24)和所述外延再生长部分(27)接触，并且在所述台面M3中位于所述下部部分(22)与所述外延再生长部分(27)之间并与所述下部部分(22)和所述外延再生长部分(27)接触。
11.根据权利要求8所述的生长衬底，其中，每个台面M1、台面M2、台面M3包括基于InGaN产生的外延再生长中间部分(25)，所述外延再生长中间部分(25)在所述台面M1中位于所述下部部分(22)与所述分离中间部分(23)之间，在所述台面M3中位于所述下部部分(22)上。
12.根据权利要求11所述的生长衬底，其中，每个台面M1、台面M2、台面M3的所述外延再生长中间部分(25)是无孔的。
13.根据权利要求11所述的生长衬底，其中，所述外延再生长中间部分(25)在所述台面Ml中是多孔的，并且在所述台面M2和所述台面M3中是无孔的。
CN202311768150.2A 2022-12-21 2023-12-21 用于制造生长衬底的方法 Pending CN118231532A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2214167A FR3144485A1 (fr) 2022-12-21 2022-12-21 Procédé de fabrication d’un substrat de croissance comportant des mésas de différentes deformabilites, par gravure et porosification électrochimique
FRFR2214167 2022-12-21

Publications (1)

Publication Number Publication Date
CN118231532A true CN118231532A (zh) 2024-06-21

Family

ID=85685553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311768150.2A Pending CN118231532A (zh) 2022-12-21 2023-12-21 用于制造生长衬底的方法

Country Status (4)

Country Link
US (1) US20240213398A1 (zh)
EP (1) EP4398317A1 (zh)
CN (1) CN118231532A (zh)
FR (1) FR3144485A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3105568B1 (fr) 2019-12-19 2021-12-17 Commissariat Energie Atomique Procede pour fabriquer un substrat comprenant une couche d’ingan relaxee
FR3105567B1 (fr) 2019-12-19 2021-12-17 Commissariat Energie Atomique Procede pour fabriquer une structure gan/ingan relaxee
US20220285584A1 (en) * 2021-03-08 2022-09-08 Applied Materials, Inc. Indium-gallium-nitride light emitting diodes with light reflecting mirrors
FR3124313B1 (fr) * 2021-06-16 2023-06-30 Commissariat Energie Atomique Procede de fabrication d’une matrice a emission native

Also Published As

Publication number Publication date
EP4398317A1 (fr) 2024-07-10
US20240213398A1 (en) 2024-06-27
FR3144485A1 (fr) 2024-06-28

Similar Documents

Publication Publication Date Title
US10923626B2 (en) LED sidewall processing to mitigate non-radiative recombination
US8815618B2 (en) Light-emitting diode on a conductive substrate
JP2023179686A (ja) 材料および半導体構造を多孔質化する方法
US11735693B2 (en) Method for manufacturing a substrate comprising a relaxed InGaN layer
US20120018853A1 (en) Photoelectrochemical etching of p-type semiconductor heterostructures
US9373496B2 (en) Substrate recycling method and recycled substrate
US9048086B2 (en) Substrate recycling method
US9293625B2 (en) Method for manufacturing a semiconductor device based on epitaxial growth
CN113013304A (zh) 弛豫gan/ingan结构及其制造方法
US20020070125A1 (en) Method for lift-off of epitaxially grown semiconductors by electrochemical anodic etching
KR101373398B1 (ko) 고효율 발광다이오드 제조방법
KR101245509B1 (ko) 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
KR101134493B1 (ko) 발광 다이오드 및 이의 제조 방법
CN116210091A (zh) Led装置及制造led装置的方法
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
KR20130035685A (ko) 질화물 반도체 소자 제조 방법
CN118231532A (zh) 用于制造生长衬底的方法
JP2023547246A (ja) 半導体ボディを製造する方法および半導体デバイス
US20240186444A1 (en) Method for manufacturing, by differentiated electrochemical porosification, a growth substrate including mesas having various porosification levels
US20220393065A1 (en) Method for manufacturing a substrate comprising a relaxed ingan layer and substrate thus obtained for the resumption of growth of a led structure
US8502197B2 (en) Layer assembly
CN117954513A (zh) 生长衬底及其制造方法、包括其的光电器件及制造方法
CN118156379A (zh) 用于使(Al,In,Ga)N/(Al,In,Ga)N台面多孔化的方法
KR20130117735A (ko) 고효율 발광다이오드 제조방법
KR20150014232A (ko) 재생 가능한 발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication