CN113035780A - 半导体晶片切割方法 - Google Patents

半导体晶片切割方法 Download PDF

Info

Publication number
CN113035780A
CN113035780A CN202011153119.4A CN202011153119A CN113035780A CN 113035780 A CN113035780 A CN 113035780A CN 202011153119 A CN202011153119 A CN 202011153119A CN 113035780 A CN113035780 A CN 113035780A
Authority
CN
China
Prior art keywords
wafer
plasma
workpiece
semiconductor wafer
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011153119.4A
Other languages
English (en)
Inventor
M·哈尼奇内茨
J·霍普金斯
O·安塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPTS Technologies Ltd
Original Assignee
SPTS Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPTS Technologies Ltd filed Critical SPTS Technologies Ltd
Publication of CN113035780A publication Critical patent/CN113035780A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

本发明揭示一种用于将晶片切割成个别裸片的半导体晶片切割方法，每一裸片包括一个集成电路。所述方法包括：‑将涂层安置于所述晶片上；‑移除所述涂层的至少一部分以暴露所述晶片的将沿着其切割所述晶片的区域以形成工件；‑将所述工件安置于处理室内的压板上；‑以一组等离子体处理条件对所述工件进行等离子体处理以蚀刻所述晶片的所述经暴露区域的一部分，从而形成在所述涂层下面横向延伸以形成底切的晶片凹槽；‑以不同于所述等离子体处理条件的一组等离子体蚀刻条件对所述工件进行等离子体蚀刻，以蚀刻穿过所述晶片且沿着所述晶片凹槽切割所述晶片。

Description

半导体晶片切割方法
技术领域
本发明涉及一种半导体晶片切割方法。
背景技术
继在半导体晶片上制造半导体或微机电系统(MEMS)装置之后，需要晶片切割或划割步骤来将晶片分割成个别芯片或裸片。在晶片切割步骤之前将晶片附接到支撑膜，以便在切割步骤之后支撑离散裸片，所述支撑膜又附接到环状支撑框架。一旦已完成切割操作，便可从支撑膜移除个别裸片且测试个别裸片并将个别裸片并入到封装式装置中。
可通过机械划割、锯切、激光划割、等离子体蚀刻或这些技术的组合实现半导体晶片的切割。
然而，据发现，晶片的划割或锯切两者均可致使芯片及圆凿沿着单独裸片的边缘形成。另外，裂纹可形成且从裸片的边缘传播到衬底中并使安置于其上的集成电路系统不起作用。剥落及裂纹扩展的问题需要晶片上的裸片之间的存在额外间隔以阻止对集成电路的损坏。经增加间隔要求有效地减少电路系统的晶片面积(real estate)。
切割半导体晶片的最新方法利用等离子体来沿着迹道蚀刻晶片。发现等离子体切割提供对裸片的边缘的经减小损坏且可实现较窄切口，因此在晶片上提供裸片的更密集布置。此外，等离子体切割使得能够制作借助机械划割无法实现的不同形状及布局的裸片。
使用等离子体切割晶片需要晶片最初涂覆有光致抗蚀剂或类似掩模以便界定切割图案。此可通过常规光学光刻步骤或通过在晶片上施加连续聚合物涂层且接着使用激光射束以借助适当划割线将所述聚合物涂层图案化以暴露晶片的待蚀刻的区域来实现。激光凹槽工艺具有如下益处：通过射束来烧蚀晶片的迹道区域中的任何碎屑或金属结构，所述碎屑或金属结构对于等离子体蚀刻工艺将是有问题的。然而，据发现，涂层的激光射束烧蚀还移除衬底的一部分，从而在其中形成沟道，此降低裸片的机械完整性。
此外，据发现，当用激光将涂层图案化时，晶片的迹道区域形成粗糙边缘表面。此表面粗糙度在等离子体蚀刻工艺期间促进沿着侧壁的不一致性，此再次降低裸片的机械完整性。
现在我们已设计出一种减轻上述问题中的至少一些问题的经改进半导体晶片切割工艺。
发明内容
根据本发明的方面，提供一种用于将晶片切割成个别裸片的半导体晶片切割方法，每一裸片包括一个集成电路，所述方法包括：
-将涂层安置于所述晶片上；
-移除所述涂层的至少一部分以暴露所述晶片的将沿着其切割所述晶片的区域以形成工件；
-将所述工件安置于处理室内的压板上；
-以一组等离子体处理条件对所述工件进行等离子体处理以蚀刻所述晶片的所述经暴露区域的一部分从而形成在所述涂层下面横向延伸以形成底切的晶片凹槽；
-以一组等离子体蚀刻条件对所述工件进行等离子体蚀刻以蚀刻穿过所述晶片且沿着所述晶片凹槽切割所述晶片。
在实施例中，使用光学光刻技术移除所述涂层的所述至少一部分以形成经图案化涂层。或者，使用跨越所述晶片的表面进行扫描的激光射束移除所述涂层的所述至少一部分以形成经图案化涂层。
在实施例中，所述以所述等离子体处理条件对所述晶片进行蚀刻包括所述晶片的基本上各向同性蚀刻。
在实施例中，将所述工件安置于粘胶带上且所述方法进一步包括在所述等离子体处理步骤之前将安置于所述胶带上的所述工件安装于晶片框架上。
在实施例中，所述等离子体处理条件包括使蚀刻气体以在范围50到300sccm中的流率穿过所述处理室。
在实施例中，所述等离子体处理条件包括或进一步包括将所述处理室内的压力维持在10到80mT的范围中。
在实施例中，所述等离子体处理条件包括或进一步包括以在范围100到1000W中的电功率对所述压板进行电偏置。
在实施例中，所述等离子体处理条件包括或进一步包括将等离子体维持在所述室内达10到60秒的持续时间。
在实施例中，所述等离子体处理条件包括或进一步包括将在范围1000到3000W中的电功率提供到与等离子体产生布置相关联的线圈。
在实施例中，所述底切在所述涂层下面延伸大致3到7μm。
在实施例中，在同一处理室内执行所述工件的所述等离子体处理及所述工件的所述等离子体蚀刻。
在实施例中，在所述工件的所述等离子体处理之后直接执行所述工件的所述等离子体蚀刻。
根据本发明的第二方面，提供一种经配置以执行第一方面的半导体切割方法的系统。
虽然已在上文描述本发明，但其扩展到在上文或在以下说明中所陈述的特征的任何创造性组合。尽管本文中参考随附图式详细描述本发明的说明性实施例，但应理解，本发明并不限于这些精确实施例。
此外，预期个别地或作为实施例的一部分经描述的特定特征可与其它个别地经描述特征或其它实施例的部分组合，即使其它特征及实施例未提及所述特定特征。因此，本发明扩展到未描述的此类特定组合。
附图说明
可以各种方式执行本发明，且仅通过实例方式，现在将参考随附图式描述其实施例，其中：
图1是根据本发明的实施例的用于切割半导体晶片的系统的示意性表示；
图2是根据本发明的第一实施例的对与半导体晶片切割工艺相关联的步骤定序的流程图；
图3是图解说明继涂层的激光移除之后在晶片的表面中形成的凹槽的SEM影像；
图4係图解说明继涂层的激光移除及后续等离子体处理步骤之后形成于晶片的表面中的凹槽的SEM影像；
图5是穿过包括光致抗蚀剂掩模的晶片的横截面的SEM影像，所述光致抗蚀剂掩模已经受等离子体处理步骤达大致30秒；
图6是穿过包括光致抗蚀剂掩模的晶片的横截面的SEM影像，所述光致抗蚀剂掩模已经受等离子体处理步骤达大致60秒；
图7是穿过包括激光开槽的掩模的晶片的横截面图的SEM影像，在不具有等离子体处理步骤的情况下已使用等离子体蚀刻来切割所述晶片；
图8是穿过包括激光开槽的掩模的晶片的横截面图的SEM影像，继等离子体处理步骤之后已使用等离子体蚀刻来切割所述晶片；
图9是穿过已使用等离子体蚀刻来切割但尚未经受先前等离子体处理步骤的晶片的横截面的SEM影像；
图10是穿过继等离子体处理步骤之后已使用等离子体蚀刻来切割的晶片的横截面的SEM影像；且
图11是光学光刻产生的经掩蔽晶片的裸片强度的图形表示，所述光学光刻产生的经掩蔽晶片在晶片切割之前经受等离子体处理步骤达(a)0秒、(b)10秒、(c)20秒及(d)30秒的持续时间。
具体实施方式
参考图式中的图1，根据本发明的实施例图解说明经配置以实施与用于对半导体晶片进行等离子体切割的工艺相关联的步骤的系统100。
系统100包括处理室10，在处理室10内安置有衬底或晶片11以用于处理。晶片11包括由迹道区域12分开的多个集成电路13。晶片11安置于自身紧固到框架16(诸如环状框架)的粘胶带(即，切割胶带14)上。胶带14及框架16共同形成安置于压板或静电吸盘15上的框架组合件17。
切割胶带14通常由聚烯烃、聚(氯乙烯)或聚(对苯二甲酸乙二酯)构成。环状框架16通常由不锈钢或塑料构成且框架组合件17及静电吸盘15的表面区经选择使得静电吸盘15延伸超过环状框架16的直径且含有冷却剂气体在其中通过的内部冷却通道18。高电压可经由RF供应器(未展示)施加到静电吸盘15。静电夹紧机构达成良好热接触以存在于框架组合件17与静电吸盘15之间。框架组合件17与静电吸盘15之间的良好热接触帮助在等离子体处理期间使框架组合件17冷却且阻止切割胶带14的热降解。
通过使用框架盖21，屏蔽环状框架16及经暴露胶带14以免直接暴露于等离子体19。框架盖21可被定位成与框架16进行接触(如图1中在22处所展示)或通过使用致动器23及相关联提升连接器24来升高。使通常以13.56MHz操作的RF供应器20通往压板/静电吸盘15以将偏置电压提供到晶片11。采用用于将工艺气体引入到室10中且从室10引入工艺气体的标准技术。
工艺等离子体在19处示意性地经展示，且应了解，可使用不同技术(包含但不限于感应耦合技术)产生此等离子体，借此电磁能经由安置在室10周围的线圈(未展示)感应地耦合在室10内。
参考图式中的图2，根据本发明的实施例图解说明对与半导体晶片切割方法200相关联的步骤定序的流程图。在步骤201处，首先用涂层110(诸如水溶性聚合物涂层)涂覆半导体晶片11。此可通过如下方式来实现：在晶片11上旋涂或喷涂聚合物以实现均匀涂层厚度。在步骤202处，晶片11接着经受划割操作，借此移除涂层110的邻近晶片迹道12安置的区域，即，集成电路13之间的区域。在实施例中，使用激光(未展示)实现此移除。在步骤202a处，使用透镜及射束转向布置(未展示)将激光射束聚焦在涂层上且使激光射束跨越经涂覆晶片11进行扫描以在涂层内划割所要图案且因此暴露晶片11的上表面，以形成工件11a以用于处理。或者，在步骤201处，可用光致抗蚀剂涂覆晶片11，在步骤202a处，使用光学光刻技术将所述光致抗蚀剂图案化以暴露晶片11的迹道区域12且因此形成工件11a。
在步骤203处，随后将工件11a安置于自身安置于框架16(诸如环状框架)上的粘胶带14上，以提供对工件11a的机械支撑。或者，继将半导体衬底11安装于胶带14上之后可发生激光划割步骤。粘胶带14或背衬胶带用于相对于框架16将工件11a固持于适当位置中，使得工件11a可以适合方式对准，且还继切割过程之后紧固裸片，使得可容易地操纵所述裸片。
在步骤204处，随后将带框工件11a装载到处理室10中且安置于静电吸盘15上。在步骤205处，工件11a接着经受等离子体处理步骤，包括一组等离子体处理条件。在步骤205a处，将含氟蚀刻气体(诸如SF6)可能与包含O2及Ar的其它气体一起引入到室中(以辅助材料移除)。控制器(未展示)调节在50到300sccm的范围中且通常为200sccm的穿过室的流率，且将室内的压力维持在范围10到80mT中，通常35mT。在步骤205b处，接着以在范围1000到3000W中(通常为2500W)的电功率供应与等离子体产生布置相关联的线圈(未展示)以产生等离子体19，且在步骤205c处经由静电吸盘15经由电产生器20将电偏置施加到工件11a。以在范围100到1000W中的电功率(通常为500W)供应吸盘15，且电偏置促进等离子体物种与经暴露晶片区域之间的相互作用以对晶片11的经暴露区域进行等离子体蚀刻。氟的蚀刻的各向同性性质在涂层110下面在晶片11的迹道区域12内形成底切，清理迹道区域12中的任何碎屑且改进侧壁的质量以用于晶片11的等离子体切割的后续步骤。发现等离子体处理步骤205通过提供经改进侧壁质量给所得裸片而且通过减少裸片内的应力点来改进晶片11的后续切割，而不管晶片11包括已通过激光来图案化的涂层110还是已使用光学光刻技术来图案化的掩模。
传统上施加的蚀刻方法在高偏置施加到吸盘15的情况下将Ar及SF6气体引入到处理室10中，此产生在晶片11内达到大深度的经延伸蚀刻。等离子体处理步骤205的目的是通过在短工艺时间内施加经减小偏置来横向地而非垂直地蚀刻晶片11，以便控制涂层110下面的底切量。
在实施例中，使与等离子体处理步骤205相关联的等离子体维持10到60秒且通常30秒的持续时间以便在涂层110下面在晶片11的迹道区域12内形成底切。图3图解说明形成于包括激光开槽的涂层的晶片11的表面中的凹槽G，且图4图解说明继等离子体处理步骤之后具有相关联底切的凹槽G的经改进侧壁质量。图8图解说明继60秒持续时间等离子体处理步骤之后大致5到7μm的底切。图5及6演示形成于包括光致抗蚀剂掩模的晶片11内的类似底切，所述光致抗蚀剂掩模已经受等离子体处理步骤205分别达大致30秒及60秒。
继等离子体处理步骤205之后，使用通常不同于等离子体处理条件的一组等离子体蚀刻条件执行等离子体切割操作206。通常在执行等离子体处理步骤的同一处理室10中且优选地在等离子体处理步骤之后直接执行工件11a的等离子体蚀刻。在步骤207处，一旦已切割晶片11，便接着移除安置于裸片上的涂层110。
参考图式中的图7，图解说明穿过已使用激光划割工艺准备且接着使用等离子体蚀刻工艺切割的晶片11的横截面的放大SEM影像。图8是穿过已使用激光划割工艺准备但接着在使用等离子体蚀刻方法206进行切割之前经受以上等离子体处理步骤205的类似晶片11的横截面的放大SEM影像。与图11中的晶片11的侧壁相比较，图8中所图解说明的晶片11的侧壁质量的改进是明显的。与图7中所展示相比较，图8清楚地图解说明侧壁的平滑轮廓。参考图式中的图9，提供穿过已使用等离子体蚀刻切割但尚未经受先前等离子体处理步骤205的晶片11的横截面的SEM影像，然而图10是继等离子体处理步骤205之后已经等离子体切割的类似晶片11的SEM影像。晶片11中的条纹及与经受等离子体处理步骤205(图10)的晶片11相关联的经改进侧壁质量是明显的。
参考图式中的图11，提供从已涂覆有光致抗蚀剂掩模且已经受变化持续时间的等离子体处理步骤的晶片11形成的裸片的裸片挠曲强度(x轴)的威布尔(Weibull)累积概率分布。曲线(a)表示在等离子体切割之前未经历任何等离子体处理的裸片的挠曲强度，然而曲线(b)、(c)及(d)分别表示已经历等离子体处理达10秒、20秒及30秒的持续时间的裸片的挠曲强度。从图11清楚，经增加等离子体处理持续时间提供与裸片相关联的经增加强度。还针对包括激光开槽的涂层的晶片观察到类似益处。
虽然在与常规划割技术相比较时已知等离子体切割可改进裸片的机械性质，但由于这些方法所导致的损坏，让人惊讶的是，等离子体切割也可改进具有光学光刻掩模的晶片的机械完整性。与划割或锯切方法不一样，光学光刻掩模应对下面的硅不具有任何影响。在不受任何理论或推测约束的情况下，提议底切区域减小裸片的顶部边缘处的应力。此又降低裂纹扩展的可能性。

Claims (16)

1.一种用于将晶片切割成个别裸片的半导体晶片切割方法，每一裸片包括一个集成电路，所述方法包括：
-将涂层安置于所述晶片上；
-移除所述涂层的至少一部分以暴露所述晶片的将沿着其切割所述晶片的区域以形成工件；
-将所述工件安置于处理室内的压板上；
-以一组等离子体处理条件对所述工件进行等离子体处理以蚀刻所述晶片的所述经暴露区域的一部分，从而形成在所述涂层下面横向延伸以形成底切的晶片凹槽；
-以一组等离子体蚀刻条件对所述工件进行等离子体蚀刻，以蚀刻穿过所述晶片且沿着所述晶片凹槽切割所述晶片。
2.根据权利要求1所述的半导体晶片切割方法，其中使用光学光刻技术移除所述涂层的所述至少一部分以形成经图案化涂层。
3.根据权利要求1所述的半导体晶片切割方法，其中使用跨越所述晶片的表面进行扫描的激光射束移除所述涂层的所述至少一部分以形成经图案化涂层。
4.根据权利要求1至3中任一权利要求所述的半导体晶片切割方法，其中所述以所述等离子体处理条件对所述晶片进行蚀刻包括对所述晶片进行的基本上各向同性蚀刻。
5.根据权利要求1至3中任一权利要求所述的半导体晶片切割方法，其中所述以所述等离子体处理条件对所述晶片进行蚀刻包括使用含氟蚀刻气体对所述晶片进行的基本上各向同性蚀刻。
6.根据权利要求1至3中任一权利要求所述的半导体晶片切割方法，其进一步包括将所述工件安置于粘胶带上且在所述等离子体处理步骤之前将安置于所述胶带上的所述工件安装于晶片框架上。
7.根据权利要求1至3中任一权利要求所述的半导体晶片切割方法，其中所述等离子体处理条件包括使蚀刻气体以在范围50到300sccm中的流率穿过所述处理室。
8.根据权利要求1至3中任一权利要求所述的半导体晶片切割方法，其中所述等离子体处理条件包括或进一步包括将所述处理室内的压力维持在10到80mT的范围中。
9.根据权利要求1至3中任一权利要求所述的半导体晶片切割方法，其中所述等离子体处理条件包括或进一步包括以在范围100到1000W中的电功率对所述压板进行电偏置。
10.根据权利要求1至3中任一权利要求所述的半导体晶片切割方法，其中所述等离子体处理条件包括或进一步包括将等离子体维持在所述室内达10到60秒的持续时间。
11.根据权利要求1至3中任一权利要求所述的半导体晶片切割方法，其中所述等离子体处理条件包括或进一步包括将在范围1000到3000W中的电功率提供到与等离子体产生布置相关联的线圈。
12.根据权利要求1至3中任一权利要求所述的半导体晶片切割方法，其中所述底切在所述涂层下面延伸大致3到7μm。
13.根据权利要求1至3中任一权利要求所述的半导体晶片切割方法，其中在所述同一处理室内执行所述工件的所述等离子体处理及所述工件的所述等离子体蚀刻。
14.根据权利要求1至3中任一权利要求所述的半导体晶片切割方法，其中在所述工件的所述等离子体处理之后直接执行所述工件的所述等离子体蚀刻。
15.根据权利要求1至3中任一权利要求所述的半导体晶片切割方法，其进一步包括从所述经等离子体切割的晶片移除所述涂层。
16.一种经配置以执行根据前述权利要求中任一权利要求所述的半导体晶片切割方法的系统。
CN202011153119.4A 2019-12-09 2020-10-26 半导体晶片切割方法 Pending CN113035780A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB1917988.6A GB201917988D0 (en) 2019-12-09 2019-12-09 A semiconductor wafer dicing process
GB1917988.6 2019-12-09

Publications (1)

Publication Number Publication Date
CN113035780A true CN113035780A (zh) 2021-06-25

Family

ID=69171883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011153119.4A Pending CN113035780A (zh) 2019-12-09 2020-10-26 半导体晶片切割方法

Country Status (6)

Country Link
US (1) US20210175122A1 (zh)
EP (1) EP3848959A1 (zh)
KR (1) KR20210072690A (zh)
CN (1) CN113035780A (zh)
GB (1) GB201917988D0 (zh)
TW (1) TW202129740A (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273082A (ja) * 2002-03-14 2003-09-26 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
JP4579489B2 (ja) * 2002-09-02 2010-11-10 新光電気工業株式会社 半導体チップ製造方法及び半導体チップ
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
JP2008504975A (ja) * 2004-06-29 2008-02-21 ウナクシス ユーエスエイ、インコーポレイテッド 時分割多重化エッチング処理時にアスペクト比に依存するエッチングを低減する方法と装置
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP4275095B2 (ja) * 2005-04-14 2009-06-10 パナソニック株式会社 半導体チップの製造方法
JP4677331B2 (ja) * 2005-11-30 2011-04-27 エルピーダメモリ株式会社 島状の分散構造を備えた半導体チップおよびその製造方法
US9236305B2 (en) * 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
JP6476419B2 (ja) * 2016-02-04 2019-03-06 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および素子チップ
JP6467592B2 (ja) * 2016-02-04 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
JP6604476B2 (ja) * 2016-03-11 2019-11-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6524535B2 (ja) * 2016-03-11 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
JP2017163070A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
JP6524562B2 (ja) * 2017-02-23 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
JP2018137483A (ja) * 2018-05-23 2018-08-30 Ｓｐｐテクノロジーズ株式会社 プラズマ加工方法及びこの方法を用いて製造された基板

Also Published As

Publication number Publication date
KR20210072690A (ko) 2021-06-17
GB201917988D0 (en) 2020-01-22
TW202129740A (zh) 2021-08-01
EP3848959A1 (en) 2021-07-14
US20210175122A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
US6214703B1 (en) Method to increase wafer utility by implementing deep trench in scribe line
JP4285455B2 (ja) 半導体チップの製造方法
US7022586B2 (en) Method for recycling a substrate
JP7142236B2 (ja) 素子チップの製造方法
US20180096892A1 (en) Device wafer processing method
US10410924B2 (en) Manufacturing process of element chip
US20190122928A1 (en) Wafer processing method
JP6377449B2 (ja) ウエーハの分割方法
US11189480B2 (en) Element chip manufacturing method
JP2019114712A (ja) 素子チップの製造方法
CN113035780A (zh) 半导体晶片切割方法
CN109719374B (zh) 被加工物的加工方法
TW201812880A (zh) 晶圓的加工方法
US11688641B2 (en) Element chip isolation method using laser grooving and plasma etching
JP2022191949A (ja) 素子チップの製造方法、および、基板の加工方法
JP2017041587A (ja) ウエーハの分割方法
JP2019212839A (ja) ウェーハの加工方法
JP2019110272A (ja) 素子チップの製造方法
US20200194270A1 (en) Plasma chemical processing of wafer dies
JP2024003578A (ja) ウエーハの加工方法
KR20080054995A (ko) 반도체 웨이퍼의 마킹 방법
KR20210074999A (ko) 반도체 웨이퍼 다이싱 공정
CN117594529A (zh) 晶片的加工方法
JP2019212824A (ja) ウェーハの加工方法
JP2020061441A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination