JP2022191949A - 素子チップの製造方法、および、基板の加工方法 - Google Patents

素子チップの製造方法、および、基板の加工方法 Download PDF

Info

Publication number
JP2022191949A
JP2022191949A JP2021100488A JP2021100488A JP2022191949A JP 2022191949 A JP2022191949 A JP 2022191949A JP 2021100488 A JP2021100488 A JP 2021100488A JP 2021100488 A JP2021100488 A JP 2021100488A JP 2022191949 A JP2022191949 A JP 2022191949A
Authority
JP
Japan
Prior art keywords
laser
laser beam
laser light
wiring layer
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021100488A
Other languages
English (en)
Inventor
英史 佐伯
Hidefumi Saeki
秀彦 唐崎
Hidehiko Karasaki
尚吾 置田
Shogo Okita
篤史 針貝
Atsushi Harigai
彰宏 伊藤
Akihiro Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2021100488A priority Critical patent/JP2022191949A/ja
Priority to US17/806,360 priority patent/US20220402072A1/en
Publication of JP2022191949A publication Critical patent/JP2022191949A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/60—Preliminary treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic

Abstract

【課題】素子チップの製造方法において、レーザグルービングによって配線層に開口を形成するに際して、開口の側面におけるデブリの付着を抑制する。【解決手段】素子チップの製造方法は、半導体層と半導体層に形成された配線層とを備える基板であって、複数の素子領域と素子領域を画定する分割領域とを備える基板を準備する工程と、分割領域における配線層にレーザ光を照射して、半導体層が露出する開口を形成するレーザグルービング工程と、開口に露出する半導体層をプラズマエッチングし、複数の素子チップに基板を分割する個片化工程と、を備える。レーザグルービング工程は、第１パルス幅を有する第１レーザ光の照射により分割領域の縁部における配線層を除去する工程と、第１パルス幅よりも長い第２パルス幅を有する第２レーザ光の照射により縁部よりも内側の配線層を除去する工程と、を備える。【選択図】図１

Description

本発明は、半導体層を具備する基板をプラズマによってダイシングする工程を含む素子チップの製造方法に関する。
複数の半導体素子が形成された半導体ウエハをダイシングにより半導体素子に分割する方法として、特許文献１では、半導体ウエハの回路形成面にマスク層を形成し、レーザ光照射によりマスク層をパターニングしてマスクパターンを形成した後、半導体ウエハをプラズマ処理することによりエッチングする方法が提案されている。
特開２００５－１９１０３９号公報
近年、配線層と半導体層とを備える基板をダイシングして素子チップを製造する方法として、ストリートと称される配線層の分割領域に溝状の開口（ギャップ）を形成し、開口から露出する半導体層にプラズマを照射して半導体層をエッチングする方法が開発されつつある。
分割領域をレーザ光の照射によりスクライブする場合、開口両側の側壁付近ではビーム強度が開口底部と比べて低下する。結果、側壁付近のビームのエネルギー密度が不十分になり、溶融した配線層の物質（以下において、「デブリ」とも称する）が側壁に付着しやすくなる。側壁にデブリが付着すると、その後のプラズマエッチング工程においてエッチングが不均一になり、チップ断面に筋が入り、抗折強度が低下することがある。
ピコ秒またはフェムト秒の極短パルスレーザをスクライビングに用いることで、デブリの付着を抑制することは可能である。しかしながら、ピコ秒レーザはナノ秒レーザに比べてレーザ発振器が高価である。また、パルスのピーク時における最大エネルギー密度は大きいものの、パルス幅が短いことから１パルス当たりの出力エネルギー自体は小さい。このため、スループットが小さく、加工に時間を要し製造コストが増大する。
上記を鑑み、本発明の一側面は、第１主面および第２主面を備える半導体層と、前記半導体層の前記第１主面側に形成された配線層と、を備える基板であって、複数の素子領域と、前記素子領域を画定する分割領域と、を備える基板を準備する工程と、前記分割領域における前記配線層に、前記第１主面側からレーザ光を照射して、前記分割領域に前記半導体層が露出する開口を形成するレーザグルービング工程と、前記開口に露出した前記半導体層をプラズマによりエッチングするプラズマエッチング工程と、を備え、前記レーザグルービング工程は、第１パルス幅を有する第１レーザ光を照射することにより、前記分割領域の少なくとも縁部における前記配線層を除去する第１工程と、前記第１パルス幅よりも長い第２パルス幅を有する第２レーザ光を照射することにより、前記分割領域の前記縁部より内側の内側領域における前記配線層を除去する第２工程と、を備える、素子チップの製造方法に関する。
本発明の別の側面は、第１主面および第２主面を備える半導体層と、前記半導体層の前記第１主面側に形成された配線層と、を備える基板の所定領域に前記半導体層が露出する開口を形成するための基板の加工方法であって、前記所定領域における前記配線層に、前記第１主面側からレーザ光を照射する照射工程を有し、前記照射工程は、第１パルス幅を有する第１レーザ光を照射することにより、前記所定領域の少なくとも縁部における前記配線層を除去する第１工程と、前記第１パルス幅よりも長い第２パルス幅を有する第２レーザ光を照射することにより、前記所定領域の前記縁部より内側の内側領域における前記配線層を除去する第２工程と、を備える、基板の加工方法に関する。
本発明によれば、レーザスクライビングによって配線層に開口を形成する際に、スループットの低下を抑制しながら、開口の側面におけるデブリの付着を抑制できる。
本開示の一実施形態に係る素子チップの製造方法を模式的に示す工程断面図である。 本開示の一実施形態に係る素子チップの製造方法を模式的に示す工程断面図であり、図１（Ｂ）および図１（Ｃ）に示す工程の他の例を示す。 本開示の一実施形態に係る素子チップの製造方法を模式的に示す工程断面図であり、図１（Ｂ）および図１（Ｃ）に示す工程の他の例を示す。 レーザ光を出力する装置の一例の構成を示す概念図である。 ダイシング工程に使用されるプラズマ処理装置の一例の概念図である。 基板を支持した搬送キャリアを示す上面図（ａ）およびそのＹ－Ｙ線での断面図（ｂ）である。
本開示の実施形態に係る素子チップの製造方法は、第１主面および第２主面を備える半導体層と、半導体層の第１主面側に形成された配線層と、を備える基板を準備する工程を具備する。基板は、複数の素子領域と、素子領域を画定する分割領域（ストリート）とを備える。配線層は、回路層と、回路層の表面を保護する樹脂層とを備えてもよい。通常、回路層は金属材料を含み、樹脂層は樹脂材料を含む。分割領域は、基板の第１主面側に、所定パターンでライン状に設けられる。
半導体層は、例えばシリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等により構成されている。
配線層は、通常、回路層と、その表面を保護する樹脂層とを備える。回路層は、例えば、ｌｏｗ－ｋ（低誘電率）材料、銅（Ｃｕ）配線層、金属材料、絶縁膜（二酸化ケイ素、窒化ケイ素等）、タンタル酸リチウム（ＬｉＴａＯ3）、ニオブ酸リチウム（ＬｉＮｂＯ3）等を含む。樹脂層は、例えば、ポリイミド等の熱硬化性樹脂、フェノール樹脂等のフォトレジスト、アクリル樹脂等の水溶性レジスト等を含む。
素子チップの製造方法は、分割領域における配線層に、第１主面側からレーザ光を照射して、分割領域に半導体層が露出する開口（ギャップ）を形成するレーザグルービング工程を具備する。このレーザグルービング工程は、スクライブ工程またはレーザスクライビング工程とも呼ばれる。開口は、通常、ライン状の分割領域に沿って、溝状に形成される。分割領域の幅方向は、溝状に形成される開口（ギャップ）の幅の方向と同義であり、ストリートの長さ方向に直行する方向である。基板を有効活用する観点から、溝状の開口幅は狭いほど好ましい。開口両側の配線層の側面の垂直性が向上するほど開口幅を狭くすることが容易となる。
レーザグルービング工程は、第１パルス幅を有する第１レーザ光を照射する第１工程と、第１パルス幅よりも長い第２パルス幅を有する第２レーザ光を照射する第２工程と、を備える。第２工程は、第１工程の前に行ってもよいし、第１工程の後で行ってもよい。
レーザグルービング工程の第１工程では、第１レーザ光の照射により、分割領域の少なくとも縁部における配線層を除去する。第１レーザ光は、例えばピコ秒のパルスレーザであり、レーザ加工後の側面形状を良好に加工できる。第２工程では、第２レーザ光の照射により、分割領域の縁部より内側の内側領域における配線層を除去する。第２レーザ光のパルス幅は、第１レーザ光のパルス幅よりも長い。第２レーザ光は、例えばナノ秒のパルスレーザであり、第１レーザ光と比べてスループットが良好である。第１レーザ光の照射と第２レーザ光の照射とを組み合わせることで、スループットの低下を抑制しながら、開口の側壁におけるデブリの付着を抑制できる。
第２工程を第１工程の後で行う場合、第１工程では半導体層が露出する溝が分割領域の縁部に形成され得る。第１工程では、パルス幅の短い第１レーザ光を照射することにより、溝の側壁におけるデブリの付着は抑制されている。その後の第２工程では、第２レーザ光を照射することにより、縁部の溝により囲まれた内部領域の配線層を除去する。これにより、デブリ付着が抑制された開口を形成できる。また、内部領域の配線層の除去は、第１レーザ光よりもパルス幅の長い第２レーザ光で行うため、スループットの低下が抑制される。加えて、第１工程で形成される溝は、第２レーザ光の照射で生じる熱によりクラックが素子領域に進展するのを防止する作用を有する。
一方、第２工程を第１工程の前に行う場合、先ず、第２レーザ光の照射により、内部領域において半導体層が露出する開口が形成される。内部領域の配線層の除去は、第１レーザ光よりもパルス幅の長い第２レーザ光で行うため、スループットの低下が抑制される。続いて、内部領域を囲む縁部に第１レーザ光を照射することにより、開口が拡幅されるとともに、側壁に付着していたデブリがパルス幅の短い第１レーザ光の照射によって除去される。デブリの付着がより抑制された開口が得られる点では、第１工程における第１レーザ光の照射は、第２工程における第２レーザ光の照射の後で行われることが好ましい。
第２工程を第１工程の前に行う場合、第２工程では、第２レーザ光はビームの中心が内側領域に位置合わせされた状態で照射され得る。続く第１工程において、第１レーザ光は、第２レーザ光が照射された領域を挟むように、第１レーザ光のビームの中心が縁部に位置合わせされた状態で照射されてもよい。第１レーザ光のビーム径は、第２レーザ光のビーム径よりも小さくてよい。この場合、第１工程において照射される第１レーザ光は、第２工程で形成された開口の側壁に照射される。
ここで、ビーム径とは、ビームパワーの８６％が含まれる円の直径（Ｄ８６径）を意味する。そのような円は、ビームの光軸を中心として、光軸に垂直なビームの断面において設定される。
第２工程を第１工程の前に行う場合、第２工程では、第２レーザ光はビームの中心が内側領域に位置合わせされた状態で照射した後、続く第１工程において、第１レーザ光をビームの中心が内側領域に位置合わせされた状態で、第２レーザ光が照射された領域を包含するように照射してもよい。このとき、第１レーザ光のビーム径を、第２レーザ光のビーム径よりも大きくすることで、第１工程において照射される第１レーザ光は、第２工程で形成された開口の側壁に照射されるほか、内部領域における開口の底部にも照射される。第１レーザ光の照射により、開口の側壁および底部がデブリ等の付着が抑制された状態にクリーニングを行うことができる。
以下において、第１レーザ光をピコ秒パルスレーザと呼ぶことがある。しかしながら、「ピコ秒パルスレーザ」との記載は、第１レーザ光のパルス幅がピコ秒オーダー（１ｐｓ以上１ｎｓ未満）に限定されることを必ずしも意味するものではない。第１レーザ光のパルス幅は、第２レーザ光のパルス幅よりも短ければ、ナノ秒オーダー（１ｎｓ以上）であってもよく、フェムト秒オーダー（１ｐｓ未満）であってもよい。また、以下において、第２レーザ光をナノ秒パルスレーザと呼ぶことがあるが、「ナノ秒パルスレーザ」との記載は、第２レーザ光のパルス幅がナノ秒オーダー（１ｎｓ以上１μｓ未満）に限定されることを必ずしも意味するものではない。第２レーザ光のパルス幅は、第１レーザ光のパルス幅よりも短ければ、ピコ秒オーダー（１ｎｓ未満）であってもよい。
第１レーザ光のパルス幅は、例えば、１００ｐｓ以下であり、好ましくは２０ｐｓ以下、より好ましくは１ｐｓ以下であってもよい。パルス幅が１００ｐｓ以下の第１レーザ光により、開口の側壁に付着したデブリを除去し、およびデブリの付着を抑制することが容易である。第１レーザ光のパルス幅は、レーザ発生装置の設備コストの増大を抑制する点で、５００ｆｓ以上が好ましい。
第２レーザ光のパルス幅は、例えば、１０ｎｓ以上である。パルス幅が１０ｎｓ以上の第２レーザ光により、開口を形成する際のスループットを向上できる。
第２レーザ光のパルス幅は、レーザ照射による熱影響が小さくなる点で、５００ｎｓ以下であってもよく、２００ｎｓ以下であってもよい。
レーザグルービング工程の後、開口に露出した半導体層をプラズマによりエッチングするプラズマエッチング工程が行われ、基板が個片化される。プラズマエッチング工程では、形成された開口に露出する半導体層をプラズマにより第２主面に達するまでエッチングする。半導体層の素子領域は、配線層によりマスクされているため、開口から露出する半導体層の分割領域がプラズマによりエッチングされる。これにより、基板は、素子領域を備える複数の素子チップに分割される。
開口両側の配線層の側面の垂直性が不十分である場合、半導体層をプラズマでエッチングすると、形成される素子チップの側壁が乱れ、素子チップの抗折強度が低下しやすい。一方、配線層の側面の垂直性を向上させ、開口の品質を向上させることで、プラズマによりエッチングされる半導体層の側壁が乱れにくくなり、抗折強度に優れた高品質な素子チップを得ることができる。また、配線層の側面の垂直性が高いほど、溝状の開口幅を狭く（小さく）することができるため、基板のロスが少なくなる。
基板の個片化においてプラズマエッチングを利用する場合、開口もしくは溝の側壁および底部の汚染にも留意する必要がある。例えば、配線層が回路層および回路層を保護する樹脂層を備える場合、半導体層の加工損傷を抑制するために強度を制限したガウシアン分布またはトップハット分布を有するレーザ光では、ビーム端部において樹脂層をアブレーションする十分なエネルギー密度が得られず、樹脂が液化して表面張力により丸くなり、開口底部の端部に樹脂玉がデブリとして付着しやすい。
樹脂玉は、ブレードなどにより、機械的に半導体層をダイシングする場合には問題にならない。しかし、プラズマによって半導体層をエッチングする際には、樹脂玉が、プラズマと半導体層との反応を阻害するため、プラズマによりエッチングされる半導体層の側壁が乱れやすくなり、素子チップの品質が低下する場合がある。
しかしながら、本開示の方法によれば、レーザグルービング工程において開口側壁への樹脂玉もしくはデブリの付着は抑制されているため、続く個片化工程では、プラズマによりエッチングされる半導体層の側壁の乱れが抑制される。例えば、プラズマによりエッチングされる半導体層の側壁に縦筋が入ることが抑制される。結果、抗折強度に優れた高品質な素子チップを得ることができる。また、半導体層の側面をより垂直に近づけてエッチングすることができため、開口の幅（分割領域の幅）を小さくできる。
本開示の方法は、素子チップの製造用途に限られるものではなく、配線層が形成された半導体層を有する基板に対し、レーザ加工により開口を形成する用途に利用可能である。本実施形態の基板の加工方法は、第１主面および第２主面を備える半導体層と、半導体層の第１主面側に形成された配線層と、を備える基板の所定領域に半導体層が露出する開口を形成するための基板の加工方法であり、所定領域における配線層に、第１主面側からレーザ光を照射する照射工程を有する。照射工程は、第１パルス幅を有する第１レーザ光を照射することにより、所定領域の少なくとも縁部における配線層を除去する第１工程と、第１パルス幅よりも長い第２パルス幅を有する第２レーザ光を照射することにより、所定領域の縁部より内側の内側領域における配線層を除去する第２工程と、を備える。これにより、高いスループットを維持しながら、且つデブリ付着が抑制された開口をレーザ照射により形成できる。
図１は、本開示の一実施形態に係る素子チップの製造方法を模式的に示す工程断面図であり、特にレーザグルービング工程の一例を説明する工程断面図である。
先ず、図１（Ａ）に示すように、基板１０を準備する（準備工程）。基板１０は、第１主面１１Ａおよび第２主面１１Ｂを有する半導体層１１と、半導体層１１の第１主面１１Ａ側に形成された配線層１２を具備する。配線層１２は、例えば、回路層１３ａと、回路層を保護する樹脂層１３ｂとを具備する。基板１０には、複数の素子領域Ｒｘと、素子領域Ｒｘを画定する分割領域Ｒｙが設けられている。分割領域Ｒｙ内の素子領域Ｒｘとの境界部に、縁部Ｒｚを有する。異なる素子領域に隣接する縁部Ｒｚ同士は、離間している。
次に、図１（Ｂ）に示すように、第１レーザ光Ｌ１を分割領域Ｒｙの縁部Ｒｚに照射し、分割領域の縁部における配線層を除去する（第１工程）。これにより、縁部Ｒｚに沿って溝１４が形成される。第１レーザ光Ｌ１は、ガウシアン分布を有するレーザビームであってもよい。分割領域の幅をＷ０とすると、溝１４の幅Ｗ１は、Ｗ０よりも小さく、例えば、Ｗ０の２％～５０％でよい。溝１４の幅Ｗ１は、例えば２μｍ～１０μｍの範囲にあってもよい。第１レーザ光のビーム径Ｄ１は、Ｗ１に応じて決定すればよい。第１レーザ光Ｌ１は、ビームの中心が縁部に位置合わせされた状態で照射され得る。溝１４の形成は、ピコ秒パルスレーザにより行われるため、溝１４の側壁へのデブリの付着は抑制されている。
続いて、図１（Ｃ）に示すように、第２レーザ光Ｌ２を縁部Ｒｚよりも内側の内部領域に照射する（第２工程）。内側領域は、縁部Ｒｚよりも素子領域Ｒｘから離れた領域であり、例えば複数の縁部に囲まれた領域である。これにより、内側領域において、縁部Ｒｚに形成された溝１４の間の配線層が除去され、開口１６が形成される。また、溝１４により、第２レーザ光Ｌ２の照射による熱によりクラックが素子領域側に進展することが防止される。第２レーザ光Ｌ２は、ビームの中心が内部領域に位置合わせされた状態で照射され得る。
第２レーザ光Ｌ２は、ガウシアン分布を有するレーザビームであってもよいし、トップハット分布を有するレーザビームであってもよい。なお、トップハット分布を有するレーザビームとは、ビームの中心からの距離が所定の範囲内において略一定のビーム強度を有するレーザビームである。トップハット分布の端部（強度が急激に低くなり始めるショルダー部分）の強度は、中心強度と大きく変わらず、例えば中心強度の９０％～９８％である。トップハット分布へのビーム整形には、例えば回折光学素子（diffractive Optical Element：ＤＯＥ）や非球面ビームシェイパーなどの公知の技術を用いることができる。
第２レーザ光Ｌ２は、ナノ秒パルスレーザであってよい。これにより、スループットの低下を抑制できる。加えて、第１工程において、ピコ秒パルスレーザである第１レーザ光Ｌ１の照射によりデブリの付着が抑制された溝１４を予め形成しておくことにより、開口１６におけるデブリの付着を抑制できる。
第２レーザ光Ｌ２のビーム径Ｄ２は、分割領域の幅Ｗ０および溝１４の幅Ｗ１に応じで決定される。第２レーザ光Ｌ２のビーム径Ｄ２は、例えば、Ｗ０－２Ｗ１の９５％～１０５％となるように決定してもよい。Ｗ０－２Ｗ１は、例えば、５μｍ～４０μｍである。
第１レーザ光Ｌ１の照射および第２レーザ光Ｌ２の照射を行うことにより、第１レーザ光Ｌ１のみ照射する場合と比べて、開口１６の形成に要する時間を例えば１／３以下に低減することが可能である。また、第２レーザ光Ｌ２のみ照射する場合と比べても、開口１６の形成に要する時間を例えば２倍以下に抑えることができ、レーザ加工時間の増加の抑制と、デブリの付着抑制または除去とを両立できる。
第１レーザ光Ｌ１および第２レーザ光Ｌ２のスポット形状は、特に限定されない。スポット形状とは、レーザ光の光軸に対して垂直な断面形状である。スポット形状は、円形でもよく、楕円形でもよく、多角形でもよい。
第１レーザ光Ｌ１および／または第２レーザ光Ｌ２は、分割領域に１回だけ照射してもよいし、複数回照射してもよい。複数回に分けてレーザ光を照射することで、レーザによる熱の周囲への影響を低減できる。よって、開口両側の配線層の側面や開口の底部の半導体層の熱による損傷を生じにくくなる。ただし、レーザ光の照射回数とは、分割領域に走査させるレーザ光の走査回数のことであり、パルス数を意味するものではない。
続いて、図１（Ｄ）に示すように、開口１６の底部に露出した半導体層１１を第２主面１１Ｂに達するまでプラズマによりエッチングする（個片化工程）。これにより、複数の素子領域を備える基板１０は、それぞれが対応する１つの素子領域を有する複数の素子チップに個片化される。
開口１６の形成後、個片化工程を行う前に、開口１６をプラズマによりクリーニングする工程を行ってもよい。このプラズマは、通常、分割領域における半導体層１１のエッチングを行うために発生させるプラズマとは異なる条件で発生させる。このようなクリーニング工程は、例えば、レーザによる開口１６の形成工程に起因する残渣を更に低減する目的で行われる。これにより、更に高品質のプラズマダイシングを行うことが可能になる。
図１（Ｂ）における第１レーザ光Ｌ１の照射と、図１（Ｃ）における第２レーザ光Ｌ２の照射とは、工程順が逆であってもよい。すなわち、第２レーザ光Ｌ２の照射後に、第１レーザ光Ｌ１を照射してもよい。
図２は、本開示の一実施形態に係る素子チップの製造方法を模式的に示す工程断面図であり、第２レーザ光Ｌ２の照射後に第１レーザ光Ｌ１を照射する場合の例を示す工程断面図である。準備工程および個片化工程は、それぞれ、図１（Ａ）および図１（Ｄ）と同様であり、説明を割愛する。
図１（Ａ）に示す準備工程の後、図２（Ａ）に示すように、第２レーザ光Ｌ２を内部領域に照射して、内部領域を開口する溝１７を形成する（第２工程）。第２レーザ光Ｌ２がナノ秒パルスレーザである場合、第２レーザ光Ｌ２のビーム端部では、配線層１２をアブレーションにより除去するに足る十分なエネルギー密度が得られず、溝１７の側壁には溶融した配線層に由来するデブリ１５が付着する場合がある。しかしながら、続く第１レーザ光Ｌ１の照射により、溝１７の側壁に付着したデブリ１５は除去される。
続いて、図２（Ｂ）に示すように、第１レーザ光Ｌ１を、第２レーザ光が照射された領域を挟むように、縁部に照射する（第１工程）。これにより、溝１７が拡幅され、開口１６が形成される。このとき、溝１７に付着していたデブリも除去され、開口１６の側壁においてデブリ等の付着が抑制される。この場合、第１レーザ光Ｌ１のビーム径Ｄ１は、第２レーザ光Ｌ２のビーム径Ｄ２よりも小さくてよい。
第１レーザ光Ｌ１の照射後、図１（Ｄ）に示す個片化工程が行われ、基板１０が複数の素子チップに個片化される。
図３は、本開示の一実施形態に係る素子チップの製造方法を模式的に示す工程断面図である。図３に示す例では、図２と同様、第２レーザ光Ｌ２の照射後に第１レーザ光Ｌ１を照射する。準備工程および個片化工程は、それぞれ、図１（Ａ）および図１（Ｄ）と同様であり、説明を割愛する。
図１（Ａ）に示す準備工程の後、図３（Ａ）に示すように、ナノ秒パルスレーザである第２レーザ光Ｌ２を内部領域に照射して、内部領域を開口する溝１７を形成する（第２工程）。図３（Ａ）の例では、形成する開口（分割領域）の幅が大きく、ビーム径の大きな（例えば、トップハット形状の強度分布を有する）第２レーザ光Ｌ２を照射している。この場合、第２レーザ光Ｌ２のビーム端部におけるエネルギー密度が低くなり易く、溝１７の側壁に付着するデブリ１５の量が多くなり易い。
続いて、図３（Ｂ）に示すように、ピコ秒パルスレーザである第１レーザ光Ｌ１を照射する（第１工程）。第１レーザ光Ｌ１は、第２レーザ光Ｌ２が照射された領域を包含するように照射される。図３（Ｂ）の例では、第１レーザ光Ｌ１のビーム径は、第２レーザ光Ｌ２のビーム径よりも大きく、第１レーザ光Ｌ１のビームの中心を内部領域に位置づけて照射している。これにより、溝１７が拡幅され、開口１６が形成される。このとき、溝１７に付着していたデブリも除去され、開口１６の側壁においてデブリ等の付着が抑制される。
加えて、溝１７の底部にも第１レーザ光Ｌ１が照射されることで、溝１７の底部もクリーニングされ、開口１６側壁および底部にデブリ等の付着が抑制される。図３の場合、第１レーザ光Ｌ１のビーム径Ｄ１は、第２レーザ光Ｌ２のビーム径Ｄ２の１．０２～１．１倍であってもよい。第２レーザ光Ｌ２のビーム径Ｄ２は、例えば、Ｗ０の１０２％～１１０％となるように決定してもよい。分割領域の幅Ｗ０は、５μｍ以上１００μｍ以下であってもよく、８μｍ以上６５μｍ以下であってもよい。第２工程は、開口１６の側壁に付着するデブリ等を除去するクリーニングの意味合いが大きいため、第１レーザ光Ｌ１のビームのエネルギー密度はそれほど高く設定する必要がない。
次に、レーザグルービング工程を行うための装置について説明する。
レーザグルービング工程に使用するレーザ光は、例えば、図４に示すような光学系を用いて得ることができる。図４の光学系は、レーザ発振器３０１と、ズームエキスパンダ３０２と、断面が半円形のシリンドリカルレンズ３０３と、ベンドミラー３０４と、ＤＯＥ３０５と、集光レンズ３０６とを備える。レーザ発振器３０１から出力された全方向においてガウシアン分布を有するレーザ光Ｌは、コリメート機能を有するズームエキスパンダ３０２に入射する。ズームエキスパンダ３０２は、レーザ光Ｌのビーム径を、シリンドリカルレンズ３０３を透過したレーザ光が入射するＤＯＥ３０５に対応した適正値に調整する。ズームエキスパンダ３０２から出射した円形のビームスポットを有するレーザ光Ｌは、シリンドリカルレンズ３０３を通過することで楕円形に変換され、ベンドミラー３０４に入射する。ＤＯＥ３０５は、レーザ光のスポット形状を矩形に変換する。変換後のレーザ光は、集光レンズ３０６に入射し、その後、基板１０に照射される。集光レンズ３０６から出射されるレーザ光のスポット径は、分割領域の幅方向において、例えば３５μｍ以下（好ましくは２０μｍ以下）に集約され、被加工物である基板（配線層）に照射される。
ＤＯＥ３０５には、レーザ光のスポット形状を任意形状に変換する機能を持たせることができる。したがって、ＤＯＥ３０５がシリンドリカルレンズ３０３と同等の形状変換機能を有する場合には、図４の光学系におけるシリンドリカルレンズ３０３は無くてもよい。また、ＤＯＥには、ガウシアン分布を有するビーム強度分布をトップハット分布に変換する機能を持たせることができる。
レーザ発振器３０１は、パルスレーザ光を発振するパルスレーザ発振器であり、レーザ光Ｌをパルス波形で発振する機構は特に限定されない。例えば、ビーム出力をメカニカルシャッターでオン（ＯＮ）／オフ（ＯＦＦ）する方式、レーザ光Ｌの励起源をパルス制御する方式、ビーム出力をスイッチングする方式等が挙げられる。レーザ発振器３０１のレーザ発振機構も特に限定されず、レーザ発振の媒体として半導体を用いる半導体レーザ、媒体として炭酸ガス（ＣＯ2）等の気体を用いる気体レーザ、ＹＡＧ等を用いる固体レーザ、ファイバレーザ等が挙げられる。さらに、固体レーザには、波長変換をしたグリーンレーザや紫外線レーザも含まれる。
レーザ光Ｌの波長は特に限定されないが、基板１０によるレーザ光Ｌの吸収が高くなる点で、紫外線域（波長２００～４００ｎｍ）や比較的短波長の可視域（波長４００～５５０ｎｍ）であることが好ましい。レーザ光Ｌの発振周波数も特に限定されないが、例えば、１～２００ｋＨｚであり、高周波になるほど高速加工が可能となる。
次に、図５を参照しながら、個片化工程に使用されるプラズマ処理装置について説明する。ただし、プラズマ処理装置はこれに限定されるものではない。
個片化工程は、ハンドリング性の観点から、図６に示すように、基板１０を支持部材２２で支持した状態で行われることが好ましい。このとき、基板１０の半導体層１１の第２主面１１Ｂ側を、支持部材２２に当接させる。支持部材２２の材質は特に限定されない。なかでも、基板１０が支持部材２２で支持された状態でダイシングされることを考慮すると、素子チップ１０ｘがピックアップし易いように、支持部材２２は、柔軟性のある樹脂フィルムであることが好ましい。このとき、ハンドリング性の観点から、支持部材２２はフレーム２１に固定される。以下、フレーム２１と、フレーム２１に固定された支持部材２２とを併せて、搬送キャリア２０と称する。図６は、搬送キャリア２０と支持部材２２に支持された基板１０とを示す上面図（ａ）およびＹ－Ｙ線での断面図（ｂ）である。支持部材２２は、例えば、粘着剤を有する面（粘着面２２ａ）と粘着剤を有しない面（非粘着面２２ｂ）とを備えている。フレーム２１には、位置決めのためのノッチ２１ａやコーナーカット２１ｂが設けられていてもよい。
プラズマ処理装置２００は、真空チャンバ２０３を備え、その内側の処理空間にステージ２１１を備えている。真空チャンバ２０３には、ガス導入口２０３ａおよび排気口２０３ｂが設けられている。ガス導入口２０３ａには、プロセスガス源２１２およびアッシングガス源２１３が、それぞれ接続されている。排気口２０３ｂには、真空チャンバ２０３内のガスを排気して減圧する真空ポンプを含む減圧機構２１４が接続されている。
ステージ２１１には、搬送キャリア２０に保持された基板１０が載置される。ステージ２１１の外周には昇降機構２２３Ａにより昇降駆動される複数の支持部２２２が配置されており、真空チャンバ２０３内に搬入された搬送キャリア２０が支持部２２２に受け渡され、ステージ２１１上に搭載される。
ステージ２１１の上方には、少なくとも搬送キャリア２０のフレーム２１を覆うとともに基板１０を露出させる窓部２２４Ｗを有するカバー２２４が配置されている。カバー２２４は複数の昇降ロッド２２１と連結しており、昇降機構２２３Ｂにより昇降駆動される。真空チャンバ２０３の上部は誘電体部材２０８により閉鎖され、誘電体部材２０８の上方に上部電極としてアンテナ２０９が配置されている。アンテナ２０９は、第１高周波電源２１０Ａと接続されている。
ステージ２１１は、上方から順に配置された電極層２１５、金属層２１６および基台２１７を具備し、これらは外周部２１８で取り囲まれ、外周部２１８の上面には保護用の外周リング２２９が配置されている。電極層２１５の内部には、静電吸着用の電極部（ＥＳＣ電極）２１９と、第２高周波電源２１０Ｂに接続された高周波電極部２２０とが配置されている。ＥＳＣ電極２１９は直流電源２２６と接続されている。高周波電極部２２０に高周波電力を印加することで、エッチング工程を、バイアス電圧を印加しながら行うことができる。金属層２１６内には、ステージ２１１を冷却するための冷媒流路２２７が形成され、冷媒循環装置２２５により冷媒が循環される。
制御装置２２８は、第１高周波電源２１０Ａ、第２高周波電源２１０Ｂ、プロセスガス源２１２、アッシングガス源２１３、減圧機構２１４、冷媒循環装置２２５、昇降機構２２３Ａ、昇降機構２２３Ｂおよび静電吸着機構を含むプラズマ処理装置２００の動作を制御する。
プラズマは、基板１０の半導体層１１がエッチングされるような条件で発生させる。上記エッチング条件は、半導体層１１の材質に応じて適宜選択することができる。半導体層１１がＳｉの場合、半導体層１１の分割領域Ｒｙのエッチングには、いわゆるボッシュプロセスを用いることができる。ボッシュプロセスにおいては、膜堆積ステップと、膜エッチングステップと、Ｓｉエッチングステップとを順次繰り返すことにより、各溝を深さ方向に掘り進む。
膜堆積ステップは、例えば、原料ガスとしてＣ4Ｆ8を１５０～２５０ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を１５～２５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００～２５００Ｗとして、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を０Ｗとして、５～１５秒間、処理する条件で行われる。
膜エッチングステップは、例えば、原料ガスとしてＳＦ6を２００～４００ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を５～１５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００～２５００Ｗとして、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を１００～３００Ｗとして、２～１０秒間、処理する条件で行われる。
Ｓｉエッチングステップは、例えば、原料ガスとしてＳＦ6を２００～４００ｓｃｃｍで供給しながら、真空チャンバ２０３内の圧力を５～１５Ｐａに調整し、第１高周波電源２１０Ａからアンテナ２０９への投入電力を１５００～２５００Ｗとして、第２高周波電源２１０Ｂから高周波電極部２２０への投入電力を５０～２００Ｗとして、１０～２０秒間、処理する条件で行われる。
上記のような条件で、膜堆積ステップ、膜エッチングステップおよびＳｉエッチングステップを繰り返すことにより、分割領域Ｒｙは、１０μｍ／分程度の速度で深さ方向に垂直にエッチングされ得る。プラズマの発生においては、複数種類の原料ガスを併用してもよい。この場合、複数種類の原料ガスを時間差で真空チャンバ２０３内に導入してもよいし、複数種類の原料ガスを混合して、真空チャンバ２０３内に導入してもよい。
このようにして、基板１０は、支持部材２２により支持された状態で、素子領域Ｒｘを備える複数の素子チップ１０ｘに分割される。プラズマダイシング工程の終了後、支持部材２２に支持された複数の素子チップ１０ｘは、ピックアップ工程に送られる。ピックアップ工程では、複数の素子チップ１０ｘは、それぞれ支持部材２２から剥離される。
プラズマダイシング工程の後、素子チップ１０ｘに残存する樹脂膜を、アッシングや洗浄により除去してもよい。
本発明の素子チップの製造方法によれば、品質の高いプラズマダイシングを行うことができるため、種々の基板から素子チップを製造する方法として有用である。
１０：基板
１０ｘ：素子チップ
１１：半導体層
１１Ａ：第１主面
１１Ｂ：第２主面
１２：配線層
１３ａ：回路層
１３ｂ：樹脂層
１４、１７：１溝
１５：デブリ
１６：開口
２０：搬送キャリア
２１：フレーム
２１ａ：ノッチ
２１ｂ：コーナーカット
２２：支持部材
２２ａ：粘着面
２２ｂ：非粘着面
２００：プラズマ処理装置
２０３：真空チャンバ
２０３ａ：ガス導入口
２０３ｂ：排気口
２０８：誘電体部材
２０９：アンテナ
２１０Ａ：第１高周波電源
２１０Ｂ：第２高周波電源
２１１：ステージ
２１２：プロセスガス源
２１３：アッシングガス源
２１４：減圧機構
２１５：電極層
２１６：金属層
２１７：基台
２１８：外周部
２１９：ＥＳＣ電極
２２０：高周波電極部
２２１：昇降ロッド
２２２：支持部
２２３Ａ、２２３Ｂ：昇降機構
２２４：カバー
２２４Ｗ：窓部
２２５：冷媒循環装置
２２６：直流電源
２２７：冷媒流路
２２８：制御装置
２２９：外周リング
３０１：レーザ発振器
３０２：ズームエキスパンダ
３０３：シリンドリカルレンズ
３０４：ベンドミラー
３０５：ＤＯＥ
３０６：集光レンズ
Ｒｘ：素子領域
Ｒｙ：分割領域
Ｒｚ：境界部
以下において、第１レーザ光をピコ秒パルスレーザと呼ぶことがある。しかしながら、「ピコ秒パルスレーザ」との記載は、第１レーザ光のパルス幅がピコ秒オーダー（１ｐｓ以上１ｎｓ未満）に限定されることを必ずしも意味するものではない。第１レーザ光のパルス幅は、第２レーザ光のパルス幅よりも短ければ、ナノ秒オーダー（１ｎｓ以上）であってもよく、フェムト秒オーダー（１ｐｓ未満）であってもよい。また、以下において、第２レーザ光をナノ秒パルスレーザと呼ぶことがあるが、「ナノ秒パルスレーザ」との記載は、第２レーザ光のパルス幅がナノ秒オーダー（１ｎｓ以上１μｓ未満）に限定されることを必ずしも意味するものではない。第２レーザ光のパルス幅は、第１レーザ光のパルス幅よりも長ければ、ピコ秒オーダー（１ｎｓ未満）であってもよい。

Claims (8)

  1. 第１主面および第２主面を備える半導体層と、前記半導体層の前記第１主面側に形成された配線層と、を備える基板であって、複数の素子領域と、前記素子領域を画定する分割領域と、を備える基板を準備する工程と、
    前記分割領域における前記配線層に、前記第１主面側からレーザ光を照射して、前記分割領域に前記半導体層が露出する開口を形成するレーザグルービング工程と、
    前記開口に露出した前記半導体層をプラズマによりエッチングするプラズマエッチング工程と、を備え、
    前記レーザグルービング工程は、
    第１パルス幅を有する第１レーザ光を照射することにより、前記分割領域の少なくとも縁部における前記配線層を除去する第１工程と、
    前記第１パルス幅よりも長い第２パルス幅を有する第２レーザ光を照射することにより、前記分割領域の前記縁部より内側の内側領域における前記配線層を除去する第２工程と、を備える、素子チップの製造方法。
  2. 前記第１工程において、前記第１レーザ光はビームの中心が前記縁部に位置合わせされた状態で照射され、
    前記第２工程において、前記第２レーザ光はビームの中心が前記内側領域に位置合わせされた状態で照射される、請求項１に記載の素子チップの製造方法。
  3. 前記第１工程が行われた後で、前記第２工程が行われる、請求項２に記載の素子チップの製造方法。
  4. 前記第２工程が行われた後で、前記第１工程が行われる、請求項２に記載の素子チップの製造方法。
  5. 前記第１工程において、前記第１レーザ光は、前記第２レーザ光が照射された領域を挟むように、前記第１レーザ光のビームの中心が前記縁部に位置合わせされた状態で照射され、
    前記第１レーザ光のビーム径は、前記第２レーザ光のビーム径よりも小さい、請求項４に記載の素子チップの製造方法。
  6. 前記第２工程が行われた後で、前記第１工程が行われ、
    前記第１工程において、前記第１レーザ光はビームの中心が前記縁部に位置合わせされた状態で照射され、
    前記第２工程において、前記第２レーザ光はビームの中心が前記内側領域に位置合わせされた状態で照射され、
    前記第１レーザ光のビーム径は、前記第２レーザ光のビーム径よりも大きい、請求項１に記載の素子チップの製造方法。
  7. 前記第１パルス幅は、１００ピコ秒以下であり、
    前記第２パルス幅は、１０ナノ秒以上である、請求項１～６のいずれか１項に記載の素子チップの製造方法。
  8. 第１主面および第２主面を備える半導体層と、前記半導体層の前記第１主面側に形成された配線層と、を備える基板の所定領域に前記半導体層が露出する開口を形成するための基板の加工方法であって、
    前記所定領域における前記配線層に、前記第１主面側からレーザ光を照射する照射工程を有し、
    前記照射工程は、
    第１パルス幅を有する第１レーザ光を照射することにより、前記所定領域の少なくとも縁部における前記配線層を除去する第１工程と、
    前記第１パルス幅よりも長い第２パルス幅を有する第２レーザ光を照射することにより、前記所定領域の前記縁部より内側の内側領域における前記配線層を除去する第２工程と、を備える、基板の加工方法。
JP2021100488A 2021-06-16 2021-06-16 素子チップの製造方法、および、基板の加工方法 Pending JP2022191949A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021100488A JP2022191949A (ja) 2021-06-16 2021-06-16 素子チップの製造方法、および、基板の加工方法
US17/806,360 US20220402072A1 (en) 2021-06-16 2022-06-10 Element chip manufacturing method and substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021100488A JP2022191949A (ja) 2021-06-16 2021-06-16 素子チップの製造方法、および、基板の加工方法

Publications (1)

Publication Number Publication Date
JP2022191949A true JP2022191949A (ja) 2022-12-28

Family

ID=84490956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021100488A Pending JP2022191949A (ja) 2021-06-16 2021-06-16 素子チップの製造方法、および、基板の加工方法

Country Status (2)

Country Link
US (1) US20220402072A1 (ja)
JP (1) JP2022191949A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115846912B (zh) * 2023-02-14 2023-05-05 季华实验室 脑电极芯片打孔方法、装置、电子设备及激光打孔设备

Also Published As

Publication number Publication date
US20220402072A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US11551974B2 (en) Manufacturing process of element chip using laser grooving and plasma-etching
US8609512B2 (en) Method for laser singulation of chip scale packages on glass substrates
US7169687B2 (en) Laser micromachining method
KR101239299B1 (ko) 낮은-ｋ 유전 물질을 포함하는 소재의 레이저 처리
US20110287607A1 (en) Method and apparatus for improved wafer singulation
US20050045090A1 (en) Apparatus for laser beam machining, machining mask, method for laser beam machining, method for manufacturing a semiconductor device and semiconductor device
US10410924B2 (en) Manufacturing process of element chip
US8735772B2 (en) Method and apparatus for improved laser scribing of opto-electric devices
US20050101108A1 (en) Semiconductor wafer dividing method
JP5494592B2 (ja) Ｌｅｄパターン付き基板の加工方法
JP2006305586A (ja) 板状体切断方法並びにレーザ加工装置
US20230040267A1 (en) Laser dicing for singulation
US10147646B2 (en) Manufacturing process of element chip
JP6467688B2 (ja) 素子チップの製造方法
US20220402072A1 (en) Element chip manufacturing method and substrate processing method
JP6519819B2 (ja) 素子チップの製造方法
JP7085342B2 (ja) 素子チップの製造方法
US20220406660A1 (en) Element chip manufacturing method and substrate processing method
JP2003037085A (ja) レーザ照射を用いた基板切断方法および装置
JP7281709B2 (ja) 素子チップの製造方法
JP2020196023A (ja) レーザ加工装置、レーザ加工方法ならびに素子チップの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240409