JP2024003578A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2024003578A
JP2024003578A JP2022102807A JP2022102807A JP2024003578A JP 2024003578 A JP2024003578 A JP 2024003578A JP 2022102807 A JP2022102807 A JP 2022102807A JP 2022102807 A JP2022102807 A JP 2022102807A JP 2024003578 A JP2024003578 A JP 2024003578A
Authority
JP
Japan
Prior art keywords
processing
substrate
functional layer
wafer
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022102807A
Other languages
English (en)
Inventor
ユウ チョウ
Yu Zhao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2022102807A priority Critical patent/JP2024003578A/ja
Priority to US18/335,509 priority patent/US20230420221A1/en
Priority to CN202310728220.5A priority patent/CN117316762A/zh
Priority to KR1020230079101A priority patent/KR20240001671A/ko
Priority to TW112123111A priority patent/TW202400348A/zh
Publication of JP2024003578A publication Critical patent/JP2024003578A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32394—Treating interior parts of workpieces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】機能層が基板に積層されたウエーハを加工して、チップ化した際のチップの抗折強度の低下を抑制できるウエーハの加工方法を提供する事。【解決手段】基板１１０の上に機能層１２０が積層されたウエーハ１００を複数の分割予定ラインに沿って加工するウエーハの加工方法は、分割予定ラインに沿ってレーザ光線を照射して機能層１２０を除去し、基板１１０を露出させる加工溝１５０を形成する加工溝形成ステップと、加工溝形成ステップによって基板１１０と機能層１２０との界面に発生したダメージ領域を除去し、加工溝１５０の側面から外方に広がる凹部１７０を形成するダメージ領域除去ステップと、凹部１７０の上方を覆う機能層１２０を除去し、凹部１７０を露出させる凹部露出ステップと、凹部露出ステップの実施後に、分割予定ラインに沿って、基板１１０を加工する基板加工ステップと、を備える。【選択図】図５

Description

本発明は、ウエーハの加工方法に関する。
酸化膜や窒化膜、低誘電率絶縁体被膜（以下、Ｌｏｗ－ｋ膜と称する）などを含む機能層が基板に積層されたウエーハを分割予定ラインに沿って加工する場合、機能層と基板とは最適な加工方法が異なる為、まず分割予定ラインに沿ってレーザ光線を照射して、分割予定ラインに位置する機能層を除去した後、分割予定ラインに沿って基板を加工してウエーハを分割している（例えば、特許文献１、２参照）。
特開２０１５－０７９７９０号公報 特開２０１８－０９８３１８号公報
しかしながら、このプロセスにおいて、レーザ光線の照射後、その熱影響により、基板の特に機能層との界面となる領域は脆くなり変質したダメージ領域が形成されることが発見された。このダメージ領域を残した状態でウエーハを分割してチップ化するとチップの抗折強度が落ちるため、ダメージ領域を除去して基板の界面に凹部を形成した後、基板を分割予定ラインに沿って加工していく。しかし、基板の機能層との界面に発生したダメージ領域を除去する際に、基板をえぐって凹部を形成すると、凹部の上方には機能層が被さっている状態となるため、その後基板を加工しにくいという問題があった。
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、機能層が基板に積層されたウエーハを加工して、チップ化した際のチップの抗折強度の低下を抑制できるウエーハの加工方法を提供する事である。
上述した課題を解決し、目的を達成するために、本発明のウエーハの加工方法は、基板の上に機能層が積層されたウエーハを複数の分割予定ラインに沿って加工するためのウエーハの加工方法であって、該分割予定ラインに沿ってレーザ光線を照射して該機能層を除去し、該基板を露出させる加工溝を形成する加工溝形成ステップと、該加工溝形成ステップによって該基板と該機能層との界面に発生したダメージ領域を除去し、該加工溝の側面から外方に広がる凹部を形成するダメージ領域除去ステップと、該凹部の上方を覆う機能層を除去し、該凹部を露出させる凹部露出ステップと、該凹部露出ステップの実施後に、該分割予定ラインに沿って、該基板を加工する基板加工ステップと、を備える事を特徴とする。
該基板加工ステップは、該ダメージ領域を除去した該凹部と、該加工溝の側面と、を側面保護膜で覆い、該凹部と該加工溝との水平方向への拡大を防止しつつ、該加工溝の底面を掘り進めていくプラズマエッチングで実施されてもよい。
該凹部露出ステップは、プラズマエッチングによって実施してもよい。
該加工溝形成ステップの実施前に、該機能層の上に上面保護膜を形成する上面保護膜形成ステップをさらに備え、該加工溝形成ステップにおいては、該上面保護膜と該機能層と、を除去してもよい。
本発明は、機能層が基板に積層されたウエーハについて、ダメージ領域除去ステップで、加工溝形成ステップで形成されたダメージ領域を除去し、凹部露出ステップで、ダメージ領域除去ステップで形成された凹部の上方を覆う機能層を除去して凹部を上方に露出させてから、基板加工ステップで加工溝を深堀り加工する。このため、実施形態に係るウエーハの加工方法は、機能層が基板に積層されたウエーハを加工して、ダメージ領域に起因するチップ化した際のチップの抗折強度の低下を抑制できるとともに、凹部がエッチングされて外方に拡大することも抑制でき、これにより、基板の加工を良好に進めることができる。
図１は、実施形態に係るウエーハの加工方法の処理手順を示すフローチャートである。 図２は、実施形態に係るウエーハの加工方法の加工対象であるウエーハを示す斜視図である。 図３は、図１の加工溝形成ステップを説明する断面図である。 図４は、図１のダメージ領域除去ステップを説明する断面図である。 図５は、図１の凹部露出ステップを説明する断面図である。 図６は、図１の基板加工ステップを説明する断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態〕
本発明の実施形態に係るウエーハの加工方法を図面に基づいて説明する。図１は、実施形態に係るウエーハの加工方法の処理手順を示すフローチャートである。実施形態に係るウエーハの加工方法は、図１に示すように、上面保護膜形成ステップ１００１と、加工溝形成ステップ１００２と、ダメージ領域除去ステップ１００３と、凹部露出ステップ１００４と、基板加工ステップ１００５と、を備える。
図２は、実施形態に係るウエーハの加工方法の加工対象であるウエーハ１００を示す斜視図である。実施形態に係るウエーハの加工方法の加工対象であるウエーハ１００は、基板１１０と、機能層１２０と、を備える。基板１１０は、例えば、シリコンを母材とする円板状の半導体ウエーハや光デバイスウエーハ等である。基板１１０の母材は、本発明ではこれに限定されず、サファイア、シリコンカーバイド（ＳｉＣ）、ガリウムヒ素等であってもよい。基板１１０は、図２に示すように、平坦な表面１１１の格子状に形成される複数の分割予定ライン１１２によって区画された領域にチップサイズのデバイス１１３が形成されている。
ウエーハ１００は、図２に示すように、基板１１０の表面１１１上に機能層１２０が積層されている。機能層１２０は、基板１１０の表面が酸化または窒化して形成される酸化膜や窒化膜、ＳｉＯＦ、ＢＳＧ（BoroSilicate Glass、ＳｉＯＢ）等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜（Ｌｏｗ－ｋ膜）などを含む。機能層１２０は、基板１１０の母材がシリコンである本実施形態では、例えば、シリコン酸化膜やシリコン窒化膜である。ウエーハ１００は、本実施形態では、図２に示すように、基板１１０の表面１１１の裏側の裏面１１４に粘着テープ１３１が貼着され、粘着テープ１３１の外縁部に環状のフレーム１３２が装着されているが、本発明ではこれに限定されない。
上面保護膜形成ステップ１００１は、機能層１２０の上に上面保護膜１４０（図３から図６参照）を形成するステップである。上面保護膜形成ステップ１００１では、例えば、不図示の保持テーブルによりウエーハ１００を基板１１０の裏面１１４側から粘着テープ１３１を介して保持し、保持テーブルを鉛直方向と平行な軸心周りに回転させることで保持テーブル上のウエーハ１００を回転させながら、不図示の樹脂供給ノズルにより、液状の樹脂を保持テーブル上のウエーハ１００の機能層１２０が形成された側の面に向けて吐出することにより、ウエーハ１００の機能層１２０の上に液状の樹脂を塗布して、塗布した液状樹脂を乾燥させてウエーハ１００の機能層１２０の上の面を保護する上面保護膜１４０を形成する。
上面保護膜形成ステップ１００１で塗布する液状の樹脂は、本実施形態では、水溶性の樹脂であり、例えばポリビニルアルコール（PolyVinyl Alcohol、ＰＶＡ）やポリビニルピロリドン（PolyVinyl Pyrrolidone、ＰＶＰ）等である。上面保護膜形成ステップ１００１で形成された上面保護膜１４０は、加工溝形成ステップ１００２で発生する機能層１２０のデブリ（加工屑）の機能層１２０の上面への付着を防止する。上面保護膜形成ステップ１００１では、本実施形態では、上面保護膜１４０として、水溶性の樹脂膜を形成する。
本実施形態は、上面保護膜形成ステップ１００１を備えるため、上面保護膜形成ステップ１００１で形成する上面保護膜１４０が、分割予定ライン１１２以外のデバイス１１３の上面の機能層１２０が以降のステップによってエッチングされてデバイス１１３に悪影響を与える恐れを抑制できる好ましい形態である。なお、本発明ではこれに限定されず、加工溝形成ステップ１００２で発生する機能層１２０のデブリが少ない場合や、機能層１２０側の面へのデブリの付着がデバイス１１３の品質に影響を与えない場合、機能層１２０がプラズマエッチング等に薄化されたとしてもデバイス１１３が露出しない厚みである場合等には、上面保護膜形成ステップ１００１を備えずに省略してもよい。すなわち、上面保護膜形成ステップ１００１は、本発明に必須ではない。本実施形態のように、上面保護膜形成ステップ１００１を備える場合には、加工溝形成ステップ１００２の実施前に実施する。
図３は、図１の加工溝形成ステップ１００２を説明する断面図である。加工溝形成ステップ１００２は、図３に示すように、分割予定ライン１１２に沿ってレーザ光線１１を照射して機能層１２０を除去し、基板１１０を露出させる加工溝１５０を形成するステップである。加工溝形成ステップ１００２は、本実施形態のように上面保護膜形成ステップ１００１を備える場合には、上面保護膜形成ステップ１００１で形成された上面保護膜１４０についても、機能層１２０とともに、分割予定ライン１１２に沿ってレーザ光線１１を照射して除去する。
加工溝形成ステップ１００２では、図３に示すように、レーザ照射器１０により、上面保護膜１４０及び機能層１２０に対して吸収性を有する波長のレーザ光線１１をウエーハ１００の機能層１２０及び上面保護膜１４０が形成された側の面に向けて照射しながら、不図示の駆動源によりウエーハ１００をレーザ照射器１０に対して分割予定ライン１１２に沿って相対的に移動させることにより、レーザ光線１１で上面保護膜１４０及び機能層１２０を分割予定ライン１１２に沿ってレーザ加工（いわゆるアブレーション加工）して、分割予定ライン１１２に沿って上面保護膜１４０及び機能層１２０を除去し、上面保護膜１４０及び機能層１２０を貫通して基板１１０に到達する深さの加工溝１５０を形成する。加工溝形成ステップ１００２では、この加工溝１５０を形成することにより、加工溝１５０の底面に、基板１１０を上方に露出させる。
追って実施する基板加工ステップ１００５でのプラズマエッチングでは、機能層１２０（本実施形態では酸化膜や窒化膜）は、基板１１０（本実施形態ではシリコン）に比べて加工レート（速度）が低いため、加工溝形成ステップ１００２でのレーザ光線１１で先に除去することが好ましい。加工溝形成ステップ１００２では、レーザ光線１１の照射による熱ダメージで、基板１１０の機能層１２０との界面側の領域、すなわち基板１１０の表面１１１側の領域には、加工溝１５０の側面から外方にかけて、微小なクラックや強度の低い変質層を含むダメージ領域１６０が形成される。
図４は、図１のダメージ領域除去ステップ１００３を説明する断面図である。ダメージ領域除去ステップ１００３は、図４に示すように、加工溝形成ステップ１００２によって基板１１０と機能層１２０との界面に発生したダメージ領域１６０を除去し、加工溝１５０の側面から外方に広がる凹部１７０を形成するステップである。
ダメージ領域除去ステップ１００３では、図４に示すように、加工溝形成ステップ１００２の実施後に、プラズマガス供給部２０により、第１プラズマガス２１をウエーハ１００の機能層１２０及び上面保護膜１４０が形成された面側から供給して、第１プラズマガス２１によりプラズマエッチングを実施する。ここで、第１プラズマガス２１は、主に基板１１０と反応し、機能層１２０と反応しにくいガスであり、本実施形態では、基板１１０がシリコンで機能層１２０がシリコン酸化膜やシリコン窒化膜であるので、例えばＦ系ラジカルのガスが使用される。具体的には、第１プラズマガス２１は、本実施形態では、例えばＳＦ６が使用される。ダメージ領域除去ステップ１００３では、第１プラズマガス２１による等方性エッチングを実施する。
このため、ダメージ領域除去ステップ１００３では、第１プラズマガス２１により、機能層１２０はエッチングされにくい一方で、基板１１０が主にエッチングされ、特にダメージ領域１６０が主にエッチングされて、ダメージ領域１６０が形成されていた領域に、ダメージ領域１６０に置き換わるように凹部１７０が形成される。ダメージ領域除去ステップ１００３でダメージ領域１６０を除去することにより、追ってウエーハ１００を分割予定ライン１１２に沿って各デバイス１１３に分割してチップ化した際のチップの抗折強度が低下することを抑制できる。ダメージ領域除去ステップ１００３の実施後には、図４に示すように、加工溝１５０の側面から外方にかけて、機能層１２０が凹部１７０の上方を覆った状態になる。
図５は、図１の凹部露出ステップ１００４を説明する断面図である。凹部露出ステップ１００４は、図５に示すように、ダメージ領域除去ステップ１００３の実施後に、凹部１７０の上方を覆う機能層１２０を除去し、凹部１７０を露出させるステップである。
凹部露出ステップ１００４では、図５に示すように、プラズマガス供給部３０により、第２プラズマガス３１をウエーハ１００の機能層１２０及び上面保護膜１４０が形成された面側から、凹部１７０の上方を覆う機能層１２０及び上面保護膜１４０に向けて、ウエーハ１００の厚み方向に沿って供給して、第２プラズマガス３１によりプラズマエッチングを実施する。ここで、第２プラズマガス３１は、主に機能層１２０と反応し、基板１１０と反応しにくいガスであり、本実施形態では、基板１１０がシリコンで機能層１２０がシリコン酸化膜やシリコン窒化膜であるので、例えばＣＦ（フッ化炭素）系ラジカルのガス、または、ＣＦ系ラジカルのガスと希ガスや酸素等との混合ガス等が使用される。具体的には、第２プラズマガス３１は、本実施形態では、例えばＣ４Ｆ８とアルゴンとの混合ガスが使用される。凹部露出ステップ１００４では、第２プラズマガス３１による異方性エッチングを実施する。
このため、凹部露出ステップ１００４では、第２プラズマガス３１により、基板１１０はエッチングされにくい一方で、凹部１７０の上方を覆う機能層１２０が主にエッチングされて、凹部１７０の上方を覆う機能層１２０及び上面保護膜１４０を除去することにより、凹部１７０をウエーハ１００の厚み方向の上方に向けて露出させる。
なお、凹部露出ステップ１００４は、本実施形態では上記したようにプラズマエッチングによって実施しているが、本発明ではこれに限定されず、機能層１２０に対して吸収性を有する波長のレーザ光線を凹部１７０の上方を覆う機能層１２０及び上面保護膜１４０に向けて照射することでアブレーション加工により除去する形態でもよいし、スピンドルの先端に装着して回転駆動させた切削ブレードで凹部１７０の上方を覆う機能層１２０及び上面保護膜１４０を切削することで切削加工により除去する形態でもよい。
図６は、図１の基板加工ステップ１００５を説明する断面図である。基板加工ステップ１００５は、図６に示すように、凹部露出ステップ１００４の実施後に、分割予定ライン１１２に沿って、基板１１０を加工するステップである。
基板加工ステップ１００５は、本実施形態では、ダメージ領域１６０を除去した凹部１７０と、加工溝１５０の側面と、を上面保護膜１４０とは別の側面保護膜１８０で覆い、凹部１７０と加工溝１５０との水平方向（水平方向とは、加工溝１５０の側面方向または加工溝１５０の外方とも言い換えられる）への拡大を防止しつつ、加工溝１５０の底面を掘り進めていくプラズマエッチングで実施される。具体的には、基板加工ステップ１００５は、凹部１７０と加工溝１５０の側面とを側面保護膜１８０で覆う側面保護膜堆積ステップと、プラズマエッチングにより加工溝１５０の底面をさらにウエーハ１００の厚み方向の下方へ掘り進めていく深堀り加工ステップと、を備える。
側面保護膜堆積ステップは、図６に示すように、プラズマガス供給部４０により、第３プラズマガス４１をウエーハ１００の機能層１２０及び上面保護膜１４０が形成された面側から供給して、第３プラズマガス４１により、ウエーハ１００の露出面である上面保護膜１４０上の面、凹部１７０、加工溝１５０の側面及び底面に側面保護膜１８０を堆積するステップである。側面保護膜１８０は、第３プラズマガス４１の成分で形成された堆積膜であり、凹部１７０及び加工溝１５０の側面をさらにプラズマエッチングされて水平方向に拡大されないように保護する。
側面保護膜堆積ステップで供給する第３プラズマガス４１は、本実施形態では、例えばＣＦ系ラジカルのガスを含むガス等のポリマー系保護膜を形成するガスが使用される。具体的には、第３プラズマガス４１は、本実施形態では、例えばＣ４Ｆ８とアルゴンとの混合ガスが使用される。なお、第３プラズマガス４１は、同様の化学成分のガスが使用される第２プラズマガス３１と比べて、イオンの状態、Ｃ４Ｆ８に対するアルゴンの比率、第３プラズマガス４１を供給するチャンバー内の圧力等を変更することで、機能層１２０及び上面保護膜１４０の除去ではなく側面保護膜１８０の堆積を起こすものとしている。側面保護膜堆積ステップでは、本実施形態では、側面保護膜１８０として、ＣＦ系のガス成分の堆積膜を形成する。
深堀り加工ステップは、図６に示すように、側面保護膜堆積ステップで側面保護膜１８０を堆積の後、プラズマガス供給部４０により、第４プラズマガス４２をウエーハ１００の機能層１２０及び上面保護膜１４０が形成された面側から供給して、第４プラズマガス４２によりウエーハ１００の加工溝１５０の底面に堆積された側面保護膜１８０を除去し、加工溝１５０の底面の基板１１０をプラズマエッチングして加工溝１５０を深堀り加工するステップである。
深堀り加工ステップで供給する第４プラズマガス４２は、本実施形態では、第１プラズマガス２１と同様のガス、具体的には、例えばＦ系ラジカルのガスであるＳＦ６が使用される。このため、深堀り加工ステップでは、第４プラズマガス４２が主に基板１１０と反応するので、第４プラズマガス４２により、加工溝１５０の底面の基板１１０をエッチングして加工溝１５０を深堀りすることができる。
基板加工ステップ１００５では、本実施形態では、側面保護膜堆積ステップと深堀り加工ステップとを別工程で交互に繰り返し行ういわゆるボッシュプロセスを実施することで、加工溝１５０の側面のエッチング量を底面のエッチング量よりも十分に小さくして高いアスペクト比の加工溝１５０を形成する。なお、基板加工ステップ１００５では、本発明ではこれに限定されず、側面保護膜堆積ステップとプラズマエッチングステップとを同時に並行して実施して、高いアスペクト比の加工溝１５０を形成してもよい。
側面保護膜堆積ステップで供給する第３プラズマガス４１に含まれる側面保護膜１８０を堆積させるＣＦ系ラジカルは、プラズマエッチングステップで供給する第４プラズマガス４２に含まれる加工溝１５０の底面の基板１１０を掘り進めるＦ系ラジカルよりも分子が大きい。このため、凹部１７０に機能層１２０が覆い被さっている場合、側面保護膜堆積ステップで供給するＣＦ系ラジカルが凹部１７０に到達できずに側面保護膜１８０を堆積できない一方で、プラズマエッチングステップで供給するＦ系ラジカルが凹部１７０に到達してエッチングされて外方に拡大されてしまう恐れがあった。そして、機能層１２０が覆い被さっている凹部１７０にＦ系ラジカルが到達してエッチングされて外方に拡大してしまうと、基板１１０と機能層１２０との界面付近が脆弱となってしまい、ウエーハ１００を分割予定ライン１１２に沿って各デバイス１１３に分割してチップ化した際のチップの抗折強度が低下する恐れがあった。
しかしながら、本実施形態では、凹部露出ステップ１００４で凹部１７０の上方を覆う機能層１２０及び上面保護膜１４０を除去して凹部１７０を上方に向けて露出させて機能層１２０が覆い被さっていない状態とした後に、基板加工ステップ１００５を実施するので、側面保護膜堆積ステップで堆積する側面保護膜１８０が凹部１７０、すなわち基板１１０の機能層１２０との界面付近の加工溝１５０の側面にも堆積しやすくなる。このため、本実施形態では、深堀り加工ステップで凹部１７０、すなわち基板１１０の機能層１２０との界面付近の加工溝１５０の側面がエッチングされて外方に拡大してしまう恐れを防止でき、これにより、高いアスペクト比を維持して加工溝１５０を深堀り加工できるので、ウエーハ１００を分割予定ライン１１２に沿って各デバイス１１３に分割してチップ化した際のチップの抗折強度が低下することを抑制できる。
基板加工ステップ１００５では、本実施形態では、例えば、側面保護膜堆積ステップと、深堀り加工ステップとを実施することにより、加工溝１５０を基板１１０の裏面１１４まで到達させることで、ウエーハ１００を分割予定ライン１１２に沿って各デバイス１１３に分割してチップ化する。なお、基板加工ステップ１００５は、本発明ではこれに限定されず、加工溝１５０を基板１１０の裏面１１４付近まで到達させた後に、粘着テープ１３１をエキスパンドさせる等して、ウエーハ１００を分割予定ライン１１２に沿って各デバイス１１３に分割してチップ化してもよい。
以上のような構成を有する実施形態に係るウエーハの加工方法は、機能層１２０が基板１１０に積層されたウエーハ１００について、ダメージ領域除去ステップ１００３で、加工溝形成ステップ１００２で形成されたダメージ領域１６０を除去し、凹部露出ステップ１００４で、ダメージ領域除去ステップ１００３で形成された凹部１７０の上方を覆う機能層１２０を除去して凹部１７０を上方に露出させてから、基板加工ステップ１００５で加工溝１５０を深堀り加工する。このため、実施形態に係るウエーハの加工方法は、機能層１２０が基板１１０に積層されたウエーハ１００を加工して、ダメージ領域１６０に起因するチップ化した際のチップの抗折強度の低下を抑制できるとともに、凹部１７０がエッチングされて外方に拡大することに起因するチップ化した際のチップの一部がえぐれた異常形状になる恐れや、チップの抗折強度の低下も抑制でき、これにより、基板１１０の加工を良好に進めることができるという作用効果を奏する。
また、実施形態に係るウエーハの加工方法は、基板加工ステップ１００５が、ダメージ領域１６０を除去した凹部１７０と、加工溝１５０の側面と、を側面保護膜１８０で覆い、凹部１７０と加工溝１５０との水平方向（水平方向とは、加工溝１５０の側面方向または加工溝１５０の外方とも言い換えられる）への拡大を防止しつつ、加工溝１５０の底面を掘り進めていくプラズマエッチングで実施される。このため、実施形態に係るウエーハの加工方法は、より高いアスペクト比を維持して加工溝１５０を深堀り加工することができる。
また、実施形態に係るウエーハの加工方法は、凹部露出ステップ１００４が、プラズマエッチングによって実施するため、凹部露出ステップ１００４により凹部１７０を含む基板１１０に与える影響を抑制できる。
また、実施形態に係るウエーハの加工方法は、加工溝形成ステップ１００２の実施前に、機能層１２０の上に上面保護膜１４０を形成する上面保護膜形成ステップ１００１をさらに備え、加工溝形成ステップ１００２においては、上面保護膜１４０と機能層１２０と、を除去する。このため、実施形態に係るウエーハの加工方法は、上面保護膜１４０により、加工溝形成ステップ１００２で発生する機能層１２０のデブリ（加工屑）の機能層１２０側の面への付着を防止するとともに、分割予定ライン１１２以外のデバイス１１３の上面の機能層１２０が以降のステップによってエッチングされてデバイス１１３に悪影響を与える恐れを抑制できる。
なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
１１ レーザ光線
１００ ウエーハ
１１０ 基板
１１１ 表面
１１２ 分割予定ライン
１２０ 機能層
１４０ 上面保護膜
１５０ 加工溝
１６０ ダメージ領域
１７０ 凹部
１８０ 側面保護膜

Claims (4)

  1. 基板の上に機能層が積層されたウエーハを複数の分割予定ラインに沿って加工するためのウエーハの加工方法であって、
    該分割予定ラインに沿ってレーザ光線を照射して該機能層を除去し、該基板を露出させる加工溝を形成する加工溝形成ステップと、
    該加工溝形成ステップによって該基板と該機能層との界面に発生したダメージ領域を除去し、該加工溝の側面から外方に広がる凹部を形成するダメージ領域除去ステップと、
    該凹部の上方を覆う機能層を除去し、該凹部を露出させる凹部露出ステップと、
    該凹部露出ステップの実施後に、該分割予定ラインに沿って、該基板を加工する基板加工ステップと、
    を備える事を特徴とするウエーハの加工方法。
  2. 該基板加工ステップは、該ダメージ領域を除去した該凹部と、該加工溝の側面と、を側面保護膜で覆い、該凹部と該加工溝との水平方向への拡大を防止しつつ、該加工溝の底面を掘り進めていくプラズマエッチングで実施される事を特徴とする請求項１に記載のウエーハの加工方法。
  3. 該凹部露出ステップは、プラズマエッチングによって実施する事を特徴とする、請求項１に記載のウエーハの加工方法。
  4. 該加工溝形成ステップの実施前に、該機能層の上に上面保護膜を形成する上面保護膜形成ステップをさらに備え、
    該加工溝形成ステップにおいては、該上面保護膜と該機能層と、を除去する事を特徴とする請求項１に記載のウエーハの加工方法。
JP2022102807A 2022-06-27 2022-06-27 ウエーハの加工方法 Pending JP2024003578A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022102807A JP2024003578A (ja) 2022-06-27 2022-06-27 ウエーハの加工方法
US18/335,509 US20230420221A1 (en) 2022-06-27 2023-06-15 Method of processing wafer
CN202310728220.5A CN117316762A (zh) 2022-06-27 2023-06-19 晶片的加工方法
KR1020230079101A KR20240001671A (ko) 2022-06-27 2023-06-20 웨이퍼의 가공 방법
TW112123111A TW202400348A (zh) 2022-06-27 2023-06-20 晶圓的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022102807A JP2024003578A (ja) 2022-06-27 2022-06-27 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
JP2024003578A true JP2024003578A (ja) 2024-01-15

Family

ID=89236081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022102807A Pending JP2024003578A (ja) 2022-06-27 2022-06-27 ウエーハの加工方法

Country Status (5)

Country Link
US (1) US20230420221A1 (ja)
JP (1) JP2024003578A (ja)
KR (1) KR20240001671A (ja)
CN (1) CN117316762A (ja)
TW (1) TW202400348A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6162018B2 (ja) 2013-10-15 2017-07-12 株式会社ディスコ ウエーハの加工方法
JP6765949B2 (ja) 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
TW202400348A (zh) 2024-01-01
KR20240001671A (ko) 2024-01-03
CN117316762A (zh) 2023-12-29
US20230420221A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
KR102199301B1 (ko) 필름 프레임 웨이퍼 어플리케이션들을 위한 에칭 챔버 쉴드 링을 사용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
KR100741864B1 (ko) 반도체장치의 제조방법
JP7142236B2 (ja) 素子チップの製造方法
JP2016528723A (ja) ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング
KR20160016608A (ko) 웨이퍼의 가공 방법
US11114342B2 (en) Wafer processing method
TW201426836A (zh) 於薄膜框架晶圓應用中利用部分預硬化ｕｖ離型切割膠帶之雷射與電漿蝕刻的晶圓切割
TW201539640A (zh) 改善晶圓塗覆
JP2018056502A (ja) デバイスウエーハの加工方法
JP7357237B2 (ja) 素子チップの製造方法
US20040072388A1 (en) Method of manufacturing semiconductor chip
JP6524558B2 (ja) 素子チップの製造方法
JP2009283802A (ja) 半導体装置の製造方法
JP2024003578A (ja) ウエーハの加工方法
JP7515976B2 (ja) デバイスチップの製造方法
JP7292146B2 (ja) レーザー加工条件選定方法
TW201812880A (zh) 晶圓的加工方法
US12100619B2 (en) Semiconductor wafer dicing process
JP2019212824A (ja) ウェーハの加工方法
JP7570860B2 (ja) ウエーハの加工方法
CN109979879A (zh) 半导体芯片制造方法
JP2020102588A (ja) ウェーハの加工方法
JP2020061494A (ja) ウェーハの加工方法
JP2024148615A (ja) ウエーハの加工方法
US20220084886A1 (en) Wafer processing method