CN117316762A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN117316762A
CN117316762A CN202310728220.5A CN202310728220A CN117316762A CN 117316762 A CN117316762 A CN 117316762A CN 202310728220 A CN202310728220 A CN 202310728220A CN 117316762 A CN117316762 A CN 117316762A
Authority
CN
China
Prior art keywords
processing
functional layer
substrate
recess
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310728220.5A
Other languages
English (en)
Inventor
赵煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN117316762A publication Critical patent/CN117316762A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32394—Treating interior parts of workpieces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供晶片的加工方法，对在基板上层叠有功能层的晶片进行加工而能够抑制进行了芯片化时的芯片的抗折强度的降低。晶片的加工方法将在基板上层叠有功能层的晶片沿着多条分割预定线进行加工，该方法包含如下的步骤：加工槽形成步骤，沿着分割预定线照射激光光线而将功能层去除，形成使基板露出的加工槽；损伤区域去除步骤，将通过加工槽形成步骤而产生于基板与功能层的界面上的损伤区域去除，形成从加工槽的侧面向外侧扩展的凹部；凹部露出步骤，将覆盖于凹部的上方的功能层去除，使凹部露出；以及基板加工步骤，在实施了凹部露出步骤之后，沿着分割预定线对基板进行加工。

Description

晶片的加工方法
技术领域
本发明涉及晶片的加工方法。
背景技术
在对在基板上层叠有包含氧化膜或氮化膜、低介电常数绝缘体被膜(以下称为Low-k膜)等的功能层的晶片沿着分割预定线进行加工的情况下，由于功能层与基板在最佳加工方法方面不同，因此首先沿着分割预定线照射激光光线而将位于分割预定线的功能层去除，然后沿着分割预定线对基板进行加工而对晶片进行分割(例如，参照专利文献1、2)。
专利文献1：日本特开2015-079790号公报
专利文献2：日本特开2018-098318号公报
但是，已发现在该工艺中，在激光光线的照射后，由于其热影响，基板的特别是作为与功能层的界面的区域会变脆并形成变质的损伤区域。当在残留有该损伤区域的状态下将晶片分割而进行芯片化时，芯片的抗折强度降低，因此在去除损伤区域而在基板的界面形成凹部之后，沿着分割预定线对基板进行加工。但是，在去除产生在基板的与功能层的界面的损伤区域时，当挖掉基板而形成凹部时，成为在凹部的上方覆盖有功能层的状态，因此存在之后难以对基板进行加工的问题。
发明内容
因此，本发明的目的在于提供晶片的加工方法，能够抑制对在基板上层叠有功能层的晶片进行加工而进行了芯片化时的芯片的抗折强度的降低。
根据本发明，提供晶片的加工方法，用于将在基板上层叠有功能层的晶片沿着多条分割预定线进行加工，其中，该晶片的加工方法具有如下的步骤：加工槽形成步骤，沿着该分割预定线照射激光光线而将该功能层去除，形成使该基板露出的加工槽；损伤区域去除步骤，将通过该加工槽形成步骤而产生于该基板与该功能层的界面上的损伤区域去除，形成从该加工槽的侧面向外侧扩展的凹部；凹部露出步骤，将覆盖于该凹部的上方的功能层去除，使该凹部露出；以及基板加工步骤，在实施了该凹部露出步骤之后，沿着该分割预定线对该基板进行加工。
优选该基板加工步骤通过如下的等离子蚀刻来实施：利用侧面保护膜将去除了该损伤区域的该凹部和该加工槽的侧面覆盖而防止该凹部和该加工槽向水平方向扩大，并且继续挖掘该加工槽的底面。
优选该凹部露出步骤通过等离子蚀刻来实施。
优选该晶片的加工方法还具有如下的上表面保护膜形成步骤：在实施该加工槽形成步骤之前，在该功能层上形成上表面保护膜，在该加工槽形成步骤中，将该上表面保护膜和该功能层去除。
根据本发明，对在基板上层叠有功能层的晶片进行加工，能够抑制由损伤区域引起的进行了芯片化时的芯片的抗折强度的降低，并且还能够抑制凹部被蚀刻而向外侧扩大，由此，能够良好地进行基板的加工。
附图说明
图1是示出实施方式的晶片的加工方法的处理步骤的流程图。
图2是示出作为实施方式的晶片的加工方法的加工对象的晶片的立体图。
图3是示出图1的加工槽形成步骤的剖视图。
图4是示出图1的损伤区域去除步骤的剖视图。
图5是示出图1的凹部露出步骤的剖视图。
图6是示出图1的基板加工步骤的剖视图。
标号说明
11：激光光线；100：晶片；110：基板；111：正面；112：分割预定线；120：功能层；140：上表面保护膜；150：加工槽；160：损伤区域；170：凹部；180：侧面保护膜。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。本发明不受以下的实施方式所记载的内容限定。另外，在以下记载的结构要素中包含本领域技术人员容易想到的内容以及实质上相同的内容。而且，以下记载的结构能够适当组合。而且，在不脱离本发明的主旨的范围内，可以进行结构的各种省略、置换或变更。
根据附图对本发明的实施方式的晶片的加工方法进行说明。图1是示出实施方式的晶片的加工方法的处理步骤的流程图。如图1所示，实施方式的晶片的加工方法具有上表面保护膜形成步骤1001、加工槽形成步骤1002、损伤区域去除步骤1003、凹部露出步骤1004以及基板加工步骤1005。
图2是示出作为实施方式的晶片的加工方法的加工对象的晶片100的立体图。作为实施方式的晶片的加工方法的加工对象的晶片100具有基板110和功能层120。基板110例如是以硅为母材的圆板状的半导体晶片或光器件晶片等。基板110的母材在本发明中并不限于此，也可以是蓝宝石、碳化硅(SiC)、砷化镓等。如图2所示，在功能层20中，在由呈格子状形成的多条分割预定线112划分的区域内形成有芯片尺寸的器件113。
如图2所示，晶片100在基板110的正面111上层叠有功能层120。功能层120包含基板110的正面发生氧化或氮化而形成的氧化膜或氮化膜、SiOF、BSG(Boro Silicate Glass：硅硼酸盐玻璃、SiOB)等无机物系的膜、聚酰亚胺系、聚对二甲苯系等聚合物膜即有机物系的膜构成的低介电常数绝缘体被膜(Low-k膜)等。在基板110的母材为硅的本实施方式中，功能层120例如包含氧化硅膜或氮化硅膜。在本实施方式中，如图2所示，晶片100在基板110的正面111的背面侧的背面114上粘贴有粘接带131，在粘接带131的外缘部安装有环状的框架132，但在本发明中不限于此。
上表面保护膜形成步骤1001是在功能层120上形成上表面保护膜140(参照图3至图6)的步骤。在上表面保护膜形成步骤1001中，例如通过未图示的保持工作台从基板110的背面114侧隔着粘接带131对晶片100进行保持，一边通过使保持工作台绕与铅垂方向平行的轴心旋转而使保持工作台上的晶片100旋转，一边通过未图示的树脂提供喷嘴朝向保持工作台上的晶片100的形成有功能层120的那侧的面喷出液态的树脂，从而在晶片100的功能层120上涂布液态的树脂，使涂布的液态树脂干燥而形成对晶片100的功能层120上的面进行保护的上表面保护膜140。
在本实施方式中，在上表面保护膜形成步骤1001中涂布的液态的树脂是水溶性的树脂，例如是聚乙烯醇(Poly Vinyl Alcohol、PVA)或聚乙烯吡咯烷酮(Poly VinylPyrrolidone、PVP)等。通过上表面保护膜形成步骤1001而形成的上表面保护膜140防止通过加工槽形成步骤1002而产生的功能层120的碎屑(加工屑)附着于功能层120的上表面。在上表面保护膜形成步骤1001中，在本实施方式中，形成水溶性的树脂膜作为上表面保护膜140。
本实施方式具有上表面保护膜形成步骤1001，因此通过上表面保护膜形成步骤1001而形成的上表面保护膜140是能够抑制分割预定线112以外的器件113的上表面的功能层120被之后的步骤蚀刻而对器件113造成不良影响的担心的优选方式。另外，在本发明中不限于此，在通过加工槽形成步骤1002而产生的功能层120的碎屑少的情况下、碎屑向功能层120侧的面的附着不会对器件113的品质造成影响的情况下、功能层120具有即使通过等离子蚀刻等而薄化也不会使器件113露出的厚度的情况下等，也可以省略上表面保护膜形成步骤1001。即，上表面保护膜形成步骤1001在本发明中不是必须的。在如本实施方式那样具有上表面保护膜形成步骤1001的情况下，在实施加工槽形成步骤1002之前实施。
图3是对图1的加工槽形成步骤1002进行说明的剖视图。如图3所示，加工槽形成步骤1002是沿着分割预定线112照射激光光线11而将功能层120去除并形成使基板110露出的加工槽150的步骤。在如本实施方式那样具有上表面保护膜形成步骤1001的情况下，加工槽形成步骤1002中，将通过上表面保护膜形成步骤1001而形成的上表面保护膜140也与功能层120一同沿着分割预定线112照射激光光线11而去除。
在加工槽形成步骤1002中，如图3所示，一边利用激光照射器10朝向晶片100的形成有功能层120和上表面保护膜140的那侧的面照射对于上表面保护膜140和功能层120具有吸收性的波长的激光光线11，一边利用未图示的驱动源使晶片100相对于激光照射器10沿着分割预定线112相对地移动，从而利用激光光线11沿着分割预定线112对上表面保护膜140和功能层120进行激光加工(所谓的烧蚀加工)，沿着分割预定线112将上表面保护膜140和功能层120去除，形成贯通上表面保护膜140和功能层120而到达基板110的深度的加工槽150。在加工槽形成步骤1002中，通过形成该加工槽150而使基板110在加工槽150的底面向上方露出。
在随后实施的基板加工步骤1005中的等离子蚀刻中，功能层120(在本实施方式中为氧化膜或氮化膜)与基板110(在本实施方式中为硅)相比加工速率(速度)低，因此优选利用加工槽形成步骤1002中的激光光线11先行去除。在加工槽形成步骤1002中，由于激光光线11的照射引起的热损伤，在基板110的与功能层120的界面侧的区域即基板110的正面111侧的区域中，从加工槽150的侧面到外侧，形成包含微小的裂纹和强度低的变质层的损伤区域160。
图4是说明图1的损伤区域去除步骤1003的剖视图。如图4所示，损伤区域去除步骤1003是将通过加工槽形成步骤1002而产生于基板110与功能层120的界面的损伤区域160去除而形成从加工槽150的侧面向外侧扩展的凹部170的步骤。
在损伤区域去除步骤1003中，如图4所示，在实施加工槽形成步骤1002之后，通过等离子气体提供部20从晶片100的形成有功能层120和上表面保护膜140的面侧提供第1等离子气体21，通过第1等离子气体21实施等离子蚀刻。在此，第1等离子体气体21是主要与基板110反应而难以与功能层120反应的气体，在本实施方式中，基板110为硅，功能层120为硅氧化膜或硅氮化膜，因此例如使用氟系自由基的气体。具体而言，第1等离子体气体21在本实施方式中例如使用SF6。在损伤区域去除步骤1003中，实施基于第1等离子体气体21的各向同性蚀刻。
因此，在损伤区域去除步骤1003中，功能层120难以被第1等离子体气体21蚀刻，另一方面，主要将基板110蚀刻，特别是主要将损伤区域160蚀刻，在形成有损伤区域160的区域，按照置换损伤区域160的方式形成凹部170。通过在损伤区域去除步骤1003中去除损伤区域160，能够抑制随后将晶片100沿着分割预定线112分割成各器件113而进行了芯片化时的芯片的抗折强度降低。在实施了损伤区域去除步骤1003之后，如图4所示，成为功能层120从加工槽150的侧面到外侧覆盖于凹部170的上方的状态。
图5是说明图1的凹部露出步骤1004的剖视图。如图5所示，凹部露出步骤1004是在实施损伤区域去除步骤1003之后将覆盖于凹部170的上方的功能层120去除而使凹部170露出的步骤。
在凹部露出步骤1004中，如图5所示，通过等离子气体提供部30从晶片100的形成有功能层120和上表面保护膜140的面侧朝向覆盖凹部170的上方的功能层120和上表面保护膜140沿着晶片100的厚度方向提供第2等离子气体31，通过第2等离子气体31实施等离子蚀刻。在此，第2等离子体气体31是主要与功能层120反应而难以与基板110反应的气体，在本实施方式中，基板110为硅，功能层120为硅氧化膜或硅氮化膜，因此使用例如CF(氟化碳)系自由基的气体或CF系自由基的气体与稀有气体或氧等的混合气体等。具体而言，在本实施方式中，第2等离子体气体31例如使用C4F8与氩气的混合气体。在凹部露出步骤1004中，实施基于第2等离子体气体31的各向异性蚀刻。
因此，在凹部露出步骤1004中，基板110不易被第2等离子气体31蚀刻，另一方面，主要将覆盖于凹部170的上方的功能层120蚀刻，将覆盖凹部170的上方的功能层120和上表面保护膜140去除，从而使凹部170朝向晶片100的厚度方向的上方露出。
另外，凹部露出步骤1004在本实施方式中如上述那样通过等离子蚀刻来实施，但在本发明中不限于此，也可以是通过朝向覆盖于凹部170的上方的功能层120和上表面保护膜140照射对于功能层120具有吸收性的波长的激光光线而通过烧蚀加工来去除的方式，还可以是通过利用安装于主轴的前端并被旋转驱动的切削刀具对覆盖于凹部170的上方的功能层120和上表面保护膜140进行切削而通过切削加工来去除的方式。
图6是对图1的基板加工步骤1005进行说明的剖视图。如图6所示，基板加工步骤1005是在实施凹部露出步骤1004之后沿着分割预定线112对基板110进行加工的步骤。
在本实施方式中，基板加工步骤1005通过如下的等离子蚀刻来实施：利用与上表面保护膜140不同的侧面保护膜180覆盖去除了损伤区域160的凹部170和加工槽150的侧面，防止凹部170和加工槽150向水平方向(水平方向也可以称为加工槽150的侧面方向或加工槽150的外侧)扩大，并且继续挖掘加工槽150的底面。具体而言，基板加工步骤1005具有如下的步骤：侧面保护膜堆积步骤，利用侧面保护膜180将凹部170和加工槽150的侧面覆盖；以及深挖加工步骤，通过等离子蚀刻将加工槽150的底面进一步向晶片100的厚度方向的下方继续挖掘。
如图6所示，侧面保护膜堆积步骤是如下的步骤：通过等离子气体提供部40从晶片100的形成有功能层120和上表面保护膜140的面侧提供第3等离子气体41，通过第3等离子气体41在作为晶片100的露出面的上表面保护膜140上的面、凹部170、加工槽150的侧面和底面上堆积侧面保护膜180。侧面保护膜180是由第3等离子体气体41的成分形成的堆积膜，对凹部170和加工槽150的侧面进行保护而不会进一步进行等离子蚀刻而在水平方向上扩大。
在本实施方式中，在侧面保护膜堆积步骤中提供的第3等离子气体41使用形成聚合物系保护膜的气体，例如是包含CF系自由基的气体的气体等。具体而言，在本实施方式中，第3等离子体气体41例如使用C4F8与氩气的混合气体。此外，关于第3等离子体气体41，通过与使用相同的化学成分的气体的第2等离子体气体31相比改变离子的状态、氩相对于C4F8的比率、提供第3等离子体气体41的腔室内的压力等，从而不会去除功能层120和上表面保护膜140而是引起侧面保护膜180的堆积。在侧面保护膜堆积步骤中，在本实施方式中，作为侧面保护膜180形成CF系的气体成分的堆积膜。
如图6所示，深挖加工步骤是如下的步骤：在通过侧面保护膜堆积步骤堆积侧面保护膜180之后，利用等离子气体提供部40从晶片100的形成有功能层120和上表面保护膜140的面侧提供第4等离子气体42，利用第4等离子气体42将堆积于晶片100的加工槽150的底面的侧面保护膜180去除，对加工槽150的底面的基板110进行等离子蚀刻而将加工槽150深挖加工。
在本实施方式中，在深挖加工步骤中提供的第4等离子气体42使用与第1等离子气体21相同的气体，具体而言，例如使用F系自由基的气体即SF6。因此，在深挖加工步骤中，第4等离子气体42主要与基板110反应，因此能够利用第4等离子气体42对加工槽150的底面的基板110进行蚀刻而深挖加工槽150。
在基板加工步骤1005中，在本实施方式中，实施使侧面保护膜堆积步骤和深挖加工步骤通过单独的工序交替地反复进行的所谓博施工艺，从而使加工槽150的侧面的蚀刻量充分小于底面的蚀刻量而形成高纵横比的加工槽150。另外，在基板加工步骤1005中，在本发明中不限于此，也可以同时并行地实施侧面保护膜堆积步骤和等离子蚀刻步骤而形成高纵横比的加工槽150。
关于在侧面保护膜堆积步骤中提供的第3等离子体气体41所包含的使侧面保护膜180堆积的CF系自由基，与在等离子蚀刻步骤中提供的第4等离子体气体42所包含的对加工槽150的底面的基板110进行挖掘的F系自由基相比分子大。因此，在功能层120覆盖于凹部170的情况下，在侧面保护膜堆积步骤中提供的CF系自由基无法到达凹部170而无法堆积侧面保护膜180，另一方面，在等离子蚀刻步骤中提供的F系自由基有可能到达凹部170从而凹部170被蚀刻而向外侧扩大。并且，当F系自由基到达功能层120所覆盖的凹部170而进行蚀刻从而凹部170向外侧扩大时，基板110与功能层120的界面附近变得脆弱，将晶片100沿着分割预定线112分割成各器件113而进行了芯片化时的芯片的抗折强度有可能降低。
但是，在本实施方式中，在凹部露出步骤1004中将覆盖于凹部170的上方的功能层120和上表面保护膜140去除而使凹部170朝向上方露出从而成为未被功能层120覆盖的状态之后，实施基板加工步骤1005，因此通过侧面保护膜堆积步骤而堆积的侧面保护膜180也容易堆积于凹部170即基板110的与功能层120的界面附近的加工槽150的侧面。因此，在本实施方式中，能够防止在深挖加工步骤中凹部170即基板110的与功能层120的界面附近的加工槽150的侧面被蚀刻而向外侧扩大的可能性，由此，能够维持高纵横比而将加工槽150深挖加工，因此能够抑制将晶片100沿着分割预定线112分割成各器件113而进行了芯片化时的芯片的抗折强度降低。
在基板加工步骤1005中，在本实施方式中，例如通过实施侧面保护膜堆积步骤和深挖加工步骤而使加工槽150到达基板110的背面114，从而沿着分割预定线112将晶片100分割成各器件113而进行芯片化。另外，基板加工步骤1005在本发明中不限于此，也可以在使加工槽150到达基板110的背面114附近之后，通过使粘接带131扩展等方式而沿着分割预定线112将晶片100分割成各器件113而进行芯片化。
在具有以上那样的结构的实施方式的晶片的加工方法中，关于在基板110上层叠有功能层120的晶片100，通过损伤区域去除步骤1003，将通过加工槽形成步骤1002而形成的损伤区域160去除，通过凹部露出步骤1004，将覆盖于通过损伤区域去除步骤1003而形成的凹部170的上方的功能层120去除而使凹部170向上方露出，然后通过基板加工步骤1005将加工槽150深挖加工。因此，实施方式的晶片的加工方法起到如下的作用效果：对在基板110上层叠有功能层120的晶片100进行加工，能够抑制由损伤区域160引起的进行了芯片化时的芯片的抗折强度的降低，并且还能够抑制由凹部170被蚀刻而向外侧扩大引起的进行了芯片化时的芯片的一部分变成咬边的异常形状的可能性和芯片的抗折强度的降低，由此，能够良好地进行基板110的加工。
另外，在实施方式的晶片的加工方法中，基板加工步骤1005通过如下的等离子蚀刻来实施：利用侧面保护膜180将去除了损伤区域160的凹部170和加工槽150的侧面覆盖，防止凹部170和加工槽150向水平方向(水平方向也可以称为加工槽150的侧面方向或加工槽150的外侧)扩大，并且继续挖掘加工槽150的底面。因此，实施方式的晶片的加工方法能够维持更高的纵横比而对加工槽150进行深挖加工。
另外，在实施方式的晶片的加工方法中，凹部露出步骤1004通过等离子蚀刻来实施，因此能够抑制凹部露出步骤1004对包含凹部170的基板110造成的影响。
另外，实施方式的晶片的加工方法还具有在实施加工槽形成步骤1002之前在功能层120上形成上表面保护膜140的上表面保护膜形成步骤1001，在加工槽形成步骤1002中，将上表面保护膜140和功能层120去除。因此，实施方式的晶片的加工方法能够通过上表面保护膜140防止通过加工槽形成步骤1002而产生的功能层120的碎屑(加工屑)附着于功能层120侧的面，并且能够抑制分割预定线112以外的器件113的上表面的功能层120被之后的步骤蚀刻而对器件113造成不良影响的可能性。
另外，本发明不限于上述实施方式。即，可以在不脱离本发明的主旨的范围内进行各种变形而实施。

Claims (4)

1.一种晶片的加工方法，用于将在基板上层叠有功能层的晶片沿着多条分割预定线进行加工，其中，
该晶片的加工方法具有如下的步骤：
加工槽形成步骤，沿着该分割预定线照射激光光线而将该功能层去除，形成使该基板露出的加工槽；
损伤区域去除步骤，将通过该加工槽形成步骤而产生于该基板与该功能层的界面上的损伤区域去除，形成从该加工槽的侧面向外侧扩展的凹部；
凹部露出步骤，将覆盖于该凹部的上方的功能层去除，使该凹部露出；以及
基板加工步骤，在实施了该凹部露出步骤之后，沿着该分割预定线对该基板进行加工。
2.根据权利要求1所述的晶片的加工方法，其中，
该基板加工步骤通过如下的等离子蚀刻来实施：利用侧面保护膜将去除了该损伤区域的该凹部和该加工槽的侧面覆盖而防止该凹部和该加工槽向水平方向扩大，并且继续挖掘该加工槽的底面。
3.根据权利要求1所述的晶片的加工方法，其中，
该凹部露出步骤通过等离子蚀刻来实施。
4.根据权利要求1所述的晶片的加工方法，其中，
该晶片的加工方法还具有如下的上表面保护膜形成步骤：在实施该加工槽形成步骤之前，在该功能层上形成上表面保护膜，
在该加工槽形成步骤中，将该上表面保护膜和该功能层去除。
CN202310728220.5A 2022-06-27 2023-06-19 晶片的加工方法 Pending CN117316762A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022102807A JP2024003578A (ja) 2022-06-27 2022-06-27 ウエーハの加工方法
JP2022-102807 2022-06-27

Publications (1)

Publication Number Publication Date
CN117316762A true CN117316762A (zh) 2023-12-29

Family

ID=89236081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310728220.5A Pending CN117316762A (zh) 2022-06-27 2023-06-19 晶片的加工方法

Country Status (5)

Country Link
US (1) US20230420221A1 (zh)
JP (1) JP2024003578A (zh)
KR (1) KR20240001671A (zh)
CN (1) CN117316762A (zh)
TW (1) TW202400348A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6162018B2 (ja) 2013-10-15 2017-07-12 株式会社ディスコ ウエーハの加工方法
JP6765949B2 (ja) 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
JP2024003578A (ja) 2024-01-15
KR20240001671A (ko) 2024-01-03
US20230420221A1 (en) 2023-12-28
TW202400348A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
US9236305B2 (en) Wafer dicing with etch chamber shield ring for film frame wafer applications
KR102250628B1 (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US8969177B2 (en) Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
JP2016039186A (ja) ウエーハの加工方法
KR20150032583A (ko) 높은 다이 파괴 강도 및 깨끗한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
JP2005504445A5 (zh)
TW201426836A (zh) 於薄膜框架晶圓應用中利用部分預硬化ｕｖ離型切割膠帶之雷射與電漿蝕刻的晶圓切割
US11114342B2 (en) Wafer processing method
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US11189480B2 (en) Element chip manufacturing method
JP2002319554A (ja) ウェーハ分割方法およびウェーハ分割装置
CN117316762A (zh) 晶片的加工方法
JP6257979B2 (ja) ウェーハの分割方法
JP2019009198A (ja) ウェーハの加工方法
TW201812880A (zh) 晶圓的加工方法
JP2020092191A (ja) デバイスチップの製造方法
US20220084886A1 (en) Wafer processing method
EP3848959A1 (en) A semiconductor wafer dicing process
CN110421270B (zh) 一种晶圆切割方法
EP2015356A1 (en) Method for singulation of wafers
JP2019212824A (ja) ウェーハの加工方法
JP2020061495A (ja) ウェーハの加工方法
CN115050642A (zh) 晶圆薄化方法
TW201802906A (zh) 晶圓的加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication