KR20240001671A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20240001671A
KR20240001671A KR1020230079101A KR20230079101A KR20240001671A KR 20240001671 A KR20240001671 A KR 20240001671A KR 1020230079101 A KR1020230079101 A KR 1020230079101A KR 20230079101 A KR20230079101 A KR 20230079101A KR 20240001671 A KR20240001671 A KR 20240001671A
Authority
KR
South Korea
Prior art keywords
functional layer
substrate
wafer
processing
protective film
Prior art date
Application number
KR1020230079101A
Other languages
English (en)
Inventor
위 자오
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20240001671A publication Critical patent/KR20240001671A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32394—Treating interior parts of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

[과제] 기능층이 기판에 적층된 웨이퍼를 가공하여, 칩화했을 때의 칩의 항절 강도의 저하를 억제할 수 있는 웨이퍼의 가공 방법을 제공하는 것.
[해결 수단] 기판 상에 기능층이 적층된 웨이퍼를 복수의 분할 예정 라인을 따라서 가공하는 웨이퍼의 가공 방법은, 분할 예정 라인을 따라서 레이저 광선을 조사하여 기능층을 제거하고, 기판을 노출시키는 가공 홈을 형성하는 가공 홈 형성 스텝과, 가공 홈 형성 스텝에 의해서 기판과 기능층의 계면에 발생된 데미지 영역을 제거하여, 가공 홈의 측면으로부터 외방으로 확대되는 오목부를 형성하는 데미지 영역 제거 스텝과, 오목부의 상방을 덮는 기능층을 제거하여, 오목부를 노출시키는 오목부 노출 스텝과, 오목부 노출 스텝의 실시 후에, 분할 예정 라인을 따라서, 기판을 가공하는 기판 가공 스텝을 포함한다.

Description

웨이퍼의 가공 방법{PROCESSING METHOD OF A WAFER}
본 발명은 웨이퍼의 가공 방법에 관한 것이다.
산화막이나 질화막, 저유전율 절연체 피막 (이하, Low-k 막으로 칭한다) 등을 포함하는 기능층이 기판에 적층된 웨이퍼를 분할 예정 라인을 따라서 가공할 경우, 기능층과 기판은 최적의 가공 방법이 상이하기 때문에, 먼저 분할 예정 라인을 따라서 레이저 광선을 조사하여, 분할 예정 라인에 위치하는 기능층을 제거한 후, 분할 예정 라인을 따라서 기판을 가공하여 웨이퍼를 분할하고 있다 (예를 들어, 특허문헌 1, 2 참조).
일본 공개특허공보 2015-079790호 일본 공개특허공보 2018-098318호
그러나, 이 프로세스에 있어서, 레이저 광선의 조사 후, 그 열 영향에 의해서, 기판의 특히 기능층과의 계면이 되는 영역은 취화되어 변질된 데미지 영역이 형성되는 것이 발견되었다. 이 데미지 영역을 남긴 상태에서 웨이퍼를 분할하여 칩화하면 칩의 항절 강도가 떨어지기 때문에, 데미지 영역을 제거하여 기판의 계면에 오목부를 형성한 후, 기판을 분할 예정 라인을 따라서 가공해 간다. 그러나, 기판의 기능층과의 계면에 발생된 데미지 영역을 제거할 때에, 기판을 도려내어 오목부를 형성하면, 오목부의 상방에는 기능층이 덮여 있는 상태가 되기 때문에, 그 후 기판을 가공하기 어렵다는 문제가 있었다.
따라서, 본 발명의 목적은, 기능층이 기판에 적층된 웨이퍼를 가공하여, 칩화했을 때의 칩의 항절 강도의 저하를 억제할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 의하면, 기판 상에 기능층이 적층된 웨이퍼를 복수의 분할 예정 라인을 따라서 가공하기 위한 웨이퍼의 가공 방법으로서, 그 분할 예정 라인을 따라서 레이저 광선을 조사하여 그 기능층을 제거하고, 그 기판을 노출시키는 가공 홈을 형성하는 가공 홈 형성 스텝과, 그 가공 홈 형성 스텝에 의해서 그 기판과 그 기능층의 계면에 발생된 데미지 영역을 제거하여, 그 가공 홈의 측면으로부터 외방으로 확대되는 오목부를 형성하는 데미지 영역 제거 스텝과, 그 오목부의 상방을 덮는 기능층을 제거하여, 그 오목부를 노출시키는 오목부 노출 스텝과, 그 오목부 노출 스텝의 실시 후에, 그 분할 예정 라인을 따라서, 그 기판을 가공하는 기판 가공 스텝을 구비하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 그 기판 가공 스텝은, 그 데미지 영역을 제거한 그 오목부와, 그 가공 홈의 측면을 측면 보호막으로 덮어, 그 오목부와 그 가공 홈의 수평 방향으로의 확대를 방지하면서, 그 가공 홈의 바닥면을 파 내려가는 플라즈마 에칭으로 실시된다.
바람직하게는, 그 오목부 노출 스텝은, 플라즈마 에칭에 의해서 실시한다.
바람직하게는, 그 웨이퍼의 가공 방법은, 그 가공 홈 형성 스텝의 실시 전에, 그 기능층의 상에 상면 보호막을 형성하는 상면 보호막 형성 스텝을 추가로 구비하고, 그 가공 홈 형성 스텝에 있어서는, 그 상면 보호막과 그 기능층을 제거한다.
본 발명에 의하면, 기능층이 기판에 적층된 웨이퍼를 가공하여, 데미지 영역 에서 기인하는 칩화했을 때의 칩의 항절 강도의 저하를 억제할 수 있음과 함께, 오목부가 에칭되어 외방으로 확대되는 것도 억제할 수 있고, 이로써, 기판의 가공을 양호하게 진행할 수 있다.
도 1 은, 실시형태에 관련된 웨이퍼의 가공 방법의 처리 순서를 나타내는 플로 차트이다.
도 2 는, 실시형태에 관련된 웨이퍼의 가공 방법의 가공 대상인 웨이퍼를 나타내는 사시도이다.
도 3 은, 도 1 의 가공 홈 형성 스텝을 나타내는 단면도이다.
도 4 는, 도 1 의 데미지 영역 제거 스텝을 나타내는 단면도이다.
도 5 는, 도 1 의 오목부 노출 스텝을 나타내는 단면도이다.
도 6 은, 도 1 의 기판 가공 스텝을 나타내는 단면도이다.
본 발명의 실시형태에 대해서, 도면을 참조하면서 상세하게 설명한다. 아래의 실시형태에 기재한 내용에 의해서 본 발명이 한정되는 것은 아니다. 또, 아래에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 아래에 기재한 구성은 적절히 조합하는 것이 가능하다. 또, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 다양한 생략, 치환 또는 변경을 행할 수 있다.
본 발명의 실시형태에 관련된 웨이퍼의 가공 방법을 도면에 기초하여 설명한다. 도 1 은, 실시형태에 관련된 웨이퍼의 가공 방법의 처리 순서를 나타내는 플로 차트이다. 실시형태에 관련된 웨이퍼의 가공 방법은, 도 1 에 나타내는 바와 같이, 상면 보호막 형성 스텝 (1001) 과, 가공 홈 형성 스텝 (1002) 과, 데미지 영역 제거 스텝 (1003) 과, 오목부 노출 스텝 (1004) 과, 기판 가공 스텝 (1005) 을 구비한다.
도 2 는, 실시형태에 관련된 웨이퍼의 가공 방법의 가공 대상인 웨이퍼 (100) 를 나타내는 사시도이다. 실시형태에 관련된 웨이퍼의 가공 방법의 가공 대상인 웨이퍼 (100) 는, 기판 (110) 과, 기능층 (120) 을 구비한다. 기판 (110) 은, 예를 들어, 실리콘을 모재로 하는 원판상의 반도체 웨이퍼나 광 디바이스 웨이퍼 등이다. 기판 (110) 의 모재는, 본 발명에서는 이에 한정되지 않고, 사파이어, 실리콘카바이드 (SiC), 갈륨비소 등이어도 된다. 기능층 (120) 에는, 도 2 에 나타내는 바와 같이, 격자상으로 형성된 복수의 분할 예정 라인 (112) 에 의해서 구획된 영역에 칩 사이즈의 디바이스 (113) 가 형성되어 있다.
웨이퍼 (100) 는, 도 2 에 나타내는 바와 같이, 기판 (110) 의 표면 (111) 상에 기능층 (120) 이 적층되어 있다. 기능층 (120) 은, 기판 (110) 의 표면이 산화 또는 질화되어 형성되는 산화막이나 질화막, SiOF, BSG (BoroSilicate Glass, SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머 막인 유기물계의 막으로 이루어지는 저유전율 절연체 피막 (Low-k 막) 등을 포함한다. 기능층 (120) 은, 기판 (110) 의 모재가 실리콘인 본 실시형태에서는, 예를 들어, 실리콘 산화막이나 실리콘 질화막을 포함한다. 웨이퍼 (100) 는, 본 실시형태에서는, 도 2 에 나타내는 바와 같이, 기판 (110) 의 표면 (111) 의 이측인 이면 (114) 에 점착 테이프 (131) 가 첩착되고, 점착 테이프 (131) 의 외연부에 환상의 프레임 (132) 이 장착되어 있지만, 본 발명에서는 이에 한정되지 않는다.
상면 보호막 형성 스텝 (1001) 은, 기능층 (120) 상에 상면 보호막 (140) (도 3 내지 도 6 참조) 을 형성하는 스텝이다. 상면 보호막 형성 스텝 (1001) 에서는, 예를 들어, 도시 생략된 유지 테이블에 의해서 웨이퍼 (100) 를 기판 (110) 의 이면 (114) 측으로부터 점착 테이프 (131) 를 개재하여 유지하고, 유지 테이블을 연직 방향과 평행한 축심 둘레로 회전시킴으로써 유지 테이블 상의 웨이퍼 (100) 를 회전시키면서, 도시 생략된 수지 공급 노즐에 의해서, 액상의 수지를 유지 테이블 상의 웨이퍼 (100) 의 기능층 (120) 이 형성된 측의 면을 향하여 토출함으로써, 웨이퍼 (100) 의 기능층 (120) 상에 액상의 수지를 도포하고, 도포된 액상 수지를 건조시켜 웨이퍼 (100) 의 기능층 (120) 상의 면을 보호하는 상면 보호막 (140) 을 형성한다.
상면 보호막 형성 스텝 (1001) 에서 도포하는 액상의 수지는, 본 실시형태에서는, 수용성의 수지이고, 예를 들어 폴리비닐알코올 (PolyVinyl Alcohol, PVA) 이나 폴리비닐피롤리돈 (PolyVinyl Pyrrolidone, PVP) 등이다. 상면 보호막 형성 스텝 (1001) 에서 형성된 상면 보호막 (140) 은, 가공 홈 형성 스텝 (1002) 에서 발생되는 기능층 (120) 의 데브리 (가공 부스러기) 의 기능층 (120) 의 상면에의 부착을 방지한다. 상면 보호막 형성 스텝 (1001) 에서는, 본 실시형태에서는, 상면 보호막 (140) 으로서, 수용성의 수지막을 형성한다.
본 실시형태는, 상면 보호막 형성 스텝 (1001) 을 구비하기 때문에, 상면 보호막 형성 스텝 (1001) 에서 형성하는 상면 보호막 (140) 이, 분할 예정 라인 (112) 이외의 디바이스 (113) 의 상면의 기능층 (120) 이 이후의 스텝에 의해서 에칭되어 디바이스 (113) 에 악영향을 줄 우려를 억제할 수 있는 바람직한 형태이다. 또한, 본 발명에서는 이에 한정되지 않고, 가공 홈 형성 스텝 (1002) 에서 발생되는 기능층 (120) 의 데브리가 적은 경우나, 기능층 (120) 측의 면에의 데브리의 부착이 디바이스 (113) 의 품질에 영향을 주지 않을 경우, 기능층 (120) 이 플라즈마 에칭 등에 의해서 박화되었다고 해도 디바이스 (113) 가 노출되지 않는 두께일 경우 등에는, 상면 보호막 형성 스텝 (1001) 을 구비하지 않고 생략해도 된다. 즉, 상면 보호막 형성 스텝 (1001) 은, 본 발명에 필수는 아니다. 본 실시형태와 같이, 상면 보호막 형성 스텝 (1001) 을 구비하는 경우에는, 가공 홈 형성 스텝 (1002) 의 실시 전에 행한다.
도 3 은, 도 1 의 가공 홈 형성 스텝 (1002) 을 설명하는 단면도이다. 가공 홈 형성 스텝 (1002) 은, 도 3 에 나타내는 바와 같이, 분할 예정 라인 (112) 을 따라서 레이저 광선 (11) 을 조사하여 기능층 (120) 을 제거하고, 기판 (110) 을 노출시키는 가공 홈 (150) 을 형성하는 스텝이다. 가공 홈 형성 스텝 (1002) 은, 본 실시형태와 같이 상면 보호막 형성 스텝 (1001) 을 구비하는 경우에는, 상면 보호막 형성 스텝 (1001) 에서 형성된 상면 보호막 (140) 에 대해서도, 기능층 (120) 과 함께, 분할 예정 라인 (112) 을 따라서 레이저 광선 (11) 을 조사하여 제거한다.
가공 홈 형성 스텝 (1002) 에서는, 도 3 에 나타내는 바와 같이, 레이저 조사기 (10) 에 의해서, 상면 보호막 (140) 및 기능층 (120) 에 대해서 흡수성을 갖는 파장의 레이저 광선 (11) 을 웨이퍼 (100) 의 기능층 (120) 및 상면 보호막 (140) 이 형성된 측의 면을 향하여 조사하면서, 도시 생략된 구동원에 의해서 웨이퍼 (100) 를 레이저 조사기 (10) 에 대해서 분할 예정 라인 (112) 을 따라서 상대적으로 이동시킴으로써, 레이저 광선 (11) 으로 상면 보호막 (140) 및 기능층 (120) 을 분할 예정 라인 (112) 을 따라서 레이저 가공 (이른바 어블레이션 가공) 하여, 분할 예정 라인 (112) 을 따라서 상면 보호막 (140) 및 기능층 (120) 을 제거하고, 상면 보호막 (140) 및 기능층 (120) 을 관통하여 기판 (110) 에 도달하는 깊이의 가공 홈 (150) 을 형성한다. 가공 홈 형성 스텝 (1002) 에서는, 이 가공 홈 (150) 을 형성함으로써, 가공 홈 (150) 의 바닥면에, 기판 (110) 을 상방으로 노출시킨다.
추후 실시하는 기판 가공 스텝 (1005) 에서의 플라즈마 에칭에서는, 기능층 (120) (본 실시형태에서는 산화막이나 질화막) 은, 기판 (110) (본 실시형태에서는 실리콘) 에 비해서 가공 레이트 (속도) 가 낮기 때문에, 가공 홈 형성 스텝 (1002) 에서의 레이저 광선 (11) 으로 먼저 제거하는 것이 바람직하다. 가공 홈 형성 스텝 (1002) 에서는, 레이저 광선 (11) 의 조사에 의한 열 데미지로, 기판 (110) 의 기능층 (120) 과의 계면측의 영역, 즉 기판 (110) 의 표면 (111) 측의 영역에는, 가공 홈 (150) 의 측면으로부터 외방에 걸쳐, 미소한 크랙이나 강도가 낮은 변질층을 포함하는 데미지 영역 (160) 이 형성된다.
도 4 는, 도 1 의 데미지 영역 제거 스텝 (1003) 을 설명하는 단면도이다. 데미지 영역 제거 스텝 (1003) 은, 도 4 에 나타내는 바와 같이, 가공 홈 형성 스텝 (1002) 에 의해서 기판 (110) 과 기능층 (120) 의 계면에 발생된 데미지 영역 (160) 을 제거하여, 가공 홈 (150) 의 측면으로부터 외방으로 확대되는 오목부 (170) 를 형성하는 스텝이다.
데미지 영역 제거 스텝 (1003) 에서는, 도 4 에 나타내는 바와 같이, 가공 홈 형성 스텝 (1002) 의 실시 후에, 플라즈마 가스 공급부 (20) 에 의해서, 제 1 플라즈마 가스 (21) 를 웨이퍼 (100) 의 기능층 (120) 및 상면 보호막 (140) 이 형성된 면측으로부터 공급하여, 제 1 플라즈마 가스 (21) 에 의해서 플라즈마 에칭을 실시한다. 여기에서, 제 1 플라즈마 가스 (21) 는, 주로 기판 (110) 과 반응하고, 기능층 (120) 과 잘 반응하지 않는 가스로서, 본 실시형태에서는, 기판 (110) 이 실리콘이고 기능층 (120) 이 실리콘 산화막이나 실리콘 질화막이기 때문에, 예를 들어 F 계 라디칼의 가스가 사용된다. 구체적으로는, 제 1 플라즈마 가스 (21) 는, 본 실시형태에서는, 예를 들어 SF6 이 사용된다. 데미지 영역 제거 스텝 (1003) 에서는, 제 1 플라즈마 가스 (21) 에 의한 등방성 에칭을 실시한다.
이 때문에, 데미지 영역 제거 스텝 (1003) 에서는, 제 1 플라즈마 가스 (21) 에 의해서, 기능층 (120) 은 잘 에칭되지 않는 한편으로, 기판 (110) 이 주로 에칭되고, 특히 데미지 영역 (160) 이 주로 에칭되어, 데미지 영역 (160) 이 형성되어 있던 영역에, 데미지 영역 (160) 과 치환되도록 오목부 (170) 가 형성된다. 데미지 영역 제거 스텝 (1003) 에서 데미지 영역 (160) 을 제거함으로써, 추후 웨이퍼 (100) 를 분할 예정 라인 (112) 을 따라서 각 디바이스 (113) 로 분할하여 칩화했을 때의 칩의 항절 강도가 저하되는 것을 억제할 수 있다. 데미지 영역 제거 스텝 (1003) 의 실시 후에는, 도 4 에 나타내는 바와 같이, 가공 홈 (150) 의 측면으로부터 외방에 걸쳐, 기능층 (120) 이 오목부 (170) 의 상방을 덮은 상태가 된다.
도 5 는, 도 1 의 오목부 노출 스텝 (1004) 을 설명하는 단면도이다. 오목부 노출 스텝 (1004) 은, 도 5 에 나타내는 바와 같이, 데미지 영역 제거 스텝 (1003) 의 실시 후에, 오목부 (170) 의 상방을 덮는 기능층 (120) 을 제거하여, 오목부 (170) 를 노출시키는 스텝이다.
오목부 노출 스텝 (1004) 에서는, 도 5 에 나타내는 바와 같이, 플라즈마 가스 공급부 (30) 에 의해서, 제 2 플라즈마 가스 (31) 를 웨이퍼 (100) 의 기능층 (120) 및 상면 보호막 (140) 이 형성된 면측으로부터, 오목부 (170) 의 상방을 덮는 기능층 (120) 및 상면 보호막 (140) 을 향하여, 웨이퍼 (100) 의 두께 방향을 따라서 공급하여, 제 2 플라즈마 가스 (31) 에 의해서 플라즈마 에칭을 실시한다. 여기에서, 제 2 플라즈마 가스 (31) 는, 주로 기능층 (120) 과 반응하고, 기판 (110) 과 잘 반응하지 않는 가스로서, 본 실시형태에서는, 기판 (110) 이 실리콘이고 기능층 (120) 이 실리콘 산화막이나 실리콘 질화막이기 때문에, 예를 들어 CF (불화탄소) 계 라디칼의 가스, 또는, CF 계 라디칼의 가스와 희가스나 산소 등의 혼합 가스 등이 사용된다. 구체적으로는, 제 2 플라즈마 가스 (31) 는, 본 실시형태에서는, 예를 들어 C4F8 과 아르곤의 혼합 가스가 사용된다. 오목부 노출 스텝 (1004) 에서는, 제 2 플라즈마 가스 (31) 에 의한 이방성 에칭을 실시한다.
이 때문에, 오목부 노출 스텝 (1004) 에서는, 제 2 플라즈마 가스 (31) 에 의해서, 기판 (110) 은 잘 에칭되지 않는 한편으로, 오목부 (170) 의 상방을 덮는 기능층 (120) 이 주로 에칭되어, 오목부 (170) 의 상방을 덮는 기능층 (120) 및 상면 보호막 (140) 을 제거함으로써, 오목부 (170) 를 웨이퍼 (100) 의 두께 방향의 상방을 향하여 노출시킨다.
또한, 오목부 노출 스텝 (1004) 은, 본 실시형태에서는 상기한 바와 같이 플라즈마 에칭에 의해서 실시하고 있지만, 본 발명에서는 이에 한정되지 않고, 기능층 (120) 에 대해서 흡수성을 갖는 파장의 레이저 광선을 오목부 (170) 의 상방을 덮는 기능층 (120) 및 상면 보호막 (140) 을 향하여 조사함으로써 어블레이션 가공에 의해서 제거하는 형태여도 되고, 스핀들의 선단에 장착하여 회전 구동시킨 절삭 블레이드로 오목부 (170) 의 상방을 덮는 기능층 (120) 및 상면 보호막 (140) 을 절삭함으로써 절삭 가공에 의해서 제거하는 형태여도 된다.
도 6 은, 도 1 의 기판 가공 스텝 (1005) 을 설명하는 단면도이다. 기판 가공 스텝 (1005) 은, 도 6 에 나타내는 바와 같이, 오목부 노출 스텝 (1004) 의 실시 후에, 분할 예정 라인 (112) 을 따라서, 기판 (110) 을 가공하는 스텝이다.
기판 가공 스텝 (1005) 은, 본 실시형태에서는, 데미지 영역 (160) 을 제거한 오목부 (170) 와, 가공 홈 (150) 의 측면을 상면 보호막 (140) 과는 별개인 측면 보호막 (180) 으로 덮고, 오목부 (170) 와 가공 홈 (150) 의 수평 방향 (수평 방향이란, 가공 홈 (150) 의 측면 방향 또는 가공 홈 (150) 의 외방으로도 바꾸어 말할 수 있다) 으로의 확대를 방지하면서, 가공 홈 (150) 의 바닥면을 파 내려가는 플라즈마 에칭으로 실시된다. 구체적으로는, 기판 가공 스텝 (1005) 은, 오목부 (170) 와 가공 홈 (150) 의 측면을 측면 보호막 (180) 으로 덮는 측면 보호막 퇴적 스텝과, 플라즈마 에칭에 의해서 가공 홈 (150) 의 바닥면을 더욱 웨이퍼 (100) 의 두께 방향의 하방으로 파 내려가는 심굴 (深堀) 가공 스텝을 구비한다.
측면 보호막 퇴적 스텝은, 도 6 에 나타내는 바와 같이, 플라즈마 가스 공급부 (40) 에 의해서, 제 3 플라즈마 가스 (41) 를 웨이퍼 (100) 의 기능층 (120) 및 상면 보호막 (140) 이 형성된 면측으로부터 공급하여, 제 3 플라즈마 가스 (41) 에 의해서, 웨이퍼 (100) 의 노출면인 상면 보호막 (140) 상의 면, 오목부 (170), 가공 홈 (150) 의 측면 및 바닥면에 측면 보호막 (180) 을 퇴적하는 스텝이다. 측면 보호막 (180) 은, 제 3 플라즈마 가스 (41) 의 성분으로 형성된 퇴적막으로서, 오목부 (170) 및 가공 홈 (150) 의 측면이 더욱 플라즈마 에칭되어 수평 방향으로 확대되지 않도록 보호한다.
측면 보호막 퇴적 스텝에서 공급하는 제 3 플라즈마 가스 (41) 는, 본 실시형태에서는, 예를 들어 CF 계 라디칼의 가스를 포함하는 가스 등의 폴리머계 보호막을 형성하는 가스가 사용된다. 구체적으로는, 제 3 플라즈마 가스 (41) 는, 본 실시형태에서는, 예를 들어 C4F8 과 아르곤의 혼합 가스가 사용된다. 또한, 제 3 플라즈마 가스 (41) 는, 동일한 화학 성분의 가스가 사용되는 제 2 플라즈마 가스 (31) 와 비교하여, 이온의 상태, C4F8 에 대한 아르곤의 비율, 제 3 플라즈마 가스 (41) 를 공급하는 챔버 내의 압력 등을 변경함으로써, 기능층 (120) 및 상면 보호막 (140) 의 제거가 아니라 측면 보호막 (180) 의 퇴적을 일으키는 것으로 하고 있다. 측면 보호막 퇴적 스텝에서는, 본 실시형태에서는, 측면 보호막 (180) 으로서, CF 계의 가스 성분의 퇴적막을 형성한다.
심굴 가공 스텝은, 도 6 에 나타내는 바와 같이, 측면 보호막 퇴적 스텝에서 측면 보호막 (180) 을 퇴적한 후, 플라즈마 가스 공급부 (40) 에 의해서, 제 4 플라즈마 가스 (42) 를 웨이퍼 (100) 의 기능층 (120) 및 상면 보호막 (140) 이 형성된 면측으로부터 공급하여, 제 4 플라즈마 가스 (42) 에 의해서 웨이퍼 (100) 의 가공 홈 (150) 의 바닥면에 퇴적된 측면 보호막 (180) 을 제거하고, 가공 홈 (150) 의 바닥면의 기판 (110) 을 플라즈마 에칭하여 가공 홈 (150) 을 심굴 가공하는 스텝이다.
심굴 가공 스텝에서 공급하는 제 4 플라즈마 가스 (42) 는, 본 실시형태에서는, 제 1 플라즈마 가스 (21) 와 동일한 가스, 구체적으로는, 예를 들어 F 계 라디칼의 가스인 SF6 이 사용된다. 이 때문에, 심굴 가공 스텝에서는, 제 4 플라즈마 가스 (42) 가 주로 기판 (110) 과 반응하기 때문에, 제 4 플라즈마 가스 (42) 에 의해서, 가공 홈 (150) 의 바닥면의 기판 (110) 을 에칭하여 가공 홈 (150) 을 심굴할 수 있다.
기판 가공 스텝 (1005) 에서는, 본 실시형태에서는, 측면 보호막 퇴적 스텝과 심굴 가공 스텝을 별도 공정에서 교대로 반복하여 행하는 이른바 보슈 프로세스를 실시함으로써, 가공 홈 (150) 의 측면의 에칭량을 바닥면의 에칭량보다 충분히 작게 하여 높은 애스펙트비의 가공 홈 (150) 을 형성한다. 또한, 기판 가공 스텝 (1005) 에서는, 본 발명에서는 이에 한정되지 않고, 측면 보호막 퇴적 스텝과 플라즈마 에칭 스텝을 동시에 병행하여 실시하여, 높은 애스펙트비의 가공 홈 (150) 을 형성해도 된다.
측면 보호막 퇴적 스텝에서 공급하는 제 3 플라즈마 가스 (41) 에 포함되는 측면 보호막 (180) 을 퇴적시키는 CF 계 라디칼은, 플라즈마 에칭 스텝에서 공급하는 제 4 플라즈마 가스 (42) 에 포함되는 가공 홈 (150) 의 바닥면의 기판 (110) 을 파 내려가는 F 계 라디칼보다 분자가 크다. 이 때문에, 오목부 (170) 에 기능층 (120) 이 덮여 씌워져 있을 경우, 측면 보호막 퇴적 스텝에서 공급하는 CF 계 라디칼이 오목부 (170) 에 도달할 수 없어 측면 보호막 (180) 을 퇴적할 수 없는 한편으로, 플라즈마 에칭 스텝에서 공급하는 F 계 라디칼이 오목부 (170) 에 도달하여 에칭되어 외방으로 확대되어 버릴 우려가 있었다. 그리고, 기능층 (120) 이 덮여 씌워져 있는 오목부 (170) 에 F 계 라디칼이 도달하여 에칭되어 외방으로 확대되어 버리면, 기판 (110) 과 기능층 (120) 의 계면 부근이 취약하게 되어 버려, 웨이퍼 (100) 를 분할 예정 라인 (112) 을 따라서 각 디바이스 (113) 로 분할하여 칩화했을 때의 칩의 항절 강도가 저하될 우려가 있었다.
그러나, 본 실시형태에서는, 오목부 노출 스텝 (1004) 에서 오목부 (170) 의 상방을 덮는 기능층 (120) 및 상면 보호막 (140) 을 제거하여 오목부 (170) 를 상방을 향하게 하여 노출시켜 기능층 (120) 이 덮여 씌워져 있지 않는 상태로 한 후에, 기판 가공 스텝 (1005) 을 실시하기 때문에, 측면 보호막 퇴적 스텝에서 퇴적되는 측면 보호막 (180) 이 오목부 (170), 즉 기판 (110) 의 기능층 (120) 과의 계면 부근의 가공 홈 (150) 의 측면에도 퇴적되기 쉬워진다. 이 때문에, 본 실시형태에서는, 심굴 가공 스텝에서 오목부 (170), 즉 기판 (110) 의 기능층 (120) 과의 계면 부근의 가공 홈 (150) 의 측면이 에칭되어 외방으로 확대되어 버릴 우려를 방지할 수 있고, 이로써, 높은 애스펙트비를 유지하여 가공 홈 (150) 을 심굴 가공할 수 있기 때문에, 웨이퍼 (100) 를 분할 예정 라인 (112) 을 따라서 각 디바이스 (113) 로 분할하여 칩화했을 때의 칩의 항절 강도가 저하되는 것을 억제할 수 있다.
기판 가공 스텝 (1005) 에서는, 본 실시형태에서는, 예를 들어, 측면 보호막 퇴적 스텝과, 심굴 가공 스텝을 실시함으로써, 가공 홈 (150) 을 기판 (110) 의 이면 (114) 까지 도달시킴으로써, 웨이퍼 (100) 를 분할 예정 라인 (112) 을 따라서 각 디바이스 (113) 로 분할하여 칩화한다. 또한, 기판 가공 스텝 (1005) 은, 본 발명에서는 이에 한정되지 않고, 가공 홈 (150) 을 기판 (110) 의 이면 (114) 부근까지 도달시킨 후에, 점착 테이프 (131) 를 익스팬드시키거나 하여, 웨이퍼 (100) 를 분할 예정 라인 (112) 을 따라서 각 디바이스 (113) 로 분할하여 칩화해도 된다.
이상과 같은 구성을 갖는 실시형태에 관련된 웨이퍼의 가공 방법은, 기능층 (120) 이 기판 (110) 에 적층된 웨이퍼 (100) 에 대해서, 데미지 영역 제거 스텝 (1003) 에서, 가공 홈 형성 스텝 (1002) 에서 형성된 데미지 영역 (160) 을 제거하고, 오목부 노출 스텝 (1004) 에서, 데미지 영역 제거 스텝 (1003) 에서 형성된 오목부 (170) 의 상방을 덮는 기능층 (120) 을 제거하여 오목부 (170) 를 상방으로 노출시키고 나서, 기판 가공 스텝 (1005) 에서 가공 홈 (150) 을 심굴 가공한다. 이 때문에, 실시형태에 관련된 웨이퍼의 가공 방법은, 기능층 (120) 이 기판 (110) 에 적층된 웨이퍼 (100) 를 가공하여, 데미지 영역 (160) 에서 기인하는 칩화했을 때의 칩의 항절 강도의 저하를 억제할 수 있음과 함께, 오목부 (170) 가 에칭되어 외방으로 확대되는 것에서 기인하는 칩화했을 때의 칩의 일부가 도려내어진 이상 형상이 될 우려나, 칩의 항절 강도의 저하도 억제할 수 있고, 이로써, 기판 (110) 의 가공을 양호하게 진행시킬 수 있다는 작용 효과를 발휘한다.
또, 실시형태에 관련된 웨이퍼의 가공 방법은, 기판 가공 스텝 (1005) 이, 데미지 영역 (160) 을 제거한 오목부 (170) 와, 가공 홈 (150) 의 측면을 측면 보호막 (180) 으로 덮고, 오목부 (170) 와 가공 홈 (150) 의 수평 방향 (수평 방향이란, 가공 홈 (150) 의 측면 방향 또는 가공 홈 (150) 의 외방으로도 바꾸어 말할 수 있다) 으로의 확대를 방지하면서, 가공 홈 (150) 의 바닥면을 파 내려가는 플라즈마 에칭으로 실시된다. 이 때문에, 실시형태에 관련된 웨이퍼의 가공 방법은, 보다 높은 애스펙트비를 유지하여 가공 홈 (150) 을 심굴 가공할 수 있다.
또, 실시형태에 관련된 웨이퍼의 가공 방법은, 오목부 노출 스텝 (1004) 이, 플라즈마 에칭에 의해서 실시되기 때문에, 오목부 노출 스텝 (1004) 에 의해서 오목부 (170) 를 포함하는 기판 (110) 에 주는 영향을 억제할 수 있다.
또, 실시형태에 관련된 웨이퍼의 가공 방법은, 가공 홈 형성 스텝 (1002) 의 실시 전에, 기능층 (120) 상에 상면 보호막 (140) 을 형성하는 상면 보호막 형성 스텝 (1001) 을 추가로 구비하고, 가공 홈 형성 스텝 (1002) 에 있어서는, 상면 보호막 (140) 과 기능층 (120) 을 제거한다. 이 때문에, 실시형태에 관련된 웨이퍼의 가공 방법은, 상면 보호막 (140) 에 의해서, 가공 홈 형성 스텝 (1002) 에서 발생되는 기능층 (120) 의 데브리 (가공 부스러기) 의 기능층 (120) 측의 면에의 부착을 방지함과 함께, 분할 예정 라인 (112) 이외의 디바이스 (113) 의 상면의 기능층 (120) 이 이후의 스텝에 의해서 에칭되어 디바이스 (113) 에 악영향을 줄 우려를 억제할 수 있다.
또한, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 다양하게 변형하여 실시할 수 있다.
11 : 레이저 광선
100 : 웨이퍼
110 : 기판
111 : 표면
112 : 분할 예정 라인
120 : 기능층
140 : 상면 보호막
150 : 가공 홈
160 : 데미지 영역
170 : 오목부
180 : 측면 보호막

Claims (4)

  1. 기판 상에 기능층이 적층된 웨이퍼를 복수의 분할 예정 라인을 따라서 가공하기 위한 웨이퍼의 가공 방법으로서,
    그 분할 예정 라인을 따라서 레이저 광선을 조사하여 그 기능층을 제거하고, 그 기판을 노출시키는 가공 홈을 형성하는 가공 홈 형성 스텝과,
    그 가공 홈 형성 스텝에 의해서 그 기판과 그 기능층의 계면에 발생된 데미지 영역을 제거하여, 그 가공 홈의 측면으로부터 외방으로 확대되는 오목부를 형성하는 데미지 영역 제거 스텝과,
    그 오목부의 상방을 덮는 기능층을 제거하여, 그 오목부를 노출시키는 오목부 노출 스텝과,
    그 오목부 노출 스텝의 실시 후에, 그 분할 예정 라인을 따라서, 그 기판을 가공하는 기판 가공 스텝을 구비하는, 웨이퍼의 가공 방법.
  2. 제 1 항에 있어서,
    그 기판 가공 스텝은, 그 데미지 영역을 제거한 그 오목부와, 그 가공 홈의 측면을 측면 보호막으로 덮어, 그 오목부와 그 가공 홈의 수평 방향으로의 확대를 방지하면서, 그 가공 홈의 바닥면을 파 내려가는 플라즈마 에칭으로 실시되는, 웨이퍼의 가공 방법.
  3. 제 1 항에 있어서,
    그 오목부 노출 스텝은, 플라즈마 에칭에 의해서 실시하는, 웨이퍼의 가공 방법.
  4. 제 1 항에 있어서,
    그 가공 홈 형성 스텝의 실시 전에, 그 기능층의 상에 상면 보호막을 형성하는 상면 보호막 형성 스텝을 추가로 구비하고,
    그 가공 홈 형성 스텝에 있어서는, 그 상면 보호막과 그 기능층을 제거하는, 웨이퍼의 가공 방법.
KR1020230079101A 2022-06-27 2023-06-20 웨이퍼의 가공 방법 KR20240001671A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2022-102807 2022-06-27
JP2022102807A JP2024003578A (ja) 2022-06-27 2022-06-27 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
KR20240001671A true KR20240001671A (ko) 2024-01-03

Family

ID=89236081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230079101A KR20240001671A (ko) 2022-06-27 2023-06-20 웨이퍼의 가공 방법

Country Status (5)

Country Link
US (1) US20230420221A1 (ko)
JP (1) JP2024003578A (ko)
KR (1) KR20240001671A (ko)
CN (1) CN117316762A (ko)
TW (1) TW202400348A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079790A (ja) 2013-10-15 2015-04-23 株式会社ディスコ ウエーハの加工方法
JP2018098318A (ja) 2016-12-12 2018-06-21 株式会社ディスコ ウェーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079790A (ja) 2013-10-15 2015-04-23 株式会社ディスコ ウエーハの加工方法
JP2018098318A (ja) 2016-12-12 2018-06-21 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
JP2024003578A (ja) 2024-01-15
CN117316762A (zh) 2023-12-29
US20230420221A1 (en) 2023-12-28
TW202400348A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
US9236305B2 (en) Wafer dicing with etch chamber shield ring for film frame wafer applications
US8609512B2 (en) Method for laser singulation of chip scale packages on glass substrates
KR100741864B1 (ko) 반도체장치의 제조방법
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
JP2016528723A (ja) ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング
US11114342B2 (en) Wafer processing method
JP2016039186A (ja) ウエーハの加工方法
TW201426836A (zh) 於薄膜框架晶圓應用中利用部分預硬化ｕｖ離型切割膠帶之雷射與電漿蝕刻的晶圓切割
CN105810576B (zh) 切割晶圆的方法及半导体芯片
US20050136622A1 (en) Methods and apparatus for laser dicing
TWI667709B (zh) 用於改良晶圓塗佈處理之烘烤工具
US8927393B1 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
JP6524558B2 (ja) 素子チップの製造方法
JP2002319554A (ja) ウェーハ分割方法およびウェーハ分割装置
KR20240001671A (ko) 웨이퍼의 가공 방법
JP7292146B2 (ja) レーザー加工条件選定方法
JP2021182622A (ja) 基板を製造する方法および基板を製造する為のシステム
JP2022191949A (ja) 素子チップの製造方法、および、基板の加工方法
JP7171138B2 (ja) デバイスチップの製造方法
JP2018006587A (ja) ウエーハの加工方法
JP2017228651A (ja) ウェーハの加工方法
Westerman et al. Plasma dicing: current state & future trends
JP2017163071A (ja) 素子チップおよびその製造方法
US20220084886A1 (en) Wafer processing method
JP2022191952A (ja) 素子チップの製造方法、および、基板の加工方法