CN112513315B - 带有透明电极的基板及其制造方法 - Google Patents

带有透明电极的基板及其制造方法 Download PDF

Info

Publication number
CN112513315B
CN112513315B CN201980050810.9A CN201980050810A CN112513315B CN 112513315 B CN112513315 B CN 112513315B CN 201980050810 A CN201980050810 A CN 201980050810A CN 112513315 B CN112513315 B CN 112513315B
Authority
CN
China
Prior art keywords
oxide layer
transparent
substrate
film
transparent base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980050810.9A
Other languages
English (en)
Other versions
CN112513315A (zh
Inventor
口山崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Publication of CN112513315A publication Critical patent/CN112513315A/zh
Application granted granted Critical
Publication of CN112513315B publication Critical patent/CN112513315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供带有透明电极的基板及其制造方法，在具有透明膜基板的膜基材上形成如下的透明氧化物层而能够实现低电阻率：所述透明氧化物层具有非晶质的透明基底氧化物层和非晶质的透明导电性氧化物层，是从膜基材侧依次连续地通过溅射法进行制膜的，并且，形成透明基底氧化物层时的使用直流(DC)电源的放电电压(VU)的绝对值为255V以上且280V以下，且形成透明基底氧化物层时的直流电源的放电电压(VU)与形成透明导电性氧化物层时的直流电源的放电电压VC的比(VU/VC)的值为0.86以上且0.98以下。

Description

带有透明电极的基板及其制造方法
技术领域
本发明涉及带有透明电极的基板及其制造方法。
背景技术
带有透明电极的基板被用于触摸面板或显示器等显示设备、调光设备等的智能窗、LED等发光设备、太阳能电池等光接收设备等。这样的带有透明电极的基板中，以薄层电阻表示的电特性很重要。
在膜基材上形成透明电极时，已知一般如专利文献1中记载那样作为基底层形成氧化硅膜或如专利文献2中记载那样利用非活性气体实施等离子体处理(轰击处理)。
膜基材有时在涂层中分散有无机化合物，但一般主要由高分子化合物构成，已知来自高分子化合物的基材因等离子体而膜基材表面发生物理或化学变性。
现有技术文献
专利文献
专利文献1：国际公开第2013/115125号
专利文献2：日本特开2010－282785号公报
发明内容
随着最近的设备的高性能化，带有透明电极的膜的性能提高、即透明电极的进一步低电阻化变得重要。与玻璃基材不同，在膜基材的情况下，如上所述变性的高分子化合物、低聚物成分、低分子量成分有时扩散到制膜腔内或扩散到制膜后的透明氧化物层，因此，与玻璃基材相比，其难以低电阻化。
另外，在以往的基底层的形成、轰击处理中，难以维持膜基材表面的平坦度，会形成微细的凹凸形状。这样的微细的凹凸形状对几十纳米到几百纳米的透明电极有很大影响，特别是有可能对透明电极材料的结晶性造成不良影响，即有可能难以使透明电极材料低电阻化。
本发明是为了解决上述课题而进行的。即，本发明人等发现，通过使膜基材的表面平坦，能够在退火时提高透明氧化物层的结晶速率，使平均结晶粒径增大至规定的范围，作为结果，能够低电阻化。
本发明涉及以下方案。
＜1＞一种带有透明电极的基板的制造方法，是在膜基材上形成透明氧化物层的带有透明电极的基板的制造方法，所述膜基材具有透明膜基板，所述透明氧化物层具有通过溅射法而在膜基材上依次制膜的非晶质的透明基底氧化物层和非晶质的透明导电性氧化物层，在形成所述透明基底氧化物层时以直流(DC)电源施加时的放电电压(VU)的绝对值为255V以上且280V以下，且所述放电电压(VU)相对于在形成所述透明导电性氧化物层时以直流电源施加时的放电电压Vc的比(VU/Vc)的值为0.86以上且0.98以下，形成所述透明导电性氧化物层时的氧分压高于形成所述透明基底氧化物层时的氧分压。
＜2＞一种带有透明电极的基板的制造方法，是在膜基材上形成透明氧化物层的带有透明电极的基板的制造方法，所述透明氧化物层具有通过溅射法而在膜基材上依次制膜的非晶质的透明基底氧化物层和非晶质的透明导电性氧化物层，在形成所述透明基底氧化物层时以直流(DC)电源施加时的放电电压(VU)的绝对值为255V以上且280V以下，且所述放电电压(VU)相对于在形成所述透明导电性氧化物层时以直流电源施加时的放电电压(Vc)的比(VU/Vc)的值为0.86以上且0.98以下，形成所述透明基底氧化物层时的制膜压力(Pu)相对于形成所述透明导电性氧化物层时的制膜压力(Pc)的比(Pu/Pc)满足1.0≤Pu/Pc≤2.5的关系式。
＜3＞根据上述＜1＞所述的带有透明电极的基板的制造方法，其中，形成所述透明基底氧化物层时的制膜压力(Pu)相对于形成所述透明导电性氧化物层时的制膜压力(Pc)的比(Pu/Pc)满足1.0≤Pu/Pc≤2.5的关系式。
＜4＞根据上述＜1＞～＜3＞中任一项所述的带有透明电极的基板的制造方法，其中，所述透明基底氧化物层的膜厚(t1)为所述透明氧化物层(tT)的膜厚的1.5％以上且3.0％以下。
＜5＞根据上述＜1＞～＜4＞中任一项所述的带有透明电极的基板的制造方法，通过所述溅射法形成所述透明氧化物层后，通过退火处理进行所述带有透明电极的基板的结晶化，所述透明氧化物层中，从与所述膜基材相反侧的表面进行观察时的结晶粒径的平均值即平均结晶粒径(Da)为所述透明氧化物层的膜厚(tT)的1.5倍以上且2.5倍以下。
＜6＞根据上述＜1＞～＜5＞中任一项所述的带有透明电极的基板的制造方法，其中，所述透明基底氧化物层和所述透明导电性氧化物层使用相同组成的原料形成，所述原料为氧化铟锡。
＜7＞根据上述＜6＞所述的带有透明电极的基板的制造方法，其中，所述氧化铟锡是在氧化铟中添加氧化锡而成的，氧化锡的添加量为8.2质量％以上且11.2质量％以下。
＜8＞一种带有透明电极的基板，是在膜基材上具有透明氧化物层的带有透明电极的基板，所述透明氧化物层具有在膜基材上依次制膜的非晶质的透明基底氧化物层和非晶质的透明导电性氧化物层，利用透射型电子显微镜对所述带有透明电极的基板的截面进行观察时，所述膜基材与所述透明基底氧化物层的界面大致平坦，观察不到所述透明基底氧化物层的膜厚以上的凹凸形状。
＜9＞一种带有透明电极的基板，是在膜基材上具有透明氧化物层的带有透明电极的基板，所述透明氧化物层具有在膜基材上依次制膜的非晶质的透明基底氧化物层和非晶质的透明导电性氧化物层，在所述带有透明电极的基板的截面，在从所述透明导电性氧化物层与所述透明基底氧化物层的界面到向所述透明导电性氧化物层仅离开10nm的位置为止的区域中，通过X射线光电子能谱测定的氧含量以具有向所述透明基底氧化物层单调减少的斜率的1次函数进行线性近似，所述斜率为－1.0以上且－0.5以下。
＜10＞根据上述＜8＞或＜9＞所述的带有透明电极的基板，其中，所述透明氧化物层从与所述膜基材相反侧的表面进行观察时的结晶粒径的平均值即平均结晶粒径(Da)为所述透明氧化物层的膜厚(tT)的1.5倍以上且2.5倍以下。
根据本发明，能够制作薄层电阻低的带有透明电极的基板。
附图说明
图1是实施例的带有透明电极的基板的截面图。
图2是比较例的带有透明电极的基板的截面图。
图3是表示有透明基底氧化物层的带有透明电极的基板(实施例1)和没有透明基底氧化物层的带有透明电极的基板(比较例1)的蚀刻深度与氧含量的关系的坐标图。
图4是实施例1的带有透明电极的基板的截面TEM照片。
图5是比较例2的带有透明电极的基板的截面TEM照片。
具体实施方式
对本发明的一个实施方式进行说明。另外，为了方便，对附图中的各种部件的尺寸进行调整以便容易观察。
[带有透明电极的基板的构成]
＜带有透明电极的基板＞
图1是表示带有透明电极的基板10的截面图。该带有透明电极的基板10依次包含膜基材16、透明基底氧化物层11和透明导电性氧化物层17(以后，将透明基底氧化物层11和透明导电性氧化物层17合并称为透明氧化物层18)。应予说明，透明基底氧化物层11可以为1层，也可以为多层，但从生产率、实现基于退火处理的短时间的结晶化的观点考虑，优选1层。
＜膜基材＞
膜基材16是作为带有透明电极的基板10的底座的材料(作为基础的材料：基材)。作为膜基材16，优选使用在可见光区域中为无色透明的透明膜基材16。
(透明膜基板)
膜基材16具有透明膜基板13。透明膜基板13是透明的，只要至少在可见光区域中为无色透明即可，没有特别限定。透明膜基板13的厚度没有特别限定，优选10μm以上且400μm以下，更优选20μm以上且200μm以下。如果透明膜基板13的厚度为上述范围内，则透明膜基板13乃至带有透明电极的基板10确保充分的耐久性，并且具有适度的柔软性。
此外，如果是厚度为上述范围内的透明膜基板13，则能够以卷对卷方式制膜透明基底氧化物层11和透明导电性氧化物层17等，其结果，能够以高生产率制造带有透明电极的基板10。
作为透明膜基板13，优选具有机械特性、耐热性高的分子结构的基材或通过利用双轴拉伸使分子在规定的方向取向而提高了杨氏模量等机械特性或耐热性的基材。
一般而言，拉伸膜由于在分子链残留因拉伸所致的应变，因此具有在加热时发生热收缩的性质。因此，为了实现这样的热收缩的减少，已知有通过拉伸的条件调整或拉伸后的加热使应力(应变)缓和，使热收缩率降低至0.2％左右或其以下且提高了热收缩起始温度的双轴拉伸膜(低热收缩膜)。在本发明中，从抑制带有透明电极的基板10的制造工序中的透明膜基板13的因热收缩所致的不良情况的观点考虑，优选使用这样的低热收缩膜作为透明膜基板13。
应予说明，透明膜基板13的材料例如可举出聚对苯二甲酸乙二醇酯(PET)、聚对苯二甲酸丁二醇酯(PBT)或聚萘二甲酸乙二醇酯(PEN)等聚酯树脂、环烯烃系树脂、聚碳酸酯树脂、聚酰亚胺树脂或纤维素系树脂等。其中，从廉价且透明性优异的观点考虑，优选使用聚酯系树脂，更优选使用聚对苯二甲酸乙二醇酯。
(功能性层)
膜基材16可以在透明膜基板13的单面(表面或背面)或两面形成例如光学调整层、防反射层、防眩层、易粘接层、应力缓冲层、硬涂层、易滑层、抗静电层、结晶促进层、结晶速度调整层或具有至少1层涂层等的功能性层(未图示)。作为功能性层，例如可以使用硬涂层和光学调整层等，可以使用多层。
特别是关于光学调整层，通过在透明膜基板13(折射率：1.4～1.7)和透明基底氧化物层11·透明导电性氧化物层17(折射率：1.9～2.2)这样的具有不同的折射率的材料之间形成，不仅能够抑制透明膜基板13与透明基底氧化物层11之间的光的反射，提高透光率，而且能够利用光的干涉来调整颜色。这样的光学调整层可以为单层，也可以为多层，下述(1)式所示的平均折射率优选位于使用的透明膜基板13(或硬涂层等功能性层)与透明基底氧化物层11之间。
Figure BDA0002923398720000061
上述(1)式中，nave表示平均折射率，ni表示各层的折射率，di表示各层的物理的膜厚，m表示层叠数。
另外，例如，在上述功能性层为硬涂层的情况下，为了使透明膜基材16具有适度的耐久性和柔软性，其硬涂层的厚度优选为1μm以上且10μm以下，更优选为3μm以上且8μm以下，更进一步优选为5μm以上且8μm以下。应予说明，作为硬涂层的材料，没有特别限制，可举出氨基甲酸酯系树脂或有机硅系树脂等，可涂布从这些材料中适当地选择的材料并使其固化。
＜透明氧化物层＞
本发明的带有透明电极的基板10如图1所示在膜基材16上具有透明氧化物层18。透明氧化物层18从膜基材16侧依次具有非晶质的透明基底氧化物层11和非晶质的透明导电性氧化物层17。
在此所谓的“非晶质”是指在刚制膜后的使用透射电子显微镜(TEM)的观察中观察不到明显的晶粒等结晶状态的状态，或者即使是能够确认到粒状的结构物的物质，也不具有原子排列的秩序的状态。另一方面，不是非晶质、即“结晶质”是指能够确认晶粒等的结晶状态的物质中，通过使用透射电子显微镜(TEM)的观测，能够确认晶格图像等具有原子排列的秩序的状态。详细而言，以5nm左右的距离具有原子排列的秩序的状态可以说是结晶质。应予说明，在使用TEM的截面观察中，可以通过图像的对比度来区别结晶质和非晶质。
(透明基底氧化物层)
接着，对作为透明导电性氧化物层17的基底的透明基底氧化物层11进行说明。透明基底氧化物层11为非晶质。通过透明基底氧化物层11为非晶质，透明基底氧化物层11的表面的平坦性变得良好。另外，通过非晶质的透明基底氧化物层11，由于在透明基底氧化物层11中不存在晶界，因此，能够在透明导电性氧化物层17的形成时抑制结晶抑制成分从透明膜基材16扩散。进而，由于没有退火时的结晶生长的核，在退火时与透明导电性氧化物层17同时发生结晶化，因此，能够使退火后的结晶尺寸大且均匀。
应予说明，从将平均结晶粒径增大至规定的范围的观点考虑，透明基底氧化物层11和透明导电性氧化物层17优选使用相同组成的原料。
作为透明基底氧化物层11，可举出含有氧化锌、氧化钇、氧化镁或氧化铟作为主成分的透明基底氧化物层等，其中，优选由含有氧化铟作为主成分的非晶质的薄膜形成。在本发明中，“作为主成分含有”是指该成分的含量多于50质量％。
进而，透明基底氧化物层11和透明导电性氧化物层17如上所述优选使用相同组成的原料。在此所谓的“相同组成的原料”是指不有意改变通过溅射而形成时的溅射靶材料的组成。上述溅射靶优选为添加有氧化锡的氧化铟(以下，有时称为“ITO”)，氧化锡的添加量优选为8.2质量％以上且11.2质量％以下，更优选为8.6质量％以上且11.0质量％以下，进一步优选为9.0质量％以上且10.5质量％以下。
在近年来的技术中，在膜基板上制膜的ITO的电阻率变最低的氧化锡的添加量被认为是8.0质量％～8.5质量％。认为这是因为取决于ITO的结晶化的程度，即如果将氧化锡的添加量提高至10质量％附近，则即使进行退火，ITO的结晶化也变得不充分。另一方面，在本发明中，通过透明基底氧化物层11的效果，即使在高的氧化锡添加量时也充分地进行ITO的结晶化。
另外，透明基底氧化物层11的膜厚t1相对于透明氧化物层18的膜厚tT优选为1.5％以上且3.0％以下。这是因为透明基底氧化物层11虽然主要目的在于抑制含有碳原子、氮原子的成分(结晶抑制成分)从透明膜基材16向透明导电性氧化物层17、制膜腔的扩散，但从与透明导电性氧化物层17相比成为高电阻层的方面出发，为了满足这些作用，透明基底氧化物层11的膜厚t1优选相对于透明氧化物层18的膜厚tT的比例为上述范围。例如，在透明氧化物层18的膜厚tT为30nm～150nm的情况下，作为透明基底氧化物层11的膜厚t1，优选0.45nm以上且4.50nm以下，更优选0.67nm以上且3.75nm以下，更进一步优选0.75nm以上且3.15nm以下。
接着，对透明基底氧化物层11中含有的作为主成分的氧化铟进行说明。氧化铟(以铟作为主成分的氧化物)在透明基底氧化物层11中作为主成分含有则在将该透明基底氧化物层11的表面自由能控制为最适于透明导电性氧化物层17的形成的值的方面出发优选。另外，从赋予保护透明膜基材16相对于水蒸气等化学因素以及等离子体等物理因素的阻隔特性的观点考虑，也优选氧化铟，进而，从不含可能成为透明导电性氧化物层17的结晶化的抑制因素的碳原子或氮原子的方面出发，也优选氧化铟。
进而，与氧化硅等公知的基底层材料相比，本发明的透明基底氧化物层11能够抑制透明导电性氧化物层17的常温下的结晶化(常温结晶化)。应予说明，在此所谓的“常温结晶化”是在形成透明导电性氧化物层17后，通过在大气压·常温下放置，进行与退火时的结晶化不同的样态的结晶化，即使进行退火也不发生结晶化的现象。认为这是由于非晶质的透明基底氧化物层11对使对透明导电性氧化物层17结晶化时的活化能的控制有效所致。
特别是通过使用由以铟作为主成分的氧化物构成的无机化合物的溅射法而形成透明基底氧化物层11时，例如与通过使用与氧的结合强的硅的溅射法形成基底层的情况相比，更为有用。
这是因为硅与铟相比，较强地与氧结合，因此，在溅射制膜中，容易成为氧过饱和的膜(层)，由此，在该氧过饱和的层上所形成的透明导电性氧化物层17中，结晶化被过度促进，有进行常温结晶化的顾虑。然而，在氧化铟的溅射制膜的情况下，没有这样的顾虑。另外，从透明基底氧化物层11与透明导电性氧化物层17的晶格匹配的观点考虑，作为透明氧化物层18，优选使用以氧化铟作为主成分的化合物。基于以上内容，透明基底氧化物层11优选实质上不含有氧化硅。应予说明，“实质上不含有”是指该物质的含量小于1质量％，优选小于0.1质量％，特别优选为0质量％。
(透明导电性氧化物层)
接着，对透明导电性氧化物层17进行说明。透明导电性氧化物层17在利用退火的结晶化工序前为非晶质。而且，如上所述，透明导电性氧化物层17和透明基底氧化物层11的原料的组成优选相同。此时，透明导电性氧化物层17与透明基底氧化物层11同样地，可举出含有氧化锌、氧化钇、氧化镁或氧化铟作为主成分的透明导电性氧化物层，其中，优选由含有氧化铟作为主成分的非晶质的薄膜形成，更优选私用添加有氧化锡的氧化铟(ITO)。
在使用ITO作为透明导电性氧化物层17的情况下，溅射靶中的氧化锡的添加量优选为8.2质量％以上且11.2质量％以下，更优选为8.6质量％以上且11.0质量％以下，进一步更优选为9.0质量％以上且10.5质量％以下。如果为这样的添加量的范围，则容易使透明导电性氧化物层17的载流子密度为2×1020cm－3以上且9×1020cm－3以下这样的好适的范围、6×1020cm－3以上且8×1020cm－3以下这样的更优选的范围。
而且，如果为这样的载流子密度的范围，则容易使退火后的结晶质的透明氧化物层18的电阻率为2.8×10－4Ωcm以下这样的低电阻。低电阻的透明氧化物层18例如有助于静电容量方式触摸面板的响应速度提高、有机EL照明的面内亮度的均匀性提高或各种光学设备的省消耗电力化等。
透明导电性氧化物层17的膜厚t2相对于透明氧化物层18的膜厚tT为97.0％以上且98.5％以下。通过使透明导电性氧化物层17的膜厚t2为上述范围，能够利用透明基底氧化物层11抑制结晶抑制成分从透明膜基材16向透明导电性氧化物层17、制膜腔的扩散，并且在退火后得到低电阻的透明氧化物层18。
从低电阻且高透光率的观点考虑，透明氧化物层18的膜厚tT优选30nm以上且150nm以下，更优选45nm以上且125nm以下，更进一步优选50nm以上且105nm以下。
因此，透明导电性氧化物层17的膜厚t2优选29.1nm以上且147.8nm以下，更优选43.6nm以上且123.1nm以下，进一步优选48.5nm以上且103.4nm以下。通过为这样的透明导电性氧化物层17的膜厚t2的范围，能够使利用退火的透明氧化物层18的结晶化在短时间内可靠地完成。
如此结晶化时间缩短的理由尚不明确，但推测是因为如果透明导电性氧化物层17的膜厚t2为上述膜厚的范围内，则由于溅射中的等离子体工艺(辐射热)的影响，各层移位为容易结晶化的结构。
另外，在利用退火的透明氧化物层18的结晶化后，透明氧化物层18优选结晶度为85％以上，更优选为95％以上。如果为这样的透明氧化物层18的结晶度的范围，则能够减小基于透明导电性氧化物层17的光吸收，并且能够抑制因环境变化等所致的电阻值的变化。应予说明，这样的透明氧化物层18的结晶度由在显微镜观察时在观察视野内晶粒所占的面积的比例求出。
[带有透明电极的基板的制造方法]
＜基材准备工序＞
对带有透明电极的基板10的制造方法进行说明。首先，准备膜基材16。应予说明，膜基材16可以仅由透明膜基板13单独构成，也可以作为在透明膜基板13上层叠有功能性层(未图示)的膜基材16而构成。
＜制膜工序＞
在膜基材16上，以与膜基材16相接的方式依次制膜透明基底氧化物层11和透明导电性氧化物层17。从生产率的观点考虑，透明基底氧化物层11和透明导电性氧化物层17优选通过利用溅射法的制膜(溅射制膜)连续地制膜。优选通过溅射法中的磁控溅射法而形成。
在透明基底氧化物层11的制膜中，磁控溅射法中的磁铁的强度优选700高斯以上且1300高斯以下的范围。如果磁铁的强度为上述范围，则因极端腐蚀所致的溅射靶的利用效率的降低得到抑制，且形成优质的透明基底氧化物层11。认为这是由于通过磁场强度变大，放电电压降低。而且，由此，透明基底氧化物层11相对于膜基材16以低损伤进行制膜。即，能够使膜基材16与透明基底氧化物层11的界面如图4所示为大致平坦的形状。
在此，“大致平坦”是指如图4所示，在进行TEM观察时，看不到透明基底氧化物层11的膜厚以上的凹凸形状的状态。应予说明，溅射中使用的电源没有限制，可根据靶材料选择直流电源或交流电源等。
透明基底氧化物层11在透明膜基材16或功能性层上形成。因此，透明基底氧化物层11优选以比透明基底氧化物层11更靠下层、进而较少对带有透明电极的基板10的损伤的方式进行制膜。这样的低损伤制膜除如上所述的利用强磁场阴极的低电压制膜以外，还有不过度降低制膜压力等方法。
透明导电性氧化物层17与透明基底氧化物层11同样地在透明基底氧化物层11上连续地通过溅射法进行制膜。透明导电性氧化物层17优选与透明基底氧化物层11同样地通过磁控溅射法而形成。
溅射制膜是一边向制膜腔内导入氩或氮等非活性气体和/或含有氧气的载流子气体一边进行。此时，作为非活性气体，优选使用氩。在使用混合气体的情况下，优选为氩与氧的混合气体。应予说明，在使用混合气体的情况下，氩和氧可以预先调整为规定的混合比，或者也可以在利用流量控制装置(质量流量控制器)控制流量后将各个气体进行混合。另外，混合气体只要不损害各层的功能，则也可以包含其它气体。
在形成透明基底氧化物层11的情况下，向制膜腔内导入的氧量很重要。这是因为在使用由氧化物构成的溅射靶的情况下，仅以氩气进行放电时，也会在膜中导入来自靶的氧。另外，是因为如果在制膜时过量供给氧，则从制膜时起就会促进膜的结晶化。因此，在形成透明基底氧化物层11时，作为气体，优选不导入氧。即，形成透明基底氧化物层11时的氧分压优选0～1.0×10－3Pa，更优选0～5.0×10－4Pa。
另一方面，在形成透明导电性氧化物层17的情况下，有时使用氧与非活性气体的混合气体，作为混合气体，优选使用氩和氧。为了形成为非晶质，形成透明导电性氧化物层17时的氧分压为比形成透明基底氧化物层11时的氧分压高的值。此时，形成透明导电性氧化物层17时的氧分压例如优选为1.0×10－3Pa以上且5.0×10－2Pa以下，更优选为3.0×10－ 3Pa以上且4.0×10－2Pa以下。如果为如此氧供给量较少的状态，则在制膜后的非晶质膜中大量存在氧缺损，更多地产生导电性载流子。
应予说明，在对透明导电性氧化物层17进行溅射制膜的情况下，真空装置内的气氛优选利用四极杆质谱仪测定的m(质量)/z(电荷)＝18的成分的分压为2.8×10－4Pa以下且m/z＝28的成分的分压为7.0×10－4Pa以下。
m/z＝18的成分主要为水，m/z＝28的成分主要为来自有机物的成分或氮。如果这些分压满足上述的关系，则在透明氧化物层18中抑制结晶抑制物质的混入。
而且，为了形成这样的气氛，一般是进行溅射装置内或装置投入前的膜卷的脱气处理的方法，例如通过进行加温而进行水分除去(加温脱水)。除这些以外，通过在透明导电性氧化物层17的下层形成透明基底氧化物层11，抑制形成透明导电性氧化物层17时的从透明膜基材16的上述成分扩散，制膜后的扩散也得到抑制。另外，关于加温脱水，也可以使用与制膜腔不同的腔进行，通过如此操作，可以从高温下的脱水工序到低温下的制膜工序连续地进行工艺。
另外，制膜腔内的压力(总压)优选为0.10Pa以上且1.00Pa以下，更优选为0.15Pa以上且0.80Pa以下。
进而，在本发明中，作为形成透明基底氧化物层11时的制膜腔内的压力的制膜压力Pu相对于作为形成透明导电性氧化物层17时的制膜腔内的压力的制膜压力Pc的比(Pu/Pc)优选满足下述(2)式的关系。
Figure BDA0002923398720000121
通过满足上述(2)式的制膜压力的关系，在形成透明基底氧化物层11时，向透明膜基材16的因溅射所致的损伤少，能够形成优质的非晶质的膜(层)，此外，作为透明导电性氧化物层17，能够形成优质的非晶质的膜(层)。其中，更优选1.0≤Pu/Pc≤2.0，特别优选满足1.1≤Pu/Pc≤1.5。
在本发明中，在对透明基底氧化物层11进行溅射制膜时，其放电电压满足－280V以上且－255V以下，即放电电压的绝对值满足255V以上且280V以下。
此外，将透明基底氧化物层11形成时的放电电压设为VU、将透明导电性氧化物层17形成时的放电电压设为VC时，其关系优选满足下述(3)式。
Figure BDA0002923398720000122
通过满足上述(3)式的电压的关系，在透明基底氧化物层11形成时，向透明膜基材16的因溅射所致的损伤少，能够形成优质的非晶质的膜(层)，此外，能够将透明导电性氧化物层17形成优质的膜(层)。其中，更更优选满足0.90≤VU/VC≤0.98。
应予说明，基于溅射的透明氧化物层18的形成可以连续地仅通过1次制膜而形成，从生产处理速度或对透明膜基材16的热历程的观点考虑，优选反复多次制膜来进行制膜。
溅射制膜中的基板温度只要为透明膜基材16的耐热性范围即可，如果为60℃以下，则优选，如果为－20℃以上且40℃以下，则更优选。如果为这样的基板温度，则不易发生从透明膜基材16的水分或有机物质(例如低聚物成分)的挥发等，容易发生氧化铟的结晶化。另外，如果温度高于上述范围，则透明基底氧化物层11、透明导电性氧化物层17从制膜时起就容易成为结晶质，难以形成本发明中作为目标的具有低电阻率的透明氧化物层18。
此外，在之后的利用退火的结晶化工中，将非晶质的透明氧化物层18被结晶化后，即形成了经结晶化的透明氧化物层(结晶质透明氧化物层)18的情况下，能够抑制结晶内的缺陷生成，因此，该透明氧化物层18的电阻率的上升得到抑制。
另外，如果基板温度为上述的温度范围，则透明氧化物层18的透光率的降低或透明膜基材16的脆化得到抑制。此外，制膜工序中的透明膜基材16不会发生大幅的尺寸变化。
另外，在制膜工序中，优选通过使用卷取式溅射装置的卷对卷法来进行透明基底氧化物层11和透明导电性氧化物层17的制膜。通过利用该卷对卷法进行制膜，得到在最表面层叠有非晶质的透明导电性氧化物层17的透明膜基材16的长条片的卷状卷绕体。应予说明，如果使用卷取式溅射装置对透明基底氧化物层11和透明导电性氧化物层17连续地制膜，则效率良好。
＜结晶化工序＞
通过经过以上的工序而制造带有透明电极的基板10。该带有透明电极的基板10可以在用户等的任意时机通过退火等进行结晶化。如果经过该结晶化工序，由于透明基底氧化物层11和透明导电性氧化物层17结晶化而得到低电阻的透明氧化物层18。
详细而言，形成有非晶质的透明氧化物层18的带有透明电极的基板10例如可通过在120℃以上且170℃以下的温度下进行退火而结晶化。在该结晶化工序中，为了将氧充分引入透明氧化物层18的层中而缩短结晶化时间，退火优选在大气中等含氧气氛下进行。在真空中或非活性气体气氛下，结晶化也会进行，但在这样的非含氧气氛下时，与含氧气氛下相比，存在结晶化需要长时间的趋势。
作为结晶化前的物性，在本发明中，在利用X射线光电子能谱(XPS)测定透明氧化物层18的膜厚方向的组成时，在上述带有透明电极的基板的截面进行观察，在从上述透明导电性氧化物层17与上述透明基底氧化物层11的界面到向上述透明导电性氧化物层17仅离开10nm的位置为止的区域(参照图1、2)中，氧含量向透明基底氧化物层11单调减少，该减少以1次函数进行线性近似，在将从膜厚方向的透明氧化物层18的表面向透明膜基材16的方向设为x轴的正方向、将XPS的检测量变大的方向设为y轴的正方向时，线性近似的1次函数的斜率优选为－1.0以上且－0.5以下，更优选为－1.0以上且－0.7以下(参照图3)。应予说明，在图3中示出实施例1和比较例1的带有透明电极的基板10的上述1次函数的斜率。另外，图3中的(a)、(b)、(c)分别表示(a)从透明导电性氧化物层17与透明基底氧化物层11的界面向透明导电性氧化物层17的一侧仅离开10nm的位置、(b)透明导电性氧化物层17与透明基底氧化物层11的界面位置、(c)透明膜基材16与透明基底氧化物层11的界面位置。
例如，在不设置透明基底氧化物层11而将透明导电性氧化物层17直接形成在透明膜基材16上的情况下，如比较例1中记载所示，上述1次函数的斜率变大。认为这是因为透明膜基材16的高分子化合物(或有机化合物)的成分从透明导电性氧化物层17过量取得氧，作为结果，认为透明导电性氧化物层17与透明膜基材16的界面附近的透明导电性氧化物层17的作为导电层的功能降低(高电阻)。
作为结晶化后的物性，在本发明中，从透明氧化物层18的表面进行观察的作为结晶粒径的平均值即平均结晶粒径Da相对于透明氧化物层18的膜厚tT优选为1.5倍以上且2.5倍以下。其中，更优选为1.5倍以上且1.9倍以下。通过成为该范围的平均结晶粒径，在透明氧化物层18的面方向整个面实现结晶粒径的均匀化。在存在粒径极大的晶粒的透明氧化物层中，反而有时会产生粒径小的晶粒，由于这样的结晶粒径的不均匀化，电子输送被阻挡，难以降低电阻率。认为作为电子输送遮断的大的原因之一，认为是在结晶晶界产生的势垒产生影响。
如上所述，在透明氧化物层18的膜厚tT为30nm以上且150nm以下的情况下，透明氧化物层18中所含的结晶的平均结晶粒径Da优选为45nm以上且375nm以下，更优选为45nm以上且285nm以下。
另外，在带有透明电极的基板10以长条片的卷状卷绕体的形式进行结晶化的情况下，可以以卷绕体的状态进行结晶化，也可以一边以卷对卷输送膜一边进行结晶化。另外，也可以将作为带有透明电极的基板10的膜切出规定尺寸后进行结晶化。
应予说明，在卷绕体的状态进行结晶化的情况下，只要将形成透明氧化物层18后的透明膜基材16直接在常温·常压环境下放置，或者在加热室等中进行熟化(静置)即可。在以卷对卷进行结晶化的情况下，一边输送透明膜基材16一边导入到加热炉内进行加热后，再次卷绕成卷状。应予说明，在室温下进行结晶化的情况下，出于使透明氧化物层18与氧接触而促进结晶化等目的，也可以采用卷对卷法。
[带有透明电极的基板的用途]
如上制造的带有透明电极的基板10例如作为触摸面板、显示器或数字标牌这样的显示设备、调光膜这样的智能窗用的透明电极使用。
而且，在带有透明电极的基板10上涂布导电性油墨或导电性糊料并进行加热处理则这样的导电性部件可作为布线电路用配线的集电极。应予说明，该加热处理没有特别限定，可举出利用烘箱或IR加热器等的加热处理。另外，加热处理的温度或时间可考虑导电性部件附着于透明氧化物层18的温度或时间而适当设定。如果为利用烘箱的加热，则可举出在120℃以上且150℃以下的范围加热30分钟以上且60分钟以下的范围，如果为利用IR加热器的加热，则可举出在150℃左右加热5分钟左右的例子。
应予说明，布线电路用配线的形成方法并不限定于导电性油墨或导电性糊料的涂布·加热处理，例如可以通过干式涂布法或光刻法而形成。特别是在通过光刻法形成布线电路用配线的情况下，该配线可较容易地进行细线化。
实施例
以下，利用实施例对本发明具体地进行说明，但本发明并不限定于这些实施例。
＜膜厚测定＞
透明基底氧化物层11和透明导电性氧化物层17的各膜厚使用通过利用透射型电子显微镜(TEM)观察带有透明电极的基板10的截面而求出的值。
＜电阻测定＞
透明氧化物层18的薄层电阻通过使用低电阻率计Loresta GP(MCP-T710，三菱化学公司制)的四探针压接测定进行测定。另外，透明基底氧化物层11的电阻率另外仅进行透明基底氧化物层11的制膜，由相对于该透明基底氧化物层11的表面电阻的测定的结果算出电阻率。
＜透明基底氧化物层的评价＞
另外，仅进行透明基底氧化物层11的制膜，由表面的电阻测定的结果算出电阻率。另外，使用SII公司制NanoNavi II的原子间显微镜(AFM)进行1微米见方的形状测定，由形状确认晶粒的有无，进而，由与膜厚测定同样的使用TEM的晶格图像观察确认5nm以上的短距离的秩序的有无。
＜结晶化工序和结晶性评价＞
对带有透明电极的基板10在150℃下进行1小时退火。然后，为了确认退火后的透明氧化物层18的结晶性，使用与膜厚测定同样的TEM。其结果，确认了透明氧化物层18完全被结晶化(透明氧化物层的结晶度100％)。
＜常温结晶化和结晶性评价＞
将未被退火的带有透明电极的基板10在25℃·50％RH的环境下放置1周，测定该1周后的透明氧化物层18的薄层电阻，由此进行评价。将薄层电阻降低和结晶化进行设为等效。
[实施例1]
在透明基底氧化物层11和透明导电性氧化物层17的各制膜中，使用氧化铟·锡(氧化锡含量10重量％)作为靶，通过磁控溅射法对透明基底氧化物层11和透明导电性氧化物层17连续地进行制膜。在透明基底氧化物层11的制膜中，将磁控溅射法中的磁铁的强度以靶表面上的变得最强的磁场强度计设定为700高斯以上且1300高斯以下的范围。另外，各制膜中的基板温度为20℃，一边将氧与氩的混合气体导入装置内一边进行制膜。
在透明基底氧化物层11的制膜中，以100：0的比率(体积比)供给氩和氧，使制膜腔内的总压为0.33Pa，使功率密度为0.5W/cm2(放电电压：－268V)，膜厚t1为3.0nm。应予说明，透明基底氧化物层11的电阻率为5.0×10－3Ωcm。
在透明导电性氧化物层17的制膜中，以100：5的比率(体积比)供给氩和氧，使氧分压为0.013Pa，使制膜腔内总压为0.28Pa，使功率密度为2.5W/cm2(放电电压：－285V)，膜厚t2为97.0nm。其结果，透明基底氧化物层11的膜厚t1和透明导电性氧化物层17的膜厚t2的合计膜厚tT的值为100.0nm。
应予说明，透明氧化物层18的薄层电阻在制膜后(R0)为61Ω/□，在退火后(R1)为20.1Ω/□，在常温结晶化后(R2)为56Ω/□。其结果，制膜后(R0)与常温结晶化后(R2)的薄层电阻的差(R0－R2)为5Ω/□。
使用TEM对透明膜基材16与透明基底氧化物层11的界面进行观察，结果如图4所示，在界面附近未观察到推定为透明膜基材16的损伤的凹凸，是大致平坦的。
根据退火前的XPS分析对透明导电性氧化物层17的与透明基底氧化物层11的界面附近的氧量进行解析，结果上述1次函数的斜率为－0.8。利用AFM对退火后的透明氧化物层18的结晶粒径进行观察，结果平均结晶粒径Da为180nm。
[实施例2]
在透明基底氧化物层11、透明导电性氧化物层17的各制膜中，使用氧化铟·锡(氧化锡含量10重量％)作为靶。另外，使各制膜中的基板温度为20℃，一边向装置内导入氧与氩的混合气体一边进行制膜。
在透明基底氧化物层11的制膜中，以100：0的比率(体积比)供给氩和氧，使制膜腔室内的总压为0.33Pa，使功率密度为0.5W/cm2(放电电压：－268V)，膜厚t1为2.0nm。应予说明，透明基底氧化物层11的电阻率为5.0×10－3Ωcm。
在透明导电性氧化物层17的制膜中，以100：5的比率(体积比)供给氩和氧，使氧分压为0.013Pa，使制膜腔内的总压为0.28Pa，使功率密度为2.5W/cm2(放电电压：－285V)，膜厚t2为97.0nm。其结果，透明基底氧化物层11的膜厚t1和透明导电性氧化物层17的膜厚t2的合计的膜厚tT的值为99.0nm。
应予说明，薄层电阻在制膜后(R0)为67Ω/□，在退火后(R1)为20.3Ω/□，在常温结晶化后(R2)为61Ω/□。其结果，制膜后(R0)与常温结晶化后(R2)的薄层电阻的差(R0－R2)为6Ω/□。
使用TEM对透明膜基材16与透明基底氧化物层11的界面进行观察，结果在界面附近未观察到推定为透明膜基材16的损伤的凹凸，是大致平坦的。
根据退火前的XPS分析对透明导电性氧化物层17的与透明基底氧化物层11的界面附近的氧量进行解析，结果上述1次函数的斜率为－0.9。利用AFM对退火后的透明氧化物层18的结晶粒径进行观察，结果平均结晶粒径Da为160nm。
[实施例3]
在透明基底氧化物层11、透明导电性氧化物层17的各制膜中，使用氧化铟·锡(氧化锡含量10重量％)作为靶。另外，使各制膜中的基板温度为20℃，一边向装置内导入氧与氩的混合气体一边进行制膜。
在透明基底氧化物层11的制膜中，以100：0的比率(体积比)供给氩和氧，使制膜腔内的总压为0.35Pa，使功率密度为0.5W/cm2(放电电压：－268V)，膜厚t1为3.0nm。应予说明，透明基底氧化物层11的电阻率为5.0×10－3Ωcm。
在透明导电性氧化物层17的制膜中，以100：8的比率(体积比)供给氩和氧，使氧分压为0.015Pa，使制膜腔内的总压为0.20Pa，使功率密度为2.5W/cm2(放电电压：－285V)，膜厚t2为97.0nm。其结果，透明基底氧化物层11的膜厚t1和透明导电性氧化物层17的膜厚t2的合计的膜厚tT的值为100.0nm。
应予说明，薄层电阻在制膜后(R0)为72Ω/□，在退火后(R1)为19.9Ω/□，在常温结晶化后(R2)为60Ω/□。其结果，制膜后(R0)与常温结晶化后(R2)的薄层电阻的差(R0－R2)为12Ω/□。
使用TEM对透明膜基材16与透明基底氧化物层11的界面进行观察，结果在界面附近未观测到推定为透明膜基材16的损伤的凹凸，是大致平坦的。
根据退火前的XPS分析对透明导电性氧化物层17的与透明基底氧化物层11的界面附近的氧量进行解析，结果上述1次函数的斜率为－0.6。利用AFM对退火后的透明氧化物层18的结晶粒径进行观察，结果平均结晶粒径Da为200nm。
[实施例4]
在透明基底氧化物层11、透明导电性氧化物层17的各制膜中，使用氧化铟·锡(氧化锡含量10重量％)作为靶。另外，使各制膜中的基板温度为20℃，一边向装置内导入氧与氩的混合气体一边进行制膜。
在透明基底氧化物层11的制膜中，以100：0的比率(体积比)供给氩和氧，使制膜腔内的总压为0.33Pa，使功率密度为0.5W/cm2(放电电压：－268V)，膜厚t1为3.0nm。应予说明，透明基底氧化物层11的电阻率为5.0×10－3Ωcm。
在透明导电性氧化物层17的制膜中，以100：5的比率(体积比)供给氩和氧，使氧分压为0.015Pa，使制膜腔内的总压为0.31Pa，使功率密度为2.5W/cm2(放电电压：－285V)，膜厚t2为97.0nm。其结果，透明基底氧化物层11的膜厚t1和透明导电性氧化物层17的膜厚t2的合计的膜厚tT的值为100.0nm。
应予说明，薄层电阻在制膜后(R0)为66Ω/□，在退火后(R1)为20.1Ω/□，在常温结晶化后(R2)为61Ω/□。其结果，制膜后(R0)与常温结晶化后(R2)的薄层电阻的差(R0－R2)为5Ω/□。
使用TEM对透明膜基材16与透明基底氧化物层11的界面进行观察，结果在界面附近未观测到推定为透明膜基材16的损伤的凹凸，是大致平坦的。
根据退火前的XPS分析对透明导电性氧化物层17的与透明基底氧化物层11的界面附近的氧量进行解析，结果上述1次函数的斜率为－0.8。利用AFM对退火后的透明氧化物层18的结晶粒径进行观察，结果平均结晶粒径Da为180nm。
[比较例1]
在该比较例1中，未设置透明基底氧化物层11，在透明膜基材16上直接设置透明导电性氧化物层17。在透明导电性氧化物层17的制膜中，以100：5的比率(体积比)供给氩和氧，使氧分压为0.015Pa，使制膜腔内的总压为0.31Pa，使功率密度为2.5W/cm2(放电电压：－285V)，膜厚t2为100.0nm。另外，使制膜中的基板温度为20℃，一边向装置内导入氧与氩的混合气体一边进行制膜。
应予说明，薄层电阻在制膜后(R0)为92Ω/□，在退火后(R1)为34.2Ω/□，在常温结晶化后(R2)为70Ω/□。其结果，制膜后(R0)与常温结晶化后(R2)的薄层电阻的差为22Ω/□。
使用TEM对透明膜基材16与透明导电性氧化物层17的界面进行观察，结果在界面附近观察到推定为透明膜基材16的损伤的凹凸，成为彼此缠结的结构。
根据退火前的XPS分析对透明导电性氧化物层17的与透明基底氧化物层11的界面附近的氧量进行解析，结果上述1次函数的斜率为－2.1。利用AFM对退火后的透明氧化物层18的结晶粒径进行观察，结果平均结晶粒径Da为90nm。
[比较例2]
在该比较例2中，作为透明基底氧化物层11，使用氧化硅。在透明基底氧化物层11的制膜中，以放电电压成为450V的方式一边在氩中控制氧一边向设置有硅(p型掺杂)靶的双阴极可变供给，使制膜腔内的总压为0.33Pa，使功率密度为1.0W/cm2，膜厚t1为3.0nm。另外，使制膜中的基板温度为20℃，一边向装置内导入氧与氩的混合气体一边进行制膜。
在透明导电性氧化物层17的制膜中，以100：5的比率(体积比)供给氩和氧，使氧分压为0.015Pa，使制膜腔内的总压为0.31Pa，使功率密度为2.5W/cm2(放电电压：－285V)，膜厚t2为100.0nm。其结果，透明基底氧化物层11的膜厚t1和透明导电性氧化物层17的膜厚t2的合计的膜厚tT的值为103.0nm。
应予说明，薄层电阻在制膜后(R0)为109Ω/□，在退火后(R1)为36.7Ω/□，在常温结晶化后(R2)为52Ω/□。其结果，制膜后(R0)与常温结晶化后(R2)的薄层电阻的差(R0－R2)为57Ω/□。
使用TEM对透明膜基材16与透明基底氧化物层11的界面进行观察，结果如图5所示，在界面附近观察到推定为透明膜基材16的损伤的凹凸，透明膜基材16和透明基底氧化物层11成为缠结的结构，此外，透明基底氧化物层11成为具有凹凸的结构。
根据退火前的XPS分析对透明导电性氧化物层17的与透明基底氧化物层11的界面附近的氧量进行解析，结果上述1次函数的斜率为－1.9。利用AFM对退火后的透明氧化物层18的结晶粒径进行观察，结果平均结晶粒径Da为100nm。
[比较例3]
在透明基底氧化物层11、透明导电性氧化物层17的各制膜中，使用氧化铟·锡(氧化锡含量10重量％)作为靶。另外，使各制膜中的基板温度为20℃，一边向装置内导入氧与氩的混合气体一边进行制膜。
在透明基底氧化物层11的制膜中，以100：0的比率(体积比)供给氩和氧，使制膜腔内的总压为0.33Pa，使功率密度为0.3W/cm2(放电电压：－242V)，膜厚t1为3.0nm。应予说明，透明基底氧化物层11的电阻率为5.0×10－3Ωcm。
在透明导电性氧化物层17的制膜中，以100：5的比率(体积比)供给氩和氧，使氧分压为0.013Pa，使制膜腔内的总压为0.28Pa，使功率密度为2.5W/cm2(放电电压：－285V)，膜厚t2为97.0nm。其结果，透明基底氧化物层11的膜厚t1和透明导电性氧化物层17的膜厚t2的合计的膜厚tT的值为100.0nm。
应予说明，薄层电阻在制膜后(R0)为79Ω/□，在退火后(R1)为30.1Ω/□，在常温结晶化后(R2)为56Ω/□。其结果，制膜后(R0)与常温结晶化后(R2)的薄层电阻的差(R0－R2)为23Ω/□。
使用TEM对透明膜基材16与透明基底氧化物层11的界面进行观察，结果在界面附近未观察到推定为透明膜基材16的损伤的凹凸，是大致平坦的。
根据退火前的XPS分析对透明导电性氧化物层17的与透明基底氧化物层11的界面附近的氧量进行解析，结果上述1次函数的斜率为－0.3。利用AFM对退火后的透明氧化物层18的结晶粒径进行观察，结果平均结晶粒径Da为130nm。
[比较例4]
在透明基底氧化物层11、透明导电性氧化物层17的各制膜中，使用氧化铟·锡(氧化锡含量10重量％)作为靶。另外，使各制膜中的基板温度为20℃，一边向装置内导入氧与氩的混合气体一边进行制膜。
在透明基底氧化物层11的制膜中，以100：20的比率(体积比)供给氩和氧，使制膜腔内的总压为0.18Pa，使功率密度为0.5W/cm2(放电电压：－268V)，膜厚t1为3.0nm。应予说明，透明基底氧化物层11的电阻率为5.0×10－3Ωcm。
在透明导电性氧化物层17的制膜中，以100：8的比率(体积比)供给氩和氧，使氧分压为0.015Pa，使制膜腔内的总压为0.20Pa，使功率密度为2.5W/cm2(放电电压：－285V)，膜厚为97.0nm。其结果，透明基底氧化物层11的膜厚t1和透明导电性氧化物层17的膜厚t2的合计的膜厚tT的值为100.0nm。
应予说明，薄层电阻在制膜后(R0)为80Ω/□，在退火后(R1)为35.8Ω/□，在常温结晶化后(R2)为70Ω/□。其结果，制膜后(R0)与常温结晶化后(R2)的薄层电阻的差(R0－R2)为10Ω/□。
使用TEM对透明膜基材16与透明基底氧化物层11的界面进行观察，结果在界面附近未观察到推定为透明膜基材16的损伤的凹凸，是大致平坦的。
根据退火前的XPS分析对透明导电性氧化物层17的与透明基底氧化物层11的界面附近的氧量进行解析，结果上述1次函数的斜率为－1.5。利用AFM对退火后的透明氧化物层18的结晶粒径进行观察，结果平均结晶粒径Da为70nm。
将以上的结果示于表1。
Figure BDA0002923398720000231
[结果的总评级]
将全部实施例(实施例1～4)与比较例1进行比较，在全部实施例中，通过存在透明基底氧化物层11，退火处理后的透明氧化物层18的薄层电阻(R1)的数值为19.9～20.3Ω/□，与不存在透明基底氧化物层11的比较例1的退火处理后的透明氧化物层18的薄层电阻(R1)的数值(34.2Ω/□)相比，格外低。
另外，在实施例1中，透明膜基材16与透明基底氧化物层11的界面如图4所示是大致平坦的形状，实施例2～4也与实施例1同样地，透明膜基材16与透明基底氧化物层11的界面是大致平坦的形状。认为这是由于通过增强磁控溅射中使用的磁铁的强度，放电场中的磁场强度变大，放电电压降低。而且，由此认为透明基底氧化物层11的形成相对于透明膜基材16以低损伤进行制膜。
与图5所示的比较例2、比较例1和比较例3这样的缠结的界面的结构相比，在全部实施例(实施例1～4)中，透明膜基材16与透明基底氧化物层11的界面如图4所示是大致平坦的，因此，透明氧化物层18整体成为优质的结晶质的膜(层)，作为结果，如上所述能够降低退火处理后的透明氧化物层18的薄层电阻(R1)。
另外，将实施例1～4进行比较，与上述1次函数的斜率较大为－0.6的(换言之，斜率的绝对值小)实施例3相比，较小为－0.8、－0.9的(换言之，斜率的绝对值大)实施例1、2和4的制膜后和常温结晶化后的各薄层电阻的差(R0－R2)小，在制膜后和常温结晶化后的期间，薄层电阻的变化小。
进而，观察比较例2，确认了通过使透明基底氧化物层11为氧化硅，退火处理后的透明氧化物层18的薄层电阻(R1)高达36.7Ω/□。比较例2的平均结晶粒径Da为100nm，比实施例1～4小，因此，能够确认透明膜基材16与透明基底氧化物层11的界面的形状很重要。
在比较例3中，透明基底氧化物层11的制膜时的放电电压的绝对值(242V)与透明导电性氧化物层17的制膜时的放电电压的绝对值(285V)相比，过小。确认了比较例3的退火处理后的透明氧化物层18的薄层电阻(R1)高达30.1Ω/□。认为比较例3中透明氧化物层18的薄层电阻(R1)比实施例的透明氧化物层18的薄层电阻(R1)高是因为在比较例3中，相对于透明导电性氧化物层17的制膜时的高放电电压Vc，透明基底氧化物层11的耐电压性低，因此，在透明导电性氧化物层17的制膜时的等离子体工艺中透明基底氧化物层11受到损伤。
在比较例4中，在形成透明基底氧化物层11时过量地导入了氧。在该工艺中，确认了虽然透明膜基材16与透明基底氧化物层11的界面是大致平坦的，但退火处理后的透明氧化物层18的薄层电阻(R1)高达35.8Ω/□。认为这是因为通过本工艺形成的透明基底氧化物层11为结晶性，因此，通过退火进行结晶化时也受到其影响，透明氧化物层18整体的平均结晶粒径Da小至70nm，即结晶晶界变多，由此电子的输送容易被抑制，薄层电阻(R1)上升。
符号说明
10 带有透明电极的基板
11 透明基底氧化物层
13 透明膜基板
16 (透明)膜基材
17 透明导电性氧化物层
18 透明氧化物层

Claims (10)

1.一种带有透明电极的基板的制造方法，是在膜基材上形成透明氧化物层的带有透明电极的基板的制造方法，
所述膜基材具有透明膜基板，
所述透明氧化物层具有通过溅射法而在膜基材上依次制膜的非晶质的透明基底氧化物层和非晶质的透明导电性氧化物层，
在形成所述透明基底氧化物层时以直流电源即DC电源施加时的放电电压VU的绝对值为255V以上且280V以下，且所述放电电压VU相对于在形成所述透明导电性氧化物层时以直流电源施加时的放电电压Vc的比VU/Vc的值为0.86以上且0.98以下，
形成所述透明导电性氧化物层时的氧分压高于形成所述透明基底氧化物层时的氧分压。
2.一种带有透明电极的基板的制造方法，是在膜基材上形成透明氧化物层的带有透明电极的基板的制造方法，
所述透明氧化物层具有通过溅射法而在膜基材上依次制膜的非晶质的透明基底氧化物层和非晶质的透明导电性氧化物层，
在形成所述透明基底氧化物层时以直流电源即DC电源施加时的放电电压VU的绝对值为255V以上且280V以下，且所述放电电压VU相对于在形成所述透明导电性氧化物层时以直流电源施加时的放电电压Vc的比VU/Vc的值为0.86以上且0.98以下，
形成所述透明基底氧化物层时的制膜压力Pu相对于形成所述透明导电性氧化物层时的制膜压力Pc的比Pu/Pc满足1.0≤Pu/Pc≤2.5的关系式。
3.根据权利要求1所述的带有透明电极的基板的制造方法，其中，形成所述透明基底氧化物层时的制膜压力Pu相对于形成所述透明导电性氧化物层时的制膜压力Pc的比Pu/Pc满足1.0≤Pu/Pc≤2.5的关系式。
4.根据权利要求1～3中任一项所述的带有透明电极的基板的制造方法，其中，所述透明基底氧化物层的膜厚t1为所述透明氧化物层的膜厚tT的1.5％以上且3.0％以下。
5.根据权利要求1～3中任一项所述的带有透明电极的基板的制造方法，通过所述溅射法形成所述透明氧化物层后，通过退火处理进行所述带有透明电极的基板的结晶化，
所述透明氧化物层的从与所述膜基材相反侧的表面进行观察时的结晶粒径的平均值即平均结晶粒径Da为所述透明氧化物层的膜厚tT的1.5倍以上且2.5倍以下。
6.根据权利要求1～3中任一项所述的带有透明电极的基板的制造方法，其中，所述透明基底氧化物层和所述透明导电性氧化物层使用相同组成的原料形成，所述原料为氧化铟锡。
7.根据权利要求6所述的带有透明电极的基板的制造方法，其中，所述氧化铟锡是在氧化铟中添加氧化锡而成的，氧化锡的添加量为8.2质量％以上且11.2质量％以下。
8.一种带有透明电极的基板，是在膜基材上具有透明氧化物层的带有透明电极的基板，是根据权利要求1或2所述的带有透明电极的基板的制造方法制造的，
所述透明氧化物层具有在膜基材上依次制膜的非晶质的透明基底氧化物层和非晶质的透明导电性氧化物层，
利用透射型电子显微镜对所述带有透明电极的基板的截面进行观察时，所述膜基材与所述透明基底氧化物层的界面大致平坦，观察不到所述透明基底氧化物层的膜厚以上的凹凸形状。
9.一种带有透明电极的基板，是在膜基材上具有透明氧化物层的带有透明电极的基板，是根据权利要求1或2所述的带有透明电极的基板的制造方法制造的，
所述透明氧化物层具有在膜基材上依次制膜的非晶质的透明基底氧化物层和非晶质的透明导电性氧化物层，
在所述带有透明电极的基板的截面观察，在从所述透明导电性氧化物层与所述透明基底氧化物层的界面到向所述透明导电性氧化物层仅离开10nm的位置为止的区域中，通过X射线光电子能谱测定的氧含量以具有向所述透明基底氧化物层单调减少的斜率的1次函数进行线性近似，所述斜率为－1.0以上且－0.5以下。
10.根据权利要求8或9所述的带有透明电极的基板，其中，所述透明氧化物层从与所述膜基材相反侧的表面进行观察时的结晶粒径的平均值即平均结晶粒径Da为所述透明氧化物层的膜厚tT的1.5倍以上且2.5倍以下。
CN201980050810.9A 2018-08-01 2019-06-13 带有透明电极的基板及其制造方法 Active CN112513315B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-145082 2018-08-01
JP2018145082 2018-08-01
PCT/JP2019/023566 WO2020026606A1 (ja) 2018-08-01 2019-06-13 透明電極付き基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN112513315A CN112513315A (zh) 2021-03-16
CN112513315B true CN112513315B (zh) 2023-04-04

Family

ID=69232398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980050810.9A Active CN112513315B (zh) 2018-08-01 2019-06-13 带有透明电极的基板及其制造方法

Country Status (4)

Country Link
US (1) US11811003B2 (zh)
JP (1) JP7320510B2 (zh)
CN (1) CN112513315B (zh)
WO (1) WO2020026606A1 (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2003009394A1 (ja) * 2001-07-18 2004-11-11 本田技研工業株式会社 透明電極層の成膜方法および装置
JP4889195B2 (ja) * 2003-09-26 2012-03-07 住友金属鉱山株式会社 ガスバリア性透明樹脂基板、ガスバリア性透明樹脂基板を用いたフレキシブル表示素子、およびガスバリア性透明樹脂基板の製造方法
JP5509683B2 (ja) 2009-06-03 2014-06-04 東洋紡株式会社 透明導電性フィルム
US20110272021A1 (en) * 2009-01-23 2011-11-10 Ulvac, Inc. Method for manufacturing solar cell, and solar cell
KR20140117484A (ko) 2012-01-27 2014-10-07 가부시키가이샤 가네카 투명 전극 부착 기판 및 그 제조 방법
WO2013115125A1 (ja) 2012-02-02 2013-08-08 株式会社カネカ 透明電極付き基板の製造方法
JP6014128B2 (ja) * 2012-05-17 2016-10-25 株式会社カネカ 透明電極付き基板およびその製造方法、ならびにタッチパネル
CN104603320B (zh) * 2012-08-31 2017-04-05 株式会社钟化 带透明电极的基板的制造方法、以及带透明电极的基板
JP5620967B2 (ja) * 2012-11-22 2014-11-05 日東電工株式会社 透明導電性フィルム
JP6261988B2 (ja) * 2013-01-16 2018-01-17 日東電工株式会社 透明導電フィルムおよびその製造方法
US10270010B2 (en) * 2014-01-28 2019-04-23 Kaneka Corporation Substrate with transparent electrode and method for producing same
US9657386B2 (en) * 2014-03-28 2017-05-23 Kaneka Corporation Transparent conductive film and method for producing same
WO2015166724A1 (ja) 2014-04-30 2015-11-05 日東電工株式会社 透明導電性フィルム
WO2015178297A1 (ja) * 2014-05-20 2015-11-26 日東電工株式会社 透明導電性フィルム
JP6356520B2 (ja) 2014-07-28 2018-07-11 株式会社カネカ 透明電極付き基板及びその製造方法
JP6464042B2 (ja) 2015-06-23 2019-02-06 株式会社カネカ 透明電極付き基板およびその製造方法

Also Published As

Publication number Publication date
US20210151631A1 (en) 2021-05-20
JP7320510B2 (ja) 2023-08-03
CN112513315A (zh) 2021-03-16
JPWO2020026606A1 (ja) 2021-08-19
WO2020026606A1 (ja) 2020-02-06
US11811003B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
US10777709B2 (en) Substrate with transparent electrode and method for producing same
US6617056B1 (en) Transparent conductive laminate, its manufacturing method, and display comprising transparent conductive laminate
TWI381401B (zh) Transparent conductive film and manufacturing method thereof
US20080280119A1 (en) Conductive film and method for manufacturing the same
KR20100007605A (ko) 도전성 적층체 및 이의 제조방법
KR20140117484A (ko) 투명 전극 부착 기판 및 그 제조 방법
JP2008171642A (ja) 透明導電フィルムおよびその製造方法
CN108367556A (zh) 金属层层叠透明导电性薄膜及使用其的触摸传感器
JP2013152827A (ja) 透明電極付き基板およびその製造方法
JP6464042B2 (ja) 透明電極付き基板およびその製造方法
CN112513315B (zh) 带有透明电极的基板及其制造方法
US9546415B2 (en) Composite transparent electrodes
JP2017033897A (ja) 透明導電性積層体及び透明導電性積層体の製造方法
CN113767009B (zh) 带有透明电极的基板的制造方法
JP6356520B2 (ja) 透明電極付き基板及びその製造方法
JP6126395B2 (ja) 透明電極付き基板の製造方法
JP6404064B2 (ja) 透明導電性フィルム及びその製造方法
JP6484098B2 (ja) 透明導電フィルムおよび表示デバイス、並びに、透明導電フィルムの製造方法および表示デバイスの製造方法
JP2010225384A (ja) 透明電極付き基板およびその製造方法
JP6563185B2 (ja) 透明導電フィルムの製造方法
TW202045364A (zh) 透明導電性膜
JP2015104904A (ja) 透明積層体フィルム及びそれを用いた透明電極付き基板並びにその製造方法
KR100924461B1 (ko) 저온 다결정 성장 방법
KR20130125345A (ko) 도전성 적층체 및 이의 제조방법
TWI297361B (en) Transparent conductive thin film and method of manufacturing thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant