KR20140117484A - 투명 전극 부착 기판 및 그 제조 방법 - Google Patents

투명 전극 부착 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20140117484A
KR20140117484A KR1020147021813A KR20147021813A KR20140117484A KR 20140117484 A KR20140117484 A KR 20140117484A KR 1020147021813 A KR1020147021813 A KR 1020147021813A KR 20147021813 A KR20147021813 A KR 20147021813A KR 20140117484 A KR20140117484 A KR 20140117484A
Authority
KR
South Korea
Prior art keywords
transparent electrode
transparent
film
electrode layer
substrate
Prior art date
Application number
KR1020147021813A
Other languages
English (en)
Inventor
타카시 쿠치야마
히로노리 하야카와
히로아키 우에다
타카히사 후지모토
켄지 야마모토
Original Assignee
가부시키가이샤 가네카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 가네카 filed Critical 가부시키가이샤 가네카
Publication of KR20140117484A publication Critical patent/KR20140117484A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/102—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising tin oxides, e.g. fluorine-doped SnO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Dispersion Chemistry (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은, 투명 필름 기재(基材)의 적어도 일방의 면에, 투명 전극층을 가지는 투명 전극 부착 기판에 관한 것이다. 투명 필름 기재는, 투명 전극층측의 표면에 산화물을 주성분으로 하는 투명 유전체층을 가진다. 하나의 실시형태에 있어서, 투명 전극층은 결정화도가 80％ 이상인 결정질 투명 전극층이다. 해당 실시형태에서는, 결정질 투명 전극층은, 저항률이 3.5×10-4Ω·cm 이하, 막 두께가 15nm∼40nm, 산화인듐의 함유량이 87.5％∼95.5％, 캐리어 밀도가 4×1020/cm3∼9×1020/cm3이며, 투명 전극 부착 기판은, 열 기계 분석에 의해 측정되는 열수축(熱收縮) 개시 온도가 75℃∼120℃인 것이 바람직하다.

Description

투명 전극 부착 기판 및 그 제조 방법{SUBSTRATE WITH TRANSPARENT ELECTRODE AND METHOD FOR PRODUCING SAME}
본 발명은, 투명 필름 기재(基材) 상에 투명 전극층이 형성된 투명 전극 부착 기판, 및 그 제조 방법에 관한 것이다.
투명 필름이나 유리 등의 투명 기재 상에 인듐·주석 복합 산화물(ITO) 등의 도전성 산화물 박막이 형성된 투명 전극 부착 기판은, 디스플레이나 발광소자, 광전 변환 소자 등의 투명 전극으로서 널리 이용되고 있다. 이러한 투명 전극 부착 기판의 제조 방법으로서는, 투명 기재 상에, 스퍼터링법에 의해 도전성 산화물 박막을 형성하는 방법이 널리 이용되고 있다. 투과율 향상이나, 저항값 변화를 억제하는 관점에서 보면, 투명 전극에 이용되는 도전성 산화물은 결정화(結晶化)되어 있는 것이 바람직하다.
투명 기재로서 유리 등의 내열(耐熱) 기재가 이용되는 경우, 예컨대 200℃ 이상의 고온으로 제막(製膜)을 행함으로써, 결정성의 도전성 산화물 박막이 형성된다. 한편, 투명 기재로서 필름이 이용될 경우는, 기재의 내열성 문제로 인해, 제막 온도를 높게 할 수가 없다. 이 때문에, 저온에서 기재 상에 비정질의 도전성 산화물 박막을 형성한 후, 산소 분위기 하에서 가열함으로써 결정화가 행해지고 있다(예컨대, 특허문헌 1).
그러나, 결정화를 위한 가열은, 150℃ 정도의 고온으로 행할 필요가 있기 때문에, 필름 기재가 사이즈 변화를 일으켜서, 디바이스의 설계에 지장을 초래하는 경우가 있었다. 또한, 결정화에는, 30분 내지 수일(數日) 정도의 가열이 필요하다. 이 때문에, 필름 기재 상으로의 비정질 도전성 산화물 박막의 형성은, 롤투롤(roll-to-roll)법에 의해 행해지는데 반해, 도전성 산화물 박막의 결정화는 롤투롤법에는 적합하지 않으며, 소정 사이즈로 필름을 잘라내어 행하는 것이 일반적이다. 이와 같이, 고온에서의 도전성 산화물 박막의 결정화를 필요로 하는 것이, 필름 기재를 이용한 투명 전극 부착 기판의 생산성 저하나 비용 증대의 하나의 요인이 되고 있다.
또한, 최근, 액정 패널 내의 액정 셀과 편광판 사이에, 위치 검출을 위한 투명 전극층이 배치된 온셀(On-Cell)형의 터치 패널의 개발도 진행되고 있다. 온셀형의 터치 패널에서는, 액정 패널의 화상 형성에 필요한 광학 보상 필름(예컨대, 시야각 확대 필름)이나 편광판 상에, 투명 전극층을 설치함으로써 부재의 개수를 줄일 수 있다. 이러한 광학 보상 필름이나 편광판 등은, 고분자나 액정 분자 등을 소정 방향으로 배향(配向)시킴으로써 복굴절이나 편광 기능을 발현시키고 있기 때문에, 고온으로 가열되면 분자의 배향이 완화되어, 광학 필름으로서의 기능이 사라져 버리는 경우가 있다. 이 때문에, 결정화를 위해 고온에서의 가열을 필요로 하는 투명 전극층은, 온셀형의 터치 패널에 적용하기가 곤란하다.
또한, 정전 용량 방식의 터치 패널의 응답 속도 향상이나, 유기 EL 조명의 면(面)내 휘도 균일성 향상 등의 관점으로부터, 저(低)저항의 투명 전극층을 구비하는 투명 전극 부착 기판에 대한 수요가 높아지고 있다. 그러나, 비정질 금속 산화물 박막을 형성한 후, 가열에 의해 결정화하는 방법에 있어서는, 저저항의 투명 전극층을 얻는 것이 곤란하였다.
WO2010/035598호 국제 공개 팜플렛
상기의 문제를 감안하여, 본 발명은, 실온 혹은 저온 가열에 의한 결정화가 가능하고, 또한 저저항의 투명 전극층을 구비하는 투명 전극 부착 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들이 열심히 검토한 결과, 소정 조건하에서 제막된 비정질 투명 전극층은, 실온 등의 저온 조건에서도 결정화할 수 있음을 알아내고, 본 발명에 이르렀다. 즉, 본 발명은, 투명 필름 기재의 적어도 일방의 면에, 투명 전극층을 가지는 투명 전극 부착 기판 및 그 제조 방법에 관한 것이다.
본 발명의 투명 전극 부착 기판에 있어서, 투명 필름 기재는, 투명 전극층측의 표면에 산화물을 주성분으로 하는 투명 유전체층을 가지는 것이 바람직하다. 투명 유전체층은 산화실리콘을 주성분으로 하는 것이 바람직하다.
본 발명의 하나의 실시형태에 있어서, 투명 전극 부착 기판은, 투명 필름 기재의 적어도 일방의 면에 결정질 투명 전극층을 구비한다. 결정질 투명 전극층은, 저항률이 3.5×10-4Ω·cm 이하, 막 두께가 15nm∼40nm, 캐리어 밀도가 4×1020/cm3∼9×1020/cm3, 그리고 결정화도(結晶化度)가 80％ 이상인 것이 바람직하다. 투명 전극층은, 산화인듐의 함유량이 87.5％∼95.5％인 것이 바람직하고, 추가로 산화주석 또는 산화아연을 함유하는 것이 바람직하다.
본 발명의 하나의 실시형태에서는, 투명 필름 기재를 준비하는 공정(기재 준비 공정); 및 스퍼터링법에 의해 투명 필름 기재의 투명 유전체층 상에 비정질 투명 전극층이 형성되는 공정(제막 공정)에 의해, 비정질 투명 전극층이 형성된다. 제막 공정 후에, 비정질 투명 전극층이 결정화되는 결정화 공정에 의해, 투명 필름 기재 상에 결정질 투명 전극층을 구비한 투명 전극 부착 기판이 얻어진다.
상기 비정질 투명 전극층은, 막 두께가 15nm∼40nm, 그리고, 결정화도가 80％ 미만인 것이 바람직하다. 비정질 투명 전극층이 결정화될 때의 활성화 에너지는, 1.3eV 이하인 것이 바람직하다. 투명 필름 기재 상에, 비정질 투명 전극층을 가지는 본 발명의 투명 전극 부착 기판은, 열수축(熱收縮) 개시 온도가 75℃∼120℃인 것이 바람직하다.
본 발명에 있어서는, 비정질 투명 전극층이 결정화될 때의 활성화 에너지가 작기 때문에, 결정화 공정에 있어서, 투명 필름 기재 및 투명 전극층이 120℃ 이상으로 가열되는 일 없이, 결정질 투명 전극층을 얻을 수 있다. 하나의 실시형태에 있어서, 결정화 공정은, 상온·상압(常溫·常壓) 하에서 행해진다.
상기 제막 공정에 제공되기 전의 투명 필름 기재로서는, 저열(低熱) 수축 처리가 되어 있지 않으며, 비교적 열수축량이 큰 것이 바람직하게 이용된다. 제막 공정에 제공되기 전의 투명 필름 기재는, 열 기계 분석에 의해 측정되는 열수축 개시 온도가 75℃∼120℃인 것이 바람직하다. 또한, 제막 공정에 제공되기 전의 투명 필름 기재는 150℃로 30분간 가열하였을 때의 열수축률이 0.4％ 이상인 것이 바람직하다.
제막 공정에서는, 불활성 가스 및 산소 가스를 포함하는 캐리어 가스가 도입되면서, 제막실 내의 산소 분압이 1×10-3Pa∼5×10-3Pa이고, 스퍼터링법에 의해 제막이 행해지는 것이 바람직하다. 제막 공정에 있어서의 기판 온도는 60℃ 이하인 것이 바람직하다. 비교적 낮은 산소 분압의 조건에서 제막이 행해짐으로써, 전술한 바와 같은, 결정화의 활성화 에너지가 작은 비정질 투명 전극층이 얻어질 수 있다.
본 발명의 하나의 실시형태에 있어서, 상기 투명 전극 부착 기판은, 길다란(長尺) 시트가 롤(roll) 형상으로 감긴 권회체(捲回體, winding body)이다. 예컨대, 권취식(捲取式) 스퍼터링 장치를 이용하여 제막 공정이 행해짐으로써, 비정질의 투명 전극층을 구비하는 투명 전극 부착 기판의 권회체가 얻어진다. 상기와 같이, 본 발명에서는, 결정화 공정을 비교적 저온(예컨대, 상온·상압)의 환경에서 행할 수 있기 때문에, 비정질 투명 전극층을 구비하는 투명 전극 부착 기판의 권회체를 이용하여, 롤투롤법에 의해 결정화를 행할 수 있다. 또한, 비정질 투명 전극층을 구비하는 투명 전극 부착 기판의 권회체로부터 길다란 시트가 풀려 나가는 일 없이, 권회체인 채로 결정화 공정을 행하는 것도 가능하다.
본 발명에 따르면, 소정의 특성을 가지는 비정질 투명 전극층을 구비하는 투명 전극 부착 기판을 얻을 수 있다. 상기 비정질 투명 전극층은, 고온에서의 가열이 행해지는 일 없이, 투명 전극층을 구성하는 산화인듐이 결정화된다. 이 때문에, 본 발명의 투명 전극 부착 기판은, 투명 전극층의 결정화 공정을 간략화할 수 있으며, 생산성이 우수하다. 또한, 본 발명의 투명 전극 부착 기판은, 투명 전극층이 저(低)저항이기 때문에, 정전 용량 방식 터치 패널의 응답 속도 향상이나, 유기 EL 조명의 면내 휘도 균일성 향상, 각종 광 디바이스의 절전화 등에 기여할 수 있다. 또한, 결정화를 위해 고온으로 가열 처리할 필요가 없기 때문에, 투명 전극 부착 기판의 제조 공정에 있어서의 필름 기재의 사이즈 변화가 작아, 디바이스의 설계가 용이해지는 것을 기대할 수 있다.
도 1은, 하나의 실시형태에 따른 투명 전극 부착 기판의 모식적인 단면도이다.
도 2는, 실시예 및 비교예의 실온에서의 저항률의 경시(經時)적인 변화를 나타낸 그래프이다.
［투명 전극 부착 기판의 구성］
이하에서는, 본 발명의 바람직한 실시형태에 대해 도면을 참조하면서 설명한다. 도 1은, 투명 필름 기재(10) 상에, 투명 전극층(20)을 가지는 투명 전극 부착 기판(100)을 나타낸 것이다.
투명 필름 기재(10)를 구성하는 투명 필름(11)은, 적어도 가시광 영역에서 무색투명한 것이 바람직하다. 투명 필름(11) 상에는, 산화물을 주성분으로 하는 투명 유전체층(12)이 형성되어 있다. 투명 유전체층(12)을 구성하는 산화물로서는, 적어도 가시광 영역에서 무색투명하고, 저항률이 10Ω·cm 이상인 것이 바람직하다. 참고로, 본 명세서에 있어서, 어떤 물질을 「주성분으로 한다」란, 해당 물질의 함유량이 51중량％ 이상, 바람직하게는 70중량％ 이상, 보다 바람직하게는 90중량％임을 의미한다. 본 발명의 기능을 손상시키지 않는 한도 내에서, 각 층에는, 주성분 이외의 성분이 포함되어 있어도 된다.
본 발명의 투명 전극 부착 기판(100)은, 상기 투명 필름 기재(10)의 투명 유전체층(12) 상에, 투명 전극층(20)을 구비한다. 저저항화를 위해서는, 상기 투명 전극층(20)이, 투명 필름 기재(10)의 투명 유전체층(12) 상에 직접 형성되어 있는 것이 바람직하다.
투명 전극층(20)은, 산화인듐을 87.5중량％∼95.5중량％ 함유하는 것이 바람직하다. 산화인듐의 함유량은, 90중량％∼95중량％인 것이 더욱 바람직하다. 투명 전극층은, 막 중에 캐리어 밀도를 갖게 하여 도전성을 부여하기 위한 도프 불순물을 함유한다. 이러한 도프 불순물로서는, 산화주석 또는 산화아연이 바람직하다. 도프 불순물이 산화주석인 경우의 투명 전극층은 산화인듐·주석(ITO)이며, 도프 불순물이 산화아연인 경우의 투명 전극층은 산화인듐·아연(IZO)이다. 투명 전극층 중의 상기 도프 불순물의 함유량은, 4.5중량％∼12.5중량％인 것이 바람직하며, 5중량％∼10중량％인 것이 더욱 바람직하다. 산화인듐 및 도프 불순물의 함유량을 상기의 범위로 함으로써, 투명 전극층이 저저항화되는 것에 더하여, 비정질의 투명 전극층을 120℃ 이하의 저온 가열 혹은 실온에 의해 결정질막으로 전화(轉化)시킬 수 있다.
투명 전극층을 저(低)저항 및 고(高)투과율로 하는 관점에서 보면, 투명 전극층(20)의 막 두께는, 15nm∼40nm가 바람직하고, 20nm∼35nm가 보다 바람직하며, 22nm∼32nm가 더욱 바람직하다. 또한, 본 발명에서는, 투명 전극층을, 저온 가열 혹은 실온에 의해 결정질막으로 전화될 수 있는 것으로 하는 관점에서 볼 때에도, 투명 전극층의 두께가 상기 범위인 것이 바람직하다.
본 발명의 하나의 실시형태에 있어서, 투명 전극층(20)은, 결정화도가 80％ 이상인 결정질 투명 전극층이다. 결정질 투명 전극층의 결정화도는, 90％ 이상인 것이 더욱 바람직하다. 결정화도가 상기의 범위이면, 투명 전극층에 의한 광 흡수를 작게 할 수 있는 동시에, 환경 변화 등에 의한 저항값의 변화가 억제된다. 참고로, 결정화도는, 현미경 관찰 시에 관찰 시야 내에서 결정립(結晶粒)이 차지하는 면적의 비율로부터 구해진다.
결정질 투명 전극층은, 저항률이 3.5×10-4Ω·cm 이하인 것이 바람직하다. 또한, 결정질 투명 전극층의 표면 저항은, 150Ω/□ 이하인 것이 바람직하고, 130Ω/□ 이하인 것이 더욱 바람직하다. 투명 전극층이 저저항이면, 정전 용량 방식 터치 패널의 응답 속도를 향상시키거나, 유기 EL 조명의 면내 휘도의 균일성을 향상시키거나, 각종 광학 디바이스의 소비전력을 절감하는 데 기여할 수 있다.
결정질 투명 전극층의 캐리어 밀도는, 4×1020/cm3∼9×1020/cm3인 것이 바람직하고, 6×1020/cm3∼8×1020/cm3인 것이 더욱 바람직하다. 캐리어 밀도가 상기 범위이면, 결정질 투명 전극층의 저저항화가 가능하다. 또한, 본 발명에 있어서는, 비정질의 투명 전극층을 저온 가열 혹은 실온에 의해 결정화함으로써, 산화주석이나 산화아연 등의 도프 불순물의 함유량이 비교적 작은 경우에도, 결정화 후의 투명 전극층의 캐리어 밀도를 상기 범위로 높일 수 있다.
본 발명의 투명 전극 부착 기판(100)은, 열수축 개시 온도가, 75℃∼120℃인 것이 바람직하고, 78℃∼110℃인 것이 보다 바람직하며, 80℃∼100℃인 것이 더욱 바람직하다. 열수축 개시 온도는, 열 기계 분석(TMA)에 의해, 소정의 하중 및 승온(昇溫) 속도로 온도를 상승시켰을 때의 변위량의 극대값으로부터 구할 수 있다.
［투명 전극 부착 기판의 제조 방법］
이하에서는, 본 발명의 바람직한 실시형태에 대해, 투명 전극 부착 기판의 제조 방법에 따라 설명한다. 본 발명의 제조 방법에서는, 투명 필름(11) 상에 투명 유전체층(12)을 구비하는 투명 필름 기재(10)가 이용된다(기재 준비 공정). 투명 필름 기재(10)의 투명 유전체층(12) 상에 스퍼터링법에 의해 투명 전극층(20)이 형성된다(제막 공정). 제막 직후의 단계에서는, 투명 전극층(20)은, 결정화도가 80％ 미만인 비정질 상태이다. 제막 직후의 결정화도는, 70％ 이하가 바람직하고, 50％ 이하가 보다 바람직하고, 30％ 이하가 더욱 바람직하며, 10％ 이하가 특히 바람직하다. 후술하는 바와 같이, 제막 직후의 결정화도가 작은 투명 전극층은, 저온 혹은 단시간의 가열로 결정화되는 경향이 있다.
투명 전극층의 제막 후에, 결정화가 행해진다(결정화 공정). 일반적으로, 산화인듐을 주성분으로 하는 비정질의 투명 전극층을 결정화하기 위해서는, 150℃ 정도의 고온에서의 가열이 필요하다. 이에 반해, 본 발명의 제조 방법은, 저온 가열 혹은 실온에 의해 결정화가 행해지는(혹은, 자발적으로 결정화가 진행되는) 것을 특징으로 하고 있다.
(기재 준비 공정)
투명 필름 기재(10)를 구성하는 투명 필름(11)은, 적어도 가시광 영역에서 무색투명하고, 투명 전극층 형성 온도에 있어서의 내열성을 가지고 있다면, 그 재료는 특별히 한정되지 않는다. 투명 필름의 재료로서는, 폴리에틸렌테레프탈레이트(PET), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스테르계 수지, 시클로올레핀계 수지, 폴리카보네이트 수지, 폴리이미드 수지, 셀룰로오스계 수지 등을 들 수 있다. 그 중에서도, 폴리에스테르계 수지가 바람직하며, 폴리에틸렌테레프탈레이트가 특히 바람직하게 이용된다.
투명 필름(11)의 두께는 특별히 한정되지 않지만, 10μm∼400μm가 바람직하고, 50μm∼300μm가 더욱 바람직하다. 두께가 상기 범위 내이면, 투명 필름(11)이 내구성과 적당한 정도의 유연성을 가질 수 있기 때문에, 그 위에 각 투명 유전체층 및 투명 전극층을 롤투롤 방식에 의해 높은 생산성으로 제막하는 것이 가능하다.
투명 필름(11)으로서는, 2축 연신(二軸延伸)에 의해 분자를 배향시킴으로써, 영률(Young's modulus) 등의 기계적 특성이나 내열성을 향상시킨 것이 바람직하게 이용된다. 투명 전극층이 제막되기 전의 투명 필름 기재(10)의 150℃로 30분간에 걸친 가열 시의 열수축률은, 0.4％ 이상이 바람직하고, 0.5％ 이상이 더욱 바람직하다. 열수축률이 방향에 따라 상이한 경우(예컨대, MD방향과 TD방향에서 상이한 경우), 어느 일방향의 열수축률이 상기 범위이면 된다. 기재의 열수축률이 상기 범위이면, 그 위에 형성되는 비정질 투명 전극층이, 저온 가열 혹은 실온에 의해 결정질로 전화될 수 있는 막이 되기 쉽다.
이하에서는, 특별한 언급이 없는 경우, 본 명세서에 있어서의 「열수축률」은, 150℃로 30분간 가열했을 때의 수축률을 나타낸다. 열수축률은, 가열 전의 2점 간 거리(L0)와 가열 후의 2점 간 거리(L)로부터,
식： 열수축률(％)＝100×(L0-L)/L0
에 의해 계산된다.
일반적으로, 연신 필름은, 연신에 의한 변형이 분자쇄(分子鎖)에 잔류하기 때문에, 가열되었을 경우에 열수축하는 성질을 가지고 있다. 이러한 열수축을 저감시키기 위해, 연신의 조건 조정이나 연신 후의 가열에 의해 응력을 완화시켜, 열수축률을 0.2％ 정도 혹은 그 이하로 저감시키는 동시에, 열수축 개시 온도를 높인 2축 연신 필름(저열 수축 필름)이 알려져 있다. 투명 전극 부착 기판의 제조 공정에 있어서의 기재의 열수축으로 인한 문제를 억제하는 관점으로부터, 이러한 저열 수축 필름을 기재로서 이용하는 것도 제안된 바 있다.
이에 대해, 본 발명에 있어서는, 상기와 같은 저열 수축 처리가 이루어져 있지 않으며, 0.4％ 이상의 열수축률을 가지는 2축 연신 필름이 적합하게 이용된다. 본 발명에서는, 투명 전극층의 제막 및 결정화가 저온에서 행해지기 때문에, 열수축률이 큰 기재가 이용된 경우에도, 제조 공정에 있어서의 기재의 대폭적인 사이즈 변화가 억제된다. 한편, 기재의 열수축률이 과도하게 크면, 제막 공정이나 그 후의 터치 패널 제조 공정 등에 있어서의 필름의 핸들링이 곤란해지는 경우가 있다. 이 때문에, 투명 전극층이 제막되기 전의 투명 필름 기재(10)의 열수축률은, 1.5％ 이하가 바람직하고, 1.2％ 이하가 더욱 바람직하다.
기재가 0.4％ 이상의 열수축률을 가질 경우에, 투명 전극층이 결정화되기 쉬워지는 이유는 확실하지 않지만, 투명 전극층 제막 시의 기재와 제막 계면에서의 응력이, 비정질 투명 전극 내의 도전성 산화물의 분자 구조에 섭동(perturbation, 攝動)을 부여하고 있는 것과 관련이 있다고 추정된다.
투명 전극층이 제막되기 전의 투명 필름 기재(10)는, 열수축 개시 온도가, 75℃∼120℃인 것이 바람직하고, 78℃∼110℃인 것이 더욱 바람직하다. 일반적으로, 저열 수축 처리 필름의 열수축 개시 온도는, 120℃를 넘는데 반해, 저열 수축 처리되어 있지 않은 2축 연신 필름은, 상기 범위의 열수축 개시 온도를 가지고 있다.
투명 필름(11) 상에 형성되는 투명 유전체층(12)을 구성하는 산화물로서는, Si, Nb, Ta, Ti, Zn, Zr 및 Hf로 이루어진 군으로부터 선택되는 하나 이상의 원소의 산화물이 적합하게 이용된다. 그 중에서도, 산화실리콘(SiO2)이나 산화티탄(TiO2)과 같이 산소와의 결합이 강한 유전체가 바람직하며, 산화실리콘이 특히 바람직하다.
투명 유전체층(12)은, 그 위에 투명 전극층(20)이 형성될 때, 투명 필름(11)으로부터 수분이나 유기물질이 휘발되는 것을 억제하는 가스 배리어층이나, 투명 필름에 대한 플라즈마 데미지를 저감시키는 보호층으로서 작용할 수 있는 동시에, 막 성장의 기초층(foundation layer)으로서도 작용할 수 있다. 특히, 본 발명에 있어서는, 유전체층이 산소 가스 배리어층으로서 기능하는 것이, 저온 가열 혹은 실온에서의 결정화가 가능한 투명 전극층의 형성에 기여하고 있는 것으로 생각된다. 투명 유전체층에 이러한 기능을 갖게 하는 관점에서 보았을 때, 투명 유전체층(12)의 막 두께는, 10nm∼100nm인 것이 바람직하고, 15nm∼75nm인 것이 보다 바람직하며, 20nm∼60nm인 것이 더욱 바람직하다.
투명 유전체층(12)은, 1층만으로 이루어진 것이어도 좋고, 2층 이상으로 이루어진 것이어도 좋다. 투명 유전체층(12)이 2층 이상으로 이루어진 경우, 각 층의 두께나 굴절률을 조정함으로써, 투명 전극 부착 기판의 투과율이나 반사율을 조정하여, 표시장치의 시인성(視認性)을 높일 수 있다. 또한, 정전 용량 방식 터치 패널용의 투명 전극 부착 기판에 있어서는, 투명 전극층(20)의 면 내의 일부가 에칭 등에 의해 패터닝되어 이용된다. 이 경우, 투명 유전체층의 두께나 굴절률을 조정함으로써, 전극층이 에칭되지 않고 잔존해 있는 전극 형성부와, 전극층이 에칭에 의해 제거된 전극 비(非)형성부와의, 투과율 차(差), 반사율 차 및 색차(色差) 등을 저감시켜, 전극 패턴의 시인(視認)을 억제할 수 있다.
투명 필름 기재(10)는, 상기 투명 유전체층(12) 이외에, 투명 필름(11)의 한 면 또는 양면에 하드 코트층 등의 기능성 층(미도시)이 형성된 것이어도 된다. 투명 필름 기재에 적당한 정도의 내구성과 유연성을 갖게 하기 위해서는, 하드 코트층의 두께는 3∼10μm가 바람직하고, 3∼8μm가 보다 바람직하며, 5∼8μm가 더욱 바람직하다. 하드 코트층의 재료는 특별히 제한되지 않으며, 우레탄계 수지, 아크릴계 수지, 실리콘계 수지 등을, 도포·경화시킨 것 등을 적절히 이용할 수 있다. 참고로, 하드 코트층 등의 기능성 층이, 투명 필름(11)의 투명 전극층(20) 형성면측에 형성되는 경우, 해당 기능성 층은, 투명 필름(11)과 투명 유전체층(12) 사이에 형성되는 것이 바람직하다.
투명 필름 기재(10)의 투명 전극층 형성면측 표면, 즉 투명 유전체층(12) 표면의 산술 평균 거칠기(Ra)는, 0.4nm∼5nm가 바람직하고, 0.5nm∼3nm가 더욱 바람직하다. 투명 전극층(20)의 제막(막 부착) 상태는, 제막 계면이 되는 유전체층 표면의 형상에 영향을 받기 쉬운데, 표면을 평활하게 하여 Ra를 작게 함으로써, 저온에서도 결정화가 가능한 비정질막을 용이하게 얻을 수 있다. 투명 유전체층(12)의 표면 형상은, 투명 필름(11)의 표면 형상에도 영향을 받기 때문에, 일반적으로 Ra는 0.4nm 이상이 된다. 산술 평균 거칠기(Ra)는, 주사 프로브 현미경을 이용한 비접촉법에 의해 측정된 표면 형상(거칠기 곡선)에 근거하여, JIS B0601：2001(ISO1302：2002)에 준거해서 산출된다.
투명 필름(11) 상에 투명 유전체층(12)을 형성하는 방법은, 균일한 박막이 형성되는 방법이라면 특별히 한정되지 않는다. 제막방법으로서는, 스퍼터링법, 증착법 등의 PVD법, 각종 CVD법 등의 드라이 코팅법이나, 스핀 코트법, 롤 코트법, 스프레이 도포나 디핑 도포 등의 웨트 코팅법을 들 수 있다. 상기 제막방법 중에서도, 나노미터 레벨의 박막을 형성하기 쉽다는 관점에서 보면 드라이 코팅법이 바람직하다. 특히, 광학 특성을 조정하는 등의 관점에서 수(數) 나노미터 단위로 층 두께를 제어할 필요가 있는 경우는, 스퍼터링법이 바람직하다. 투명 필름(11)과 투명 유전체층(12) 간의 밀착성을 높이는 관점에서 보면, 투명 유전체층의 형성에 앞서, 투명 필름(11)의 표면에, 코로나 방전 처리나 플라즈마 처리 등의 표면 처리가 행해져도 좋다.
(제막 공정)
투명 필름 기재(10)의 투명 유전체층(12) 상에, 스퍼터링법에 의해 투명 전극층(20)이 형성된다. 투명 전극층(20)은, 제막 직후에는 비정질의 막이다. 투명 전극층을 저저항화하는 동시에, 비정질막을 저온 가열 혹은 실온에 의해 결정화시키기 위해서는, 상기 투명 전극층(20)은, 투명 필름 기재(10)의 투명 유전체층(12) 상에 직접 형성되어 있는 것이 바람직하다.
스퍼터 전원으로서는, DC, RF, MF 전원 등을 사용할 수 있다. 스퍼터 제막에 이용되는 타겟으로서는 금속, 금속산화물 등이 이용된다. 특히, 산화인듐과 산화주석 또는 산화아연을 함유하는 산화물 타겟이 적합하게 이용된다. 산화물 타겟은, 산화인듐을 87.5중량％∼95.5중량％ 함유하는 것이 바람직하며, 90중량％∼95중량％ 함유하는 것이 더욱 바람직하다. 또한, 산화물 타겟은, 산화인듐 이외에, 산화주석 또는 산화아연을 4.5중량％∼12.5중량％ 함유하는 것이 바람직하며, 5중량％∼10중량％ 함유하는 것이 더욱 바람직하다.
스퍼터 제막은, 제막실 내에, 아르곤이나 질소 등의 불활성 가스 및 산소 가스를 포함하는 캐리어 가스가 도입되면서 행해진다. 도입 가스는, 아르곤과 산소의 혼합 가스가 바람직하다. 혼합 가스는, 산소를 0.4체적％∼2.0체적％ 포함하는 것이 바람직하며, 0.7체적％∼1.5체적％ 포함하는 것이 더욱 바람직하다. 상기 체적의 산소를 공급함으로써, 투명 전극층의 투명성 및 도전성을 향상시킬 수 있다. 참고로, 혼합 가스에는, 본 발명의 기능을 손상시키지 않는 한도 내에서, 그 밖의 가스가 포함되어 있어도 된다. 제막실 내의 압력(전체 압력(全壓))은, 0.1Pa∼1.0Pa가 바람직하며, 0.25Pa∼0.8Pa가 더욱 바람직하다.
본 발명에 있어서, 제막 시의 제막실 내의 산소 분압은, 1×10-3Pa∼5×10-3Pa인 것이 바람직하며, 2.3×10-3Pa∼4.3×10-3Pa인 것이 더욱 바람직하다. 상기 산소 분압 범위는, 일반적인 스퍼터 제막에 있어서의 산소 분압보다 낮은 값이다. 즉, 본 발명에 있어서는, 산소 공급량이 적은 상태에서 제막이 행해진다. 이 때문에, 제막 후의 비정질막 중에는, 산소 결손이 많이 존재하고 있는 것으로 생각된다.
제막 시의 기판 온도는, 투명 필름 기재가 내열성을 가지는 범위이면 되며, 60℃ 이하인 것이 바람직하다. 기판 온도는, -20℃∼40℃인 것이 보다 바람직하며, -10℃∼20℃인 것이 더욱 바람직하다. 기판 온도를 60℃ 이하로 함으로써, 투명 필름 기재로부터의 수분이나 유기물질(예컨대, 올리고머 성분)의 휘발 등이 일어나기 어려워지고, 산화인듐의 결정화가 일어나기 쉬워지는 동시에, 비정질막이 결정화된 후의 결정질 투명 전극층의 저항률의 상승을 억제할 수 있다. 또한, 기판 온도를 상기 범위로 함으로써, 투명 전극층의 투과율 저하나, 투명 필름 기재의 취화(embrittlement, 脆化)가 억제되는 동시에, 제막 공정에 있어서 필름 기재가 대폭적인 사이즈 변화를 일으키는 일이 없다.
투명 전극층의 제막 전후에 필름 기재가 대폭적인 사이즈 변화를 일으키지 않음에 따라, 투명 전극층이 제막된 후의 비정질 투명 전극층 부착 기판의 열수축률이나 열수축 개시 온도는, 투명 전극층이 제막되기 전의 투명 필름 기재의 열수축률이나 열수축 개시 온도가 대체로 유지되고 있는 것이 바람직하다. 즉, 비정질 투명 전극층 부착 기판은, 0.4％ 이상의 열수축률을 가지는 것이 바람직하다. 또한, 비정질 투명 전극층 부착 기판의 열수축률은, 1.5％ 이하가 바람직하며, 1.2％ 이하가 더욱 바람직하다. 또한, 비정질 투명 전극층 부착 기판의 열수축 개시 온도는, 75℃∼120℃인 것이 바람직하고, 78℃∼110℃인 것이 보다 바람직하며, 80℃∼100℃인 것이 더욱 바람직하다.
투명 전극층은, 15nm∼40nm의 막 두께로 제막되는 것이 바람직하다. 제막 두께는, 20nm∼35nm가 보다 바람직하고, 22nm∼32nm가 더욱 바람직하다. 제막 두께를 상기 범위로 함으로써, 투명 전극층을, 저온 가열 혹은 실온에 의해 결정질막으로 전화될 수 있도록 할 수 있다.
본 발명에 있어서는, 권취식 스퍼터링 장치를 이용하여, 롤투롤법에 의해 제막이 행해지는 것이 바람직하다. 롤투롤법에 의해 제막이 행해짐으로써, 비정질의 투명 전극층이 형성된 투명 필름 기재의 길다란 시트의 롤 형상 권회체를 얻을 수 있다. 투명 필름(11) 상으로의 투명 유전체층(12)의 형성이 권취식 스퍼터링 장치를 이용하여 행해지는 경우, 투명 유전체층(12)과 투명 전극층(20)이, 연속적으로 제막되어도 된다.
일반적으로는, 비정질의 투명 전극층을 결정화하기 위해서는, 고온·장시간의 가열을 필요로 하기 때문에, 투명 전극층의 제막이 롤투롤법에 의해 행해지는 경우에 있어서도, 그 후의 결정화는, 필름을 소정 사이즈의 시트로 잘라내어 행해지고 있었다. 이에 반해, 본 발명에서는, 저온 가열 혹은 실온에 의해 결정화가 행해지기 때문에, 길다란 시트의 롤 형상 권회체로부터 필름을 잘라내는 일 없이, 롤 형상인 채로 결정화를 행할 수 있어, 투명 전극 부착 기판의 생산성을 높일 수 있다.
상기와 같이, 저온 가열 혹은 실온에서의 결정화를 가능하게 하는 관점에서 보면, 투명 필름 기재 상에 형성된 비정질 투명 전극층은, 결정화될 때의 활성화 에너지(ΔE)가, 1.3eV 이하인 것이 바람직하고, 1.1eV 이하인 것이 보다 바람직하며, 1.0eV 이하인 것이 더욱 바람직하다. 활성화 에너지(ΔE)는 작을수록 바람직한데, 특히 바람직한 것은 0.9eV 이하이고, 더욱 바람직한 것은 0.8eV 이하이고, 더욱 더 바람직한 것은 0.7eV 이하이며, 가장 바람직한 것은 0.6eV 이하이다. 이후의 실시예에서 나타낸 바와 같이, 스퍼터 제막 시의 산소 분압을 작게 하면, 활성화 에너지가 커지는 경향이 있다. 활성화 에너지는, 비정질 투명 전극층이 결정화될 때의 반응속도 정수(k)의 온도 의존성으로부터, 아레니우스(Arrhenius) 플롯을 이용하여 산출할 수 있다. 활성화 에너지의 산출 방법의 자세한 내용에 대해서는 후술하기로 한다.
(결정화 공정)
비정질의 투명 전극층이 형성된 기재는, 결정화 공정에 제공된다. 본 발명의 제조 방법에서는, 결정화 공정에 있어서, 해당 기재가 120℃ 이상으로 가열되지 않는 것이 바람직하다. 즉, 결정화 공정은, 기재를 가열하는 일 없이 상온에서 행해지거나, 혹은 가열이 행해질 경우에는 120℃ 미만의 온도로 행해지는 것이 바람직하다. 결정화 공정에 있어서의 가열 온도는, 100℃ 미만인 것이 바람직하고, 80℃ 미만인 것이 보다 바람직하며, 60℃ 미만인 것이 더욱 바람직하다. 또한, 가열 온도는, 투명 전극층 제막 후의 기재의 열수축 개시 온도(Ts) 미만인 것이 바람직하고, Ts-10℃ 미만인 것이 보다 바람직하며, Ts-20℃ 미만인 것이 더욱 바람직하다. 가열이 행해지는 일 없이, 상온·상압 하에서 자발적으로 결정화가 이루어지는 것이 가장 바람직하다.
결정화 시간은 특별히 한정되지 않지만, 상온에서의 결정화인 경우는, 1일∼10일 정도이다. 가열이 행해질 경우는, 보다 단시간에 결정화가 이루어지는 것이 바람직하다. 본 발명에서는, 전술한 소정의 조건으로 투명 전극층이 제막되기 때문에, 상기와 같은 저온에서도 결정화가 가능하다. 또한, 막 중에 산소를 충분히 받아들여, 결정화 시간을 단축시키기 위해서는, 결정화는 대기 중 등과 같은 산소 함유 분위기 하에서 행해지는 것이 바람직하다. 진공 중이나 불활성 가스 분위기 하에서도 결정화는 진행되지만, 저산소 농도 분위기 하에서는, 산소 분위기 하에 비해 결정화에 장시간을 필요로 하는 경향이 있다.
길다란 시트의 롤 형상 권회체가 결정화 공정에 제공되는 경우, 권회체인 채로 결정화가 행해져도 되며, 롤투롤로 필름이 반송되면서 결정화가 행해져도 되며, 필름이 소정 사이즈로 잘려져 결정화가 행해져도 된다. 본 발명에 있어서는, 저온 가열 혹은 상온에서의 결정화가 행해지기 때문에, 필름이 잘라지는 일 없이, 권회체인 채로, 혹은 롤투롤로 결정화가 행해지는 것이 바람직하다.
권회체인 채로 결정화가 행해지는 경우, 투명 전극층을 형성한 후의 기재를 그대로 상온·상압 환경에 두거나, 가열실 등에서 양생(정치(靜置))하면 된다. 롤투롤로 결정화가 행해질 경우, 기재가 반송되면서 가열로 내로 도입되어 가열이 행해진 후, 다시 롤 형상으로 감긴다. 참고로, 실온에서 결정화가 행해지는 경우도, 투명 전극층을 산소와 접촉시켜서 결정화를 촉진시키는 등의 목적으로, 롤투롤법이 채용되어도 좋다.
이와 같이 하여 투명 전극층이 결정화된 후의 투명 전극 부착 기판은, 그 제조 과정에 있어서, 120℃ 이상의 고온에서의 가열이 행해지지 않기 때문에, 투명 전극층이 제막되기 전과 투명 전극층이 제막되어 결정화된 후의 기재의 열 이력(熱履歷)에 큰 차이가 없고, 열수축 개시 온도의 변화나 가열 수축률의 변화가 작다. 이 때문에, 본 발명의 투명 전극 부착 기판은, 열수축 개시 온도가 75℃∼120℃의 범위가 될 수 있다. 또한, 저온에서 결정화가 행해진 경우는, 결정화에 의해 캐리어 밀도가 상승하는 경향이 있으며, 4×1020/cm3 이상의 캐리어 밀도 및 3.5×10-4Ω·cm 이하의 저항률을 가지는 결정질 투명 전극층이 얻어진다.
［추정 원리］
본 발명에 있어서, 실온, 혹은 저온 가열에 의한 결정화가 가능해지는 것은, 제막 후의 비정질막의 상태가 특이적인 데 기인하는 것으로 생각된다. 특히, 본 발명에서는, 제막 시의 산소 분압이 작기 때문에, 비정질막 중에, 산소 결손이 많이 존재하는 것으로 생각된다. 본 발명의 전극 부착 기판은, 투명 전극층 내의 캐리어 밀도가 높은 것으로부터도, 산소 결손이 많다고 추정된다.
산소 결손을 많이 포함하는 비정질 상태는, 분자 구조가 불안정하기 때문에, 포텐셜 에너지(potential energy)가 높고, 결정화를 위한 활성화 에너지(ΔE)가 작아진 것이, 저온에서의 결정화에 기여하고 있는 것으로 추정된다. 아레니우스의 식에 의하면, 반응속도 정수(k)는, exp(-ΔE/RT)에 비례하기 때문에, 활성화 에너지(ΔE)가 작아지면, 온도(T)가 낮은 경우라도 결정화가 진행된다.
종래부터, 비정질의 금속 산화물을 저온 혹은 단시간의 가열에 의해 결정화하는 시도가 다수 행해지고 있지만, 그 대부분은, 제막 시의 비정질막 중의 결정화도(결정분율(結晶分率))를 높이거나, 결정핵(結晶核)을 발생시킴으로써, 이후의 가열에 의한 결정화를 촉진시키는 것이었다. 이에 대해, 막 중의 산소 결손이 많은 결정은 구조가 불안정하기 때문에, 본 발명에 있어서의 제막 직후의 비정질 투명 전극층은, 거의 완전히 비정질이라고 생각된다. 제막 직후의 결정화도가 낮은데도 불구하고, 저온 가열 혹은 실온에서도 용이하게 결정화가 가능해지는 것은, 종래에는 없었던 지견(知見)이라고 할 수 있다.
본 발명자의 검토에 의하면, 비정질막의 제막 조건이 동일하더라도, 투명 필름 기재가 투명 유전체층을 가지지 않는 경우에는, 저온에서의 결정화가 일어나지 않았다. 이것으로부터, 투명 전극층의 제막 계면의 상태도, 저온에서의 결정화를 가능하게 하는 하나의 요인이라고 생각된다. 예컨대, 실리콘 산화물 등과 같은 산소와의 결합성이 강한 유전체층은, 제막 시의 플라즈마 데미지가 기재에 미치는 것을 억제하는 동시에, 플라즈마 데미지에 의해 기재로부터 발생된 산소 가스가 막 중으로 들어오는 것을 억제하는 가스 배리어층으로서 작용하는 것으로 생각된다. 이 때문에, 투명 유전체층을 가짐으로써, 비정질막 중의 산소 결손이 증가하는 것도 생각할 수 있다.
본 발명자의 검토에 의하면, 비정질막의 제막 조건이 동일하더라도, 투명 전극층의 막 두께가 15nm 미만인 경우, 혹은 40nm를 초과하는 경우에는, 저온에서의 결정화는 생기지 않았다. 일반적으로, 막 두께가 수nm∼수 백nm인 박막은, 막 두께가 작은 것(제막 초기)은 기재의 영향을 강하게 받아, 막 두께가 커짐에 따라 벌크적인 특성을 가지고 있으며, 막 두께에 따라 특성이 달라지는 것으로 알려져 있다. 본 발명의 제조 방법에서는, 투명 전극층의 막 두께가 15∼40nm인 영역에 있어서, 비정질 상태, 혹은 비정질 상태로부터 결정화될 때의 천이 상태가 특이적이기 때문에, 활성화 에너지(ΔE)가 저하되어, 실온에서의 결정화가 가능하게 된 것도 생각할 수 있다.
본 발명자의 검토에 의하면, 제막 공정에 제공하는 투명 필름으로서, 열수축 처리된 2축 연신 필름이 이용된 경우도 저온에서의 결정화가 생기기 어려웠다. 이것으로부터, 투명 전극층 제막 시의 기재와 제막 계면에서의 응력도, 비정질 상태, 혹은 비정질 상태로부터 결정화될 때의 천이 상태에 섭동을 부여하고 있다고 생각된다.
［투명 전극 부착 기판의 용도］
본 발명의 투명 전극 부착 기판은, 디스플레이나 발광소자, 광전 변환 소자 등의 투명 전극으로서 이용할 수 있으며, 터치 패널용의 투명 전극으로서 적합하게 이용된다. 그 중에서도, 투명 전극층이 저저항이기 때문에, 정전 용량 방식 터치 패널에 바람직하게 이용된다.
터치 패널의 형성에 있어서는, 투명 전극 부착 기판 상에, 도전성 잉크나 페이스트가 도포되고, 열처리됨으로써, 인출회로(routing circuits)용 배선으로서의 집전극이 형성된다. 가열 처리의 방법은 특별히 한정되지 않으며, 오븐이나 IR 히터 등에 의한 가열 방법을 들 수 있다. 가열 처리의 온도·시간은, 도전성 페이스트가 투명 전극에 부착되는 온도·시간을 고려하여 적절히 설정된다. 예컨대, 오븐에 의한 가열이라면 120∼150℃에서 30∼60분, IR 히터에 의한 가열이라면 150℃에서 5분 등의 예를 들 수 있다. 참고로, 인출회로용 배선의 형성 방법은, 상기에 한정되지 않으며, 드라이 코팅법에 의해 형성되어도 좋다. 또한, 포토리소그래피에 의해 인출회로용 배선이 형성됨으로써, 배선의 세선화(細線化)가 가능하다.
[실시예]
이하에서는, 실시예를 들어 본 발명을 보다 구체적으로 설명하겠으나, 본 발명은 이러한 실시예에 한정되는 것은 아니다.
각 투명 유전체층 및 투명 전극층의 막 두께는, 투명 전극 부착 기판의 단면(斷面)의 투과형 전자현미경(TEM) 관찰에 의해 구한 값을 사용하였다. 투명 전극층의 표면 저항은, 저저항률계 로레스타 GP(MCP-T710, 미츠비시카가쿠사 제조)를 이용하여 4탐침 압접 측정(四探針壓接測定)에 의해 측정하였다. 투명 전극층의 저항률은, 상기 표면 저항의 값과 막 두께의 곱(積)에 의해 산출하였다.
투명 전극층의 캐리어 밀도의 측정은, 반데포(van der pauw)법에 의해 행하였다. 시료를 사방 1cm로 잘라, 그 네 개의 모서리에 금속 인듐을 전극으로서 융착하였다. 3500가우스(Gauss)의 자력으로, 기판의 대각(對角)방향으로 1mA의 전류를 흘렸을 때의 전위차를 토대로 홀 이동도를 측정하여, 캐리어 밀도를 산출하였다.
투명 전극층의 결정화도는, 주사 투과 전자현미경(STEM)에 의한 투명 전극층의 평면 관찰 사진에 근거하여, 시야 내에 있어서의 결정립이 차지하는 면적비로부터 구하였다.
열수축 개시 온도는, 열 기계 분석에 의해 측정하였다. 5mm의 폭으로 잘라낸 시료를, 하중 0.1g/mm, 초기 길이 20mm, 승온 속도 10℃/분의 조건으로, 열 기계 분석(TMA) 분석을 행하여, 변위량이 극대가 되는 온도를 열수축 개시 온도로 하였다. 열수축률은, 시료에 10mm 간격으로 2점의 구멍을 뚫고, 150℃로 30분간의 가열을 행하기 전의 2점 간 거리(L0) 및 가열 후의 2점 간 거리(L)를 삼차원 측장기(測長器)에 의해 측정함으로써 구하였다.
＜활성화 에너지의 산출＞
비정질 투명 전극층을 결정화할 때의 활성화 에너지(ΔE)는, 비정질 투명 전극층 부착 기판을 소정 온도로 가열하여 결정화하였을 때의 반응속도 정수(k)의 온도의존성으로부터 산출하였다. 각 가열 온도에 대해, 가열 시간을 가로축에, 투명 전극층의 표면 저항을 세로축에 플롯하여, 표면 저항값이, 초기값(측정 개시 시)와 종단값(終端値; 결정화가 완전히 진행되어, 결정화도가 거의 100％가 된 상태)의 평균값이 된 시간(t)을 구하였다. 상기 시간(t)에 있어서 반응율이 50％라고 간주하고, 식： 반응율＝1-exp(kt)에, 반응율＝0.5를 대입하여, 각 가열 온도에 있어서의 반응속도 정수(k)를 산출하였다.
가열 온도：130℃, 140℃, 150℃의 각각에 있어서의 반응속도 정수(k)와 가열 온도로부터, 아레니우스 플롯(가로축：1/RT, 세로축：loge(1/k))을 행하여, 직선의 기울기를 활성화 에너지(ΔE)로 하였다. 여기서, R은 기체상수(氣體定數), T는 절대온도, e는 자연대수(自然對數)의 바닥(底)이다.
［실시예 1］
(투명 필름 기재의 제작)
투명 필름으로서, 우레탄계 수지로 이루어진 하드 코트층이 양면에 형성된 두께 188μm의 2축 연신 PET 필름(열수축 개시 온도 85℃, 150℃로 30분간 가열했을 때의 열수축률 0.6％)이 이용되었다. 상기 PET 필름의 일방의 면 상에, 스퍼터링법에 의해, 실리콘 산화물(SiO2)로 이루어진 막 두께 40nm의 투명 유전체층이 형성되었다.
(비정질 투명 전극층의 제막)
산화인듐·주석(산화주석 함량 5중량％)을 타겟으로서 이용하고, 산소와 아르곤의 혼합 가스를 장치 내에 도입하면서, 산소 분압 5×10-3Pa, 제막실 내부 압력 0.5Pa, 기판 온도 0℃, 파워 밀도 4W/cm2의 조건으로, 스퍼터링이 행해졌다. 얻어진 ITO층의 막 두께는 25nm였다.
상기 투명 전극 부착 기판은, ITO제막 직후의 투명 전극층의 저항률은 4.0×10-4Ω·cm, 캐리어 밀도는 3.0×1020/cm3이며, 현미경 관찰에 의해서도 결정립의 존재는 거의 확인되지 않았다(결정화도 0％).
(결정화)
상기 투명 전극 부착 기판을, 실온(25℃)에서 24시간 정치한 후의 저항률은 3.2×10-4Ω·cm, 표면 저항은 128Ω/□, 캐리어 밀도는 6.3×1020/cm3이며, 현미경 관찰에 의해 거의 완전히 결정화되어 있음이 확인되었다(결정화도 100％). 상기 투명 전극 부착 기판의 열수축 개시 온도는 85℃, 열수축률은 0.6％이며, 투명 전극층 제막 전으로부터 변화되지 않았다.
［실시예 2∼5 및 비교예 1, 2］
상기 실시예 1에 있어서, 비정질 투명 전극층의 제막 시의 타겟의 종류(산화주석 함유량) 및 산소 분압(도입 가스량 비(比)), 및 결정화 조건(온도 및 시간)을, 표 1에 나타낸 바와 같이 변경하여, 제막 및 결정화가 행해졌다.
상기 각 실시예 및 비교예의 조건 및 측정 결과의 일람을 표 1에 나타내었다. 또한, 실시예 1 및 비교예 1의 제막 직후부터의 상온·상압 하에서의 저항률의 경시적인 변화를 도 2에 나타내었다.
[표 1]
Figure pct00001
투명 전극층 제막 시의 산소 분압이 1.2×10-2Pa까지 높여진 비교예 1에서는, 제막 직후에, 현미경 관찰에 의해 국소적인 결정립의 존재가 확인되었다(결정화도＜15％). 비교예 1에서는, 제막 후 실온에서 24시간 동안 정치시킨 후에, 결정화도가 약간 증가되었지만(결정화도＜20％), 완전 결정화에는 이르지 않았고, 실시예 1에 비해 저항률도 충분히 저하되지 않았다. 도 2를 참조하자면, 비교예 1에서도 상온에서 완만하게 결정화가 진행되고, 시간과 함께 저항률이 저하되고 있는 것으로 생각된다. 그러나, 반응속도를 감안하면 상온에서의 결정화에는, 수 개월∼1년 정도의 시간을 필요로 하기 때문에, 실용 상 상온에서의 결정화는 불가능하다고 할 수 있다.
비교예 1과 동일한 조건에서 제막이 행해진 후에, 150℃로 30 분에 걸친 가열에 의해 결정화가 행해진 비교예 2에서는, 가열 후에 거의 완전하게 결정화되어 있었다. 비교예 2에서는, 가열 전에 비해 열수축 개시 온도가 높아지고, 열수축률은 감소되어 있었다. 이것으로부터, 비교예 2에서는, 결정화 시의 가열에 의해, 기재에 사이즈 변화(열수축)가 생겼음을 알 수 있다. 이에 반해, 각 실시예에서는, 결정화 시에 가열이 행해지지 않았기 때문에, 열수축 개시 온도는 결정화 전후에 있어서 변화되지 않았다.
비교예 1 및 2에 비해, 낮은 산소 분압으로 제막이 행해진 각 실시예에서는, 비정질로부터 결정화될 때의 활성화 에너지(ΔE)가 작아, 상온에서도 결정화가 가능함을 알 수 있다.
실시예 1에 비해 투명 전극층의 막 두께가 큰 실시예 3에서는, 캐리어 밀도를 높일 수 있는 동시에, 보다 저항률이 낮은 투명 전극층을 얻을 수 있었다. 제막 두께를 크게 함으로써, 막 성장이 안정화되는 것이나 제막 시의 플라즈마 복사열의 영향에 의해, 제막 직후의 비정질 상태에 변화가 생긴 것으로 생각된다. 예컨대, 제막 두께가 큰 경우는, 비정질이면서도 단거리 질서를 가지는 막이 되어, 결정화가 생기기 쉬운 것 등을 생각할 수 있다.
또한, 실시예 1 및 2에 비해 산화주석의 함유량이 큰 실시예 4 및 5에서도, 제막 후에 상온 하에서 결정화되어, 저저항의 결정질 투명 전극층이 얻어짐을 알 수 있다.
실시예 1과 실시예 2를 대비하면, 제막 시의 산소 분압을 낮게 함으로써, 캐리어 밀도가 증가되고, 실온에서의 결정화 후의 저항률이 낮아져 있다. 또한, 실시예 4와 실시예 5의 대비로부터도 동일한 경향을 볼 수 있다. 또한, 실시예 1과 실시예 2의 대비, 및 실시예 4와 실시예 5의 대비에 의하면, 제막 시의 산소 분압을 낮게 함으로써, 결정화 시의 활성화 에너지(ΔE)가 작아져, 결정화가 진행되기가 더 쉬워짐을 알 수 있다. 이상의 결과로부터, 낮은 산소 분압으로 제막이 행해짐으로써, 막 중의 산소 결손이 증가하여, 제막 직후의 비정질 상태에 있어서의 포텐셜 에너지가 높기 때문에, 결정화를 위한 활성화 에너지(ΔE)가 작아져 있는 것이, 저온에서의 결정화에 기여하고 있는 것으로 추정된다.
10 : 투명 필름 기재
11 : 투명 필름
12 : 투명 유전체층
20 : 투명 전극층
100 : 투명 전극 부착 기판

Claims (15)

  1. 투명 필름 기재의 적어도 일방의 면에, 결정질 투명 전극층을 가지는 투명 전극 부착 기판으로서,
    상기 투명 필름 기재는, 상기 결정질 투명 전극층측의 표면에 산화물을 주성분으로 하는 투명 유전체층을 가지며,
    상기 결정질 투명 전극층은, 저항률이 3.5×10-4Ω·cm 이하, 막 두께가 15nm∼40nm, 산화인듐의 함유량이 87.5％∼95.5％, 캐리어 밀도가 4×1020/cm3∼9×1020/cm3, 그리고 결정화도(結晶化度)가 80％ 이상이며,
    열 기계 분석에 의해 측정되는 열수축 개시 온도가 75℃∼120℃인, 투명 전극 부착 기판.
  2. 투명 필름 기재의 적어도 일방의 면에, 비정질 투명 전극층을 가지는 투명 전극 부착 기판으로서,
    상기 투명 필름 기재는, 상기 비정질 투명 전극층측의 표면에 산화물을 주성분으로 하는 투명 유전체층을 가지며,
    상기 비정질 투명 전극층은, 막 두께가 15nm∼40nm, 산화인듐의 함유량이 87.5％∼95.5％, 그리고 결정화도가 80％ 미만이며,
    상기 비정질 투명 전극층이 결정화될 때의 활성화 에너지가, 1.3eV 이하인, 투명 전극 부착 기판.
  3. 제 2항에 있어서,
    열수축 개시 온도가 75℃∼120℃인, 투명 전극 부착 기판.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 투명 전극층이, 산화주석 또는 산화아연을 더 함유하는, 투명 전극 부착 기판.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 투명 유전체층이 산화실리콘을 주성분으로 하는, 투명 전극 부착 기판.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    투명 전극 부착 기판의 길다란 시트가 롤 형상으로 감겨져 있는, 투명 전극 부착 기판.
  7. 제 2항 또는 제 3항에 기재된 투명 전극 부착 기판을 제조하는 방법으로서,
    투명 필름의 적어도 일방의 면에, 산화물을 주성분으로 하는 투명 유전체층을 가지는 투명 필름 기재를 준비하는 기재 준비 공정; 및
    스퍼터링법에 의해, 상기 투명 필름 기재의 투명 유전체층 상에, 막 두께가 15nm∼40nm, 산화인듐의 함유량이 87.5％∼95.5％인 비정질 투명 전극층이 형성되는 제막 공정;을 가지며,
    상기 제막 공정에 있어서, 불활성 가스 및 산소 가스를 포함하는 캐리어 가스가 도입되면서, 1×10-3Pa∼5×10-3Pa의 제막실 내의 산소 분압으로 제막이 행해지는, 투명 전극 부착 기판의 제조 방법.
  8. 제 1항에 기재된 투명 전극 부착 기판을 제조하는 방법으로서,
    제 7항에 기재된 방법에 의해, 투명 필름 기재의 적어도 일방의 면에, 비정질 투명 전극층을 가지는 투명 전극 부착 기판이 얻어지는 공정; 및
    상기 비정질 투명 전극층이 결정화되어 결정질 투명 전극층이 얻어지는 결정화 공정;을 가지며,
    상기 결정화 공정에 있어서, 상기 투명 필름 기재 및 상기 투명 전극층이, 120℃ 이상으로 가열되지 않는, 투명 전극 부착 기판의 제조 방법.
  9. 투명 필름 기재의 적어도 일방의 면에, 결정질의 투명 전극층을 가지는 투명 전극 부착 기판을 제조하는 방법으로서, 상기 투명 전극층은 저항률이 3.5×10-4Ω·cm 이하, 결정화도가 80％ 이상이며,
    투명 필름 기재를 준비하는 기재 준비 공정;
    스퍼터링법에 의해, 상기 투명 필름 기재의 투명 유전체층 상에, 막 두께가 15nm∼40nm, 산화인듐의 함유량이 87.5％∼95.5％인 비정질 투명 전극층이 형성되는 제막 공정; 및
    상기 비정질 투명 전극층이 결정화되어, 결정질 투명 전극층이 얻어지는 결정화 공정;을 가지며,
    상기 제막 공정에 있어서, 불활성 가스 및 산소 가스를 포함하는 캐리어 가스가 도입되면서, 1×10-3Pa∼5×10-3Pa의 제막실 내의 산소 분압으로 제막이 행해지며,
    상기 결정화 공정에 있어서, 상기 투명 필름 기재 및 상기 투명 전극층이, 120℃ 이상으로 가열되지 않는, 투명 전극 부착 기판의 제조 방법.
  10. 투명 필름 기재의 적어도 일방의 면에, 결정질의 투명 전극층을 가지는 투명 전극 부착 기판의 길다란 시트의 권회체를 제조하는 방법으로서, 상기 투명 전극층은, 저항률이 3.5×10-4Ω·cm 이하, 결정화도가 80％ 이상이며,
    투명 필름의 적어도 일방의 면에, 산화물을 주성분으로 하는 투명 유전체층을 가지는 투명 필름 기재를 준비하는 기재 준비 공정;
    권취식 스퍼터링 장치를 이용하여, 상기 투명 필름 기재의 투명 유전체층 상에, 막 두께가 15nm∼40nm, 산화인듐의 함유량이 87.5％∼95.5％인 비정질 투명 전극층이 형성됨으로써, 비정질 투명 전극층이 형성된 투명 필름 기재의 길다란 시트의 권회체가 얻어지는 제막 공정; 및
    상기 비정질 투명 전극층이 결정화되어 결정질 투명 전극층이 얻어지는 결정화 공정;을 가지며,
    상기 제막 공정에 있어서, 불활성 가스 및 산소 가스를 포함하는 캐리어 가스가 도입되면서, 1×10-3Pa∼5×10-3Pa의 제막실 내의 산소 분압으로 제막이 행해지고,
    상기 결정화 공정에 있어서, 상기 투명 필름 기재 및 상기 투명 전극층이, 120℃ 이상으로 가열되지 않는, 투명 전극 부착 기판의 제조 방법.
  11. 제 10항에 있어서,
    권회체로부터 길다란 시트가 풀려 나가는 일 없이, 권회체인 상태로 상기 결정화 공정이 행해지는, 투명 전극 부착 기판의 제조 방법.
  12. 제 8항 내지 제 11항 중 어느 한 항에 있어서,
    상기 결정화 공정이, 상온·상압 하에서 행해지는, 투명 전극 부착 기판의 제조 방법.
  13. 제 7항 내지 제 12항 중 어느 한 항에 있어서,
    상기 제막 공정에 있어서의 기판 온도가 60℃ 이하인, 투명 전극 부착 기판의 제조 방법.
  14. 제 7항 내지 제 13항 중 어느 한 항에 있어서,
    상기 제막 공정에 제공되기 전의 투명 필름 기재는, 열 기계 분석에 의해 측정되는 열수축 개시 온도가 75℃∼120℃인, 투명 전극 부착 기판의 제조 방법.
  15. 제 7항 내지 제 14항 중 어느 한 항에 있어서,
    상기 제막 공정에 제공되기 전의 투명 필름 기재는, 적어도 일방향에 있어서의 150℃로 30분간 가열하였을 때의 열수축률이 0.4％ 이상인, 투명 전극 부착 기판의 제조 방법.
KR1020147021813A 2012-01-27 2013-01-18 투명 전극 부착 기판 및 그 제조 방법 KR20140117484A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-015995 2012-01-27
JP2012015995 2012-01-27
PCT/JP2013/050923 WO2013111681A1 (ja) 2012-01-27 2013-01-18 透明電極付き基板およびその製造方法

Publications (1)

Publication Number Publication Date
KR20140117484A true KR20140117484A (ko) 2014-10-07

Family

ID=48873401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147021813A KR20140117484A (ko) 2012-01-27 2013-01-18 투명 전극 부착 기판 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20140370275A1 (ko)
JP (1) JP6101214B2 (ko)
KR (1) KR20140117484A (ko)
CN (1) CN104067353B (ko)
TW (1) TWI569312B (ko)
WO (1) WO2013111681A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101814375B1 (ko) * 2012-06-07 2018-01-04 닛토덴코 가부시키가이샤 투명 도전성 필름
JP2014095098A (ja) * 2012-11-07 2014-05-22 Sumitomo Metal Mining Co Ltd 透明導電膜積層体及びその製造方法、並びに薄膜太陽電池及びその製造方法
WO2015115237A1 (ja) 2014-01-28 2015-08-06 株式会社カネカ 透明電極付き基板およびその製造方法
JP5990205B2 (ja) * 2014-02-19 2016-09-07 富士フイルム株式会社 積層構造体およびタッチパネルモジュール
US9657386B2 (en) * 2014-03-28 2017-05-23 Kaneka Corporation Transparent conductive film and method for producing same
CN105874545B (zh) 2014-03-31 2017-07-21 株式会社钟化 透明导电膜的制造方法
JP5932097B2 (ja) * 2014-04-17 2016-06-08 日東電工株式会社 透明導電性フィルム
JP6144798B2 (ja) * 2014-04-17 2017-06-07 日東電工株式会社 透明導電性フィルム
JP5932098B2 (ja) * 2014-04-17 2016-06-08 日東電工株式会社 透明導電性フィルム
JP6161763B2 (ja) * 2014-04-17 2017-07-12 日東電工株式会社 透明導電性フィルム
TWI549030B (zh) * 2014-10-20 2016-09-11 Far Eastern New Century Corp Conductive transparent laminates, patterned conductive transparent laminates and touch panels
JP6464042B2 (ja) * 2015-06-23 2019-02-06 株式会社カネカ 透明電極付き基板およびその製造方法
JP6584188B2 (ja) * 2015-07-22 2019-10-02 日東電工株式会社 積層体及びその製造方法
NZ720939A (en) * 2016-03-02 2017-12-22 Resene Paints Ltd Touch sensitive control system for non-electronic display substrate surfaces
WO2017170574A1 (ja) * 2016-04-01 2017-10-05 凸版印刷株式会社 ガスバリアフィルム
CN108196732B (zh) * 2018-01-04 2021-01-26 京东方科技集团股份有限公司 超声波触控装置及显示装置
CN112513315B (zh) * 2018-08-01 2023-04-04 株式会社钟化 带有透明电极的基板及其制造方法
CN113767009A (zh) * 2019-03-20 2021-12-07 株式会社钟化 带有透明电极的基板的制造方法
JP7341821B2 (ja) * 2019-09-25 2023-09-11 日東電工株式会社 透明導電性フィルムおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590118A (en) * 1983-02-17 1986-05-20 Teijin Limited Selective light transmission sheet
JP2912506B2 (ja) * 1992-10-21 1999-06-28 シャープ株式会社 透明導電膜の形成方法
CA2353506A1 (en) * 1998-11-02 2000-05-11 3M Innovative Properties Company Transparent conductive oxides for plastic flat panel displays
JP3785109B2 (ja) * 2002-04-08 2006-06-14 日東電工株式会社 透明導電積層体の製造方法
JP4410846B2 (ja) * 2003-06-17 2010-02-03 日東電工株式会社 ＳｉＯ２膜を有する積層体と透明導電積層体の製造方法
JP4362322B2 (ja) * 2003-06-20 2009-11-11 日本板硝子株式会社 透明導電性基板およびその製造方法ならびに光電変換素子
TW200745923A (en) * 2005-10-20 2007-12-16 Nitto Denko Corp Transparent conductive laminate body and touch panel equipped with above
FR2932009B1 (fr) * 2008-06-02 2010-09-17 Saint Gobain Cellule photovoltaique et substrat de cellule photovoltaique

Also Published As

Publication number Publication date
US20140370275A1 (en) 2014-12-18
CN104067353B (zh) 2016-10-26
TWI569312B (zh) 2017-02-01
JPWO2013111681A1 (ja) 2015-05-11
WO2013111681A1 (ja) 2013-08-01
CN104067353A (zh) 2014-09-24
TW201349308A (zh) 2013-12-01
JP6101214B2 (ja) 2017-03-22

Similar Documents

Publication Publication Date Title
KR20140117484A (ko) 투명 전극 부착 기판 및 그 제조 방법
TWI607099B (zh) Transparent conductive film and its manufacturing method
US10777709B2 (en) Substrate with transparent electrode and method for producing same
TWI609093B (zh) 導電膜和具有導電膜的電子設備
US10662521B2 (en) Substrate with transparent electrode and method for manufacturing same
CN110637343B (zh) 带透光性导电层的薄膜、调光薄膜和调光装置
JP5951372B2 (ja) タッチパネルおよびその製造方法
JP6464042B2 (ja) 透明電極付き基板およびその製造方法
TWI617460B (zh) 透明導電層積膜及其製造方法
JP6126395B2 (ja) 透明電極付き基板の製造方法
JP6404064B2 (ja) 透明導電性フィルム及びその製造方法
JP6097117B2 (ja) 積層体およびフイルム
JP7320510B2 (ja) 透明電極付き基板およびその製造方法
JP6270442B2 (ja) 透明積層体フィルム及び透明電極付き基板の製造方法
JP2014175142A (ja) 電極付き基材及び静電容量式タッチパネル
JP6356520B2 (ja) 透明電極付き基板及びその製造方法
JP6563185B2 (ja) 透明導電フィルムの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid