JP4410846B2 - SiO2膜を有する積層体と透明導電積層体の製造方法 - Google Patents
SiO2膜を有する積層体と透明導電積層体の製造方法 Download PDFInfo
- Publication number
- JP4410846B2 JP4410846B2 JP2003171731A JP2003171731A JP4410846B2 JP 4410846 B2 JP4410846 B2 JP 4410846B2 JP 2003171731 A JP2003171731 A JP 2003171731A JP 2003171731 A JP2003171731 A JP 2003171731A JP 4410846 B2 JP4410846 B2 JP 4410846B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- transparent conductive
- sio
- laminate
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Laminated Bodies (AREA)
- Physical Vapour Deposition (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
Description
【発明の属する技術分野】
本発明は、有機高分子成型物からなる基板上にSiO2 膜を有する積層体と、この積層体のSiO2 膜上に透明導電膜、とくにIn−Sn−Oを主成分とした膜を有する透明導電積層体とに関するものである。
【0002】
【従来の技術】
有機高分子成型物からなる基板上に透明導電膜、とくにIn−Sn−Oを主成分とした透明導電膜を有する透明導電積層体は、液晶ディスプレイやタッチパネルの透明電極などの分野に、広く用いられている。
この種の透明導電積層体においては、一般に、基板と透明導電膜との間に低屈折率材料であるSiO2 膜を介在させて、光学特性(反射防止性)を向上させたり、ペン耐久性や透明導電膜の密着力の改善をはかっている。
【0003】
このような透明導電積層体において、SiO2 膜や透明導電膜の形成に際し、真空蒸着法、イオンプレーティング法、スパッタ法などが用いられており、制御性や再現性の点より、スパッタ法が最も一般的に採用されている。
スパッタ法は、基板上に形成する薄膜の膜組成と同一の酸化物ターゲットか、金属ターゲットを用い、Arガスなどの不活性ガス単独かこれと酸素などの反応性ガスとを導入して、基板上に薄膜をスパッタ製膜するものである。
【0004】
スパッタ法でSiO2 膜を製膜する場合、SiO2 ターゲットから高周波(RF)放電スパッタする方法と、Si金属ターゲットから反応性ガスを導入して、直流、パルス、中周波(MF)放電スパッタする方法の2通りがあるが、製膜速度が速い、基板に加わる熱ダメージが少ないという理由で、Si金属ターゲットからの反応性スパッタ法が一般的である。
【0005】
たとえば、有機高分子成型物からなる基板として、高分子フィルムの両面側に特定の硬化樹脂層を形成したものを使用し、この基板の片面側の硬化樹脂層上にSi金属ターゲットからの反応性スパッタ法によりSiO2 膜を製膜する方法が知られている(特許文献1参照)。
この方法では、製膜したSiO2 膜上にさらにIn−Sn−Oを主成分とした透明導電膜を製膜して、導電性や透明性にすぐれ、カールの小さい、液晶表示用に好適な透明導電積層体を製造するようにしている。
【0006】
【特許文献1】
持開2001−30409号公報(第2頁、第5頁、第7頁)
【0007】
【発明が解決しようとする課題】
しかるに、Si金属ターゲットから反応性スパッタ法にて有機高分子成型物からなる基板上にSiO2 膜を製膜し、その上にIn−Sn−Oを主成分とした透明導電膜を15〜50nmの薄い膜厚で製膜すると、上記基板上に透明導電膜を直接製膜した場合に比べて、初期抵抗値が上昇し、また150℃で1時間程度の加熱でさらに1.5倍程抵抗値が上昇するという問題があった。
【0008】
これに対して、SiO2 膜を真空蒸着にて製膜した場合は、このような透明導電膜の抵抗値の上昇現象はほとんどみられない。また、SiO2 ターゲットからのRFスパッタにて製膜する場合、上記同様の抵抗値の上昇はみられるものの、それほど顕著なものではない。さらに、透明導電膜の膜厚が51nm以上の厚い膜厚の場合にも、ほとんど抵抗値の上昇はみられない。
つまり、Si金属ターゲットから反応性スパッタ法にてSiO2 膜を製膜し、この上の透明導電膜を300Ω/□程度となるように15〜50nmの薄い膜厚とした場合にのみ、抵抗値上昇の問題が発生する。これらの製膜法、構成、抵抗値範囲は、有機高分子成型物からなる基板をベースとした透明導電積層体において多く採用される形態であり、上記問題の解決が急がれていた。
【0009】
本発明は、このような事情に鑑み、有機高分子成型物からなる基板上に、Si金属ターゲットから反応性スパッタ法にてSiO2 膜を製膜するにあたり、このSiO2 膜上に透明導電膜、とくにIn−Sn−Oを主成分とした透明導電膜を15〜50nmの薄い膜厚で製膜したときでも、抵抗値上昇の問題が生じない、SiO2 膜の製膜方法を開発することにより、上記基板上にSiO2 膜を有する積層体とこの積層体のSiO2 膜上にさらに透明導電膜を有する透明導電積層体の製造方法を提供することを目的としている。
【0010】
【課題を解決するための手段】
本発明者らは、上記の目的に対し、鋭意検討した結果、有機高分子成型物からなる基板上に、Si金属ターゲットから反応性スパッタ法にてSiO2 膜を製膜するにあたり、Arなどのスパッタガスや反応させる酸素ガス以外に、特定範囲の水分圧となるように水を導入しながら製膜すると、このSiO2 膜上にさらにスパッタ法で15〜50nmのIn−Sn−Oを主成分とした透明導電膜を製膜したときでも、得られる透明導電積層体の初期抵抗値は、基板上に透明導電膜を直接製膜した場合とほぼ同じ値となり、また150℃の加熱処理で抵抗値の顕著な上昇がみられなくなることを知り、本発明を完成した。
【0011】
すなわち、本発明は、有機高分子成型物からなる基板上に、Si金属ターゲットから反応性スパッタ法にてSiO2 膜を製膜するにあたり、製膜室内に、スパッタガスおよび酸素ガスとともに、5.0×10-4Paから5.0×10-3Paの範囲の水分圧になるように水を導入しながら、SiO2 膜を製膜し、その後、このSiO 2 膜上に15〜50nmの膜厚を有するIn−Sn−Oを主成分とした透明導電膜を製膜することを特徴とする透明導電積層体の製造方法に係るものである。
また、本発明は、有機高分子成型物からなる基板上に、SiO2 膜を製膜する前に、550nmの屈折率が1.9以上である光学薄膜を形成しておく上記構成の透明導電積層体の製造方法に係るものである。
【0012】
【発明の実施の形態】
本発明に用いられる基板は、有機高分子成型物からなるものであり、とくに、透明性や耐熱性にすぐれたものが好ましい。このような有機高分子成型物には、ポリエチレンテレフタレートなどのポリエステル系高分子、ポリオレフィン系高分子、ポリカーボネート、ポリエーテルスルフォン、ポリアリレートなどの単一成分の高分子、共重合高分子、エポキシ系高分子などからなるフィルム状物などが挙げられる。このようなフィルム状成型物は、必要により、アンダーコートや背面コートしたものであってもよい。
【0013】
本発明では、上記基板上にSiO2 膜を製膜するが、この製膜前に550nmの屈折率が1.9以上である光学薄膜を設けると、SiO2 膜上に透明導電膜を製膜して得られる透明導電積層体の光学特性を向上でき、とくに400〜500nm付近の透過率の向上や反射率の低下に寄与でき、In−Sn−Oを主成分とした透明導電膜の黄ばみ対策に好結果を得ることができる。
屈折率が1.9以上の材料には、TiO2 、Nb2 O5 などがあるが、製膜速度を考慮すると、Nb2 O5 が望ましい。製膜方法は、Nb金属ターゲットからの反応性スパッタでも、Nb2 O5 ターゲットからのスパッタ法でもよい。
【0014】
本発明において、SiO2 膜の製膜は、製膜速度が速いことや基板に加わる熱ダメージが少ないという理由により、Si金属ターゲットからの反応性スパッタ法にて行われる。Si金属ターゲットには、DC放電でもスパッタ可能なように比抵抗が0.01Ωcm以下のターゲットが用いられる。反応性スパッタ法には直流、パルス、中周波(MF)放電スパッタ法があるが、高製膜速度と製膜安定性とから、反応性デュアルマグネトロンMF放電スパッタ法が望ましい。この方法では、水導入による抵抗値上昇の問題回避という効果がとくに顕著に現れる。もちろん、他の反応性スパッタ法でも水導入による効果は奏される。
【0015】
以下に、反応性デュアルマグネトロンMF放電スパッタ法を例にとり、本発明のSiO2 膜の製膜方法について、説明する。
まず、スパッタ装置内を、真空度が1.5×10-4Pa以下、好ましくは7×10-5Pa以下となるまで排気し、装置内の水分や有機系ガスなどを取り除いた雰囲気とする。これは、製膜初期と終わりで雰囲気ガスの変動により、膜質が変動しないようにするためである。このように雰囲気ガスを取り除いたのち、装置内に水を導入する。水の導入は、たとえば、加熱機構が付いた容器に水を入れ、マスフローコントローラで定量して導入すればよい。
【0016】
ここで、水の導入量としては、5.0×10-4Paから5.0×10-3Paの範囲の水分圧になるように導入するのが最適である。この範囲より水の導入量が少ないと、抵抗値上昇の現象がみられるようになる。また、この範囲より水の導入量が多いと、スパッタ製膜時に同時に導入する反応性ガスである酸素ガス量が少なくなり、酸素ガス量の増減によって放電のインピーダンス制御をすることが困難になり、製膜操作に支障をきたしやすい。
【0017】
このように水を導入し、続いて、スパッタガスであるArガスを定量導入し、さらに反応性ガスである酸素ガスを、放電インピーダンスが設定値になるようにプラズマエミッションモニター(以下、PEMという)でコントロールしながら導入する。このようにガス導入した状態とし、反応性デュアルマグネトロンMF放電スパッタ法により、Si金属ターゲットに対向配設した基板上に、SiO2 膜を製膜する。このSiO2 膜の厚さは、反射防止効果をより良く発現させるため、数十nmから100nm程度とするのがよい。
【0018】
本発明では、上記の方法により、有機高分子成型物からなる基板上にSiO2 膜を有する、またこのSiO2 膜と基板との間に前記した550nmの屈折率が1.9以上である光学薄膜を有する積層体を製造する。
本発明では、つぎに、このように製造される積層体のSiO2 膜上に、さらに透明導電膜、とくに15〜50nmの膜厚を有するIn−Sn−Oを主成分とした透明導電膜を製膜して、透明導電積層体を製造する。
【0019】
本発明において、透明導電膜の製膜方法は、とくに限定はないが、In−Sn−Oを主成分とした透明導電膜ではスパッタ法が好ましく採用される。その際、ターゲットにはITO酸化物ターゲットを用いてもよいし、In−Snメタルターゲットを用いてもよい。Inに対するSnの含有量は15重量%以下、好ましくは1〜6重量%であるのがよい。基板温度は、室温から180℃の範囲で、有機高分子成型物からなる基板の特性に応じて、適宜設定する。
【0020】
このようにして製造される透明導電積層体は、上記SiO2 膜の製膜に際し、特定範囲の水分圧となるように水を導入したことにより、このSiO2 膜上に15〜50nmのIn−Sn−Oを主成分とした透明導電膜を形成したものでも、その初期抵抗値は、基板上に上記透明導電膜を直接製膜した場合とあまり変わらない低い値を示し、また150℃で1時間程度の加熱処理を施したときでも抵抗値の顕著な上昇がみられない、すぐれた効果を発揮する。この理由は、必ずしも明らかではないが、膜の内部応力が原因となっているものと思われる。
【0021】
すなわち、水を導入しないで、Si金属ターゲットから高速反応性スパッタで製膜すると、SiO2 膜の初期の内部応力が増大し、また加熱により内部応力が低下する方向に変動する。このようなSiO2 膜上に、膜厚が15〜50nmのIn−Sn−Oを主成分とした透明導電膜を製膜すると、この透明導電膜は薄くて島状膜から連続膜となる領域であり、SiO2 膜の表面凹凸から連続膜になりにくい膜厚範囲になっていることから、これが原因で内部応力が大きくなり、また加熱変動も大きくなり、膜グレインでの割れなどが影響してくることになる。その結果、初期抵抗値が上昇しやすく、また150℃1時間程度の加熱でさらに1.5倍程度、抵抗値が上昇しやすい。
【0022】
これに対し、本発明のように水を導入した状態でSi金属ターゲットから高速反応性スパッタで製膜すると、SiO2 膜の初期の内部応力は、水を導入しない場合の半分以下となり、加熱による内部応力の変動も少ない。その結果として、このSiO2 膜上に膜厚が15〜50nmのIn−Sn−Oを主成分とした透明導電膜を製膜しても、内部応力の増大や加熱変動がみられず、初期抵抗値の上昇や加熱による抵抗値の上昇がみられなくなるものと思われる。
【0023】
なお、In−Sn−Oを主成分とした透明導電膜の膜厚が厚いときは、十分に連続膜になるため、水を導入しないでSiO2 膜を反応性スパッタ製膜したときでも、このSiO2 膜の内部応力に起因した影響をあまり受けず、初期抵抗値の上昇や加熱による抵抗値の上昇はほとんどみられない。
【0024】
また、前記した特許文献1では、水を導入しないでSiO2 膜を反応性スパッタ製膜し、このSiO2 膜上にIn−Sn−Oを主成分とした透明導電膜を製膜する際に水を導入することが記載され、これにより導電性や透明性にすぐれかつカールの小さい透明導電積層体を得ることが開示されている。
しかし、この方法では、上記の透明導電膜の膜厚を15〜50nmと薄くしたときの初期抵抗値の上昇や加熱による抵抗値の上昇を抑制することはできない。すなわち、抵抗値上昇の抑制効果は、SiO2 膜を反応性スパッタ製膜する際に水を導入することにより、はじめて奏されるものである。
【0025】
本発明の方法により製造される透明導電積層体は、上記のように初期抵抗値が低く、また加熱による抵抗値の上昇がみられないため、液晶ディスプレイやタッチパネルの透明電極などの各種分野に、広く利用できる。その際、上記構成の透明導電積層体をそのまま使用してもよいし、ハードコート付き有機高分子成型物基板に適宜の粘着剤で貼り合わせて使用してもよい。
【0026】
【実施例】
つぎに、本発明の実施例を記載して、より具体的に説明する。ただし、本発明は以下の実施例にのみ限定されるものではない。
【0027】
実施例1
厚さが75μmのポリエチレンテレフタレート(以下、PETという)フィルムを、巻取り式スパッタ製膜装置に装着し、これを巻取りながら真空排気を行い3.0×10-5Paになるまで脱ガス処理を行った。このときのロール電極温度は100℃に設定した。
その後、加熱機構が付いた容器に水を入れ、マスフローコントローラで所定量を導入し、水分圧を1.0×10-3Paとした。Arガスを150sccm導入し、6KWのMF電力を、Si金属ターゲットを2個装着したデュアルマグネトロン電極に投入し、PEMを用いたインピーダンス制御で酸素量をコントロールし一定の放電インピーダンスになるように制御して、上記水分圧に維持しながらSiO2 膜を形成した。このときの製膜気圧は0.32Paであった。
【0028】
このようにしてSiO2 膜を50nmの膜厚で形成したのち、水導入を止め、真空を破ることなく、続けて、In3重量%−Snターゲットを用い、3kwのDC電源にて、通常の反応性マグネトロンスパッタ法でSiO2 膜上にITO膜を24nmの膜厚で形成し、透明導電積層体とした。
なお、膜質制御はプラズマ制御のPEMで酸素導入量を制御することで行い、基準の膜質になるようにした。
【0029】
参考例1
SiO2 膜を製膜せず、ITO膜をPETフィルム上に直接製膜した以外は、実施例1と同様にして、透明導電積層体を得た。
【0030】
上記の実施例1および参考例1の両透明導電積層体について、初期抵抗値と、150℃で1時間加熱後の抵抗値を測定した。これらの測定結果は、下記の表1に示されるとおりであった。
【0031】
表1
【0032】
上記の表1の結果から、実施例1の透明導電積層体は、PETフィルムにITO膜を直接製膜した参考例1の透明導電積層体とほぼ同等の初期抵抗値を有し、150℃で1時間加熱後の抵抗値の上昇もないことがわかる。
なお、加熱前の初期のITO膜はアモルファス膜であり、加熱後には抵抗値が低下し、結晶化膜となっていることがわかった。また、SiO2 膜上のITO膜のホール移動度を測定すると、40cm2 /V・Sと高い値が得られており、結晶化膜中にクラックが発生していないこともわかった。
【0033】
比較例1
SiO2 膜の製膜時に水を導入しなかった以外は、実施例1と同様にして、透明導電積層体を得た。
この透明導電積層体の初期抵抗値は420Ω/□であり、150℃で1時間加熱後の抵抗値は630Ω/□であった。また、加熱後のITO膜に関し、結晶化はしているが、ITO膜のホール移動度を測定すると、20cm2 /V・Sと低い値が得られており、これより加熱による内部応力の変動が原因となり、ITO膜内にクラックが発生しているものと思われる。
【0034】
実施例2
厚さが23μmのPETフィルムを、実施例1と同様の巻取り式スパッタ製膜装置に装着し、巻取りながら真空排気を行い3×10-5Paになるまで脱ガス処理を行った。このときのロール電極温度は100℃に設定した。
その後、Nbターゲットを用いて、反応性スパッタ法により、Nb2 O5 膜を製膜した。3KWのDC電源を用い、酸素ガスを導入したプラズマ制御にて製膜した。このNb2 O5 膜の膜厚は12nmとした。
【0035】
その後、実施例1と同様にして、水を所定量導入し、水分圧を1.0×10-3Paとした。Arガスを150sccm導入し、6KWのMF電力を、Si金属ターゲットを2個装着したデュアルマグネトロン電極に投入し、PEMを用いたインピーダンス制御で酸素量をコントロールし一定の放電インピーダンスになるように制御して、上記水分圧を維持しながらSiO2 膜を形成した。このときの製膜気圧は0.33Paであった。
【0036】
このようにしてSiO2 膜を50nmの膜厚で形成したのち、水導入を止め、真空を破ることなく、続けて、In2 O3 −5重量%SnO2 ターゲットを用い、3kwのDC電源にて、マグネトロンスパッタ法でSiO2 膜上にITO膜を24nmの膜厚で形成し、透明導電積層体とした。
膜質制御はマスフローコントローラーで酸素導入量を制御することで行い、実施例1と同じ膜質になるようにした。
【0037】
この透明導電積層体の初期抵抗値は370Ω/□であり、150℃1時間加熱後の抵抗値は255Ω/□であった。すなわち、初期抵抗値の上昇はみられず、加熱処理による抵抗値の上昇もみられなかった。また、400〜700nmの透過率を測定したところ、ほとんど一定で89%であった。
【0038】
【発明の効果】
以上のように、本発明は、有機高分子成型物からなる基板上にSi金属ターゲットから反応性スパッタ法にてSiO2 膜を製膜するにあたり、Arなどのスパッタガスや反応させる酸素ガス以外に、5.0×10-4Paから5.0×10-3Paの範囲の水分圧で水を導入しながら、SiO2 膜を製膜するようにしたことにより、その上に製膜するIn−Sn−Oを主成分とした透明導電膜の初期抵抗値の上昇や加熱後の抵抗値の上昇がみられず、液晶ディスプレイやタッチパネルの透明電極などに最適な透明導電積層体を提供することができる。
Claims (2)
- 有機高分子成型物からなる基板上に、Si金属ターゲットから反応性スパッタ法にてSiO 2 膜を製膜するにあたり、製膜室内に、スパッタガスおよび酸素ガスとともに、5.0×10 -4 Paから5.0×10 -3 Paの範囲の水分圧になるように水を導入しながら、SiO 2 膜を製膜し、その後、このSiO 2 膜上に15〜50nmの膜厚を有するIn−Sn−Oを主成分とした透明導電膜を製膜することを特徴とする透明導電積層体の製造方法。
- 有機高分子成型物からなる基板上に、SiO2 膜を製膜する前に、550nmの屈折率が1.9以上である光学薄膜を形成しておく請求項1に記載の透明導電積層体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003171731A JP4410846B2 (ja) | 2003-06-17 | 2003-06-17 | SiO2膜を有する積層体と透明導電積層体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003171731A JP4410846B2 (ja) | 2003-06-17 | 2003-06-17 | SiO2膜を有する積層体と透明導電積層体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005007627A JP2005007627A (ja) | 2005-01-13 |
JP4410846B2 true JP4410846B2 (ja) | 2010-02-03 |
Family
ID=34096090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003171731A Expired - Lifetime JP4410846B2 (ja) | 2003-06-17 | 2003-06-17 | SiO2膜を有する積層体と透明導電積層体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4410846B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006327098A (ja) * | 2005-05-27 | 2006-12-07 | Nitto Denko Corp | 透明フィルムおよびその製造方法 |
JP5417698B2 (ja) * | 2007-09-21 | 2014-02-19 | 凸版印刷株式会社 | 機能性フィルムの製造方法 |
JP5432501B2 (ja) * | 2008-05-13 | 2014-03-05 | 日東電工株式会社 | 透明導電フィルム及びその製造方法 |
KR20140117484A (ko) * | 2012-01-27 | 2014-10-07 | 가부시키가이샤 가네카 | 투명 전극 부착 기판 및 그 제조 방법 |
-
2003
- 2003-06-17 JP JP2003171731A patent/JP4410846B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005007627A (ja) | 2005-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5543907B2 (ja) | 透明導電性フィルムおよびその製造方法 | |
EP2450467B1 (en) | Transparent conductive film, method for production thereof and touch panel therewith | |
JP5432501B2 (ja) | 透明導電フィルム及びその製造方法 | |
JP5122670B2 (ja) | 透明導電性フィルムの製造方法 | |
JP4917897B2 (ja) | 透明導電フィルムおよびその製造方法 | |
EP1944386A1 (en) | Transparent conductive film and method for producing the same | |
JPWO2004065656A1 (ja) | Ito薄膜、その成膜方法、透明導電性フィルム及びタッチパネル | |
JP2003109434A (ja) | 透明導電フィルム及びタッチパネル | |
JP4894103B2 (ja) | 透明導電フィルム及びタッチパネル | |
JP4410846B2 (ja) | SiO2膜を有する積層体と透明導電積層体の製造方法 | |
JP6239330B2 (ja) | 透明導電性フィルムの製造方法 | |
JP3501820B2 (ja) | 屈曲性に優れた透明導電性フィルム | |
JPH09226046A (ja) | 透明導電性積層体及びその製造方法 | |
JP4917906B2 (ja) | 透明導電フィルムおよびその製造方法 | |
JP2005071901A (ja) | 透明導電性積層フィルム | |
JP3501819B2 (ja) | 平坦性に優れた透明導電性フィルム | |
JP6562985B2 (ja) | 透明導電性フィルムの製造方法 | |
JP4553021B2 (ja) | 反射防止膜およびその製造方法 | |
JP4929541B2 (ja) | 透明導電フィルム及びタッチパネル | |
JP2003109432A (ja) | 透明導電フィルム及びタッチパネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4410846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151120 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |