JPWO2003009394A1 - 透明電極層の成膜方法および装置 - Google Patents
透明電極層の成膜方法および装置 Download PDFInfo
- Publication number
- JPWO2003009394A1 JPWO2003009394A1 JP2003514632A JP2003514632A JPWO2003009394A1 JP WO2003009394 A1 JPWO2003009394 A1 JP WO2003009394A1 JP 2003514632 A JP2003514632 A JP 2003514632A JP 2003514632 A JP2003514632 A JP 2003514632A JP WO2003009394 A1 JPWO2003009394 A1 JP WO2003009394A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- transparent electrode
- sputtering
- target
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004544 sputter deposition Methods 0.000 claims abstract description 139
- 239000000463 material Substances 0.000 claims abstract description 51
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 150000001875 compounds Chemical class 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 230000001105 regulatory effect Effects 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 105
- 239000000758 substrate Substances 0.000 claims description 49
- 230000015572 biosynthetic process Effects 0.000 claims description 36
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 230000001276 controlling effect Effects 0.000 claims description 3
- 239000013077 target material Substances 0.000 claims description 2
- 230000002411 adverse Effects 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 176
- 238000006243 chemical reaction Methods 0.000 description 30
- 238000012360 testing method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 16
- 238000001552 radio frequency sputter deposition Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000005361 soda-lime glass Substances 0.000 description 9
- 230000031700 light absorption Effects 0.000 description 8
- 239000002245 particle Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000013022 venting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
- C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3464—Sputtering using more than one target
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
化合物半導体薄膜による太陽電池における透明電極層をスパッタ法により成膜するに際して、ＤＣスパッタのみによって、スパッタダメージの悪影響を受けることなく、品質の良い透明電極層の成膜を高速かつ容易に行わせることができるように、ターゲットにスパッタダメージを抑制するように予め規制された低電力を供給してＤＣスパッタを行わせる第１のスパッタリング工程と、同一のターゲットへの電力供給を高電力に切り換えてＤＣスパッタを行わせる第２のスパッタリング工程とによって、また同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって、透明電極層を成膜するようにした透明電極層の成膜方法および装置。
Description
技術分野
本発明は、化合物半導体薄膜による太陽電池における透明電極層をスパッタ法により成膜する透明電極層の成膜方法および装置に関する。
背景技術
第１図は化合物半導体薄膜による太陽電池の基本的な構造を示しており、ＳＬＧ（ソーダライムガラス）基板１上に、プラス側の裏面電極となるＭｏ電極層２、ＣＩＧＳ薄膜による光吸収層（ｐ型）３、ＺｎＳからなるバッファ層（ｎ型）４およびマイナス側の透明電極層５が順次形成されている。
一般に、透明電極層５は太陽電池への入射光に対する集電効率を良くするために低抵抗率で光透過率の高いものが要求されており、量産性、品質の点でスパッタ法によって透明電極層５を成膜するのが有利となっている。
しかし、スパッタ法によって透明電極５を成膜する場合、スパッタ粒子の衝突エネルギーによってバッファ層４にダメージを与えて、バッファ層４と光吸収層３との接合界面に悪影響を与えてしまうという問題があるものになっている。
スパッタダメージを抑制するためには、低電力によるＲＦスパッタリングが適しているが、成膜速度が遅いものになってしまう。
そのため、従来では、スパッタ法により透明電極層５の成膜を行わせるに際して、最初はスパッタダメージが少ない低電力によるＲＦスパッタリングによって接合界面の保護膜として機能する第１の導電膜を形成したうえで、ＤＣスパッタリングに切り換えて第２の導電膜を高速で成膜させることによって、第１の導電膜および第２の導電膜による透明電極層５を成膜させるようにしている（特開平１１−２８４２１１号公報参照）。
しかし、ＲＦスパッタリングを採用する限り透明電極層５の成膜速度を上げることができず、高速での量産性が要求される太陽電池の製造のネックになっている。また、ＲＦスパッタリングとＤＣスパッタリングとを併用するのでは、ＲＦ電源とＤＣ電源とを必要とするとともに、その両電源装置の切換えの制御を必要として電源およびその制御系統が複雑なものになっている。
このように、スパッタダメージが少ない低電力によるＲＦスパッタリングと高速での成膜が可能なＤＣスパッタリングとを併用して透明電極層の成膜を行わせるのでは、透明電極層の成膜速度を充分に上げることができないとともに、ＲＦ電源とＤＣ電源との両電源装置を必要として電源およびその制御系統が複雑なものになってしまうという問題がある。
発明の開示
本発明による透明電極層の成膜方法にあっては、化合物半導体薄膜による太陽電池における透明電極層をスパッタ法により成膜するに際して、その成膜をＤＣ電源のみを用いることにより、スパッタダメージの悪影響を受けることなく、高速かつ容易に行わせるようにするべく、ターゲットにスパッタダメージを抑制するように予め規制された低電力を供給してＤＣスパッタを行わせる第１のスパッタリング工程と、同一のターゲットへの電力供給を高電力に切り換えてＤＣスパッタを行わせる第２のスパッタリング工程とによって透明電極層を成膜させるようにしている。
そして、本発明は、真空槽内に配設されたターゲットに直流電力を供給して、ＤＣスパッタによりその真空槽内に設けられた基材の表面に透明電極層を成膜する装置にあって、ターゲットへの供給電力を段階的に制御する電力供給制御手段を設けて、ターゲットへの供給電力を低から高に変化させて透明電極層の成膜を段階的に行わせるようにしている。
また、本発明による透明電極層の成膜方法にあっては、化合物薄膜半導体による太陽電池における透明電極層をスパッタ法により成膜するに際して、その成膜をＤＣ電源のみを用いることにより、スパッタダメージの悪影響を受けることなく、高速かつ容易に行わせるようにするべく、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって透明電極層を成膜させるようにしている。
そして、本発明による透明電極層の成膜方法にあっては、透明電極層をより高速で成膜させるようにするべく、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって第１段階の成膜を行わせる工程と、単一のターゲットを用いた高電力供給のＤＣスパッタによって第２段階の成膜を行わせる工程とによって透明電極層を成膜させるようにしている。
そしてまた、本発明は、化合物薄膜半導体による太陽電池における透明電極層を対向ターゲット式スパッタを用いて成膜する透明電極層の成膜装置において、同一材料による各ターゲットへの供給電力を可変に制御する電力供給制御手段を設けて、ターゲットへの供給電力を低から高に変化させて透明電極層の成膜を行わせるようにしている。
発明を実施するための最良の形態
第２図は、透明電極層を成膜させるための具体的な装置の一構成例を示している。それは、真空槽６内に配設されたターゲット７に直流電力を供給して、ＤＣスパッタによりその真空槽６内に設けられた基材８の表面に透明電極層を成膜するスパッタ装置にあって、ターゲット７へ電力を供給する直流電源９の系統にその供給電力を調整する電力供給コントローラ１０を設けて、ターゲット７への供給電力を低から高に変化させて透明電極層の成膜を段階的に行わせることができるように構成されている。
この構成では、基材８の表面に成膜される透明電極層の膜厚分布の均一化を有効に図るべく、基材８を支持するホルダー１１を回転機構１２によって回転駆動させるようにしている。ホルダー１１には、基材８を加熱するヒータが内蔵されている。
基材８には、ＳＬＧ（ソーダライムガラス）基板１上に、Ｍｏ電極層２、ＣＩＧＳ薄膜による光吸収層３およびＺｎＳからなるバッファ層４が予め形成されている。その際、Ｍｏ電極層２はスパッタ法により、光吸収層３は蒸着法、スパッタ法、蒸着法とセレン化法の組合せ、スパッタ法とセレン化法の組合せ、メッキ法などにより、バッファ層４はＣＢＤ法によってそれぞれ成膜される。
ターゲット７の材料としては、ＺｎＯ：Ｘ（（Ｘ：Ｇａ，Ａｌ，ＩｎまたはＢ）が用いられる。
透明電極層の成膜に際して、真空槽６の内部を真空引きするとともに、ヒータによって基材８を加熱して、内部を所定の真空度（５×１０−５Ｐａ程度）に、基材８を所定の温度（室温〜３００℃程度）にそれぞれ保持する。
基材８の保持温度としては、成膜のためには高いほどよいが、あまり温度を高くすると３００℃以上で下地の光吸収層３およびバッファ層４が熱破壊されてしまうおそれがあるために、安全性を考えて２００〜３００℃の範囲で加熱制御するようにするのが望ましい。
また、成膜時の微妙な組成コントロールのために、真空槽６の内部に、２．０％以下の水素または酸素ガスを導入する場合もある。それは、透明電極として基材８に成膜されるＺｎＯを化学量論比に維持するための酸素の補給および還元による酸素の除去を目的としている。
本発明は、このような構成にあって、電力供給コントローラ１０の制御下において、ターゲット７にスパッタダメージを抑制するように予め規制された低電力を供給してＤＣスパッタを行わせる第１のスパッタリング工程と、ターゲット７への電力供給を高電力に切り換えてＤＣスパッタを行わせる第２のスパッタリング工程とをとることによって基材８に透明電極層を成膜させるようにしている。 具体的には、第１のスパッタリング工程にあって、ターゲット７の大きさが４８０ｃｍ２程度の場合、３００〜１０００Ｗ（単位面積１ｃｍ２当り０．６〜２．１Ｗ）の範囲の低電力をターゲット７に供給して、０．０２〜０．２μｍ程度の膜厚になるように成膜する。
その際、ターゲット７への供給電力は高いほど成膜速度が早くなって有利であるが、最初から供給電力を高くすると前述したようにスパッタダメージによってバッファ層４との接合界面に損傷を与えてしまうために、スパッタダメージを抑制できるように規制された低電力を供給する。
また、低電力によるＤＣスパッタによって成膜される層の膜厚としては、それが薄いほど低速での成膜時間を短くすることができるが、界面保護の観点から、下地のバッファ層４の膜質に左右されるが、実際には０．０８μｍ程度の膜厚になるように成膜している。
そして、第２のスパッタリング工程にあって、１０００〜５０００Ｗ（単位面積１ｃｍ２当り２．１〜１０．４Ｗ）の範囲の高電力をターゲット７に供給して、最終膜厚が０．３〜３．０μｍ程度の膜厚になるように成膜する。なお、最終膜厚は、使用するターゲット材料および製造される太陽電池の大きさによって決定されることになる。
その際、第１のスパッタリング工程によって成膜された層によってバッファ層４の界面が保護されているために、ターゲット７への供給電力を高くして高速での成膜を行わせることが可能であるが、あまり供給電力を高くすると、ターゲット７が酸化材料であるために放電が不安定となってしまう。
ＤＣスパッタによって透明電極層を成膜するに際して、電力供給コントローラ１０の制御下において、ターゲット７への供給電力を低から高に多段階に切り換えて成膜させるようにしてもよい。
このように、本発明によれば、ＤＣスパッタのみによって透明電極層を成膜するに際して、先に低電力によるＤＣスパッタ（第１のスパッタリング工程）を行ってバッファ層４に対する界面保護層を形成したうえで、高電力によるＤＣスパッタ（第２のスパッタリング工程）を行わせるようにしているので、スパッタダメージの悪影響が有効に低減された品質の良い透明電極層を高速で成膜させることができるようになる。
本発明によって透明電極層が成膜された太陽電池にあっては、従来のＲＦスパッタによって透明電極層が成膜された太陽電池と比べて、性能指標となる光電変換効率において遜色はない。しかし、同一膜厚の透明電極層を成膜させるのに要する時間は、本発明によればＲＦスパッタによる場合の約４０％程度ですむようになる。
第３図は、透明電極層５を形成するための量産用装置の一構成例を示している。
それは、基材収納扉１３から収納されて、内部に多数セットされている基材（ＳＬＧ基板１にＭｏ電極層２、光吸収層３およびバッファ層４が形成されているもの）１４を真空排気後に順次供給する基材供給室Ｐ１１と、その供給される基材１４を搬送しながら、ヒータ１５によって所定温度に加熱したうえで、低電力供給によるＤＣスパッタ部ＳＰ１１において第１段階の成膜を行わせ、次いで高電力供給によるＤＣスパッタ部ＳＰ２１において第２段階の成膜を行わせる透明電極層の成膜室Ｐ２１と、その成膜室Ｐ２１から次々と送られてくる透明電極層が成膜された基材１４′を一時貯えて、大気圧ベント作業の後に基材取出し扉１６から基材１４′をとり出す基材排出室Ｐ３１とによって構成されている。なお、基材供給室Ｐ１１、透明電極層の成膜室Ｐ２１および基材排出室Ｐ３１は密閉状態で連通している。
なお、スパッタリングに際して、装置内部を所定の真空度（５×１０−５Ｐａ程度）になるように真空引きしたうえで、ヒータ１５によって基材１４を加熱して、基材１４を所定の温度（室温〜３００℃程度）に保持する。
基材１４の加熱温度としては、成膜のためには高いほどよいが、あまり温度を高くすると３００℃以上で下地の光吸収層３およびバッファ層４が熱破壊されてしまうおそれがあるために、安全性を考えて２００〜３００℃の範囲で加熱保持させるようにするのが望ましい。
また、成膜時の微妙な組成コントロールのために、スパッタ室の内部に、２．０％以下の水素または酸素ガスを導入する場合もある。それは、透明電極として基材に成膜されるＺｎＯを化学量論比に維持するための酸素の補給および還元による酸素の除去を目的としている。
表１は、以下の共通条件下で、複数の基材に対して１層目成膜時の放電密度を変えながら試験を行ったときの電池性能としての変換効率の相関を示している。
共通条件
光吸収層：セレン化法によるＣＩＧＳ膜
バッファ層：ＺｎＳ
透明電極ターゲット：ＺｎＯＡｌ（Ａｌ２Ｏ３＝２ｗｔ％）
到達真空度：８×１０Ｅ−５Ｐａ
成膜圧力：０．５Ｐａ
スパッタガス：Ａｒ１００％
基板温度：１５０℃
第４図は、そのときの各基材における変換効率の特性を示している。
この試験結果によれば、基材Ｎｏ．１の場合、高電力でのＤＣスパッタによる単層成膜を行わせると、変換効率が悪くなって電池性能が低下するものとなる。基材Ｎｏ．２およびＮｏ．３の場合、従来のように、ＲＦスパッタによる１層目の成膜を行ったうえで、ＤＣスパッタによる２層目の成膜を行わせると、スパッタダメージが軽減されて変換効率が向上して高い電池性能が得られる。基材Ｎｏ．４およびＮｏ．５の場合、バッファ層との界面側に低電力によるＤＣスパッタによって１層目の成膜を行ったうえで、高電力によるＤＣスパッタによる２層目の成膜を行わせると、１層目の成膜時の放電密度が２．１Ｗ／ｃｍ２以下のときには変換効率が基材Ｎｏ．２およびＮｏ．３の場合と同等の高い電池性能が得られる。また、基材Ｎｏ．６〜Ｎｏ．８の場合、バッファ層との界面側に低電力によるＤＣスパッタによって１層目の成膜を行ったうえで、高電力によるＤＣスパッタによる２層目の成膜を行わせると、１層目の成膜時の放電密度が４．１Ｗ／ｃｍ２以上のときには変換効率が悪くなって電池性能が低下する。したがって、この１層目成膜時の放電密度の違いが電池性能に与える影響の評価としての試験結果からして、基材Ｎｏ．４およびＮｏ．５による透明電極層の形成が望ましい。
また、表２は、前述の共通条件下で、複数の基材に対して、先の試験下で得られた最適な放電密度で、１層目成膜時の膜厚を変えながら試験を行ったときの電池性能としての変換効率の相関を示している。
第５図は、そのときの各基材における変換効率の特性を示している。
この試験結果によれば、１層目の膜厚が３００Å以下の場合には変換効率が悪くなって電池性能が低下するが、その膜厚が６００Å以上であれば変換効率が向上して電池性能が良くなり、その変換効率が１層目の膜厚が１５００Åまでほとんど差がない。
この試験結果からして、成膜速度による生産性を考慮して、１層目の膜厚は６００〜１０００Å程度が望ましい。
また、本発明にあっては、第６図に示すように、ＳＬＧ基板１にＭｏ電極層２、光吸収層３およびバッファ層４が予め形成されている基材上に、ＺｎＯ：Ｘ（Ｘ：Ｇａ，Ａｌ，ＩｎまたはＢ）による同一材料からなる一対のターゲットＴ１，Ｔ２を用いた対向ターゲット式スパッタによって透明電極層５を成膜させるようにしている。
この対向ターゲット式スパッタは、一対のターゲットＴ１，Ｔ２が対向する空間を囲むように磁界をかけることにより、その空間にスパッタプラズマを捕捉して、その空間に対面するように側方に配設した基材上にスパッタ粒子を付着させるようにしたもので、ＤＣ電源を用いている。
第７図は、対向ターゲット式のスパッタによって、ＺｎＯ：Ｘからなる一対のターゲットＴ１，Ｔ２における各スパッタ粒子が基材におけるバッファ層４の表面に付着して透明導電膜５が成膜されるときのスパッタ粒子の状態を示している。
一対に設けられたターゲットＴ１，Ｔ２のスパッタリングを同時に行わせると、各ターゲットＴ１，Ｔ２からスパッタされた粒子の一部が他方のターゲット表面に到達するが、その大部分が直接バッファ層４に向けて飛び出して付着する。
この対向ターゲット式スパッタによれば、各ターゲットＴ１，Ｔ２への供給電力を適宜調整することによって成膜条件を変えることができ、常温でも充分に品質の良い透明導電膜５を高速で成膜させることができるようになる。
通常のＤＣスパッタ（マグネトロンスパッタ）では単一のターゲットに対して基材が対面するように配されており、スパッタリング時に発生する負イオンがクーロン力により加速されて衝突エネルギーによって基材にスパッタダメージを与えてしまう。そのため、初期時にスパッタダメージの少ない低電力のＲＦスパッタを行わせることによって保護膜を形成したうえで、ＤＣスパッタに切り換えて高速での成膜を行わせるようにする必要がある。
この点、対向ターゲット式スパッタによれば、一対のターゲットＴ１，Ｔ２の対向空間の側方にその空間に対面するように基材が配されているので、その基材面が電磁界に対して平行となって、負イオンの衝突によるスパッタダメージを抑制できるようになり、保護膜の形成が必要ではなくなる。
さらに、通常のＤＣスパッタによるのでは、スパッタダメージによってバッファ層４と光吸収層３との接合界面に悪影響を与えることがないように、バッファ層４の膜厚が５００Å以上とされていたものが、対向ターゲット式スパッタによれば、スパッタダメージの悪影響を有効に抑制できるために、バッファ層４の膜厚を５００Å以下にすることが可能になり、太陽電池の薄膜化に寄与できるようになる。
本発明の対向ターゲット式スパッタにより透明電極層５が形成された太陽電池によれば、通常のＤＣスパッタによって同等の成膜速度で透明電極層が形成された太陽電池に比べて、光電変換効率において上回る性能が得られた。
また、本発明の対向ターゲット式スパッタにより透明電極層５が形成された太陽電池と、スパッタダメージを軽減させるためにＲＦスパッタのみによって透明電極層を形成した太陽電池とを比較すると、光電変換効率においてはさほどの差異はないが、その成膜速度が２倍以上となっている。
対向ターゲット式スパッタにより成膜される透明電極層５は、スパッタ時の供給電力が大きいほどその成膜時間が短縮される。しかし、実際には、バッファ層４の表面に与えるスパッタダメージをより有効に軽減させて高品質な膜質をもった透明電極層５を成膜させるべく、初期時には定常よりも低い電力を供給してスパッタリングを行わせることが望ましい。その初期時のスパッタリング工程によって成膜される膜厚が、０．０８μｍ程度となるようにしている。
その際、初期時のスパッタリング工程によって成膜された層によってバッファ層４の界面が保護されているために、ターゲットＴ１，Ｔ２への供給電力を高くして高速での成膜を行わせることが可能であるが、あまり供給電力を高くすると、ターゲットＴ１，Ｔ２が酸化材料であるために放電が不安定となってしまう。
初期時および定常時にターゲットＴ１，Ｔ２への供給電力を低から高に変化させるための具体的な手段としては、第７図に示すように、直流電源１７に供給電力調整器１８を設けて、図示しないコントローラの制御下で、各ターゲットＴ１，Ｔ２に供給する電力を段階的に調整するようにしている。
その際、各ターゲットＴ１，Ｔ２に供給する電力を初期時と定常時との２段階に切り換えるほか、成膜が進むにしたがって供給電力を多階階に徐々に切り換えるようにしてもよい。
また、バッファ層４に対するスパッタダメージを軽減させるために対向ターゲット式スパッタによって第１段階の成膜を行わせたのち、同一材料（ＺｎＯ：Ｘ）による単一のターゲットを用いた高電力供給のＤＣスパッタ（マグネトロンスパッタ）によって第２段階（多段階）の成膜を行わせることによって、透明電極層５をより高速で形成させるようにすることも可能である。
第８図は、そのときの透明電極層５を実際に形成するための量産用の装置を示している。
それは、ヒータ４１によって内部が一定温度に保持され、内部に予め多数用意されている基材（ＳＬＧ基板１にＭｏ電極層２、光吸収層３およびバッファ層４が形成されているもの）４２を順次供給する基材供給室Ｐ１２と、連続して供給される基材４２を搬送しながら、対向ターゲット式スパッタ部ＳＰ１２において第１段階の成膜を行わせ、次いで単一のターゲットを用いた高電力供給のＤＣスパッタ部ＳＰ２２において第２段階の成膜を行わせる透明電極層の成膜室Ｐ２２と、その成膜室Ｐ２２から次々と送られてくる透明電極層が成膜された基材４２′を一時貯えて冷却する基材冷却室Ｐ３２とによって構成されている。
スパッタリングに際して、スパッタ室の内部を所定の真空度（５×１０−５Ｐａ程度）になるように真空引きしたうえで、ヒータによって基材を加熱して、基材を所定の温度（室温〜３００℃程度）に保持する。
基材の保持温度としては、成膜のためには高いほどよいが、あまり温度を高くすると３００℃以上で下地の光吸収層３およびバッファ層４が熱破壊されてしまうおそれがあるために、安全性を考えて２００〜３００℃の範囲で加熱制御するようにするのが望ましい。
また、成膜時の微妙な組成コントロールのために、スパッタ室の内部に、２．０％以下の水素または酸素ガスを導入する場合もある。それは、透明電極として基材に成膜されるＺｎＯを化学量論比に維持するための酸素の補給および還元による酸素の除去を目的としている。
表３は、以下の共通条件下で、複数の基材に対して透明電極層を成膜する試験を行ったときの１層目放電出力と変換効率の相関を示している。
共通条件
光吸収層：セレン化法によるＣＩＧＳ膜
バッファ層：ＺｎＳ
ターゲット：ＺｎＯＡｌ（Ａｌ２Ｏ３＝２ｗｔ％）
透明電極膜厚：１層目１０００Å，２層目６５００Å
到達真空度：８×１０Ｅ−５Ｐａ
成膜圧力：０．５Ｐａ
スパッタガス：Ａｒ１００％
基板温度：２５０℃
第９図に、そのときの各基材における変換効率の特性を示している。
この試験結果からして、対向ターゲット式ＤＣスパッタリングを用いることにより、従来手法より高出力の成膜を行わせるようにしても平均効率に及ぼす悪影響が少ない。１のマグネトロンＲＦ（従来）と３の対向ターゲットＤＣによる変換効率の測定結果は同等であり、成膜速度は前者に比べて後者は２．５倍と高速になる。対向ターゲットＤＣスパッタリングは、更に出力を上げても変換効率への影響は少なく、成膜速度や放電安定性を考慮に入れると、４の１５００Ｗ（４．２Ｗ／ｃｍ２）程度での成膜条件が望ましい。
また、表４は、以下の共通条件下で、複数の基材に対して透明電極層を成膜する試験を行ったときの１層目膜厚と変換効率の相関を示している。
共通条件
光吸収層：セレン化法によるＣＩＧＳ膜
バッファ層：ＺｎＳ
ターゲット：ＺｎＯＡｌ（Ａｌ２Ｏ３＝２ｗｔ％）
透明電極膜厚：合計７５００Å
到達真空度：８×１０Ｅ−５Ｐａ
成膜圧力：０．５Ｐａ
スパッタガス：Ａｒ１００％
基板温度：２５０℃
第１０図に、そのときの各基材における変換効率の特性を示している。
この試験結果からして、全体の成膜速度を速くするためには、１層目が薄いことが望ましい。試験結果によると、７５０Åを境界としてこの膜厚より厚くなっても変換効率はさほど変動しない。逆に５００Å以下にすると、変換効率の低下がみられる。以上のことより、１層目の膜厚は７５０Å程度が望ましい。
産業上の利用の可能性
以上、本発明によれば、化合物半導体薄膜による太陽電池における透明電極層をスパッタ法により成膜するに際して、先にターゲットにスパッタダメージを抑制するように予め規制された低電力を供給してＤＣスパッタを行わせたのち、同一のターゲットへの電力供給を高電力に切り換えてＤＣスパッタを行わせるようにしているので、ＤＣスパッタのみによって、スパッタダメージの悪影響を受けることなく、品質の良い透明電極層の成膜を高速かつ容易に行わせることができ、太陽電池の製造に有利となる。
また、本発明によれば、化合物薄膜半導体による太陽電池における透明電極層をスパッタ法により成膜するに際して、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって透明電極層を成膜させるようにしているので、ＤＣスパッタによって、スパッタダメージの悪影響を受けることなく、品質の良い透明電極層の成膜を高速かつ容易に行わせることができるようになる。
また、本発明によれば、化合物薄膜半導体による太陽電池における透明電極層を対向ターゲット式スパッタを用いて成膜するに際して、同一材料による一対のターゲットへの供給電力を低から高に変化させて透明電極層の成膜を行わせるようにしているので、スパッタダメージの悪影響を受けることなく、品質の良い透明電極層をより高速で成膜させることができるようになる。
さらに、本発明によれば、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって第１段階の成膜を行わせる工程と、単一のターゲットを用いた高速ＤＣスパッタによって第２段階の成膜を行わせる工程とによって透明電極層を成膜させるようにしているので、スパッタダメージの悪影響を受けることなく、品質の良い透明電極層をより高速で成膜させることができるようになる。
【図面の簡単な説明】
第１図は、一般的な化合物薄膜半導体による太陽電池の基本的な構造を示す正断面図である。
第２図は、本発明によって透明電極層を成膜させるための具体的な装置の一構成例を示す簡略図である。
第３図は、本発明により透明電極層を形成するための量産用装置の一構成例を示す簡略図である。
第４図は、複数の基材に対して成膜条件を変えながら透明電極層を形成したときの第１の試験結果にもとづく各変換効率を示す特性図である。
第５図は、複数の基材に対して成膜条件を変えながら透明電極層を形成したときの第２の試験結果にもとづく各変換効率を示す特性図である。
第６図は、本発明によって透明電極層を成膜するプロセスを示す図である。
第７図は、本発明による対向ターゲット式スパッタにより基材の表面に透明電極層が成膜される状態を示す図である。
第８図は、本発明により透明電極層を実際に形成するための量産用装置の他の構成例を示す簡略図である。
第９図は、複数の基材に対して成膜条件を変えながら対向ターゲット式スパッタにより透明電極層を形成したときの第３の試験結果にもとづく各変換効率を示す特性図である。
第１０図は、複数の基材に対して成膜条件を変えながら対向ターゲット式スパッタにより透明電極層を形成したときの第４の試験結果にもとづく各変換効率を示す特性図である。
本発明は、化合物半導体薄膜による太陽電池における透明電極層をスパッタ法により成膜する透明電極層の成膜方法および装置に関する。
背景技術
第１図は化合物半導体薄膜による太陽電池の基本的な構造を示しており、ＳＬＧ（ソーダライムガラス）基板１上に、プラス側の裏面電極となるＭｏ電極層２、ＣＩＧＳ薄膜による光吸収層（ｐ型）３、ＺｎＳからなるバッファ層（ｎ型）４およびマイナス側の透明電極層５が順次形成されている。
一般に、透明電極層５は太陽電池への入射光に対する集電効率を良くするために低抵抗率で光透過率の高いものが要求されており、量産性、品質の点でスパッタ法によって透明電極層５を成膜するのが有利となっている。
しかし、スパッタ法によって透明電極５を成膜する場合、スパッタ粒子の衝突エネルギーによってバッファ層４にダメージを与えて、バッファ層４と光吸収層３との接合界面に悪影響を与えてしまうという問題があるものになっている。
スパッタダメージを抑制するためには、低電力によるＲＦスパッタリングが適しているが、成膜速度が遅いものになってしまう。
そのため、従来では、スパッタ法により透明電極層５の成膜を行わせるに際して、最初はスパッタダメージが少ない低電力によるＲＦスパッタリングによって接合界面の保護膜として機能する第１の導電膜を形成したうえで、ＤＣスパッタリングに切り換えて第２の導電膜を高速で成膜させることによって、第１の導電膜および第２の導電膜による透明電極層５を成膜させるようにしている（特開平１１−２８４２１１号公報参照）。
しかし、ＲＦスパッタリングを採用する限り透明電極層５の成膜速度を上げることができず、高速での量産性が要求される太陽電池の製造のネックになっている。また、ＲＦスパッタリングとＤＣスパッタリングとを併用するのでは、ＲＦ電源とＤＣ電源とを必要とするとともに、その両電源装置の切換えの制御を必要として電源およびその制御系統が複雑なものになっている。
このように、スパッタダメージが少ない低電力によるＲＦスパッタリングと高速での成膜が可能なＤＣスパッタリングとを併用して透明電極層の成膜を行わせるのでは、透明電極層の成膜速度を充分に上げることができないとともに、ＲＦ電源とＤＣ電源との両電源装置を必要として電源およびその制御系統が複雑なものになってしまうという問題がある。
発明の開示
本発明による透明電極層の成膜方法にあっては、化合物半導体薄膜による太陽電池における透明電極層をスパッタ法により成膜するに際して、その成膜をＤＣ電源のみを用いることにより、スパッタダメージの悪影響を受けることなく、高速かつ容易に行わせるようにするべく、ターゲットにスパッタダメージを抑制するように予め規制された低電力を供給してＤＣスパッタを行わせる第１のスパッタリング工程と、同一のターゲットへの電力供給を高電力に切り換えてＤＣスパッタを行わせる第２のスパッタリング工程とによって透明電極層を成膜させるようにしている。
そして、本発明は、真空槽内に配設されたターゲットに直流電力を供給して、ＤＣスパッタによりその真空槽内に設けられた基材の表面に透明電極層を成膜する装置にあって、ターゲットへの供給電力を段階的に制御する電力供給制御手段を設けて、ターゲットへの供給電力を低から高に変化させて透明電極層の成膜を段階的に行わせるようにしている。
また、本発明による透明電極層の成膜方法にあっては、化合物薄膜半導体による太陽電池における透明電極層をスパッタ法により成膜するに際して、その成膜をＤＣ電源のみを用いることにより、スパッタダメージの悪影響を受けることなく、高速かつ容易に行わせるようにするべく、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって透明電極層を成膜させるようにしている。
そして、本発明による透明電極層の成膜方法にあっては、透明電極層をより高速で成膜させるようにするべく、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって第１段階の成膜を行わせる工程と、単一のターゲットを用いた高電力供給のＤＣスパッタによって第２段階の成膜を行わせる工程とによって透明電極層を成膜させるようにしている。
そしてまた、本発明は、化合物薄膜半導体による太陽電池における透明電極層を対向ターゲット式スパッタを用いて成膜する透明電極層の成膜装置において、同一材料による各ターゲットへの供給電力を可変に制御する電力供給制御手段を設けて、ターゲットへの供給電力を低から高に変化させて透明電極層の成膜を行わせるようにしている。
発明を実施するための最良の形態
第２図は、透明電極層を成膜させるための具体的な装置の一構成例を示している。それは、真空槽６内に配設されたターゲット７に直流電力を供給して、ＤＣスパッタによりその真空槽６内に設けられた基材８の表面に透明電極層を成膜するスパッタ装置にあって、ターゲット７へ電力を供給する直流電源９の系統にその供給電力を調整する電力供給コントローラ１０を設けて、ターゲット７への供給電力を低から高に変化させて透明電極層の成膜を段階的に行わせることができるように構成されている。
この構成では、基材８の表面に成膜される透明電極層の膜厚分布の均一化を有効に図るべく、基材８を支持するホルダー１１を回転機構１２によって回転駆動させるようにしている。ホルダー１１には、基材８を加熱するヒータが内蔵されている。
基材８には、ＳＬＧ（ソーダライムガラス）基板１上に、Ｍｏ電極層２、ＣＩＧＳ薄膜による光吸収層３およびＺｎＳからなるバッファ層４が予め形成されている。その際、Ｍｏ電極層２はスパッタ法により、光吸収層３は蒸着法、スパッタ法、蒸着法とセレン化法の組合せ、スパッタ法とセレン化法の組合せ、メッキ法などにより、バッファ層４はＣＢＤ法によってそれぞれ成膜される。
ターゲット７の材料としては、ＺｎＯ：Ｘ（（Ｘ：Ｇａ，Ａｌ，ＩｎまたはＢ）が用いられる。
透明電極層の成膜に際して、真空槽６の内部を真空引きするとともに、ヒータによって基材８を加熱して、内部を所定の真空度（５×１０−５Ｐａ程度）に、基材８を所定の温度（室温〜３００℃程度）にそれぞれ保持する。
基材８の保持温度としては、成膜のためには高いほどよいが、あまり温度を高くすると３００℃以上で下地の光吸収層３およびバッファ層４が熱破壊されてしまうおそれがあるために、安全性を考えて２００〜３００℃の範囲で加熱制御するようにするのが望ましい。
また、成膜時の微妙な組成コントロールのために、真空槽６の内部に、２．０％以下の水素または酸素ガスを導入する場合もある。それは、透明電極として基材８に成膜されるＺｎＯを化学量論比に維持するための酸素の補給および還元による酸素の除去を目的としている。
本発明は、このような構成にあって、電力供給コントローラ１０の制御下において、ターゲット７にスパッタダメージを抑制するように予め規制された低電力を供給してＤＣスパッタを行わせる第１のスパッタリング工程と、ターゲット７への電力供給を高電力に切り換えてＤＣスパッタを行わせる第２のスパッタリング工程とをとることによって基材８に透明電極層を成膜させるようにしている。 具体的には、第１のスパッタリング工程にあって、ターゲット７の大きさが４８０ｃｍ２程度の場合、３００〜１０００Ｗ（単位面積１ｃｍ２当り０．６〜２．１Ｗ）の範囲の低電力をターゲット７に供給して、０．０２〜０．２μｍ程度の膜厚になるように成膜する。
その際、ターゲット７への供給電力は高いほど成膜速度が早くなって有利であるが、最初から供給電力を高くすると前述したようにスパッタダメージによってバッファ層４との接合界面に損傷を与えてしまうために、スパッタダメージを抑制できるように規制された低電力を供給する。
また、低電力によるＤＣスパッタによって成膜される層の膜厚としては、それが薄いほど低速での成膜時間を短くすることができるが、界面保護の観点から、下地のバッファ層４の膜質に左右されるが、実際には０．０８μｍ程度の膜厚になるように成膜している。
そして、第２のスパッタリング工程にあって、１０００〜５０００Ｗ（単位面積１ｃｍ２当り２．１〜１０．４Ｗ）の範囲の高電力をターゲット７に供給して、最終膜厚が０．３〜３．０μｍ程度の膜厚になるように成膜する。なお、最終膜厚は、使用するターゲット材料および製造される太陽電池の大きさによって決定されることになる。
その際、第１のスパッタリング工程によって成膜された層によってバッファ層４の界面が保護されているために、ターゲット７への供給電力を高くして高速での成膜を行わせることが可能であるが、あまり供給電力を高くすると、ターゲット７が酸化材料であるために放電が不安定となってしまう。
ＤＣスパッタによって透明電極層を成膜するに際して、電力供給コントローラ１０の制御下において、ターゲット７への供給電力を低から高に多段階に切り換えて成膜させるようにしてもよい。
このように、本発明によれば、ＤＣスパッタのみによって透明電極層を成膜するに際して、先に低電力によるＤＣスパッタ（第１のスパッタリング工程）を行ってバッファ層４に対する界面保護層を形成したうえで、高電力によるＤＣスパッタ（第２のスパッタリング工程）を行わせるようにしているので、スパッタダメージの悪影響が有効に低減された品質の良い透明電極層を高速で成膜させることができるようになる。
本発明によって透明電極層が成膜された太陽電池にあっては、従来のＲＦスパッタによって透明電極層が成膜された太陽電池と比べて、性能指標となる光電変換効率において遜色はない。しかし、同一膜厚の透明電極層を成膜させるのに要する時間は、本発明によればＲＦスパッタによる場合の約４０％程度ですむようになる。
第３図は、透明電極層５を形成するための量産用装置の一構成例を示している。
それは、基材収納扉１３から収納されて、内部に多数セットされている基材（ＳＬＧ基板１にＭｏ電極層２、光吸収層３およびバッファ層４が形成されているもの）１４を真空排気後に順次供給する基材供給室Ｐ１１と、その供給される基材１４を搬送しながら、ヒータ１５によって所定温度に加熱したうえで、低電力供給によるＤＣスパッタ部ＳＰ１１において第１段階の成膜を行わせ、次いで高電力供給によるＤＣスパッタ部ＳＰ２１において第２段階の成膜を行わせる透明電極層の成膜室Ｐ２１と、その成膜室Ｐ２１から次々と送られてくる透明電極層が成膜された基材１４′を一時貯えて、大気圧ベント作業の後に基材取出し扉１６から基材１４′をとり出す基材排出室Ｐ３１とによって構成されている。なお、基材供給室Ｐ１１、透明電極層の成膜室Ｐ２１および基材排出室Ｐ３１は密閉状態で連通している。
なお、スパッタリングに際して、装置内部を所定の真空度（５×１０−５Ｐａ程度）になるように真空引きしたうえで、ヒータ１５によって基材１４を加熱して、基材１４を所定の温度（室温〜３００℃程度）に保持する。
基材１４の加熱温度としては、成膜のためには高いほどよいが、あまり温度を高くすると３００℃以上で下地の光吸収層３およびバッファ層４が熱破壊されてしまうおそれがあるために、安全性を考えて２００〜３００℃の範囲で加熱保持させるようにするのが望ましい。
また、成膜時の微妙な組成コントロールのために、スパッタ室の内部に、２．０％以下の水素または酸素ガスを導入する場合もある。それは、透明電極として基材に成膜されるＺｎＯを化学量論比に維持するための酸素の補給および還元による酸素の除去を目的としている。
表１は、以下の共通条件下で、複数の基材に対して１層目成膜時の放電密度を変えながら試験を行ったときの電池性能としての変換効率の相関を示している。
共通条件
光吸収層：セレン化法によるＣＩＧＳ膜
バッファ層：ＺｎＳ
透明電極ターゲット：ＺｎＯＡｌ（Ａｌ２Ｏ３＝２ｗｔ％）
到達真空度：８×１０Ｅ−５Ｐａ
成膜圧力：０．５Ｐａ
スパッタガス：Ａｒ１００％
基板温度：１５０℃
この試験結果によれば、基材Ｎｏ．１の場合、高電力でのＤＣスパッタによる単層成膜を行わせると、変換効率が悪くなって電池性能が低下するものとなる。基材Ｎｏ．２およびＮｏ．３の場合、従来のように、ＲＦスパッタによる１層目の成膜を行ったうえで、ＤＣスパッタによる２層目の成膜を行わせると、スパッタダメージが軽減されて変換効率が向上して高い電池性能が得られる。基材Ｎｏ．４およびＮｏ．５の場合、バッファ層との界面側に低電力によるＤＣスパッタによって１層目の成膜を行ったうえで、高電力によるＤＣスパッタによる２層目の成膜を行わせると、１層目の成膜時の放電密度が２．１Ｗ／ｃｍ２以下のときには変換効率が基材Ｎｏ．２およびＮｏ．３の場合と同等の高い電池性能が得られる。また、基材Ｎｏ．６〜Ｎｏ．８の場合、バッファ層との界面側に低電力によるＤＣスパッタによって１層目の成膜を行ったうえで、高電力によるＤＣスパッタによる２層目の成膜を行わせると、１層目の成膜時の放電密度が４．１Ｗ／ｃｍ２以上のときには変換効率が悪くなって電池性能が低下する。したがって、この１層目成膜時の放電密度の違いが電池性能に与える影響の評価としての試験結果からして、基材Ｎｏ．４およびＮｏ．５による透明電極層の形成が望ましい。
また、表２は、前述の共通条件下で、複数の基材に対して、先の試験下で得られた最適な放電密度で、１層目成膜時の膜厚を変えながら試験を行ったときの電池性能としての変換効率の相関を示している。
この試験結果によれば、１層目の膜厚が３００Å以下の場合には変換効率が悪くなって電池性能が低下するが、その膜厚が６００Å以上であれば変換効率が向上して電池性能が良くなり、その変換効率が１層目の膜厚が１５００Åまでほとんど差がない。
この試験結果からして、成膜速度による生産性を考慮して、１層目の膜厚は６００〜１０００Å程度が望ましい。
また、本発明にあっては、第６図に示すように、ＳＬＧ基板１にＭｏ電極層２、光吸収層３およびバッファ層４が予め形成されている基材上に、ＺｎＯ：Ｘ（Ｘ：Ｇａ，Ａｌ，ＩｎまたはＢ）による同一材料からなる一対のターゲットＴ１，Ｔ２を用いた対向ターゲット式スパッタによって透明電極層５を成膜させるようにしている。
この対向ターゲット式スパッタは、一対のターゲットＴ１，Ｔ２が対向する空間を囲むように磁界をかけることにより、その空間にスパッタプラズマを捕捉して、その空間に対面するように側方に配設した基材上にスパッタ粒子を付着させるようにしたもので、ＤＣ電源を用いている。
第７図は、対向ターゲット式のスパッタによって、ＺｎＯ：Ｘからなる一対のターゲットＴ１，Ｔ２における各スパッタ粒子が基材におけるバッファ層４の表面に付着して透明導電膜５が成膜されるときのスパッタ粒子の状態を示している。
一対に設けられたターゲットＴ１，Ｔ２のスパッタリングを同時に行わせると、各ターゲットＴ１，Ｔ２からスパッタされた粒子の一部が他方のターゲット表面に到達するが、その大部分が直接バッファ層４に向けて飛び出して付着する。
この対向ターゲット式スパッタによれば、各ターゲットＴ１，Ｔ２への供給電力を適宜調整することによって成膜条件を変えることができ、常温でも充分に品質の良い透明導電膜５を高速で成膜させることができるようになる。
通常のＤＣスパッタ（マグネトロンスパッタ）では単一のターゲットに対して基材が対面するように配されており、スパッタリング時に発生する負イオンがクーロン力により加速されて衝突エネルギーによって基材にスパッタダメージを与えてしまう。そのため、初期時にスパッタダメージの少ない低電力のＲＦスパッタを行わせることによって保護膜を形成したうえで、ＤＣスパッタに切り換えて高速での成膜を行わせるようにする必要がある。
この点、対向ターゲット式スパッタによれば、一対のターゲットＴ１，Ｔ２の対向空間の側方にその空間に対面するように基材が配されているので、その基材面が電磁界に対して平行となって、負イオンの衝突によるスパッタダメージを抑制できるようになり、保護膜の形成が必要ではなくなる。
さらに、通常のＤＣスパッタによるのでは、スパッタダメージによってバッファ層４と光吸収層３との接合界面に悪影響を与えることがないように、バッファ層４の膜厚が５００Å以上とされていたものが、対向ターゲット式スパッタによれば、スパッタダメージの悪影響を有効に抑制できるために、バッファ層４の膜厚を５００Å以下にすることが可能になり、太陽電池の薄膜化に寄与できるようになる。
本発明の対向ターゲット式スパッタにより透明電極層５が形成された太陽電池によれば、通常のＤＣスパッタによって同等の成膜速度で透明電極層が形成された太陽電池に比べて、光電変換効率において上回る性能が得られた。
また、本発明の対向ターゲット式スパッタにより透明電極層５が形成された太陽電池と、スパッタダメージを軽減させるためにＲＦスパッタのみによって透明電極層を形成した太陽電池とを比較すると、光電変換効率においてはさほどの差異はないが、その成膜速度が２倍以上となっている。
対向ターゲット式スパッタにより成膜される透明電極層５は、スパッタ時の供給電力が大きいほどその成膜時間が短縮される。しかし、実際には、バッファ層４の表面に与えるスパッタダメージをより有効に軽減させて高品質な膜質をもった透明電極層５を成膜させるべく、初期時には定常よりも低い電力を供給してスパッタリングを行わせることが望ましい。その初期時のスパッタリング工程によって成膜される膜厚が、０．０８μｍ程度となるようにしている。
その際、初期時のスパッタリング工程によって成膜された層によってバッファ層４の界面が保護されているために、ターゲットＴ１，Ｔ２への供給電力を高くして高速での成膜を行わせることが可能であるが、あまり供給電力を高くすると、ターゲットＴ１，Ｔ２が酸化材料であるために放電が不安定となってしまう。
初期時および定常時にターゲットＴ１，Ｔ２への供給電力を低から高に変化させるための具体的な手段としては、第７図に示すように、直流電源１７に供給電力調整器１８を設けて、図示しないコントローラの制御下で、各ターゲットＴ１，Ｔ２に供給する電力を段階的に調整するようにしている。
その際、各ターゲットＴ１，Ｔ２に供給する電力を初期時と定常時との２段階に切り換えるほか、成膜が進むにしたがって供給電力を多階階に徐々に切り換えるようにしてもよい。
また、バッファ層４に対するスパッタダメージを軽減させるために対向ターゲット式スパッタによって第１段階の成膜を行わせたのち、同一材料（ＺｎＯ：Ｘ）による単一のターゲットを用いた高電力供給のＤＣスパッタ（マグネトロンスパッタ）によって第２段階（多段階）の成膜を行わせることによって、透明電極層５をより高速で形成させるようにすることも可能である。
第８図は、そのときの透明電極層５を実際に形成するための量産用の装置を示している。
それは、ヒータ４１によって内部が一定温度に保持され、内部に予め多数用意されている基材（ＳＬＧ基板１にＭｏ電極層２、光吸収層３およびバッファ層４が形成されているもの）４２を順次供給する基材供給室Ｐ１２と、連続して供給される基材４２を搬送しながら、対向ターゲット式スパッタ部ＳＰ１２において第１段階の成膜を行わせ、次いで単一のターゲットを用いた高電力供給のＤＣスパッタ部ＳＰ２２において第２段階の成膜を行わせる透明電極層の成膜室Ｐ２２と、その成膜室Ｐ２２から次々と送られてくる透明電極層が成膜された基材４２′を一時貯えて冷却する基材冷却室Ｐ３２とによって構成されている。
スパッタリングに際して、スパッタ室の内部を所定の真空度（５×１０−５Ｐａ程度）になるように真空引きしたうえで、ヒータによって基材を加熱して、基材を所定の温度（室温〜３００℃程度）に保持する。
基材の保持温度としては、成膜のためには高いほどよいが、あまり温度を高くすると３００℃以上で下地の光吸収層３およびバッファ層４が熱破壊されてしまうおそれがあるために、安全性を考えて２００〜３００℃の範囲で加熱制御するようにするのが望ましい。
また、成膜時の微妙な組成コントロールのために、スパッタ室の内部に、２．０％以下の水素または酸素ガスを導入する場合もある。それは、透明電極として基材に成膜されるＺｎＯを化学量論比に維持するための酸素の補給および還元による酸素の除去を目的としている。
表３は、以下の共通条件下で、複数の基材に対して透明電極層を成膜する試験を行ったときの１層目放電出力と変換効率の相関を示している。
共通条件
光吸収層：セレン化法によるＣＩＧＳ膜
バッファ層：ＺｎＳ
ターゲット：ＺｎＯＡｌ（Ａｌ２Ｏ３＝２ｗｔ％）
透明電極膜厚：１層目１０００Å，２層目６５００Å
到達真空度：８×１０Ｅ−５Ｐａ
成膜圧力：０．５Ｐａ
スパッタガス：Ａｒ１００％
基板温度：２５０℃
この試験結果からして、対向ターゲット式ＤＣスパッタリングを用いることにより、従来手法より高出力の成膜を行わせるようにしても平均効率に及ぼす悪影響が少ない。１のマグネトロンＲＦ（従来）と３の対向ターゲットＤＣによる変換効率の測定結果は同等であり、成膜速度は前者に比べて後者は２．５倍と高速になる。対向ターゲットＤＣスパッタリングは、更に出力を上げても変換効率への影響は少なく、成膜速度や放電安定性を考慮に入れると、４の１５００Ｗ（４．２Ｗ／ｃｍ２）程度での成膜条件が望ましい。
また、表４は、以下の共通条件下で、複数の基材に対して透明電極層を成膜する試験を行ったときの１層目膜厚と変換効率の相関を示している。
共通条件
光吸収層：セレン化法によるＣＩＧＳ膜
バッファ層：ＺｎＳ
ターゲット：ＺｎＯＡｌ（Ａｌ２Ｏ３＝２ｗｔ％）
透明電極膜厚：合計７５００Å
到達真空度：８×１０Ｅ−５Ｐａ
成膜圧力：０．５Ｐａ
スパッタガス：Ａｒ１００％
基板温度：２５０℃
この試験結果からして、全体の成膜速度を速くするためには、１層目が薄いことが望ましい。試験結果によると、７５０Åを境界としてこの膜厚より厚くなっても変換効率はさほど変動しない。逆に５００Å以下にすると、変換効率の低下がみられる。以上のことより、１層目の膜厚は７５０Å程度が望ましい。
産業上の利用の可能性
以上、本発明によれば、化合物半導体薄膜による太陽電池における透明電極層をスパッタ法により成膜するに際して、先にターゲットにスパッタダメージを抑制するように予め規制された低電力を供給してＤＣスパッタを行わせたのち、同一のターゲットへの電力供給を高電力に切り換えてＤＣスパッタを行わせるようにしているので、ＤＣスパッタのみによって、スパッタダメージの悪影響を受けることなく、品質の良い透明電極層の成膜を高速かつ容易に行わせることができ、太陽電池の製造に有利となる。
また、本発明によれば、化合物薄膜半導体による太陽電池における透明電極層をスパッタ法により成膜するに際して、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって透明電極層を成膜させるようにしているので、ＤＣスパッタによって、スパッタダメージの悪影響を受けることなく、品質の良い透明電極層の成膜を高速かつ容易に行わせることができるようになる。
また、本発明によれば、化合物薄膜半導体による太陽電池における透明電極層を対向ターゲット式スパッタを用いて成膜するに際して、同一材料による一対のターゲットへの供給電力を低から高に変化させて透明電極層の成膜を行わせるようにしているので、スパッタダメージの悪影響を受けることなく、品質の良い透明電極層をより高速で成膜させることができるようになる。
さらに、本発明によれば、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって第１段階の成膜を行わせる工程と、単一のターゲットを用いた高速ＤＣスパッタによって第２段階の成膜を行わせる工程とによって透明電極層を成膜させるようにしているので、スパッタダメージの悪影響を受けることなく、品質の良い透明電極層をより高速で成膜させることができるようになる。
【図面の簡単な説明】
第１図は、一般的な化合物薄膜半導体による太陽電池の基本的な構造を示す正断面図である。
第２図は、本発明によって透明電極層を成膜させるための具体的な装置の一構成例を示す簡略図である。
第３図は、本発明により透明電極層を形成するための量産用装置の一構成例を示す簡略図である。
第４図は、複数の基材に対して成膜条件を変えながら透明電極層を形成したときの第１の試験結果にもとづく各変換効率を示す特性図である。
第５図は、複数の基材に対して成膜条件を変えながら透明電極層を形成したときの第２の試験結果にもとづく各変換効率を示す特性図である。
第６図は、本発明によって透明電極層を成膜するプロセスを示す図である。
第７図は、本発明による対向ターゲット式スパッタにより基材の表面に透明電極層が成膜される状態を示す図である。
第８図は、本発明により透明電極層を実際に形成するための量産用装置の他の構成例を示す簡略図である。
第９図は、複数の基材に対して成膜条件を変えながら対向ターゲット式スパッタにより透明電極層を形成したときの第３の試験結果にもとづく各変換効率を示す特性図である。
第１０図は、複数の基材に対して成膜条件を変えながら対向ターゲット式スパッタにより透明電極層を形成したときの第４の試験結果にもとづく各変換効率を示す特性図である。
【０００１】
明 細 書
透明電極層の成膜方法
技術分野
本発明は、化合物半導体薄膜による太陽電池における透明電極層をスパッタ法により成膜する透明電極層の成膜方法に関する。
背景技術
第１図は化合物半導体薄膜による太陽電池の基本的な構造を示しており、ＳＬＧ（ソーダライムガラス）基板１上に、プラス側の裏面電極となるＭｏ電極層２、ＣＩＧＳ薄膜による光吸収層（ｐ型）３、ＺｎＳからなるバッファ層（ｎ型）４およびマイナス側の透明電極層５が順次形成されている。
一般に、透明電極層５は太陽電池への入射光に対する集電効率を良くするために低抵抗率で光透過率の高いものが要求されており、量産性、品質の点でスパッタ法によって透明電極層５を成膜するのが有利となっている。
しかし、スパッタ法によって透明電極５を成膜する場合、スパッタ粒子の衝突エネルギーによってバッファ層４にダメージを与えて、バッファ層４と光吸収層３との接合界面に悪影響を与えてしまうという問題があるものになっている。
スパッタダメージを抑制するためには、低電力によるＲＦスパッタリングが適しているが、成膜速度が遅いものになってしまう。
そのため、従来では、スパッタ法により透明電極層５の成膜を行わせるに際して、最初はスパッタダメージが少ない低電力によるＲＦスパッタリングによって接合界面の保護膜として機能する第１の導電膜を形成したうえで、ＤＣスパッタリングに切り換えて第２の導電膜を高速で成膜させることによって、第１の導電膜および第２の導電膜による透明電極層５を成膜させるようにしている（特開平１１−２８４２１１号公報参照）。
しかし、ＲＦスパッタリングを採用する限り透明電極層５の成膜速度を上げることができず、高速での量産性が要求される太陽電池の製造のネックになっている。また、ＲＦスパッタリングとＤＣスパッタリングとを併用するのでは、ＲＦ電源とＤＣ電源とを必要とするとともに、その両電源装置の切換えの制御を必要
明 細 書
透明電極層の成膜方法
技術分野
本発明は、化合物半導体薄膜による太陽電池における透明電極層をスパッタ法により成膜する透明電極層の成膜方法に関する。
背景技術
第１図は化合物半導体薄膜による太陽電池の基本的な構造を示しており、ＳＬＧ（ソーダライムガラス）基板１上に、プラス側の裏面電極となるＭｏ電極層２、ＣＩＧＳ薄膜による光吸収層（ｐ型）３、ＺｎＳからなるバッファ層（ｎ型）４およびマイナス側の透明電極層５が順次形成されている。
一般に、透明電極層５は太陽電池への入射光に対する集電効率を良くするために低抵抗率で光透過率の高いものが要求されており、量産性、品質の点でスパッタ法によって透明電極層５を成膜するのが有利となっている。
しかし、スパッタ法によって透明電極５を成膜する場合、スパッタ粒子の衝突エネルギーによってバッファ層４にダメージを与えて、バッファ層４と光吸収層３との接合界面に悪影響を与えてしまうという問題があるものになっている。
スパッタダメージを抑制するためには、低電力によるＲＦスパッタリングが適しているが、成膜速度が遅いものになってしまう。
そのため、従来では、スパッタ法により透明電極層５の成膜を行わせるに際して、最初はスパッタダメージが少ない低電力によるＲＦスパッタリングによって接合界面の保護膜として機能する第１の導電膜を形成したうえで、ＤＣスパッタリングに切り換えて第２の導電膜を高速で成膜させることによって、第１の導電膜および第２の導電膜による透明電極層５を成膜させるようにしている（特開平１１−２８４２１１号公報参照）。
しかし、ＲＦスパッタリングを採用する限り透明電極層５の成膜速度を上げることができず、高速での量産性が要求される太陽電池の製造のネックになっている。また、ＲＦスパッタリングとＤＣスパッタリングとを併用するのでは、ＲＦ電源とＤＣ電源とを必要とするとともに、その両電源装置の切換えの制御を必要
【０００２】
として電源およびその制御系統が複雑なものになっている。
このように、スパッタダメージが少ない低電力によるＲＦスパッタリングと高速での成膜が可能なＤＣスパッタリングとを併用して透明電極層の成膜を行わせるのでは、透明電極層の成膜速度を充分に上げることができないとともに、ＲＦ電源とＤＣ電源との両電源装置を必要として電源およびその制御系統が複雑なものになってしまうという問題がある。
発明の開示
本発明による透明電極層の成膜方法にあっては、化合物半導体薄膜による太陽電池における透明電極層をスパッタ法により成膜するに際して、その成膜をＤＣ電源のみを用いることにより、スパッタダメージの悪影響を受けることなく、高速かつ容易に行わせるようにするべく、ターゲットにスパッタダメージを抑制するように予め規制された低電力を供給して、６００Åから１５００Åの範囲の膜厚となるようにＤＣスパッタを行わせる第１のスパッタリング工程と、同一のターゲットへの電力供給を高電力に切り換えてＤＣスパッタを行わせる第２のスパッタリング工程とによって透明電極層を成膜させるようにしている。
また、本発明による透明電極層の成膜方法にあっては、化合物薄膜半導体による太陽電池における透明電極層をスパッタ法により成膜するに際して、その成膜をＤＣ電源のみを用いることにより、スパッタダメージの悪影響を受けることなく、高速かつ容易に行わせるようにするべく、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって透明電極層を成膜させるようにしている。
そして、本発明による透明電極層の成膜方法にあっては、透明電極層をより高速で成膜させるようにするべく、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって、６００Åから１５００Åの範囲の膜厚となるように第１段階の成膜を行わせる工程と、単一のターゲ
として電源およびその制御系統が複雑なものになっている。
このように、スパッタダメージが少ない低電力によるＲＦスパッタリングと高速での成膜が可能なＤＣスパッタリングとを併用して透明電極層の成膜を行わせるのでは、透明電極層の成膜速度を充分に上げることができないとともに、ＲＦ電源とＤＣ電源との両電源装置を必要として電源およびその制御系統が複雑なものになってしまうという問題がある。
発明の開示
本発明による透明電極層の成膜方法にあっては、化合物半導体薄膜による太陽電池における透明電極層をスパッタ法により成膜するに際して、その成膜をＤＣ電源のみを用いることにより、スパッタダメージの悪影響を受けることなく、高速かつ容易に行わせるようにするべく、ターゲットにスパッタダメージを抑制するように予め規制された低電力を供給して、６００Åから１５００Åの範囲の膜厚となるようにＤＣスパッタを行わせる第１のスパッタリング工程と、同一のターゲットへの電力供給を高電力に切り換えてＤＣスパッタを行わせる第２のスパッタリング工程とによって透明電極層を成膜させるようにしている。
また、本発明による透明電極層の成膜方法にあっては、化合物薄膜半導体による太陽電池における透明電極層をスパッタ法により成膜するに際して、その成膜をＤＣ電源のみを用いることにより、スパッタダメージの悪影響を受けることなく、高速かつ容易に行わせるようにするべく、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって透明電極層を成膜させるようにしている。
そして、本発明による透明電極層の成膜方法にあっては、透明電極層をより高速で成膜させるようにするべく、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって、６００Åから１５００Åの範囲の膜厚となるように第１段階の成膜を行わせる工程と、単一のターゲ
【０００３】
ットを用いた高電力供給のＤＣスパッタによって第２段階の成膜を行わせる工程とによって透明電極層を成膜させるようにしている。
図面の簡単な説明
第１図は、一般的な化合物薄膜半導体による太陽電池の基本的な構造を示す正断面図である。
第２図は、本発明によって透明電極層を成膜させるための具体的な装置の一構成例を示す簡略図である。
第３図は、本発明により透明電極層を形成するための量産用装置の一構成例を示す簡略図である。
第４図は、複数の基材に対して成膜条件を変えながら透明電極層を形成したときの第１の試験結果にもとづく各変換効率を示す特性図である。
第５図は、複数の基材に対して成膜条件を変えながら透明電極層を形成したときの第２の試験結果にもとづく各変換効率を示す特性図である。
第６図は、本発明によって透明電極層を成膜するプロセスを示す図である。
第７図は、本発明による対向ターゲット式スパッタにより基材の表面に透明電極層が成膜される状態を示す図である。
第８図は、本発明により透明電極層を実際に形成するための量産用装置の他の構成例を示す簡略図である。
第９図は、複数の基材に対して成膜条件を変えながら対向ターゲット式スパッタにより透明電極層を形成したときの第３の試験結果にもとづく各変換効率を示す特性図である。
第１０図は、複数の基材に対して成膜条件を変えながら対向ターゲット式スパッタにより透明電極層を形成したときの第４の試験結果にもとづく各変換効率を示す特性図である。
ットを用いた高電力供給のＤＣスパッタによって第２段階の成膜を行わせる工程とによって透明電極層を成膜させるようにしている。
図面の簡単な説明
第１図は、一般的な化合物薄膜半導体による太陽電池の基本的な構造を示す正断面図である。
第２図は、本発明によって透明電極層を成膜させるための具体的な装置の一構成例を示す簡略図である。
第３図は、本発明により透明電極層を形成するための量産用装置の一構成例を示す簡略図である。
第４図は、複数の基材に対して成膜条件を変えながら透明電極層を形成したときの第１の試験結果にもとづく各変換効率を示す特性図である。
第５図は、複数の基材に対して成膜条件を変えながら透明電極層を形成したときの第２の試験結果にもとづく各変換効率を示す特性図である。
第６図は、本発明によって透明電極層を成膜するプロセスを示す図である。
第７図は、本発明による対向ターゲット式スパッタにより基材の表面に透明電極層が成膜される状態を示す図である。
第８図は、本発明により透明電極層を実際に形成するための量産用装置の他の構成例を示す簡略図である。
第９図は、複数の基材に対して成膜条件を変えながら対向ターゲット式スパッタにより透明電極層を形成したときの第３の試験結果にもとづく各変換効率を示す特性図である。
第１０図は、複数の基材に対して成膜条件を変えながら対向ターゲット式スパッタにより透明電極層を形成したときの第４の試験結果にもとづく各変換効率を示す特性図である。
Claims (13)
- 化合物半導体薄膜による太陽電池における透明電極層をスパッタ法により成膜する透明電極層の成膜方法であって、ターゲットにスパッタダメージを抑制するように予め規制された低電力を供給してＤＣスパッタを行わせる第１のスパッタリング工程と、同一のターゲットへの電力供給を高電力に切り換えてＤＣスパッタを行わせる第２のスパッタリング工程とによって透明電極層を成膜させるようにした透明電極層の成膜方法。
- 第１のスパッタリング工程における低電力供給がターゲットの単位面積１ｃｍ２当り０．６〜２．１Ｗの範囲であり、第２のスパッタリング工程における高電力供給がターゲットの単位面積１ｃｍ２当り２．１〜１０．４Ｗの範囲であることを特徴とする請求項１の記載による透明電極層の成膜方法。
- 第１のスパッタリング工程によって、０．０２〜０．２μｍの膜厚になるように成膜することを特徴とする請求項１の記載による透明電極層の成膜方法。
- ＺｎＯ：Ｘ（Ｘ：Ｇａ，Ａｌ，ＩｎまたはＢ）のターゲットを用いて、絶縁基板上にＭｏ電極層、ｐ型の光吸収層およびｎ型のバッファ層が順次形成された基材におけるバッファ層の表面にＺｎＯ系の透明電極層を成膜するようにしたことを特徴とする請求項１の記載による透明電極層の成膜方法。
- 真空槽内に配設されたターゲットに直流電力を供給して、ＤＣスパッタによりその真空槽内に設けられた基材の表面に透明電極層を成膜する装置であって、ターゲットへの供給電力を段階的に制御する電力供給制御手段を設けて、ターゲットへの供給電力を低から高に変化させて透明電極層の成膜を段階的に行わせるようにした透明電極層の成膜装置。
- ターゲットがＺｎＯ：Ｘ（Ｘ：Ｇａ，Ａｌ，ＩｎまたはＢ）であり、基材が絶縁基板上にＭｏ電極層、ｐ型の光吸収層およびｎ型のバッファ層が順次形成されたものであり、その基材におけるバッファ層の表面にＺｎＯ系の透明電極層を成膜するようにしたことを特徴とする請求項５の記載による透明電極層の成膜装置。
- 化合物薄膜半導体による太陽電池における透明電極層をスパッタ法により成膜する透明電極層の成膜方法であって、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって透明電極層を成膜させるようにした透明電極層の成膜方法。
- ＺｎＯ：Ｘ（Ｘ：Ｇａ，Ａｌ，ＩｎまたはＢ）のターゲット材料を用いて、絶縁基板上にＭｏ電極層、ｐ型の光吸収層およびｎ型のバッファ層が順次形成された基材におけるバッファ層の表面にＺｎＯ系の透明電極層を成膜するようにしたことを特徴とする請求項７の記載による透明電極層の成膜方法。
- 対向ターゲット式スパッタにおける各ターゲットへの電力供給がターゲットの単位面積１ｃｍ２当り０．７〜１０Ｗの範囲であることを特徴とする請求項７の記載による透明電極層の成膜方法。
- 対向ターゲット式スパッタにおける各ターゲットへの電力供給を低電力から高電力へ段階的に変化させるようにしたことを特徴とする請求項７の記載による透明電極層の成膜方法。
- 化合物薄膜半導体による太陽電池における透明電極層をスパッタ法により成膜する透明電極層の成膜方法であって、同一材料による一対のターゲットを用いた対向ターゲット式スパッタによって第１段階の成膜を行わせる工程と、単一のターゲットを用いた高電力供給のＤＣスパッタによって第２段階の成膜を行わせる工程とによって透明電極層を成膜させるようにした透明電極層の成膜方法。
- 化合物薄膜半導体による太陽電池における透明電極層を対向ターゲット式スパッタを用いて成膜する透明電極層の成膜装置であって、同一材料による各ターゲットへの供給電力を可変に制御する電力供給制御手段を設けて、各ターゲットへの供給電力を低から高に変化させて透明電極層の成膜を行わせるようにした透明電極層の成膜装置。
- ターゲットがＺｎＯ：Ｘ（Ｘ：Ｇａ，Ａｌ，ＩｎまたはＢ）であり、絶縁基板上にＭｏ電極層、ｐ型の光吸収層およびｎ型のバッファ層が順次形成された基材におけるバッファ層の表面にＺｎＯ系の透明電極層を成膜するようにしたことを特徴とする請求項１２の記載による透明電極層の成膜装置。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001252127 | 2001-07-18 | ||
| JP2001252127 | 2001-07-18 | ||
| JP2001385275 | 2001-11-13 | ||
| JP2001385275 | 2001-11-13 | ||
| JP2002199291 | 2002-06-04 | ||
| JP2002199291 | 2002-06-04 | ||
| PCT/JP2002/007110 WO2003009394A1 (en) | 2001-07-18 | 2002-07-12 | Method of film-forming transparent electrode layer and device therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2003009394A1 true JPWO2003009394A1 (ja) | 2004-11-11 |
Family
ID=27347370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003514632A Pending JPWO2003009394A1 (ja) | 2001-07-18 | 2002-07-12 | 透明電極層の成膜方法および装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20050095809A1 (ja) |
| JP (1) | JPWO2003009394A1 (ja) |
| WO (1) | WO2003009394A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE0400582D0 (sv) * | 2004-03-05 | 2004-03-05 | Forskarpatent I Uppsala Ab | Method for in-line process control of the CIGS process |
| KR20090006755A (ko) * | 2007-07-12 | 2009-01-15 | 어플라이드 머티어리얼스, 인코포레이티드 | 투명 전도성 산화물 코팅의 제조 방법 |
| US20090014065A1 (en) * | 2007-07-12 | 2009-01-15 | Applied Materials, Inc. | Method for the production of a transparent conductive oxide coating |
| EP2028695A1 (de) * | 2007-07-12 | 2009-02-25 | Applied Materials, Inc. | Verfahren zur Erzeugung einer transparenten leitfähigen Oxidbeschichtung |
| US9975290B2 (en) | 2008-03-06 | 2018-05-22 | Sonoco Development, Inc. | Flexible packaging structure with built-in tamper-evidence features and method for making same |
| JP5352878B2 (ja) * | 2008-03-31 | 2013-11-27 | 公立大学法人高知工科大学 | 表示用基板及びその製造方法並びに表示装置 |
| EP2298032A4 (en) * | 2008-05-06 | 2012-06-20 | Agency Science Tech & Res | ELECTRICALLY CONDUCTIVE STRUCTURE FOR A TRANSLUCENT DEVICE |
| JP2010199305A (ja) * | 2009-02-25 | 2010-09-09 | Mitsubishi Heavy Ind Ltd | 光電変換装置の製造方法 |
| EP2417638A2 (en) * | 2009-06-16 | 2012-02-15 | LG Innotek Co., Ltd. | Solar cell and method of fabricating the same |
| JP2011060447A (ja) * | 2009-09-07 | 2011-03-24 | Kanagawa Acad Of Sci & Technol | 導電体基板、導電体基板の製造方法、デバイス及び電子機器 |
| US20110226320A1 (en) * | 2010-03-18 | 2011-09-22 | Patrick Little | Solar cell having a transparent conductive oxide contact layer with an oxygen gradient |
| JP5942476B2 (ja) * | 2012-02-29 | 2016-06-29 | 沖電気工業株式会社 | 発光素子における透明電極の製造方法 |
| US9224903B2 (en) | 2012-04-17 | 2015-12-29 | Kyocera Corporation | Method for manufacturing photoelectric converter |
| JP2014110300A (ja) * | 2012-11-30 | 2014-06-12 | Nichia Chem Ind Ltd | 半導体発光素子の製造方法 |
| WO2020026606A1 (ja) * | 2018-08-01 | 2020-02-06 | 株式会社カネカ | 透明電極付き基板およびその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5605609A (en) * | 1988-03-03 | 1997-02-25 | Asahi Glass Company Ltd. | Method for forming low refractive index film comprising silicon dioxide |
| JP2918345B2 (ja) * | 1991-02-20 | 1999-07-12 | キヤノン株式会社 | 光起電力素子 |
| US5380371A (en) * | 1991-08-30 | 1995-01-10 | Canon Kabushiki Kaisha | Photoelectric conversion element and fabrication method thereof |
| JPH05307914A (ja) * | 1992-04-28 | 1993-11-19 | Kanegafuchi Chem Ind Co Ltd | 透明導電性フィルムおよびその製法 |
| JP3130207B2 (ja) * | 1994-07-08 | 2001-01-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JP3943612B2 (ja) * | 1995-09-26 | 2007-07-11 | 出光興産株式会社 | 導電性透明基材およびその製造方法 |
| US5824566A (en) * | 1995-09-26 | 1998-10-20 | Canon Kabushiki Kaisha | Method of producing a photovoltaic device |
| JP3527815B2 (ja) * | 1996-11-08 | 2004-05-17 | 昭和シェル石油株式会社 | 薄膜太陽電池の透明導電膜の製造方法 |
| JPH111769A (ja) * | 1997-06-10 | 1999-01-06 | Canon Inc | スパッタ膜の製造方法及びスパッタ膜 |
| US6259016B1 (en) * | 1999-03-05 | 2001-07-10 | Matsushita Electric Industrial Co., Ltd. | Solar cell |
-
2002
- 2002-07-12 JP JP2003514632A patent/JPWO2003009394A1/ja active Pending
- 2002-07-12 US US10/483,925 patent/US20050095809A1/en not_active Abandoned
- 2002-07-12 WO PCT/JP2002/007110 patent/WO2003009394A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003009394A1 (en) | 2003-01-30 |
| US20050095809A1 (en) | 2005-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3811825B2 (ja) | 光吸収層の形成方法 | |
| JPWO2003009394A1 (ja) | 透明電極層の成膜方法および装置 | |
| CN101394062B (zh) | 一种半导体激光器腔面钝化方法 | |
| US20090014065A1 (en) | Method for the production of a transparent conductive oxide coating | |
| CN105132877B (zh) | 一种二氧化钒薄膜低温沉积方法 | |
| JP5165765B2 (ja) | 太陽電池の製造方法 | |
| WO2010084758A1 (ja) | 太陽電池の製造方法及び太陽電池 | |
| JP4288641B2 (ja) | 化合物半導体成膜装置 | |
| JP5155335B2 (ja) | 太陽電池の製造方法 | |
| JP2009176927A (ja) | 太陽電池の製造方法 | |
| JP2002363744A (ja) | 多層膜製造装置および製造方法 | |
| US20100193352A1 (en) | Method for manufacturing solar cell | |
| JP2009021607A (ja) | 透明導電性酸化物コーティングの製造方法 | |
| TW200913284A (en) | Method for the production of a transparent conductive oxide coating | |
| JP2008097969A (ja) | ＺｎＯ系透明導電膜及びその製造方法 | |
| JP4320525B2 (ja) | 光吸収層の作製方法および装置 | |
| JP2003282600A (ja) | 光吸収層の作製方法および装置 | |
| JP4229803B2 (ja) | 透明導電膜の製造方法 | |
| JP2002064062A (ja) | 化合物半導体の成膜方法 | |
| WO2010032490A1 (ja) | 太陽電池及びその製造方法 | |
| JP2002217213A (ja) | 化合物半導体薄膜の製造方法 | |
| TW200937661A (en) | Solar cell manufacturing method | |
| JP2003188396A (ja) | 光吸収層の形成方法および装置 | |
| CN110970523A (zh) | 一种硅基异质结太阳能电池及制造方法 | |
| JP2012146873A (ja) | 太陽電池、太陽電池用透明導電膜付き基板及びそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071127 |