JP5942476B2 - 発光素子における透明電極の製造方法 - Google Patents

Description

本発明は、発光素子における透明電極の製造方法に関する。

一般的に、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）に代表される半導体発光素子には、透明電極が用いられる。透明電極を用いることで、発生した光を外部に取り出すための開口部を電極層に形成する必要がなくなるため、電極の面積を広くすることができ、コンタクト抵抗を低減させることができる。

図２に、従来の発光素子の積層構造の一例を示す。発光素子９００は、基板９０１の上に、ｎ型コンタクト層９０３、ｎ型クラッド層９０５、発光層９０７、ｐ型クラッド層９０９、ｐ型コンタクト層９１１、及び透明電極層９１３が順に積層されて、構成される。更に、ｎ型コンタクト層にはＮ電極９１５が形成され、透明電極層９１３にはＰ電極９１７が形成される。Ｐ電極９１７とＮ電極９１５との間に、順方向に電圧を印加することで、発光層９０７で電子と正孔との再結合が促されて、発光現象が生じることとなる。

通常、発光素子の発光効率を向上させる方法としては、内部効率の向上（発光層の結晶性の改善）と、光取出効率の向上とが挙げられる。このうち、光取出効率を向上させるために、透明電極層には、各種の性質について高い品質が求められる。例えば、発光層９０７からの発光は、透明電極層９１３を通して外部に取り出されるため、透明電極層には、光の透過率が高いことが要求される。また、発光素子の駆動電圧を低減させる観点から、透明電極層には、下地層である半導体層との間のオーミック接触抵抗が低く、シート抵抗が低いことが求められる。これらの要求を満たす高品質な透明電極を作製することで、発光効率の高い発光素子を製造することができる。

透明電極の代表的な材料としては、酸化インジウムスズ（ＩＴＯ）や、酸化インジウム亜鉛（ＩＺＯ）等がある。例えば、ＩＴＯを成膜する方法としては、スプレー法、ＣＶＤ法、ディップ法等の化学反応を利用した成膜方法と、真空蒸着（抵抗加熱型、電子ビーム（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ：ＥＢ）型）法、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）法等の物理的な成膜方法がある。その中でも、スパッタリング法を用いたＩＴＯ膜の成膜が、近年主流になっている。一般的に、スパッタリング法を用いて成膜されたＩＴＯは、シート抵抗が低く、光の透過率が高い傾向があるため、高品質なＩＴＯ膜を得ることができる。また、装置的に量産性に優れていることも、スパッタリング法が主に用いられている理由の一つである。

しかし、スパッタリング法では、電界加速されたアルゴン等のイオンの衝突により弾き飛ばされたターゲット材料が下地層に堆積する際に、下地層の表面にダメージを与え、欠陥等を形成してしまうという問題があった。下地層の表面に欠陥等が存在すると、欠陥準位にキャリアがトラップされるため、透明電極と下地の半導体層との間の接触抵抗が大きくなり、発光素子の駆動電圧が増加し発光効率が低下する。

この問題を解決するために、ＩＴＯ膜を形成する際に、スパッタリング法とＥＢ蒸着法とを併用する技術が開発されている。例えば、下記の特許文献１には、まずＥＢ蒸着法でＩＴＯ膜を所定の厚さ成膜し、その上からスパッタリング法でＩＴＯ膜を重ねて形成する方法が開示されている。一般的に、ＥＢ蒸着法を用いて成膜されたＩＴＯ膜は、スパッタリング法を用いて成膜されたＩＴＯ膜に比べて、シート抵抗や光の透過率といった性質が劣る傾向がある。しかし、ＥＢ蒸着法では、下地層へのダメージは抑えることができる。従って、露出している下地層に対して成膜するときにはＥＢ蒸着法を用い、下地層がＩＴＯで覆われた後に、スパッタリング法を用いて成膜を行うことで、高い品質のＩＴＯ膜を得ることができる。

特開２００９−５４８８９号公報

しかし、上記の特許文献１に記載の方法のように、ＥＢ蒸着法とスパッタリング法とを併用すると、それぞれの方法による成膜を別々の装置で着工する必要があるため、工程が複雑になり、コストが増加するという問題があった。特に、ＥＢ蒸着法では、高真空状態で蒸着が行われるため、高真空状態を作り出すために時間を要し、プロセス時間の増大を招く。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、複雑な工程を経ることなく、高い品質の透明電極を作製することが可能な、新規かつ改良された発光素子における透明電極の製造方法を提供することにある。

上記課題を解決するために、本発明のある観点によれば、スパッタリング法を利用して発光素子における透明電極を製造する方法であって、所定の基板上に形成された半導体層の上に、第１のＲＦパワーによって、透明電極用材料を第１の膜厚で形成することで、第１の透明電極層を形成し、前記第１の透明電極層上に、前記第１のＲＦパワーよりも大きな値を有する第２のＲＦパワーによって、所望の膜厚まで前記透明電極用材料を形成することを特徴とする、透明電極の製造方法が提供される。

また、前記第１のＲＦパワーは、５０Ｗ以下であってもよい。

また、前記第２のＲＦパワーは、１００Ｗ以上であってもよい。

また、前記透明電極用材料は、酸化インジウムスズ（ＩＴＯ）又は酸化インジウム亜鉛（ＩＺＯ）であってもよい。

また、前記第１の膜厚は、５０ｎｍ以下であってもよい。

また、前記基板の温度は、５０℃以上であってもよい。

以上説明したように本発明によれば、２種類のＲＦパワーにより透明電極層を成膜することで、複雑な工程を経ることなく、すなわち、コストやプロセス時間の増加を生じさせずに、高い品質の透明電極を作製することが可能になる。

本発明の一実施形態に係る発光素子の積層構造を示す断面図である。 従来の発光素子の積層構造を示す断面図である。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

図１を参照して、本発明の一実施形態に係る発光素子の構造及び製造方法について説明する。以下では、代表的な発光素子として、ＧａＮ系ＬＥＤを例に挙げて説明を行うが、本実施形態は、他の公知のＬＥＤ構造に対しても適用することが可能である。

図１は、本発明の一実施形態に係る発光素子の積層構造の一例を示す断面図である。発光素子１００は、基板１０１の上に、ｎ型コンタクト層１０３、ｎ型クラッド層１０５、発光層１０７、ｐ型クラッド層１０９、ｐ型コンタクト層１１１、第１透明電極層１１３、及び第２透明電極層１１５が順に積層されて、形成される。更に、ｎ型コンタクト層にはＮ電極１１９が形成され、第２透明電極層１１５にはＰ電極１１７が形成される。

基板１０１には、例えばサファイア基板が用いられる。また、本実施形態に係る基板１０１は、サファイア基板に限定される訳ではなく、基板上に形成される各種半導体に応じて、ＳｉやＳｉＣ等の公知の材料が用いられてもよい。基板１０１の上に積層される、ｎ型コンタクト層１０３、ｎ型クラッド層１０５、発光層１０７、ｐ型クラッド層１０９、及びｐ型コンタクト層１１１は、例えば、有機金属気相成長（ＭＯＶＰＥ）法を用いて形成される。ここで、ＭＯＶＰＥ法を用いる際の各層の成長条件は、所望の構造が得られるように最適化された成長条件が選択される。

ｎ型コンタクト層１０３には、Ｎ電極１１９が形成される。また、ｐ型コンタクト層１１１には、第１透明電極層１１３及び第２透明電極層１１５を介して、Ｐ電極１１７が形成される。Ｎ電極１１９及びＰ電極１１７は、例えば蒸着法等を用いて形成される。その後、最適化された条件で熱処理が加えられ、低コンタクト抵抗化処理が実施される。このとき、ｎ型コンタクト層１０３及びｐ型コンタクト層１１１は、電極と半導体層とのコンタクト抵抗を緩和する役割を果たす。ｎ型コンタクト層１０３、ｐ型コンタクト層１１１は、例えば、それぞれ、ｎ型、ｐ型不純物が添加されたＧａＮ等で形成される。

ｎ型クラッド層１０５及びｐ型クラッド層１０９は、発光層１０７を挟むように形成される。また、ｎ型クラッド層１０５及びｐ型クラッド層１０９のバンドギャップが、発光層１０７のバンドギャップよりも大きくなるように、各クラッド層を形成するための材料が選択される。このような構造を取ることで、電子及び正孔を発光層１０７に閉じ込めることが可能となり、電子と正孔の再結合の効率、すなわち、発光効率を高くすることができる。ｎ型クラッド層１０５、ｐ型クラッド層１０９は、例えば、それぞれ、ｎ型、ｐ型不純物が添加されたＡｌＧａＮ等で形成される。

発光層１０７では、順方向に電圧が印加されることで、電子と正孔との再結合が促され、発光現象が生じる。発光層１０７は、ｎ型クラッド層１０５及びｐ型クラッド層１０９と共に、例えば、ＩｎＧａＮを井戸層とした多重量子井戸（Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ：ＭＱＷ）構造を形成する。あるいは、発光層１０７は、ｎ型クラッド層１０５及びｐ型クラッド層１０９と共に、ダブルヘテロ接合構造、又は単一量子井戸（Ｓｉｎｇｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ：ＳＱＷ）構造を形成してもよい。また、発光層１０７の主成分は、ＧａＡｓやＩｎＰであってもよい。

ｐ型コンタクト層１１１の上には、第１透明電極層１１３、及び第２透明電極層１１５がスパッタリング法を用いて順に積層される。以下では、第１透明電極層１１３及び第２透明電極層１１５の材料にＩＴＯを用いた場合を例に挙げて、透明電極層の製造方法を説明する。

まず、ＲＦ（高周波）パワーを第１の値に設定して、スパッタリング法を用いて、第１透明電極層１１３を所定の厚さ（以下、第１の膜厚と呼ぶ）だけ成膜する。ここで、成膜を行う装置としては、例えば、高周波スパッタリング装置や、マグネトロンスパッタリング装置を用いることができる。次に、基板をスパッタリング装置に入れたままで、ＲＦパワーの設定値を第２の値に切り替えて、第１透明電極層１１３の上に、第２透明電極層１１５を成膜する。ここで、第１のＲＦパワーは、第２のＲＦパワーよりも小さい値に設定される。第１のＲＦパワーを相対的に低くすることで、ターゲットに衝突するイオンの加速電圧を低減させることができるため、下地層への欠陥等のダメージを小さくすることができる。

第２透明電極層１１５を成膜する際には、既に下地層、すなわちｐ型コンタクト層１１１は第１透明電極層１１３で覆われている。従って、第１のＲＦパワーよりも相対的に大きな値を有する第２のＲＦパワーでスパッタリング法による成膜を行っても、下地層にダメージを与えることはなく、下地層との接触抵抗の小さい透明電極層を成膜することができる。

ここで、第１のＲＦパワーの値は、具体的には、５０Ｗ以下とすることが好ましい。また、第２のＲＦパワーの値は、具体的には、１００Ｗ以上とすることが好ましく、１００〜１５０Ｗ程度とすることが更に好ましい。

一般的に、スパッタリング法によるＩＴＯ膜の成膜を行う際に、ＲＦパワーを小さくしていくと、透明電極層のシート抵抗や光の透過率といった性質は低下していくが、ターゲットに衝突するイオンの加速電圧が減少するので、下地層へのダメージは低減する傾向がある。第１のＲＦパワーを設定する際に、ＲＦパワーを５０Ｗよりも大きな値に設定すると、下地層へのダメージ低減効果が十分には得られない。従って、ＲＦパワーを５０Ｗ以下の値に設定して成膜を行うことで、透明電極層と下地層との間の接触抵抗を十分に低下させることができ、発光素子の発光効率を向上させる効果を得ることができる。

一方、第２のＲＦパワーを設定する際に、ＲＦパワーを１００Ｗよりも小さな値に設定すると、透明電極層のシート抵抗や光の透過率といった性質が低下するため、十分な発光効率を得ることができない。従って、ＲＦパワーを１００Ｗ以上の値に設定して成膜を行うことで、透明電極層のシート抵抗を低減させ、光の透過率を増加させることができるため、発光素子の発光効率を向上させる効果を得ることができる。また、ＲＦパワーを１５０Ｗ程度に設定することで、発光素子の発光効率を更に向上させることが可能となる。

また、第１透明電極層１１３の膜厚、すなわち、第１の膜厚は、５０ｎｍ程度以下でもよい。上述したように、一般的に、スパッタリング法によるＩＴＯ膜の成膜を行う際には、ＲＦパワーを小さくしていくと、下地層へのダメージは低減するが、シート抵抗や光の透過率といった性質は低下していく傾向がある。しかし、第１透明電極層１１３の膜厚を５０ｎｍ程度以下に制御することで、シート抵抗や光の透過率といった性質の低下が、発光素子の発光効率に与える影響を相対的に抑制することができる。

また、第１透明電極層１１３を形成する際には、基板温度は５０℃程度以上であってもよい。一般的に、スパッタリング法を用いて成膜を行う際は、基板の温度を上昇させることで、下地層と成膜された層との接着性を向上させることができる。基板温度を５０℃程度以上に保った状態で第１透明電極層１１３を形成することで、下地層であるｐ型コンタクト層１１１との接着性を向上させることができる。

以上説明してきたように、本実施形態は、スパッタリング法のみを用いて、条件を変えて２回成膜を行うことで、透明電極を形成する。第１透明電極層及び第２透明電極層の形成プロセスは、同一の装置で、基板をチャンバーに入れたまま、連続して着工することができるので、プロセス時間やコストの大幅な増加にはつながらない。また、第１透明電極層を成膜する際には、ＲＦパワーを下げて、下地層へのダメージを低減することで接触抵抗を小さくし、第２透明電極層を成膜する際には、ＲＦパワーを上げて、光の透過率が高く、シート抵抗の低い透明電極層を形成することで、全体として高い品質の透明電極を得ることができ、発光素子の発光効率を向上させることができる。

また、以上の説明では、透明電極層の材料としてＩＴＯを用いたが、他の材料として、ＩＺＯを用いた場合でも同様の効果を得ることができる。更に、以上の説明では、ＩＴＯの形成方法としてＲＦスパッタリング法を用いた場合について述べたが、ＤＣスパッタリング法を用いた場合でも同様な方法で同様の効果を得ることができる。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

１００ 発光素子
１０１ 基板
１０３ ｎ型コンタクト層
１０５ ｎ型クラッド層
１０７ 発光層
１０９ ｐ型クラッド層
１１１ ｐ型コンタクト層
１１３ 第１透明電極層
１１５ 第２透明電極層
１１７ Ｐ電極
１１９ Ｎ電極
９００ 発光素子
９０１ 基板
９０３ ｎ型コンタクト層
９０５ ｎ型クラッド層
９０７ 発光層
９０９ ｐ型クラッド層
９１１ ｐ型コンタクト層
９１３ 透明電極層
９１５ Ｎ電極
９１７ Ｐ電極

Claims (6)

1. スパッタリング法を利用して発光素子における透明電極を製造する方法であって、
   所定の基板上に形成された半導体層の上に、前記半導体層に対するダメージを軽減し前記半導体層との間の接触抵抗を所望の値まで低下させることが可能な第１のＲＦパワーによって、透明電極用材料を第１の膜厚で形成することで、第１の透明電極層を形成し、
   前記第１の透明電極層上に、前記第１のＲＦパワーよりも大きな値を有する第２のＲＦパワーであってシート抵抗を所望の値まで低下させるとともに光の透過率を所望の値まで向上させることが可能な前記第２のＲＦパワーによって、所望の膜厚まで前記透明電極用材料を形成する
   ことを特徴とする、透明電極の製造方法。
2. 前記第１のＲＦパワーは、５０Ｗ以下である
   ことを特徴とする、請求項１に記載の透明電極の製造方法。
3. 前記第２のＲＦパワーは、１００Ｗ以上である
   ことを特徴とする、請求項１又は２に記載の透明電極の製造方法。
4. 前記透明電極用材料は、ＩＴＯ又はＩＺＯである
   ことを特徴とする、請求項１〜３のいずれか１項に記載の透明電極の製造方法。
5. 前記第１の膜厚は、５０ｎｍ以下である
   ことを特徴とする、請求項１〜４のいずれか１項に記載の透明電極の製造方法。
6. 前記基板の温度は、５０℃以上である
   ことを特徴とする、請求項１〜５のいずれか１項に記載の透明電極の製造方法。

Images