CN1124409A - 电可擦可编程序只读存储器及其制造方法 - Google Patents
电可擦可编程序只读存储器及其制造方法 Download PDFInfo
- Publication number
- CN1124409A CN1124409A CN95115054A CN95115054A CN1124409A CN 1124409 A CN1124409 A CN 1124409A CN 95115054 A CN95115054 A CN 95115054A CN 95115054 A CN95115054 A CN 95115054A CN 1124409 A CN1124409 A CN 1124409A
- Authority
- CN
- China
- Prior art keywords
- floating boom
- semiconductor substrate
- grid
- interlayer dielectric
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000007667 floating Methods 0.000 claims abstract description 50
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 15
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 32
- 239000011229 interlayer Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 239000012528 membrane Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种EEPROM，它包括覆盖浮栅一侧面和源电极某一部分的选择栅和覆盖浮栅另一侧面和漏电极某一部分的控制栅，EEPROM在电荷耦合率方面得到改善，即使在低的外加电压情况也使编程效率增加。低的外加电压加于EEPROM，使外围晶体管的栅氧化膜结击穿电压降低，结果可能使用浅结和薄栅氧化膜工艺。利用离子注入工艺可能实现浅结，结果形成源极和漏极。
Description
本发明一般涉及电可擦可编程序只读存储器(下文称为“EEPROM”)，更具体地说，涉及在低的外加电压下具有高电荷耦合效率和编程效率的EEPROM。而且，本发明还涉及EEPROM的简单制造方法。
通常，EEPROM被称为能够电写入和擦除数据的半导体器件。至于它的结构，是把其上累积电荷的浮栅设置在控制栅和栅氧化膜之间。
如果在控制栅和漏极之间在正向方向施加高电压，则在漏电极周围产生的高能电子，越过薄栅氧化膜的势垒，通过热载流子注入到浮栅中。晶体管的阈值电压随注入电荷的数量，记录数据变化。
另一方面，如果控制栅和漏电极之间在反方向施加高电压，则注入到浮栅的电子穿过隧道氧化膜进入半导体衬底，这被称为Fowler-Nordheim隧道现象，擦除在浮栅中记录的数据。
上述的EEPROM中，位于浮栅下面的栅氧化膜起隧道氧化膜的作用，是非常的薄，可使电子通过，而使它可以记录和擦除数据。此外，在确定隧道氧化膜时，应考虑晶体管的穿通电压和阈值电压。
为了更好地了解本发明的背景，下面结合某些附图叙述常规技术。
参看图1，它表示一个常规EEPROM的例子。如该图所示，氧化膜2和岛状浮栅3叠置在半导体衬底1上面，在半导体衬底1中，在浮栅3的右下方、形成漏电极4。在浮栅3和半导体衬底1的表面，形成层间绝缘层5，在其上的控制栅7纵向延伸，以便防护浮栅3。在半导体衬底1中形成的源极4′位于控制栅7的左下方，控制栅7作为浮栅3和源极4′之间的选择栅。
上述常规的EEPROM，借助于保护浮栅的控制栅，有利于提高电荷耦合效率。然而，其缺点是，即为了在半导体衬底的各自区域形成漏极和源极，要进行两种不同的离子注入处理。
再参看图2，它表示常规EEPROM的另一个例子。所示的EEPROM是一种分栅型的EEPROM，其中氧化膜12和浮栅13被叠置在半导体衬底11上面。层间绝缘膜15形成在浮栅13的整个表面和露出的半导体衬底11上面。位于层间绝缘膜上面的控制栅17，从浮栅13的上表面延伸到半导体衬底11的预定部分。在浮栅13的右下方形成漏极14，在控制栅17的左下方形成源极14′。它作为浮栅13和源极14′之间的选择栅。
分栅型EEPROM的显著缺点是浮栅的侧壁不由控制栅覆盖，所以降低了电荷耦合率，这使编程效率降低
因此，本发明的目的是解决现有技术中遇到的上述问题，提供具有高电荷耦合率和编程效率的EEPROM。
本发明的另一个目的是提供一种制造EEPROM的简单方法，它能同时形成源极和漏极，并且实现浅结。
按照本发明的一种方案，提供制造EEPROM的一种方法，包括下列步骤：在半导体衬底上形成栅氧化膜；在栅氧化膜上形成浮栅；在浮栅的整个表面和露出的半导体衬底上面形成第一层间绝缘膜；在第一层间绝缘膜区域上，从半导体衬底部分到浮栅上表面部分，形成选择栅；利用浮栅和选择栅电极作为掩模，把杂质注入到半导体衬底，形成源极和漏极，所述的杂质类型与所述半导体衬底的杂质类型不同；在最终所得结构的整个表面形成第二层间绝缘膜；腐蚀位于选择栅上面的第二层间绝缘层的一部分，以便露出接触孔，通过该孔露出选择栅；形成控制栅，其通过接触孔和选择栅接触，并且保护浮栅的没有覆盖的上表面。
按照本发明的另一个目的，提供一种EEPROM，它包括：叠置在半导体衬底上面的栅氧化膜和浮栅；在浮栅的整个表面和半导体衬底上形成的第一层间绝缘膜；从浮栅的上表面到半导体衬底的一部分，用第一层间绝缘膜覆盖选择栅；在半导体衬底上形成的源电极和漏电极，分别由浮栅和选择栅的部分覆盖；在最终结构的整个表面上面形成第二层间绝缘膜；在第二层间绝缘膜中形成接触孔，以便露出选择栅；一控制栅通过接触孔和选择栅接触并且保护浮栅的其它的没有被覆盖的表面部分。
通过参考下列附图详细的叙述本发明的优选实施例，本发明的目的和其它优点将变得更为明显。
图1是按照常规方法制造的EEPROM结构的剖视图。
图2是按照另一种常规方法制造的EEPROM结构的剖视图。
图3是按照本发明制造的EEPROM结构的剖视图。
参考附图、更好的理解本发明优选实施例的用途。
参见图3，它表示按照本发明的一种EEPROM。
如图所示，在半导体衬底21上面叠置栅氧化膜22和浮栅23、此后，在浮栅23的整个表面和露出的半导体衬底21上面形成第一层间绝缘层25。用上述方法形成纵向延伸的选择栅26、以便覆盖浮栅23的左部和半导体衬底21的区域。浮栅23有这样的一个矩形形状，以便部分地覆盖有源区。
此时，位于浮栅23下面的栅氧化膜22具有比如说100或者更薄的厚度，使电子能够通过此厚度，于是作为隧道氧化膜。可以用单层氧化膜和多层的氧化物—氮化物—氧化物膜作为第一层间绝缘膜25。
此后，利用浮栅23和选择栅26作为掩模，把与半导体衬底杂质类型相反的杂质注入到半导体衬底形成漏极24和源极24′，接着在最终获得结构的整个表面形成第2层间绝缘膜27。
腐蚀第2层间绝缘膜27的预定区域形成接触孔28，通过该接触孔28暴露出选择栅极26的一部分。通过接触孔28，使选择栅26与控制栅29互相接触，以便保护浮栅23的右侧面。
如上所述，按照本发明的EEPROM包括覆盖浮栅的一部分和源极的某一部分的一选择栅，一控制栅，它覆盖浮栅的另一部分和漏极的某一部分。本发明的EEPROM在电荷耦合率方面得到改善，即使在低的外加电压情况也使编程效率增加。另外，把低外电压加于EEPROM，使外围晶体管的栅氧化膜结击穿电压降低，使浅结和薄栅氧化膜工艺变成可能。此外，在浮栅上面形成选择栅后，可能利用离子注入工艺实现浅结，导致形成源极和漏极。
对于普通技术人员，在读了上述公开文件后，所公开的本发明的其它特征优点和实施例将显而易见。对此，在相当详细地叙述本发明特殊实施例的同时，如所叙述的和要求的，在不脱离本发明精神实质和范围的情况下，可能对这些实施例进行变化和修改。
Claims (7)
1.一种制造EEPROM的方法，包括下列步骤：
在半导体衬底上形成栅氧化膜；
在栅氧化膜上面形成浮栅；
在浮栅的整个表面和露出的半导体衬底上面形成第1层间绝缘膜；
在第1层间绝缘膜的区域，从半导体衬底的一部分到浮栅上表面的一部分形成选择栅；
利用浮栅和选择栅作为掩模，把杂质注入到半导体衬底，形成源极和漏极，所述的杂质与半导体衬底中杂质类型不同；
在最终获得的结构的整个表面形成第2层间绝缘膜；
腐蚀位于选择栅上面的部分第2层间绝缘膜，以便露出接触孔，通过该接触孔使选择栅露出；
形成控制栅，它通过接触孔和选择栅相互接触，并且保护浮栅的未覆盖的上表面。
2.按照权利要求1的一种方法，其特征是栅氧化膜的厚度是100或更薄，以便作为隧道氧化膜。
3.按照权利要求1的一种方法，其特征是形成的所述选择栅和控制栅沿某一方向延伸。
4.一种EEPROM包括：
一个栅氧化膜和一个浮栅，它们叠置在半导体衬底上面；
第一层间绝缘膜，它形成在浮栅的整个表面上和半导体衬底上面；
一选择栅，它覆盖由浮栅的上表面到半导体部分的第一层间绝缘膜；
一源极和一漏极，它们形成在半导体衬底中，分别由部分浮栅和选择栅覆盖；
一第2层间绝缘膜，它形成在最终获得结构的整个表面上；
一接触孔，它形成在第2层间绝缘膜中，使选择栅露出；
一控制栅，它通过接触孔和选择栅相互接触，并且保护浮栅的其它没覆盖的表面部分。
5.一种按照权利要求4的方法，其特征是所述的浮栅具有岛状类型，仅仅覆盖半导体衬底的有源区。
6.一种按照权利要求4的EEPROM，其特征是形成的选择栅和控制栅沿某一方向延伸。
7.一种按照权利要求4的EEPROM，其特征是构成所述第一层间绝缘膜是单层氧化膜或是多层氧化物—氮化物—氧化物膜。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR9417297 | 1994-07-18 | ||
| KR1019940017297A KR0144421B1 (ko) | 1994-07-18 | 1994-07-18 | 플레쉬 이.이.피.롬의 제조방법 |
| KR94-17297 | 1994-07-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1124409A true CN1124409A (zh) | 1996-06-12 |
| CN1041666C CN1041666C (zh) | 1999-01-13 |
Family
ID=19388240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95115054A Expired - Fee Related CN1041666C (zh) | 1994-07-18 | 1995-07-18 | 电可擦可编程序只读存储器及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5614429A (zh) |
| JP (1) | JP2758577B2 (zh) |
| KR (1) | KR0144421B1 (zh) |
| CN (1) | CN1041666C (zh) |
| DE (1) | DE19526201C2 (zh) |
| GB (1) | GB2291537B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1306598C (zh) * | 2003-12-31 | 2007-03-21 | 中芯国际集成电路制造(上海)有限公司 | 制作高紫外－阈值电压电可擦除可编程只读存储器的方法 |
| CN100452406C (zh) * | 2006-04-10 | 2009-01-14 | 清华大学 | 一种陷阱电荷俘获型的快闪存储器阵列的操作方法 |
| US8189385B2 (en) | 2007-12-26 | 2012-05-29 | Semiconductor Components Industries, Llc | Nonvolatile semiconductor memory device, method for manufacturing the same, and nonvolatile memory array |
| CN106505069A (zh) * | 2015-09-08 | 2017-03-15 | 中芯国际集成电路制造(上海)有限公司 | 一种eeprom存储器件及其制备方法、电子装置 |
| CN109699188A (zh) * | 2016-08-08 | 2019-04-30 | 硅存储技术公司 | 形成低高度分裂栅存储器单元的方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW368749B (en) * | 1995-09-11 | 1999-09-01 | Matsushita Electronics Corp | Semiconductor memory device and driving method thereof |
| JP2914252B2 (ja) * | 1995-10-14 | 1999-06-28 | 日本電気株式会社 | 不揮発性半導体メモリ装置の製造方法 |
| JP2882392B2 (ja) * | 1996-12-25 | 1999-04-12 | 日本電気株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US6731976B2 (en) | 1997-09-03 | 2004-05-04 | Medtronic, Inc. | Device and method to measure and communicate body parameters |
| JP5014543B2 (ja) * | 1999-07-29 | 2012-08-29 | エヌエックスピー ビー ヴィ | 半導体装置 |
| US6482700B2 (en) * | 2000-11-29 | 2002-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Split gate field effect transistor (FET) device with enhanced electrode registration and method for fabrication thereof |
| DE10106606B4 (de) * | 2001-02-13 | 2006-11-02 | Tobias Meyer | Modifizierte Floating Gate Transistor Struktur mit negativem differentiellen Widerstand |
| US7046552B2 (en) * | 2004-03-17 | 2006-05-16 | Actrans System Incorporation, Usa | Flash memory with enhanced program and erase coupling and process of fabricating the same |
| US8538997B2 (en) * | 2004-06-25 | 2013-09-17 | Apple Inc. | Methods and systems for managing data |
| US7375393B1 (en) * | 2005-01-27 | 2008-05-20 | National Semiconductor Corporation | Non-volatile memory (NVM) retention improvement utilizing protective electrical shield |
| JP2006253685A (ja) * | 2005-03-07 | 2006-09-21 | Samsung Electronics Co Ltd | スプリットゲート不揮発性メモリ装置及びそれの形成方法 |
| US7968934B2 (en) * | 2007-07-11 | 2011-06-28 | Infineon Technologies Ag | Memory device including a gate control layer |
| KR101277147B1 (ko) * | 2009-12-10 | 2013-06-20 | 한국전자통신연구원 | 이이피롬 장치 및 그 제조 방법 |
| CN111048511B (zh) * | 2018-10-15 | 2022-03-01 | 无锡华润上华科技有限公司 | Flash器件及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939558A (en) * | 1985-09-27 | 1990-07-03 | Texas Instruments Incorporated | EEPROM memory cell and driving circuitry |
| US4949140A (en) * | 1987-02-02 | 1990-08-14 | Intel Corporation | EEPROM cell with integral select transistor |
| JPS63199464A (ja) * | 1987-02-16 | 1988-08-17 | Nippon Denso Co Ltd | 不揮発性半導体記憶装置 |
| JPH07101713B2 (ja) * | 1988-06-07 | 1995-11-01 | 三菱電機株式会社 | 半導体記憶装置の製造方法 |
| JPH0376163A (ja) * | 1989-08-17 | 1991-04-02 | Sony Corp | 半導体不揮発性メモリ |
| JPH03245575A (ja) * | 1990-02-22 | 1991-11-01 | Mitsubishi Electric Corp | 半導体記憶装置及びその製造方法 |
| JP2602575B2 (ja) * | 1990-07-06 | 1997-04-23 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| US5284784A (en) * | 1991-10-02 | 1994-02-08 | National Semiconductor Corporation | Buried bit-line source-side injection flash memory cell |
| US5422504A (en) * | 1994-05-02 | 1995-06-06 | Motorola Inc. | EEPROM memory device having a sidewall spacer floating gate electrode and process |
| US5429969A (en) * | 1994-05-31 | 1995-07-04 | Motorola, Inc. | Process for forming electrically programmable read-only memory cell with a merged select/control gate |
| US5498559A (en) * | 1994-06-20 | 1996-03-12 | Motorola, Inc. | Method of making a nonvolatile memory device with five transistors |
| US5455792A (en) * | 1994-09-09 | 1995-10-03 | Yi; Yong-Wan | Flash EEPROM devices employing mid channel injection |
-
1994
- 1994-07-18 KR KR1019940017297A patent/KR0144421B1/ko not_active IP Right Cessation
-
1995
- 1995-07-17 US US08/503,246 patent/US5614429A/en not_active Expired - Lifetime
- 1995-07-18 CN CN95115054A patent/CN1041666C/zh not_active Expired - Fee Related
- 1995-07-18 GB GB9514639A patent/GB2291537B/en not_active Expired - Fee Related
- 1995-07-18 DE DE19526201A patent/DE19526201C2/de not_active Expired - Fee Related
- 1995-07-18 JP JP7181556A patent/JP2758577B2/ja not_active Expired - Lifetime
-
1996
- 1996-12-12 US US08/764,245 patent/US5710735A/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1306598C (zh) * | 2003-12-31 | 2007-03-21 | 中芯国际集成电路制造(上海)有限公司 | 制作高紫外－阈值电压电可擦除可编程只读存储器的方法 |
| CN100452406C (zh) * | 2006-04-10 | 2009-01-14 | 清华大学 | 一种陷阱电荷俘获型的快闪存储器阵列的操作方法 |
| US8189385B2 (en) | 2007-12-26 | 2012-05-29 | Semiconductor Components Industries, Llc | Nonvolatile semiconductor memory device, method for manufacturing the same, and nonvolatile memory array |
| CN106505069A (zh) * | 2015-09-08 | 2017-03-15 | 中芯国际集成电路制造(上海)有限公司 | 一种eeprom存储器件及其制备方法、电子装置 |
| CN106505069B (zh) * | 2015-09-08 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 一种eeprom存储器件及其制备方法、电子装置 |
| CN109699188A (zh) * | 2016-08-08 | 2019-04-30 | 硅存储技术公司 | 形成低高度分裂栅存储器单元的方法 |
| CN109699188B (zh) * | 2016-08-08 | 2020-06-09 | 硅存储技术公司 | 形成低高度分裂栅存储器单元的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08181233A (ja) | 1996-07-12 |
| US5710735A (en) | 1998-01-20 |
| US5614429A (en) | 1997-03-25 |
| GB2291537A (en) | 1996-01-24 |
| KR0144421B1 (ko) | 1998-07-01 |
| GB9514639D0 (en) | 1995-09-13 |
| KR960006046A (ko) | 1996-02-23 |
| DE19526201A1 (de) | 1996-02-01 |
| GB2291537B (en) | 1998-04-08 |
| DE19526201C2 (de) | 1997-09-11 |
| JP2758577B2 (ja) | 1998-05-28 |
| CN1041666C (zh) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1041666C (zh) | 电可擦可编程序只读存储器及其制造方法 | |
| US5614747A (en) | Method for manufacturing a flash EEPROM cell | |
| US5708285A (en) | Non-volatile semiconductor information storage device | |
| US5773343A (en) | Semiconductor device having a recessed channel structure and method for fabricating the same | |
| US5923976A (en) | Nonvolatile memory cell and method of fabricating the same | |
| CN1108613C (zh) | 制造非易失性存储单元的方法 | |
| KR100239459B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| US20040256657A1 (en) | [flash memory cell structure and method of manufacturing and operating the memory cell] | |
| JPH0640588B2 (ja) | 半導体記憶装置 | |
| CN1652324A (zh) | 半导体器件及其制造方法 | |
| DE4407248A1 (de) | Eeprom-Flash-Speicherzelle, Speichervorrichtung und Verfahren zur Bildung derselben | |
| CN1992235A (zh) | Nor型闪存单元阵列及其制造方法 | |
| CN1992345A (zh) | 包括双隧道氧化物层的闪存单元及其制造方法 | |
| US7528438B2 (en) | Non-volatile memory including assist gate | |
| US6677638B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| CN1929143A (zh) | 分裂栅型非易失性存储器器件及其制造方法 | |
| CN1131559C (zh) | 快闪存储器分离栅极结构的制造方法 | |
| US6090665A (en) | Method of producing the source regions of a flash EEPROM memory cell array | |
| JPH0640587B2 (ja) | 半導体記憶装置 | |
| US5998262A (en) | Method for manufacturing ETOX cell having damage-free source region | |
| US6887756B2 (en) | Method of forming flash memory with protruded floating gate | |
| KR100325698B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| CN1591879A (zh) | 一种电可擦除可编程只读存储器及其制造方法 | |
| JPH0992737A (ja) | 不揮発性メモリ装置 | |
| CN100343980C (zh) | 非挥发性存储元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 19990113 Termination date: 20130718 |