CN1929143A - 分裂栅型非易失性存储器器件及其制造方法 - Google Patents
分裂栅型非易失性存储器器件及其制造方法 Download PDFInfo
- Publication number
- CN1929143A CN1929143A CNA2006101286730A CN200610128673A CN1929143A CN 1929143 A CN1929143 A CN 1929143A CN A2006101286730 A CNA2006101286730 A CN A2006101286730A CN 200610128673 A CN200610128673 A CN 200610128673A CN 1929143 A CN1929143 A CN 1929143A
- Authority
- CN
- China
- Prior art keywords
- conductive film
- film pattern
- pattern
- active area
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000003860 storage Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 241001232787 Epiphragma Species 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000011435 rock Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
公开了一种分裂栅型非易失性存储器器件及其制造方法。该存储器器件包括：在半导体衬底上所限定的有源区，在有源区之上所形成的一浮动栅对，在浮动栅和有源区之间所插入的电荷存储绝缘层，在有源区上所形成的且分别地部分重叠在浮动栅之上的字线对，以及在字线和有源区之间所插入的栅绝缘膜。对称的浮动栅可以如此形成，使得在有源区上所形成的浮动栅图案上形成导电膜，并依次对导电膜和浮动栅图案进行图案化。根据本发明，可防止导电纵条形成在浮动栅之间的有源区上，因此提高了存储器器件的可靠性，且避免了由纵条所引起的有源区电阻增加。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，且更具体地涉及一种分裂栅型非易失性存储器器件及其制造方法。
背景技术
因为非易失性存储器器件是可电擦除和可电编程的，且无需电源来保持所编程的数据，其在各种领域中的应用范围日益变宽。这种非易失性存储器器件典型地可分类为NAND型和NOR型。NAND和NOR存储器单元分别具有高密度集成和高速工作的优点。NAND和NOR存储器器件趋向于将它们的应用扩展到其中这些相应优点具有重要性的领域。
在NOR型非易失性存储器器件中，多个存储器单元设置为并联于单个位线。每个存储器单元由单个晶体管组成。NOR型非易失性存储器如此配置，使得单个存储器单元晶体管连接在位线所连接的漏极和公用源极线所连接的源极之间。NOR型存储器有具有高存储器单元电流且能够高速工作的优点。但是，其缺点是位线接触和源极线占据器件的较大面积，于是在高密度集成中造成了困难。
NOR型非易失性存储器器件如此配置，使得其存储器单元并联于位线。因此，如果该存储器单元晶体管的阈值电压小于施加到未选择的存储器单元的字线的电压(一般为0V)，则不论所选存储器单元是“通”状态还是“断”状态，电流都在源极和漏极之间流动，使得器件发生故障，即，所有存储器单元被读为“通”状态。为了解决此问题，提出一种具有称为分裂栅型架构的非易失性存储器器件。
另一方面，非易失性存储器器件可分为具有FLOTOX结构的分层配置的闪速存储器器件以及具有多层栅极绝缘膜和类似MOS晶体管结构的SONOS器件。在SONOS器件的情况下，栅极绝缘膜是多层电荷存储绝缘层且电荷存储在深能级陷阱中，因此与闪速存储器器件相比，提供了较好的可靠性，且能在较低电压下进行编程和擦除操作。
图1到图3示出了制造分裂栅型非易失性存储器器件的常规方法。
参考图1，器件隔离膜形成在半导体衬底上以限定有源区11且然后形成电荷存储层、第一导电膜和盖膜(capping film)。在SONOS器件的情况下，具有高陷阱密度的绝缘膜插入在隧道绝缘膜和阻挡绝缘膜之间以形成电荷存储层，通常，采用二氧化硅膜-氮化硅膜-二氧化硅膜(ONO膜)的分层结构。此外，在FLOTOX器件的情况下，其具有包括浮动栅的分层栅结构，电荷存储层可由隧道氧化物膜、多晶硅浮动栅和ONO膜组成。另外，对二氧化硅膜的缓冲层以及氮化硅膜的硬掩膜层进行层压，以形成盖膜。
盖膜、第一导电膜和电荷存储层被依次图案化，以在有源区上形成第一导电膜图案16以及盖膜图案，其中多层电荷存储层14插在第一导电膜图案16和有源区11之间，且在第一导电膜图案16上层压了氧化物膜图案18和氮化物膜图案20。
参考图2，横向的绝缘膜22形成在第一导电膜图案16的侧壁上，且栅绝缘膜24形成在有源区上。第二导电膜26以保角(conformal)的方式形成在栅绝缘膜24上。此时，第二导电膜26在第一导电图案16之间形成凹槽G，使得形成侧壁。另外，光致抗蚀剂图案28形成在第二导电膜26上。
如图3所示，使用光致抗蚀剂图案28作为蚀刻掩膜，将第二导电膜26图案化，使得可暴露在相邻的第一导电图案16之间的有源区。通过各向异性蚀刻工艺来去除第二导电膜26。此时，当进行各向同性的蚀刻时，聚合物或其他副产品经常堆叠在第二导电膜26的侧壁部分中，因此妨碍蚀刻过程顺利进行。于是，当通过第二导电膜26的蚀刻来暴露栅绝缘膜24时，导电纵条(stringer)30形成在衬底上。如果延长过蚀刻时间以完全去除在衬底上所形成的导电纵条30，衬底将被损坏。在导电纵条30保留在衬底上的情况下，硅化物的形成被抑制由此增加了有源区的电阻。而且，导电纵条作为阻碍接触图案形成的阻碍物而增加了接触电阻。而且，导电纵条在后续工艺中可成为颗粒源。
发明内容
因此，针对以上问题做出本发明，且本发明的目的是提供一种分裂栅型非易失性存储器器件及其制造方法，其中在第一导电图案之间没有出现导电纵条。
为了实现以上目的，根据本发明的一个方面，提供一种分裂栅型非易失性存储器器件。所述分裂栅型存储器器件包括在半导体衬底中所限定的有源区，在有源区之上所形成的一第一导电膜图案对，在第一导电膜图案和有源区之间所插入的电荷存储层，在有源区上所形成的一字线对且其每个都部分地重叠在每个对应的第一导电膜图案之上，以及在字线和有源区之间所插入的栅绝缘膜。相应导电膜图案的一个侧壁相互面对。字线沿着相邻于第一导电图案的另一侧壁的有源区及第一导电图案的另一侧壁和顶部连续地形成。第一导电膜图案的相对侧壁与相应字线的侧壁自对准。
根据本发明的另一方面，还提供了一种制造分裂栅型非易失性存储器器件的方法。在本发明的方法中，将有源区限定在半导体衬底中。将多层电荷存储层和第一导电膜图案形成在有源区上。第二导电膜以保角的方式形成在整个第一导电膜图案之上。将第二导电膜图案化，以在第一导电膜图案之上形成横穿有源区的开口。使用光致抗蚀剂图案作为蚀刻掩膜，同时蚀刻第二导电膜和第一导电膜图案，以形成第一导电膜图案对。
附图说明
图1到图3示出了制造分裂栅型非易失性存储器器件的常规方法。
图4为根据本发明实施例的分裂栅型非易失性存储器器件的截面视图。
图5到图7是对根据本发明实施例的制造分裂栅型非易失性存储器器件的方法进行解释的截面视图。
具体实施方式
下面将参考附图详细说明本发明的实施例。
图4为根据本发明实施例的分裂栅型非易失性存储器器件的截面视图。
参考图4，第一导电膜图案对56a彼此相邻地设置在由半导体衬底50中的器件隔离膜所限定的有源区51上。每个第一导电膜图案56a的一个侧壁相互面对，且字线WL形成在与另一侧壁相邻的有源区上。多层电荷存储层54插入在第一导电图案56a和有源区51之间。栅绝缘膜64插入在字线WL和有源区51之间。在SONOS器件的情况下，多层电荷存储层54可以由二氧化硅膜-氮化硅膜-二氧化硅膜的ONO层形成。在叠栅型器件的情况下，其可以由隧道绝缘膜-浮动栅-ONO层形成。此实施例主要用SONOS器件来说明。但是本领域技术人员可认识到，本发明的这些特征可应用于叠栅型器件。
另一方面，盖绝缘膜图案58形成在该第一导电膜图案56a对上，且横向绝缘膜62插入在面向字线WL的第一导电膜图案56a的侧壁上，于是使第一导电膜图案56a和字线WL相互电绝缘。设置字线WL以跨越有源区51的顶部部分。字线WL连续地形成在邻近第一导电膜图案56a的有源区51的该部分上，并形成在第一导电膜图案56a的侧壁和顶表面上(即，盖绝缘膜图案58的顶表面)，使得字线WL的一部分重叠在第一导电膜图案56a之上。在第一导电膜图案56a之上所重叠的字线的端部，即，在第一导电膜图案56a之上所设置的字线的侧壁，与第一导电膜图案56a的侧壁对准。因此，相邻的第一导电膜图案56a对的相对侧壁与在第一导电膜图案之上所形成的字线WL的侧壁自对准。相邻的字线WL对称地设置在该第一导电膜图案对56a之上且横穿有源区51的上部。
图5到图7解释了根据本发明的实施例的制造分裂栅型非易失性存储器器件的方法。
参考图5，器件隔离膜形成在半导体衬底上，由此限定有源区51。然后，形成多层电荷存储层、第一导电膜和盖层。在该步骤之前，可以使用用于制造分裂栅型非易失性存储器器件的常规工艺。盖层和第一导电膜被依次图案化以形成在有源区51上所层压的第一导电膜图案56和盖层图案58。为了修复在第一导电膜图案形成期间所损坏的侧壁，通过在第一导电膜图案56的侧壁上执行氧化工艺来形成侧壁绝缘膜62。之后，除了第一导电膜图案56之下的多层电荷存储层54之外，去除在有源区上所暴露的多层电荷存储层，于是在有源区上形成栅绝缘膜64。
参考图6，第二导电膜66以保角的方式形成在栅绝缘膜64上。具有开口67的光致抗蚀剂图案68形成在第二导电膜上。以横穿包括第一导电图案56的有源区的上部的形式来设置开口67，使得第二导电膜66暴露在开口67中。
参考图7，使用光致抗蚀剂图案68作为蚀刻掩膜，蚀刻第二导电膜66，且同时蚀刻盖膜图案58和第一导电图案56，以与第二导电膜66自对准。于是，形成第一导电图案56a对，其侧壁相互面对。
然后，采用制造分裂栅型非易失性存储器器件的常规工艺来使第二导电膜66图案化，且由此形成一对称字线WL对，如图4所示。
如上所述，根据本发明，分裂栅的凹槽可防止导电纵条保留在有源区中。于是，可避免由导电纵条所引起的电阻增加。在后续的工艺中可防止颗粒的形成。不必为了去除纵条而降低第一导电膜的高度或延长过蚀刻时间，因此能提供可靠的器件。
虽然已参考特定实施例描述了本发明，这些描述仅是示例性的，而不应构成对本发明的限制。本领域技术人员可以在不背离由所附权利要求所限定的本发明的精神和范围的情况下，做出各种修改和变更。
Claims (8)
1.一种分裂栅型非易失性存储器器件，包括：
在半导体衬底中所限定的有源区；
在所述有源区上所形成的一第一导电膜图案对；
在所述第一导电膜图案对和所述有源区之间所插入的电荷存储层；
在所述有源区上所形成的一字线对，每个字线部分地重叠在每个对应的第一导电膜图案之上；以及
在所述字线和所述有源区之间所插入的栅绝缘膜，
其中所述第一导电膜图案对之上的所述字线的侧壁分别与所述第一导电膜图案对的相对的侧壁对准。
2.如权利要求1所述的器件，还包括：在所述第一导电膜图案对上所形成的盖绝缘膜，其中所述字线重叠在所述盖绝缘图案上。
3.如权利要求2所述的器件，还包括：在所述第一导电膜图案对的侧壁和所述字线之间所插入的横向绝缘膜。
4.如权利要求1所述的器件，其中在所述第一导电膜图案对上所重叠的所述字线的端部和所述第一导电膜图案对的相对侧壁在同一平面中对准。
5.一种制造分裂栅型非易失性存储器器件的方法，所述方法包括以下步骤：
在半导体衬底中限定有源区；
在所述有源区上形成多层电荷存储层和第一导电膜图案；
以保角的方式在整个所述第一导电膜图案之上形成第二导电膜；
在所述第二导电膜上形成光致抗蚀剂图案，所述光致抗蚀剂图案具有所形成的横穿所述有源区的开口；
使用所述光致抗蚀剂图案作为蚀刻掩膜，同时蚀刻所述第二导电膜和所述第一导电膜图案，由此形成第一导电膜图案对；以及
通过对所述第二导电膜进行图案化来形成一字线对，使得所述字线重叠在所述有源区和所述第一导电膜图案对之上。
6.如权利要求5所述的方法，还包括以下步骤：在所述第一导电膜图案上形成盖绝缘膜图案，其中在使用所述光致抗蚀剂的蚀刻步骤中将所述盖绝缘膜图案与所述第二导电膜和所述第一导电膜图案同时蚀刻。
7.如权利要求5所述的方法，在形成所述第二导电膜的步骤之前，还包括以下步骤：
在所述第一导电膜图案的侧壁上形成横向绝缘膜；以及
在所述第一导电膜图案两侧的所述有源区上形成一栅绝缘膜。
8.如权利要求5所述的方法，其中在所述有源区上各个所述的第一导电膜图案的一个侧壁相互面对，且各个所述的字线端部和所述第一导电膜图案的一个侧壁在同一平面上对准。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050082233A KR100634006B1 (ko) | 2005-09-05 | 2005-09-05 | 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법 |
| KR1020050082233 | 2005-09-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1929143A true CN1929143A (zh) | 2007-03-14 |
Family
ID=37626205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101286730A Pending CN1929143A (zh) | 2005-09-05 | 2006-09-04 | 分裂栅型非易失性存储器器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7679126B2 (zh) |
| JP (1) | JP2007073963A (zh) |
| KR (1) | KR100634006B1 (zh) |
| CN (1) | CN1929143A (zh) |
| DE (1) | DE102006041546A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102187455B (zh) * | 2008-10-20 | 2014-02-05 | 飞思卡尔半导体公司 | 制造分裂栅存储器单元的方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660283B1 (ko) * | 2005-12-28 | 2006-12-20 | 동부일렉트로닉스 주식회사 | 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법 |
| KR100760926B1 (ko) * | 2006-10-11 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 다중 비트셀을 구현하는 비휘발성 반도체 메모리 장치 및그 제조방법 |
| US8389356B2 (en) * | 2011-03-10 | 2013-03-05 | Wafertech, Llc | Flash cell with floating gate transistors formed using spacer technology |
| US8575683B1 (en) * | 2012-05-16 | 2013-11-05 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
| TWI549229B (zh) * | 2014-01-24 | 2016-09-11 | 旺宏電子股份有限公司 | 應用於系統單晶片之記憶體裝置內的多相變化材料 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6868015B2 (en) * | 2000-09-20 | 2005-03-15 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with control gate spacer portions |
| US6620687B2 (en) * | 2001-03-08 | 2003-09-16 | Horng-Huei Tseng | Method of making non-volatile memory with sharp corner |
| US6740557B1 (en) * | 2001-07-02 | 2004-05-25 | Taiwan Semiconductor Manufacturing Company | Spacer like floating gate formation |
| TW546840B (en) * | 2001-07-27 | 2003-08-11 | Hitachi Ltd | Non-volatile semiconductor memory device |
| US6605840B1 (en) * | 2002-02-07 | 2003-08-12 | Ching-Yuan Wu | Scalable multi-bit flash memory cell and its memory array |
| US6525369B1 (en) * | 2002-05-13 | 2003-02-25 | Ching-Yuan Wu | Self-aligned split-gate flash memory cell and its contactless flash memory arrays |
| KR100634162B1 (ko) * | 2002-05-15 | 2006-10-17 | 삼성전자주식회사 | 스플리트 게이트 메모리 장치 및 그 제조방법 |
| KR100526476B1 (ko) * | 2003-12-31 | 2005-11-08 | 동부아남반도체 주식회사 | 스플릿 게이트형 플래쉬 메모리 소자의제조방법 |
| JP2005209931A (ja) * | 2004-01-23 | 2005-08-04 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2005236139A (ja) * | 2004-02-20 | 2005-09-02 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置およびその駆動方法並びに不揮発性半導体記憶装置の製造方法 |
| KR100546405B1 (ko) * | 2004-03-18 | 2006-01-26 | 삼성전자주식회사 | 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법 |
| KR100640533B1 (ko) * | 2005-10-04 | 2006-11-01 | 동부일렉트로닉스 주식회사 | 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법 |
-
2005
- 2005-09-05 KR KR1020050082233A patent/KR100634006B1/ko not_active IP Right Cessation
-
2006
- 2006-09-04 CN CNA2006101286730A patent/CN1929143A/zh active Pending
- 2006-09-05 DE DE102006041546A patent/DE102006041546A1/de not_active Withdrawn
- 2006-09-05 US US11/516,098 patent/US7679126B2/en not_active Expired - Fee Related
- 2006-09-05 JP JP2006240026A patent/JP2007073963A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102187455B (zh) * | 2008-10-20 | 2014-02-05 | 飞思卡尔半导体公司 | 制造分裂栅存储器单元的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100634006B1 (ko) | 2006-10-16 |
| DE102006041546A1 (de) | 2007-03-15 |
| US20070052007A1 (en) | 2007-03-08 |
| US7679126B2 (en) | 2010-03-16 |
| JP2007073963A (ja) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102610615B (zh) | 三维nor型阵列的存储器装置 | |
| TWI655782B (zh) | 於垂直記憶體中之浮動閘極記憶體單元 | |
| US20100207193A1 (en) | Non-volatile semiconductor storage device and method of manufacturing the same | |
| US9397227B2 (en) | Split gate flash cell semiconductor device | |
| CN103035650A (zh) | 半导体装置以及半导体装置的制造方法 | |
| TW200427068A (en) | Flash memory cell, flash memory cell array and manufacturing method thereof | |
| US8212303B2 (en) | Nonvolatile semiconductor memory device | |
| CN1883046A (zh) | 电荷捕获存储器件以及用于操作和制造该单元的方法 | |
| CN1929143A (zh) | 分裂栅型非易失性存储器器件及其制造方法 | |
| US8253185B2 (en) | Memory device and method for fabricating the same | |
| CN105845681B (zh) | 非挥发性存储器及其制造方法 | |
| KR100660283B1 (ko) | 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법 | |
| US20070205440A1 (en) | Semiconductor device and method for producing the same | |
| CN1992233A (zh) | 具有垂直分裂栅结构的闪存装置及其制造方法 | |
| US9209197B2 (en) | Memory gate landing pad made from dummy features | |
| US20160064401A1 (en) | Method to Control the Common Drain of a Pair of Control Gates and to Improve Inter-Layer Dielectric (ILD) Filling Between the Control Gates | |
| US7169672B1 (en) | Split gate type nonvolatile memory device and manufacturing method thereof | |
| CN100362664C (zh) | 非挥发性存储单元及其制造方法 | |
| KR100799055B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 및 그 형성 방법 | |
| US7608505B2 (en) | Method of manufacturing non-volatile memory device | |
| US7488649B2 (en) | Method of manufacturing split gate type non-volatile memory device | |
| TWI822311B (zh) | 記憶體元件及其製造方法 | |
| US20230282283A1 (en) | Memory structure including high density three-dimensional nor memory strings of junctionless ferroelectric storage transistors and method of fabrication | |
| CN1677648A (zh) | 非挥发存储器的结构与制造方法 | |
| TWI538172B (zh) | 記憶元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |