CN111048511B - Flash器件及其制备方法 - Google Patents
Flash器件及其制备方法 Download PDFInfo
- Publication number
- CN111048511B CN111048511B CN201811195846.XA CN201811195846A CN111048511B CN 111048511 B CN111048511 B CN 111048511B CN 201811195846 A CN201811195846 A CN 201811195846A CN 111048511 B CN111048511 B CN 111048511B
- Authority
- CN
- China
- Prior art keywords
- layer
- floating gate
- substrate
- oxide layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims abstract description 122
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 56
- 229920005591 polysilicon Polymers 0.000 claims abstract description 50
- 230000005641 tunneling Effects 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 239000012811 non-conductive material Substances 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明实施例提出一种Flash器件的多晶硅残留的改善方法，包括：提供衬底，衬底上形成有浮栅多晶层、浮栅氧化层以及隧穿氧化层；浮栅多晶层形成于衬底上，浮栅氧化层形成于衬底与浮栅多晶层之间，衬底上以及浮栅多晶层上形成连续的隧穿氧化层；其中，位于浮栅多晶层其中一侧的衬底区域为第一衬底区，第一衬底区用于形成源极掺杂区；位于浮栅多晶层另一侧的衬底区域为第二衬底区，第二衬底区用于形成漏极掺杂区；在第一衬底区上的隧穿氧化层上形成连续的不导电层，不导电层延伸至浮栅多晶层侧壁的隧穿氧化层上；在隧穿氧化层上形成多晶硅层，以形成控制栅,作为Flash器件的字线。
Description
技术领域
本发明涉及Flash技术领域，特别是涉及一种Flash器件的制备方法以及一种Flash器件。
背景技术
闪存(Flash Memory)，一般简称Flash，是一种非易失性内存，在没有电流供应的条件下也能够长久地保持数据，其存储特性使得Flash得以成为各类数字设备的存储介质的基础。
在制备Flash器件的过程中，会先形成间隔的浮置栅极(Floating Gate)，简称浮栅，然后淀积多晶硅形成高于浮栅的字线，如图1为利用显微镜观察到的一种现有技术Flash器件的浮栅和字线。由于淀积多晶硅时没有选择性，浮栅之间的空隙也会被覆盖多晶硅，之后去除多余的多晶硅形成字线时，这些空隙中多晶硅也要被去除，通常采用腐蚀工艺去除这些多余的多晶硅，但由于腐蚀工艺的局限性，淀积在浮栅底部、尤其靠近浮栅底部侧壁处的多晶硅难以被去除干净，这样就会造成如图1所示的多晶硅残留。如图1所示为利用显微镜观察到的目前的Flash器件的多晶硅残留的示意图，图1中FG表示浮栅，WL表示字线，poly residue表示多晶硅残留。
另外，制备Flash器件的过程中，一般会在浮栅两旁开设隔离沟槽，在填充隔离沟槽时，隔离沟槽可能出现缺角结构，淀积多晶硅时没有选择性，缺角结构里也会淀积到多晶硅，腐蚀多余多晶硅形成字线时，缺角结构里的多晶硅确难以被彻底腐蚀干净，这就也会造成浮栅底部的多晶硅残留。
以上这些情况都会导致浮栅底部的多晶硅残留。残留的多晶硅会导电，这样最终会影响FLASH擦写数据，故制备的FLASH器件性能会下降。
传统的去除多晶硅残留的方法是不停的调整多晶硅腐蚀工艺以去掉多晶硅残留，但这种方法即便花费再多的时间和成本也仍旧难以彻底清理干净淀积在浮栅底部的多晶硅残留。
且为了尽量减少浮栅底部的多晶硅残留，就要通过增加腐蚀时间等，这样会对有源区造成损伤，甚至会出现断口，也会对字线、浮栅等的多晶硅结构的轮廓造成损坏。
发明内容
基于此，有必要提供一种Flash器件的制备方法。
一种Flash器件的制备方法，所述方法包括：
提供衬底，所述衬底上形成有浮栅多晶层、浮栅氧化层以及隧穿氧化层；所述浮栅多晶层形成于所述衬底上，所述浮栅氧化层形成于所述衬底与浮栅多晶层之间，所述衬底上以及所述浮栅多晶层上形成连续的所述隧穿氧化层；其中，位于所述浮栅多晶层其中一侧的衬底区域为第一衬底区，所述第一衬底区用于形成源极掺杂区；位于所述浮栅多晶层另一侧的衬底区域为第二衬底区，所述第二衬底区用于形成漏极掺杂区；
在所述第一衬底区上的隧穿氧化层上形成连续的不导电层，所述不导电层延伸至浮栅多晶层侧壁的隧穿氧化层上；
在所述隧穿氧化层上形成多晶硅层，以形成控制栅,作为所述Flash器件的字线。
上述Flash器件的制备方法，不需要花费时间和成本去除浮栅多晶层底部的多晶硅残留，因为形成的不导电层，形成于第一衬底区域的隧穿氧化层上，并延伸浮栅多晶层侧壁上的隧穿氧化层上，这样后续为形成字线而产生的多晶硅残留，就会在该不导电层上，因为不导电层的绝缘作用，这些不导电层上多晶硅残留也不会对挨着第一衬底区这一侧的浮栅多晶层底部的结构造成影响。因此，本方法中形成的不导电层隔绝了浮栅多晶层底部的多晶硅残留对Flash 器件擦写数据性能的影响。且利用不导电层隔绝多晶硅残留，工艺简单、减少时间成本和经济成本，也降低了对有源区造成的损伤，也不会对字线、浮栅多晶层等的多晶硅结构的轮廓造成损坏。
在其中一个实施例中，所述不导电层形成于所述第一衬底区上的隧穿氧化层上、并延伸至浮栅多晶层上的部分隧穿氧化层上，所述不导电层在所述浮栅多晶层上的末端与所述控制栅在所述浮栅多晶层上的末端相切。
在其中一个实施例中，所述不导电层与所述控制栅在所述浮栅多晶层上具有重叠区域。
在其中一个实施例中，形成连续的所述不导电层时所用的光刻掩膜版是源极掺杂区光刻时所使用的光刻掩膜版。
在其中一个实施例中，所述形成连续的不导电层的步骤是在所述隧穿氧化层上淀积不导电材料，并采用湿法腐蚀工艺，利用热磷酸腐蚀掉多余的不导电材料，形成连续的所述不导电层。
在其中一个实施例中，所述不导电层为氮化硅层，所述氮化硅层的厚度为 300Å 。
还提出一种Flash器件，包括：
衬底；
浮栅多晶层，位于所述衬底上；
浮栅氧化层，位于所述衬底与所述浮栅多晶层之间；
隧穿氧化层，位于所述衬底及所述浮栅多晶层上；所述衬底包括含源极掺杂区的、位于所述浮栅多晶层其中一侧的第一衬底区和含漏极掺杂区的、位于所述浮栅多晶层另一侧的第二衬底区；
不导电层，位于第一衬底区上的隧穿氧化层上、并延伸至浮栅多晶层侧壁的隧穿氧化层上；以及
控制栅，位于第二衬底区的隧穿氧化层上并延伸至浮栅多晶层的部分隧穿氧化层上。
在其中一个实施例中，所述不导电层位于所述第一衬底区上的隧穿氧化层上、并延伸至浮栅多晶层上的部分隧穿氧化层上，所述不导电层在所述浮栅多晶层上的末端与所述控制栅在所述浮栅多晶层上的末端相切。
在其中一个实施例中，所述不导电层位于所述第一衬底区上的隧穿氧化层上、并延伸至浮栅多晶层上的部分隧穿氧化层上，所述不导电层与所述控制栅在所述浮栅多晶层上具有重叠区域。
在其中一个实施例中，所述Flash器件包括两两并列排布的MOS器件，各 MOS器件为如上任一实施例中所述的Flash器件；
所述第一衬底区为所述两MOS器件之间的衬底区域，所述第二衬底区为所述两MOS器件外侧的衬底区域。
上述Flash器件，不导电层在第一衬底区域上的隧穿氧化层上，并延伸至浮栅层侧壁的隧穿氧化层上，这样即便该不导电层上会有多晶硅残留，但因为不导电层的绝缘作用，这些不导电层上多晶硅残留也不会对挨着第一衬底区这一侧的浮栅多晶层底部的结构造成影响。因此，本申请的Flash器件不导电层的存在，隔绝了浮栅多晶层底部形成的多晶硅残留对Flash器件擦写数据性能的影响。且利用不导电层隔绝浮栅多晶层底部的多晶硅残留，工艺简单、减少时间成本和经济成本，也不会对有源区造成损伤，也降低了对字线、浮栅多晶层等的多晶硅结构的轮廓造成的损坏。
附图说明
图1为利用显微镜观察到的一种现有技术Flash器件的多晶硅残留的示意图；
图2为一个实施例中Flash器件的制备方法的流程示意图；
图3为一个实施例中提供的衬底的结构示意图；
图4为一个实施例中形成了不导电层的结构示意图；
图5为一个实施例中形成了字线层的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图2为一个实施例中Flash器件的制备方法的流程示意图。本申请实施例中的Flash可以是SST系列的Flash。
请参阅图2，该Flash器件的制备方法包括以下步骤：
步骤202，提供衬底，所述衬底上形成有浮栅多晶层、浮栅氧化层以及隧穿氧化层。
具体地，如图3所示，在本实施例中，所述Flash器件包括两两并列排布的MOS器件，各MOS器件均包括衬底10，浮栅多晶层20形成于衬底10上，浮栅氧化层30形成于衬底10与浮栅层20之间，隧穿氧化层40形成于浮栅多晶层20及衬底10上；其中，位于浮栅多晶层20其中一侧的衬底区域为第一衬底区，第一衬底区用于形成源极掺杂区；位于所述浮栅多晶层20另一侧的衬底区域为第二衬底区，第二衬底区用于形成漏极掺杂区；第二衬底区上的隧穿氧化层40用于在擦除数据时加载电压。浮栅多晶层20用于写入数据，隧穿氧化层 40用于擦除数据。在本实施例中，所述第一衬底区为所述两MOS器件之间的衬底区域，所述第二衬底区为所述两MOS器件外侧的衬底区域。
具体地，衬底10上还形成有场氧层50，场氧层50形成于浮栅多晶层20与隧穿氧化层40之间。
步骤204，在第一衬底区上的隧穿氧化层上形成连续的不导电层，该不导电层延伸至浮栅多晶层侧壁的隧穿氧化层上。
具体地，如图4所示，不导电层60形成于第一衬底区上的隧穿氧化层40 上，延伸至浮栅多晶层20侧壁的隧穿氧化层40上。
进一步，所述不导电层可以形成于所述第一衬底区上的隧穿氧化层上、并延伸至浮栅多晶层上的部分隧穿氧化层上，所述不导电层在所述浮栅多晶层上的末端与后续形成的控制栅在所述浮栅多晶层上的末端相切。
更进一步，所述不导电层还可以形成于所述第一衬底区上的隧穿氧化层上、并延伸至浮栅多晶层上的部分隧穿氧化层上，所述不导电层与后续形成的控制栅在所述浮栅多晶层上具有重叠区域。本实施例即为此种情况。
不导电层具体可以是氮化硅(SiN)层。氮化硅(SiN)层的厚度可以是300Å (埃)。埃为厚度单位，1A(埃)＝10-10米。因为第一衬底区是用于形成源极掺杂区的，源极掺杂区上原本就会存在不导电的硅化金属阻止层，因此在第一衬底区上形成厚度300Å 的、且同样也不导电的氮化硅层对后续注入形成源极掺杂区的影响不大。
当所述不导电层与后续形成的控制栅在所述浮栅多晶层上具有重叠区域时，形成不导电层时所用的光刻掩膜版可以是源极掺杂区光刻时所使用的光刻掩膜版，降低了光刻掩膜版的成本。
所述不导电层光刻之后的腐蚀工艺采用湿法腐蚀工艺，例如热磷酸。如此所述不导电层形成后，光刻胶的去胶工艺可同时在同一机台上(一般为另一酸槽)同时完成，进一步降低了成本。
步骤206，在隧穿氧化层上形成多晶硅层，以形成控制栅，作为Flash器件的字线。
具体地，如图5所示，控制栅70形成于第二衬底区上的隧穿氧化层40上、并延伸至部分浮栅多晶层20上的隧穿氧化层40上。如前所述，所述不导电层 60形成于第一 衬底区上的隧穿氧化层40上，并延伸至浮栅多晶层20侧壁的隧穿氧化层40上，即可实现对残留多晶硅的隔绝作用；进一步，所述不导电层60 可以形成于第一 衬底区上的隧穿氧化层40上，并延伸至浮栅多晶层20上的隧穿氧化层40上，所述不导电层60在所述浮栅多晶层20上的末端与所述控制栅 70在所述浮栅多晶层20上的末端相切，如此不导电层60不仅可以隔绝多晶残留对浮栅多晶层20底部结构的影响，还可以隔绝多晶残留对浮栅多晶层20顶部的影响，只是此种工艺的难度较高，因为要严格的定位对准；所以，进一步，所述不导电层60可以延伸至与控制栅70在浮栅多晶层20上有重叠区域，此种情况一方面隔绝效果好，而且一方面所述不导电层60的形成可以与源极掺杂区共用同一块光刻掩膜版，工艺成本较低。本实施例即为此种情况。
上述Flash器件的制备方法，不需要花费时间和成本去除多晶硅残留，因为形成的不导电层，形成于第一衬底区域的隧穿氧化层40上，并会延伸浮栅多晶层20侧壁上的隧穿氧化层40上，这样后续为形成字线而产生的多晶硅残留，就会在该不导电层60上，因为不导电层60的绝缘作用，这些不导电层60上的多晶硅残留也不会对挨着第一衬底区这一侧的浮栅多晶层20底部的结构造成影响。因此，本方法中形成的不导电层60，隔绝了在浮栅多晶层20底部形成的多晶硅残留对Flash器件擦写数据性能的影响。且利用不导电层隔绝多晶硅残留，工艺简单、减少时间成本和经济成本，也不会对有源区造成损伤，也不会对字线、浮栅层20等的多晶硅结构的轮廓造成损坏。
另外，通常Flash器件中浮栅多晶层20和其相应的控制栅70构成的多晶硅结构会存在一定的交迭区，但通常相邻的浮栅多晶层20跟其相应的控制栅70 构成的交迭区，因对准工艺可能会存在一些位置上的偏差，这就会使得相邻的浮栅多晶层20跟其相应的控制栅70构成的交迭区发生相对偏移，这也就会造成其电容耦合比的改变。本实施例中，由于不导电层60的存在，且不导电层60 与控制栅70有重叠，即浮栅多晶层20与相应控制栅70之间还有不导电层60，又因为不导电层60具有高介电常数，所以浮栅多晶层20与相应控制栅70之间的实质交迭区由不导电层60来决定。因此，只要不导电层60的位置固定，即便浮栅多晶层20与其相应的控制栅70的位置有偏移，也不会造成其电容耦合比的改变。
本申请实施例还提出一种Flash器件，如图5所示，包括：衬底10、浮栅多晶层20、浮栅氧化层30、隧穿氧化层40、不导电层60以及控制栅70；其中，浮栅多晶层20位于衬底10上；浮栅氧化层30位于衬底10与浮栅多晶层20之间，用于写入数据；隧穿氧化层40位于浮栅多晶层20以及衬底10上，用于擦除数据；衬底10包括含源极掺杂区的、位于浮栅多晶层20其中一侧的第一衬底区和含漏极掺杂区的、位于浮栅多晶层20另一侧的第二衬底区，第二衬底上的隧穿氧化层40，用于在擦除数据时加载电压；不导电层60位于第一衬底区上的隧穿氧化层40、并延伸至浮栅多晶层20侧壁的隧穿氧化层40上。控制栅70 位于第二衬底区上的隧穿氧化层40、并延伸至位于浮栅多晶层20上的部分隧穿氧化层40上。控制栅70作为Flash器件的字线。
如图5所示，在本实施例中，Flash器件包括两两并列排布的MOS器件，各MOS器件为上述Flash器件，该第一衬底区为所述两MOS器件之间的衬底区域，该第二衬底区为所述两MOS器件外侧的衬底区域。
具体地，如图5所示，衬底10上还形成有场氧层50，场氧层50位于浮栅多晶层20与隧穿氧化层40之间。
具体地，如图5所示，控制栅70位于第二衬底区上的隧穿氧化层40上、并延伸至部分浮栅多晶层20上的隧穿氧化层40上。如前所述，所述不导电层 60位于第一 衬底区上的隧穿氧化层40上，并延伸至浮栅多晶层20侧壁的隧穿氧化层40上，即可实现对残留多晶硅的隔绝作用；进一步，所述不导电层60 可以位于第一 衬底区上的隧穿氧化层40上，并延伸至浮栅多晶层20上的隧穿氧化层40上，所述不导电层60在所述浮栅多晶层20上的末端与所述控制栅70 在所述浮栅多晶层20上的末端相切，如此不导电层60不仅可以隔绝多晶残留对浮栅多晶层20底部结构的影响，还可以隔绝多晶残留对浮栅多晶层20顶部的影响，只是此种工艺的难度较高，因为要严格的定位对准；所以，进一步，如图5所示，所述不导电层60可以延伸至与控制栅70在浮栅多晶层20上有重叠区域，此种情况一方面隔绝效果好，而且一方面所述不导电层60的形成可以与源极掺杂区共用同一块光刻掩膜版，工艺成本较低。本实施例即为此种情况。
上述Flash器件，不导电层60在第一衬底区域上的隧穿氧化层40上，延伸至浮栅多晶层20侧壁的隧穿氧化层40上，这样即便该不导电层60上会有多晶硅残留，但因为不导电层60的绝缘作用，这些不导电层60上多晶硅残留也不会对挨着第一衬底区这一侧的浮栅多晶层20底部的结构造成影响。因此，本申请的Flash器件的不导电层60的存在，隔绝了浮栅多晶层20底部形成的多晶硅残留而对Flash器件擦写数据性能的影响。且利用不导电层60隔绝多晶硅残留，工艺简单、减少时间成本和经济成本，也不会对有源区造成损伤，也不会对字线、浮栅多晶层20等的多晶硅结构的轮廓造成损坏。
另外，通常Flash器件中浮栅层20和其相应的控制栅70构成的多晶硅结构会存在一定的交迭区，但通常相邻的浮栅多晶层20跟其相应的控制栅70构成的交迭区，因对准工艺可能会存在一些位置上的偏差，这就会使得相邻的浮栅多晶层20跟其相应的控制栅70构成的交迭区发生相对偏移，这也就会造成其电容耦合比的改变。本实施例中，由于不导电层60的存在，且不导电层60 与控制栅70有重叠，即浮栅多晶层20与相应控制栅70之间还有不导电层60，又因为不导电层60具有高介电常数，所以浮栅多晶层20与相应控制栅70之间的实质交迭区由不导电层60来决定。因此，只要不导电层60的位置固定，即便浮栅多晶层20与其相应的控制栅70的位置有偏移，也不会造成其电容耦合比的改变。
需要说明的是，为了更直观的观察Flash器件中不导电层的结构，本申请实施例中展示的图3-5的结构示意图，它们的视图方向跟图1的视图方向是垂直的。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种Flash器件的制备方法，其特征在于，所述方法包括：
提供衬底，所述衬底上形成有浮栅多晶层、浮栅氧化层以及隧穿氧化层；所述浮栅多晶层形成于所述衬底上，所述浮栅氧化层形成于所述衬底与浮栅多晶层之间，所述衬底上以及所述浮栅多晶层上形成连续的所述隧穿氧化层；其中，位于所述浮栅多晶层其中一侧的衬底区域为第一衬底区，所述第一衬底区用于形成源极掺杂区；位于所述浮栅多晶层另一侧的衬底区域为第二衬底区，所述第二衬底区用于形成漏极掺杂区；
在所述第一衬底区上的隧穿氧化层上形成连续的不导电层，所述不导电层延伸至浮栅多晶层侧壁的隧穿氧化层上；
在所述隧穿氧化层上形成多晶硅层，以形成控制栅,作为所述Flash器件的字线。
2.根据权利要求1所述的方法，其特征在于，
所述不导电层形成于所述第一衬底区上的隧穿氧化层上、并延伸至浮栅多晶层上的部分隧穿氧化层上，所述不导电层在所述浮栅多晶层上的末端与所述控制栅在所述浮栅多晶层上的末端相切。
3.根据权利要求2所述的方法，其特征在于，
所述不导电层与所述控制栅在所述浮栅多晶层上具有重叠区域。
4.根据权利要求3所述的方法，其特征在于，
形成连续的所述不导电层时所用的光刻掩膜版是源极掺杂区光刻时所使用的光刻掩膜版。
5.根据权利要求1所述的方法，其特征在于，所述形成连续的不导电层的步骤是在所述隧穿氧化层上淀积不导电材料，并采用湿法腐蚀工艺，利用热磷酸腐蚀掉多余的不导电材料，形成连续的所述不导电层。
6.根据权利要求1-5任一项所述的方法，其特征在于，所述不导电层为氮化硅层，所述氮化硅层的厚度为300 Å 。
7.一种Flash器件，其特征在于，包括：
衬底；
浮栅多晶层，位于所述衬底上；
浮栅氧化层，位于所述衬底与所述浮栅多晶层之间；
隧穿氧化层，位于所述衬底及所述浮栅多晶层上；所述衬底包括含源极掺杂区的、位于所述浮栅多晶层其中一侧的第一衬底区和含漏极掺杂区的、位于所述浮栅多晶层另一侧的第二衬底区；
不导电层，位于第一衬底区上的隧穿氧化层上、并延伸至浮栅多晶层侧壁的隧穿氧化层上；以及
控制栅，位于第二衬底区的隧穿氧化层上并延伸至浮栅多晶层上的部分隧穿氧化层上。
8.根据权利要求7所述的Flash器件，其特征在于，
所述不导电层位于所述第一衬底区上的隧穿氧化层上、并延伸至浮栅多晶层上的部分隧穿氧化层上，所述不导电层在所述浮栅多晶层上的末端与所述控制栅在所述浮栅多晶层上的末端相切。
9.根据权利要求7所述的Flash器件，其特征在于，
所述不导电层位于所述第一衬底区上的隧穿氧化层上、并延伸至浮栅多晶层上的部分隧穿氧化层上，所述不导电层与所述控制栅在所述浮栅多晶层上具有重叠区域。
10.根据权利要求7所述的Flash器件，其特征在于，
所述Flash器件包括两两并列排布的MOS器件，各MOS器件为权利要求7 所述的Flash器件；
所述第一衬底区为所述两MOS器件之间的衬底区域，所述第二衬底区为所述两MOS器件外侧的衬底区域。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811195846.XA CN111048511B (zh) | 2018-10-15 | 2018-10-15 | Flash器件及其制备方法 |
| US17/257,087 US11605641B2 (en) | 2018-10-15 | 2019-10-12 | Flash device and manufacturing method thereof |
| PCT/CN2019/110725 WO2020078275A1 (zh) | 2018-10-15 | 2019-10-12 | Flash器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811195846.XA CN111048511B (zh) | 2018-10-15 | 2018-10-15 | Flash器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111048511A CN111048511A (zh) | 2020-04-21 |
| CN111048511B true CN111048511B (zh) | 2022-03-01 |
Family
ID=70230176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811195846.XA Active CN111048511B (zh) | 2018-10-15 | 2018-10-15 | Flash器件及其制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11605641B2 (zh) |
| CN (1) | CN111048511B (zh) |
| WO (1) | WO2020078275A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5879993A (en) * | 1997-09-29 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride spacer technology for flash EPROM |
| KR20080026859A (ko) * | 2006-09-21 | 2008-03-26 | 삼성전자주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| CN108257965A (zh) * | 2016-12-29 | 2018-07-06 | 无锡华润上华科技有限公司 | 闪存存储结构及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2655194B1 (fr) | 1989-11-28 | 1992-04-10 | Sgs Thomson Microelectronics | Procede de fabrication de circuits integres constituant des memoires eprom. |
| KR0144421B1 (ko) * | 1994-07-18 | 1998-07-01 | 김주용 | 플레쉬 이.이.피.롬의 제조방법 |
| US6468863B2 (en) * | 2001-01-16 | 2002-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd | Split gate field effect transistor (FET) device employing dielectric barrier layer and method for fabrication thereof |
| KR20060097884A (ko) * | 2005-03-07 | 2006-09-18 | 삼성전자주식회사 | 스플리트 게이트형 비휘발성 메모리 소자 및 그 형성 방법 |
| CN106298793B (zh) * | 2016-09-30 | 2019-02-05 | 上海华虹宏力半导体制造有限公司 | 自对准分栅闪存器件及其制造方法 |
| CN106601608A (zh) | 2017-02-14 | 2017-04-26 | 上海华虹宏力半导体制造有限公司 | 一种改善存储器单元字线化学机械研磨工艺窗口的方法 |
-
2018
- 2018-10-15 CN CN201811195846.XA patent/CN111048511B/zh active Active
-
2019
- 2019-10-12 WO PCT/CN2019/110725 patent/WO2020078275A1/zh active Application Filing
- 2019-10-12 US US17/257,087 patent/US11605641B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5879993A (en) * | 1997-09-29 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride spacer technology for flash EPROM |
| KR20080026859A (ko) * | 2006-09-21 | 2008-03-26 | 삼성전자주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| CN108257965A (zh) * | 2016-12-29 | 2018-07-06 | 无锡华润上华科技有限公司 | 闪存存储结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11605641B2 (en) | 2023-03-14 |
| CN111048511A (zh) | 2020-04-21 |
| US20210126001A1 (en) | 2021-04-29 |
| WO2020078275A1 (zh) | 2020-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7300843B2 (en) | Method of fabricating flash memory device | |
| US9165939B2 (en) | Method for fabricating nonvolatile memory device | |
| CN108807400B (zh) | P沟道闪存单元及其操作方法、制造方法和闪存器件 | |
| CN103065952B (zh) | 非易失性存储器件及其制造方法 | |
| US6794710B2 (en) | Split-gate flash memory structure and method of manufacture | |
| US20070128797A1 (en) | Flash memory device and method for fabricating the same | |
| US8575676B2 (en) | Semiconductor storage device and method for manufacturing the same | |
| US7400010B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004214510A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| CN111048511B (zh) | Flash器件及其制备方法 | |
| US9236497B2 (en) | Methods for fabricating semiconductor device | |
| KR100816732B1 (ko) | 낸드 플래시 메모리 소자 및 그 제조방법 | |
| KR20070002298A (ko) | 낸드 플래쉬 메모리 소자의 제조방법 | |
| US7645668B2 (en) | Charge trapping type semiconductor memory device and method of manufacturing the same | |
| KR100683389B1 (ko) | 플래시 메모리의 셀 트랜지스터 및 그 제조 방법 | |
| US20070202647A1 (en) | Method for manufacturing non volatile memory cells integrated on a semiconductor substrate | |
| JP2008091861A (ja) | フラッシュメモリ素子の製造方法 | |
| JP4049425B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20120153374A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20080040214A (ko) | 반도체 메모리 소자의 게이트 전극 제조방법 | |
| KR20060099157A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100230357B1 (ko) | 불휘발성 메모리 장치 제조 방법 | |
| KR100475033B1 (ko) | 불휘발성 메모리소자 제조방법 | |
| US20080305594A1 (en) | Method for fabricating non-volatile memory | |
| KR100811280B1 (ko) | 불휘발성 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |