CN112205082B - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN112205082B
CN112205082B CN201980006124.1A CN201980006124A CN112205082B CN 112205082 B CN112205082 B CN 112205082B CN 201980006124 A CN201980006124 A CN 201980006124A CN 112205082 B CN112205082 B CN 112205082B
Authority
CN
China
Prior art keywords
circuit board
substrate
hole
manufacturing
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980006124.1A
Other languages
English (en)
Other versions
CN112205082A (zh
Inventor
何明展
胡先钦
沈芾云
徐筱婷
魏永超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Publication of CN112205082A publication Critical patent/CN112205082A/zh
Application granted granted Critical
Publication of CN112205082B publication Critical patent/CN112205082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种电路板(100、300)及其制作方法，所述方法包括：(1)提供一基板(10)，在基板(10)上形成通孔；(2)向通孔(11)填充导电体(111)形成导电孔(12)；(3)提供可剥离膜(13)，将其覆盖基板(10)；(4)通过激光形成凹槽(15)，凹槽(15)包括凹陷部(151)；(5)对凹槽(15)的槽壁表面处理；(6)去除可剥离膜(13)；(7)形成种子层(16)；(8)制作线路层(20)以得到电路板单元(100)，线路层(20)包括连接垫(21)，连接垫(21)的形状为一导电凸起，其环绕电连接导电体(111)；(9)重复执行步骤(1)至步骤(8)至少一次；及(10)压合电路板单元(100)。

Description

电路板及其制作方法
技术领域
本发明涉及一种电路板及其制作方法。
背景技术
随着信号传递的频率增加及输入/输出接口的增多，对电路板的信号传输损耗及线路层可靠性提出了更高的要求。传统的线路层制作方式中，减成法及改良型半加成法制作精细线路层的能力较差，半加成法的成本较高。
发明内容
鉴于以上内容，有必要提供一种电路板及其制作方法以解决上述问题。
一种电路板制作方法，其包括以下步骤：
(1)提供一基板，在所述基板上开孔以形成通孔；
(2)向所述通孔填充导电体以形成导电孔；
(3)提供一可剥离膜，将其覆盖于所述基板的一侧；
(4)通过激光烧蚀在所述可剥离膜及基板上形成凹槽，所述凹槽包括凹陷部，所述凹陷部位于所述导电孔处，且所述凹陷部的孔径大于所述导电孔的孔径将部分所述导电体露出；
(5)对所述凹槽的侧壁及底壁进行表面处理以提高粗糙度；
(6)去除所述可剥离膜；
(7)在所述凹槽的侧壁及底壁上形成种子层；
(8)在所述凹槽中制作线路层以得到电路板单元，所述线路层包括位于所述凹陷部中的连接垫，所述连接垫的形状为一导电凸起，其环绕并电性连接所述导电体；
(9)重复执行步骤(1)至步骤(8)至少一次；及
(10)压合至少两个所述电路板单元。
进一步地，在步骤(5)中，通过等离子表面处理机对所述凹槽的侧壁及底壁进行处理。
进一步地，在步骤(7)中，通过化学气相沉积或物理气相沉积形成所述种子层。
进一步地，在步骤(8)之后及步骤(9)之前，还包括步骤：在所述线路层的表面形成化金层。
进一步地，在步骤(1)中，所述基板的一侧通过可分离膜与载板连接。
一种电路板，包括至少两个叠设的电路板单元，每个所述电路板单元包括基板及线路层，所述基板贯穿设有导电孔，所述导电孔内设有导电体，所述基板的一侧设有凹槽，所述凹槽包括凹陷部，所述凹陷部位于所述导电孔处，且所述凹陷部的孔径大于所述导电孔的孔径将部分所述导电体露出，所述线路层包括位于所述凹陷部中的连接垫，所述连接垫的形状为一导电凸起，其环绕并电性连接所述导电体。所述线路层位于所述凹槽中，所述导电孔电性连接相邻两电路板单元的线路层。
进一步地，所述线路层的表面设有化金层。
一种电路板制作方法，其包括以下步骤：
提供一基板，在所述基板上开孔以形成通孔；
向所述通孔填充导电体以形成导电孔；
提供两可剥离膜，分别覆盖于所述基板的相对两侧；
通过激光烧蚀在两个所述可剥离膜及基板的两侧分别形成凹槽，所述凹槽包括凹陷部，所述凹陷部位于所述导电孔处，且所述凹陷部的孔径大于所述导电孔的孔径将部分所述导电体露出；
对所述凹槽的侧壁及底壁进行表面处理以提高粗糙度；
去除所述可剥离膜；
在两个所述凹槽的侧壁及底壁上形成种子层；
在两个所述凹槽中分别制作线路层以得到电路板，所述线路层包括位于所述凹陷部中的连接垫，所述连接垫的形状为一导电凸起，其环绕并电性连接所述导电体。
一种电路板，包括基板及两个线路层，所述基板贯穿设有导电孔，所述导电孔内设有导电体，所述基板的两侧分别设有凹槽，每个所述线路层分别设于相应一个所述凹槽中，所述凹槽包括凹陷部，所述凹陷部位于所述导电孔处，且所述凹陷部的孔径大于所述导电孔的孔径将部分所述导电体露出，所述线路层包括位于所述凹陷部中的连接垫，所述连接垫的形状为一导电凸起，所述导电孔电性连接两个所述线路层。
本发明的电路板制作方法较为简便，且制作成本低，制得的电路板的线路形成于凹槽中，凹槽通过激光烧蚀形成，因此线路层的线宽稳定，且精度较高。本发明的电路板的连接垫为导电凸起以提高导电良率。
附图说明
图1是本发明实施方式一的基板上形成通孔的剖视图。
图2是图1所示结构的通孔中填充导电体的剖视图。
图3是图2所示结构的基板上覆盖可剥离膜的剖视图。
图4是图3所示结构的可剥离膜及覆盖层上形成凹槽的剖视图。
图5是图4所示结构去除可剥离膜的剖视图。
图6是图5所示结构的凹槽上形成种子层的剖视图。
图7是图6所示结构的凹槽中形成线路层的剖视图。
图8是图7所示结构去除可分离膜与载板的剖视图。
图9是图8所示结构的线路层上形成化金层的剖视图。
图10是本发明实施方式一及实施方式三的电路板的剖视图。
图11是本发明实施方式二的基板上形成通孔的剖视图。
图12是图11所示基板在形成凹槽后的剖视图。
图13是本发明实施方式二及实施方式四的电路板的剖视图。
主要元件符号说明
电路板 200、300
电路板单元 100
基板 10
可分离膜 101
载板 102
通孔 11
导电体 111
导电孔 12
可剥离膜 13
凹槽 15
凹陷部 151
种子层 16
线路层 20
连接垫 21
化金层 22
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中设置的元件。当一个元件被认为是“设置在”另一个元件，它可以是直接设置在另一个元件上或者可能同时存在居中设置的元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1至图10，本发明实施例一提供一种电路板制作方法，其包括以下步骤。
第一步，请参见图1，提供一基板10，在所述基板10上开孔以形成通孔11。
在本实施方式中，所述基板10的一侧通过可分离膜101与一载板102连接，以便于加工，但不限于此，在其他实施例中，可以省略所述可分离膜101及载板102。
所述基板10为低介电树脂材料，优选为聚酯类高分子基材或聚醚类高分子基材，如聚醚醚酮(Poly Ether Ether Ketone，PEEK)、液晶聚合物(Liquid Crystal Polymer，LCP)等。
在本实施方式中，所述通孔11通过激光加工形成，可以理解，在其他实施例中，所述通孔11还可以通过机械加工形成。
第二步，请参见图2，向所述通孔11填充导电体111以形成导电孔12。
所述导电体111为导电膏等导电材料。
第三步，请参见图3，提供一可剥离膜13，将其覆盖于所述基板10的一侧。
在本实施方式中，所述可剥离膜13覆盖于所述基板10背离所述载板102的一侧。
所述可剥离膜13为树脂材料，如聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等。
第四步，请参见图4，通过激光烧蚀在所述可剥离膜13及基板10上形成凹槽15。
其中，所述凹槽15包括凹陷部151。凹陷部151位于导电孔12处，且凹陷部151的孔径大于导电孔12的孔径以将部分导电体111露出。
通过激光烧蚀形成所述凹槽15以精准控制线宽及稳定性并利于阻抗控制公差大小。优选采用准分子激光以精致调节凹槽15的开口大小。
第五步，对所述凹槽15的侧壁及底壁进行表面处理以提高粗糙度。
在本实施方式中，通过等离子表面处理机对凹槽15的侧壁及底壁进行处理，以达到清除激光烧蚀后形成的残渣、提高粗糙度以及活化的效果。
可以理解，在其他实施例中，还可以进行喷砂处理。
第六步，请参见图5，去除所述可剥离膜13。
第七步，请参见图6，在所述凹槽15的侧壁及底壁上形成种子层16。
在本实施方式中，通过化学气相沉积(Chemical Vapor Deposition，CVD)或物理气相沉积(Physical Vapor Deposition，PVD)形成所述种子层16。所述种子层16的厚度范围为0.08微米至2微米。所述种子层16可以为镍、铜、金、石墨、钛、银等材质。
由于所述凹槽15的侧壁及底壁具有较高的粗糙度，其容易形成种子层16，而其他部位难以形成种子层16。
第八步，请参见图7，在所述凹槽15中制作线路层20以得到电路板单元100。
所述线路层20包括形成于所述凹陷部151中的连接垫21。所述连接垫21的形状为一导电凸起，其环绕并电性连接所述导电体111。
所述线路层20可以通过化镀、电镀、溅镀或离子镀等方式形成。可以理解，在电镀时，通过添加引线的方式，将线路层20与电镀电源连通。
第九步，请参见图8，去除所述可分离膜101与载板102。
可以理解，在其他实施例中，若省略所述可分离膜101及载板102，则省略第九步。
第十步，请参见图9，在所述线路层20的表面形成化金层22。
所述化金层22通过化锡(沉锡)的方式形成，在其他实施方式中，也可以为化银或其他软金属。所述化金层22用于保障后续步骤中多层电路板单元100之间的导电的可靠性。可以理解，在其他实施例中，可以省略第十步。
第十一步，重复执行第一步至第十步至少一次。
第十二步，请参见图10，将至少两个电路板单元100压合得到电路板200。
请参见图11至图13，本发明实施例二提供一种电路板制作方法，其包括：
第一步，请参见图11，提供一基板10，在所述基板10上开孔以形成通孔11。
第二步，向所述通孔11填充导电体111以形成导电孔12。
第三步，提供两可剥离膜13，将其覆盖于所述基板10的相对两侧。
第四步，请参见图12，通过激光烧蚀在两个所述可剥离膜13及基板10的两侧分别形成凹槽15。
所述凹槽15包括凹陷部151。凹陷部151位于导电孔12处，且凹陷部151的孔径大于导电孔12的孔径。
第五步，对所述凹槽15的侧壁及底壁进行表面处理以提高粗糙度。
第六步，去除所述可剥离膜13。
第七步，在两个所述凹槽15的侧壁及底壁上形成种子层。
第八步，请参见图13，在两个所述凹槽15中分别制作线路层20以得到电路板300。
每个所述线路层20包括位于所述凹陷部151中的连接垫21。所述连接垫21的形状为一导电凸起，两个所述线路层20通过所述导电体111电性连通。
请参阅图10，本发明实施例三提供一种电路板200。所述电路板200包括至少两个叠设的电路板单元100。每个所述电路板单元100包括基板10及线路层20。
所述基板10贯穿设有导电孔12。所述导电孔12内设有导电体111。
所述基板10的一侧设有凹槽15。所述凹槽15包括凹陷部151。凹陷部151位于导电孔12处，且凹陷部151的孔径大于导电孔12的孔径以形成一台阶孔结构，将部分所述导电体111露出。
所述线路层20位于所述凹槽15中。所述线路层20包括位于所述凹陷部151中的连接垫21。所述连接垫21的形状为一导电凸起，所述连接垫21环绕并电性连接所述导电体111。
在本实施例中，所述线路层20的表面设有化金层22。所述化金层22为锡或银等金属。
请参阅图13，本发明实施例四提供一种电路板300。所述电路板300包括基板10及设于所述基板10两侧的两个线路层20。
所述基板10贯穿设有导电孔12。所述导电孔12内设有导电体111。
所述基板10的两侧分别设有凹槽15。所述凹槽15包括凹陷部151。凹陷部151位于导电孔12处，且凹陷部151的孔径大于导电孔12的孔径。
每个所述线路层20分别设于相应一个所述凹槽15中。每个所述线路层20包括位于所述凹陷部151中的连接垫21。两个所述线路层20通过所述导电体111电性连通。
本发明的电路板制作方法较为简便，且制作成本低，制得的电路板200/300的线路形成于凹槽15中，凹槽15通过激光烧蚀形成，因此线路层20的线宽稳定，且精度较高。本发明的电路板200/300的连接垫21为导电凸起以提高导电良率。
另外，本领域技术人员还可在本发明精神内做其它变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围。

Claims (8)

1.一种电路板制作方法，其包括以下步骤：
（1）提供一基板，在所述基板上开孔以形成通孔；
（2）向所述通孔填充导电体以形成导电孔；
（3）提供一可剥离膜，将其覆盖于所述基板的一侧；
（4）通过激光烧蚀在所述可剥离膜及基板上形成凹槽，所述凹槽包括凹陷部，所述凹陷部位于所述导电孔处，且所述凹陷部的孔径大于所述导电孔的孔径以将部分所述导电体露出；
（5）对所述凹槽的侧壁及底壁进行表面处理以提高粗糙度；
（6）去除所述可剥离膜；
（7）在所述凹槽的侧壁及底壁上形成种子层；
（8）在所述凹槽中制作线路层以得到电路板单元，所述线路层包括位于所述凹陷部中的连接垫，所述连接垫的形状为一导电凸起，其环绕并电性连接所述导电体；
（9）重复执行步骤（1）至步骤（8）至少一次；及
（10）压合至少两个所述电路板单元。
2.如权利要求1所述的电路板制作方法，其特征在于：在步骤（5）中，通过等离子表面处理机对所述凹槽的侧壁及底壁进行处理。
3.如权利要求1所述的电路板制作方法，其特征在于：在步骤（7）中，通过化学气相沉积或物理气相沉积形成所述种子层。
4.如权利要求1所述的电路板制作方法，其特征在于：在步骤（8）之后及步骤（9）之前，还包括步骤：在所述线路层的表面形成化金层。
5.如权利要求1所述的电路板制作方法，其特征在于：在步骤(1)中，所述基板的一侧通过可分离膜与载板连接。
6.一种由权利要求1至5中任意一项所述的电路板制作方法制作的电路板，其特征在于：包括至少两个叠设的电路板单元，每个所述电路板单元包括基板及线路层，所述基板贯穿设有导电孔，所述导电孔内设有导电体，所述基板的一侧设有凹槽，所述凹槽包括凹陷部，所述凹陷部位于所述导电孔处，且所述凹陷部的孔径大于所述导电孔的孔径以将部分所述导电体露出，所述线路层包括位于所述凹陷部中的连接垫，所述连接垫的形状为一导电凸起，其环绕并电性连接所述导电体，所述线路层位于所述凹槽中，所述导电孔电性连接相邻两电路板单元的线路层。
7.一种电路板制作方法，其包括以下步骤：
提供一基板，在所述基板上开孔以形成通孔；
向所述通孔填充导电体以形成导电孔；
提供两可剥离膜，分别覆盖于所述基板的相对两侧；
通过激光烧蚀在两个所述可剥离膜及基板的两侧分别形成凹槽，所述凹槽包括凹陷部，所述凹陷部位于所述导电孔处，且所述凹陷部的孔径大于所述导电孔的孔径以将部分所述导电体露出；
对所述凹槽的侧壁及底壁进行表面处理以提高粗糙度；
去除所述可剥离膜；
在两个所述凹槽的侧壁及底壁上形成种子层；
在两个所述凹槽中分别制作线路层以得到电路板，所述线路层包括位于所述凹陷部中的连接垫，所述连接垫的形状为一导电凸起，其环绕并电性连接所述导电体。
8.一种由权利要求7所述的电路板制作方法制作的电路板，包括基板及两个线路层，其特征在于：所述基板贯穿设有导电孔，所述导电孔内设有导电体，所述基板的两侧分别设有凹槽，每个所述线路层分别设于相应一个所述凹槽中，所述凹槽包括凹陷部，所述凹陷部位于所述导电孔处，且所述凹陷部的孔径大于所述导电孔的孔径以将部分所述导电体露出，所述线路层包括位于所述凹陷部中的连接垫，所述连接垫的形状为一导电凸起，所述导电孔电性连接两个所述线路层。
CN201980006124.1A 2019-04-23 2019-04-23 电路板及其制作方法 Active CN112205082B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/083965 WO2020215225A1 (zh) 2019-04-23 2019-04-23 电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN112205082A CN112205082A (zh) 2021-01-08
CN112205082B true CN112205082B (zh) 2022-08-09

Family

ID=72940674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980006124.1A Active CN112205082B (zh) 2019-04-23 2019-04-23 电路板及其制作方法

Country Status (3)

Country Link
US (2) US11212922B2 (zh)
CN (1) CN112205082B (zh)
WO (1) WO2020215225A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077558A (ja) * 1998-08-28 2000-03-14 Nec Toyama Ltd 印刷配線板とその製造方法
JP2002026520A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2002204049A (ja) * 2000-02-09 2002-07-19 Matsushita Electric Ind Co Ltd 転写材及びその製造方法並びにこれを用いて製造される配線基板
CN1420715A (zh) * 2001-09-27 2003-05-28 松下电器产业株式会社 绝缘片和多层布线基板及其制造方法
JP2006080571A (ja) * 2005-12-01 2006-03-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009152496A (ja) * 2007-12-21 2009-07-09 Fujikura Ltd プリント配線板の製造方法
CN105393346A (zh) * 2013-05-31 2016-03-09 凸版印刷株式会社 带贯通电极的配线基板、其制造方法以及半导体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2900909B2 (ja) * 1997-04-07 1999-06-02 日本電気株式会社 半導体装置の製造方法
MY144503A (en) * 1998-09-14 2011-09-30 Ibiden Co Ltd Printed circuit board and method for its production
KR100882173B1 (ko) * 1998-12-16 2009-02-06 이비덴 가부시키가이샤 도전성접속핀 및 패키지기판
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP4052955B2 (ja) * 2003-02-06 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
DE102004005300A1 (de) * 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
US7068138B2 (en) * 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
US8272126B2 (en) * 2008-04-30 2012-09-25 Panasonic Corporation Method of producing circuit board
US8698003B2 (en) * 2008-12-02 2014-04-15 Panasonic Corporation Method of producing circuit board, and circuit board obtained using the manufacturing method
CN102376676A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体芯片的封装基板
TWI440419B (zh) * 2012-09-14 2014-06-01 Via Tech Inc 線路基板及線路基板製程
JP2014127623A (ja) * 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
CN105575913B (zh) * 2016-02-23 2019-02-01 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
JP6615701B2 (ja) * 2016-06-24 2019-12-04 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US11444244B2 (en) * 2018-04-19 2022-09-13 Ningbo Semiconductor International Corporation Mask plate and fabrication method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077558A (ja) * 1998-08-28 2000-03-14 Nec Toyama Ltd 印刷配線板とその製造方法
JP2002204049A (ja) * 2000-02-09 2002-07-19 Matsushita Electric Ind Co Ltd 転写材及びその製造方法並びにこれを用いて製造される配線基板
JP2002026520A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd 多層配線基板及びその製造方法
CN1420715A (zh) * 2001-09-27 2003-05-28 松下电器产业株式会社 绝缘片和多层布线基板及其制造方法
JP2006080571A (ja) * 2005-12-01 2006-03-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009152496A (ja) * 2007-12-21 2009-07-09 Fujikura Ltd プリント配線板の製造方法
CN105393346A (zh) * 2013-05-31 2016-03-09 凸版印刷株式会社 带贯通电极的配线基板、其制造方法以及半导体装置

Also Published As

Publication number Publication date
US20210235590A1 (en) 2021-07-29
US11212922B2 (en) 2021-12-28
US11665833B2 (en) 2023-05-30
US20220078922A1 (en) 2022-03-10
CN112205082A (zh) 2021-01-08
WO2020215225A1 (zh) 2020-10-29

Similar Documents

Publication Publication Date Title
TW202017451A (zh) 薄型天線電路板的製作方法
KR20100133317A (ko) 배선기판의 제조방법
US20200120805A1 (en) Embedded circuit board and method of making same
KR20160110089A (ko) Rfi 및 si 리스크를 경감시키는 온 패키지 플로팅 금속/보강재 접지
US3499219A (en) Interconnection means and method of fabrication thereof
KR20180002025A (ko) 반도체 패키지 및 그의 제조방법
CN112205082B (zh) 电路板及其制作方法
CN112492751B (zh) 连接器及其制作方法
CN111491458A (zh) 电路板及其制作方法
US10134668B2 (en) Package structure
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
CN108738230B (zh) 电路板结构及其制造方法
CN112533349B (zh) 电路板及其制作方法
CN114501853A (zh) 线路板及其制作方法
CN113543465A (zh) 多层电路板及其制作方法
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
CN110798977B (zh) 薄型天线电路板及其制作方法
TWI768919B (zh) 電路板及其製作方法
TW201940032A (zh) 複合電路板及其製造方法
CN219811487U (zh) 封装模组、板对板连接结构及电子设备
CN110831325B (zh) 天线电路板及其制作方法
CN118591081A (zh) 一种复合金属箔、覆金属层叠板、芯片及电路板
CN113993293A (zh) 一种细线路板制备方法
JP2022032293A (ja) 配線体およびその製造方法
TW202249125A (zh) 半導體封裝襯底、其製造方法、半導體封裝及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant