CN114501853A - 线路板及其制作方法 - Google Patents
线路板及其制作方法 Download PDFInfo
- Publication number
- CN114501853A CN114501853A CN202011158703.9A CN202011158703A CN114501853A CN 114501853 A CN114501853 A CN 114501853A CN 202011158703 A CN202011158703 A CN 202011158703A CN 114501853 A CN114501853 A CN 114501853A
- Authority
- CN
- China
- Prior art keywords
- plug hole
- stack
- ball
- planting groove
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910000679 solder Inorganic materials 0.000 claims abstract description 49
- 239000000945 filler Substances 0.000 claims abstract description 22
- 238000003825 pressing Methods 0.000 claims abstract description 7
- 230000000149 penetrating effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 238000005476 soldering Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 53
- 239000000047 product Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供一种线路板的制作方法，包括：提供第一叠构，第一叠构包括第一表面，开设至少两个贯穿第一叠构的贯穿孔，在贯穿孔内填充一第一填充物形成塞孔；塞孔包括第一塞孔及第二塞孔，第一塞孔包括第一端部，第一端部靠近所述第一表面，使第一端部相较于所述第一表面向第一叠构内部凹陷形成第一植球槽，使第二塞孔的高度大于第一塞孔的高度；在第一表面设置第一外层线路，使第一外层线路覆盖第一植球槽，得到一第一主体；提供一第二主体，使第一主体与第二主体堆叠设置，在第一植球槽处设置锡球，压合第一主体及第二主体并通过锡球进行焊接。本发明还提供了一种线路板。
Description
技术领域
本发明涉及电子产品领域，尤其涉及一种线路板及其制作方法。
背景技术
近年来，电子产品被广泛应用在日常工作和生活中，轻、薄、小的电子产品越来越受到欢迎，线路板是电子产品中关键部分，对其功能性由较多需求，随着线路板功能功能性需求越来越高，单层线路板已难以满足需求，多层线路板作为较为成熟的解决方案被广泛应用。
多层板的传统组装工艺，需在线路板表面印刷锡膏，然后通过锡球将上下两块线路板或者线路板与元组件焊接在一起。当线路板越来越薄型化时，组装过程中的板弯翘、锡膏不均、受力不均等异常现象极易造成锡膏外溢或压扁，进而导致焊接不良，降低组装良率。针对此问题，现有的解决方案主要为局部增大外部线路或防焊层的厚度，进而增大线路板之间或线路板与元组件之间的间距以增大锡球的容纳空间。但，上述方法中，增加线路层(铜)或防焊层的厚度难度较大，尤其是图案化时精度管控不佳或对设备要求较高，且会使得线路板整体厚度增加，不符合线路板及电子产品轻薄化的趋势。
如何解决上述问题，是本领域技术人员需要考虑的。
发明内容
鉴于上述状况，有必要提供一种线路板的制作方法以及由所述线路板的制作方法制作的线路板。
本申请提供一种线路板的制作方法，包括：
提供第一叠构，所述第一叠构包括第一表面，开设至少两个贯穿所述第一叠构的贯穿孔，在所述贯穿孔内填充一第一填充物形成塞孔；
所述塞孔包括第一塞孔及第二塞孔，所述第一塞孔包括第一端部，所述第一端部靠近所述第一表面，使所述第一端部相较于所述第一表面向所述第一叠构内部凹陷形成第一植球槽，使所述第二塞孔的高度大于所述第一塞孔的高度；
在所述第一表面设置第一外层线路，使所述第一外层线路覆盖所述第一植球槽，得到一第一主体；以及
提供一第二主体，使所述第一主体与所述第二主体堆叠设置，在所述第一植球槽处设置锡球，压合所述第一主体及所述第二主体并通过所述锡球进行焊接。
在一种可能的实施方式中，包括如下步骤：
提供所述第一叠构，所述第一叠构包括相背的所述第一表面以及一第二表面，所述第一表面及所述第二表面设置有一第一内层线路；
开设贯穿所述第一表面及所述第二表面的所述贯穿孔，至少两个所述贯穿孔间隔设置；
对所述贯穿孔的内壁进行金属化处理；
在金属化处理后的所述贯穿孔中填充所述第一填充物；以及
去除所述第一填充物中高出所述第一表面以及所述第二表面的部分得到所述塞孔。
在一种可能的实施方式中，包括如下步骤：
在所述第一表面及所述第二表面形成一薄层金属，所述薄层金属覆盖所述塞孔裸露的端部；
去除覆盖所述第一端部的所述薄层金属形成第一开口；
通过所述第一开口蚀刻位于所述第一端部的所述第一填充物形成所述第一植球槽。
在一种可能的实施方式中，包括如下步骤：
形成覆盖所述第一表面及所述第二表面的第一导电层；
对所述第一导电层进行图案化处理得到所述第一外层线路；
所述第一塞孔与所述第二塞孔之间设置有间隙，在所述间隙处设置防焊层；以及
在所述第一外层线路远离所述第一内层线路的表面设置锡膏得到所述第一主体。
在一种可能的实施方式中，包括如下步骤：
提供所述第二主体，所述第二主体包括第二植球槽，所述第二植球槽由所述第二主体外表面向所述第二主体内部凹陷；
所述第一主体与所述第二主体堆叠设置，使所述第一植球槽与所述第二植球槽正对设置；
在所述第一植球槽与所述第二植球槽之间设置所述锡球；以及
压合所述第一主体及所述第二主体，使所述锡球填充所述第一植球槽及所述第二植球槽。
本申请还提供一种线路板，包括：
第一主体，所述第一主体包括第一叠构及第一植球槽，所述第一叠构包括第一表面，所述第一植球槽设置于所述第一表面并由所述第一表面向所述第一叠构内部凹陷；
第二主体，所述第二主体包括第二叠构及第二植球槽，所述第二叠构包括第五表面，所述第二植球槽设置于所述第五表面并由所述第五表面向所述第二叠构内部凹陷；以及
锡膏，所述第一主体与所述第二主体堆叠设置，所述第一植球槽与所述第二植球槽正对设置，所述第一主体与所述第二主体通过所述锡膏焊接，所述锡膏至少填充所述第一植球槽与所述第二植球槽。
在一种可能的实施方式中，所述线路板还包括有塞孔，所述塞孔内填充有第一填充物；
所述塞孔包括第一塞孔、第二塞孔、第三塞孔以及第四塞孔，所述第一塞孔及所述第二塞孔贯穿所述第一叠构，所述第三塞孔及所述第四塞孔贯穿所述第二叠构；以及
所述第一植球槽设置于所述第一塞孔，所述第二植球槽设置于所述第三塞孔。
在一种可能的实施方式中，所述第一塞孔与所述第二塞孔间隔设置；
所述第一塞孔包括第一端部，所述第一端部由所述第一表面向所述第一叠构内部凹陷，所述第二塞孔包括第二端部，所述第二端部与所述第一表面平齐；
所述第三塞孔与所述第四塞孔间隔设置；以及
所述第三塞孔包括第三端部，所述第三端部由所述第五表面向所述第一叠构内部凹陷，所述第四塞孔包括第四端部，所述第四端部与所述第五表面平齐。
在一种可能的实施方式中，所述第一端部与所述第三端部正对设置，所述第二端部与所述第四端部正对设置；以及
设置于所述第一端部与所述第三端部之间的锡膏的厚度大于设置于所述第二端部与所述第四端部之间的锡膏的厚度。
在一种可能的实施方式中，所述第一主体还包括第一外层线路，所述第一外层线路覆盖所述第一端部及所述第二端部；
所述第二主体还包括第二外层线路，所述第二外层线路覆盖所述第三端部及所述第四端部。
本发明实施例所提供的线路板及其制作方法，通过设置贯穿第一主体及第二主体的塞孔，并使塞孔的至少一侧相较于第一主体或第二主体向内凹陷形成第一植球槽或第二植球槽，使第一植球槽及第二植球槽相对设置以容纳锡球，在不增加线路板厚度的情况下，避免锡球受额外外力的压迫，提升线路板。
附图说明
图1至图13是本发明一实施例的线路板的制作流程示意图。
图14是本发明一实施例的线路板的结构示意图。
主要元件符号说明
线路板 1
第一主体 10
第二主体 20
第一叠构 110
第二叠构 220
第一表面 111
第五表面 211
第二表面 112
第六表面 212
第一内层线路 113
薄层金属 114
第一开口 115
第一导电层 116
第一外层线路 117
第二外层线路 217
间隙 118
防焊层 119
贯穿孔 14
第一填充物 15
塞孔 16
第一塞孔 161
第一端部 1611
第二塞孔 162
第二端部 1621
第三塞孔 261
第三端部 2611
第四塞孔 262
第四端部 2621
第一植球槽 171
第二植球槽 271
锡膏 18
锡球 19
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中设置的元件。当一个元件被认为是“设置在”另一个元件，它可以是直接设置在另一个元件上或者可能同时存在居中设置的元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
第一实施例
如图1至图13所示，为本申请实施例提供的一种线路板1的制作方法，包括如下步骤：
步骤S1：如图1至图5所示，提供第一叠构110，第一叠构110包括第一表面111，开设至少两个贯穿第一叠构110的贯穿孔14，在贯穿孔14内填充一第一填充物15形成塞孔16。具体可包括如下步骤：
步骤S11：如图1所示，提供第一叠构110，第一叠构110包括相背的第一表面111以及第二表面112，第一表面111及第二表面112设置有第一内层线路113。
于一实施例中，第一叠构110可以为多层结构，例如包含有多层内层线路及内埋元件的多层线路板，在其他实施例中，第一叠构110可以为至少包括一基材层的双面基板。
步骤S12：如图2所示，开设贯穿第一表面111及第二表面112的贯穿孔14，至少两个贯穿孔14间隔设置。
于一实施例中，贯穿孔14的数量可以大于两个，多个贯穿孔14均间隔设置。
于一实施例中，形成贯穿孔14的方法可以为机械钻孔，贯穿孔14的孔径可调节。
步骤S13：如图3所示，对贯穿孔14的内壁进行金属化处理。
于一实施例中，金属化处理后，贯穿孔14的内壁镀有导电层，使贯穿孔14为导电孔。
于一实施例中，金属化处理的制成可以为化学沉铜工艺、黑孔工艺、有机导电膜工艺，电化学沉积等方式。
步骤S14：如图4所示，在金属化处理后的贯穿孔14中填充第一填充物15。
于一实施例中，第一填充物15的材质可以为树脂等有机物或复合物。
于一实施例中，可将液态或半固态的第一填充物15半成品填充于贯穿孔14中，然后用一定温度烘干固化。
步骤S15：如图5所示，去除第一填充物15中高出第一表面111以及第二表面112的部分得到塞孔16。
于一实施例中，可通过打磨、研磨等方式去除第一填充物15高出贯穿孔14的部分，即，对第一叠构110进行平整化处理。
步骤S2：如图6及图7所示，塞孔16包括第一塞孔161及第二塞孔162，第一塞孔161包括第一端部1611，第一端部1611靠近第一表面111，使第一端部1611相较于第一表面111向第一叠构110内部凹陷形成第一植球槽171，使第二塞孔162的高度大于第一塞孔161的高度。具体可包括如下步骤：
步骤S21：如图6所示，在第一表面111及第二表面112形成一薄层金属114，薄层金属114覆盖塞孔16裸露的端部；
于一实施例中，薄层金属114可覆盖塞孔16由第一表面111及第二表面112裸露的端部。
步骤S22：如图6所示，去除覆盖第一端部1611的薄层金属114形成第一开口115使第一端部1611裸露。
步骤S23：如图6及图7所示，通过第一开口115蚀刻位于第一端部1611的第一填充物15形成第一植球槽171。
于一实施例中，薄层金属114可作为蚀刻第一填充物15的遮罩，可通过影像转移制程蚀刻形成第一植球槽171。
于一实施例中，可通过镭射、等离子电浆、化学蚀刻等方式去除第一填充物15，进一步可通过控制蚀刻时间或蚀刻反应过程中的参数控制第一植球槽171的蚀刻深度。
于一实施例中，薄层金属114可用于金属化制程或电镀增厚线路层以保留薄层金属114，亦可如图7所示去除薄层金属114。
步骤S3：如图8至图11所示，在第一表面111设置第一外层线路117，使第一外层线路117覆盖第一植球槽171，得到一第一主体10。
步骤S31：如图8所示，形成覆盖第一表面111及第二表面112的第一导电层116。
于一实施例中，可通过电镀、化学镀膜、溅射镀膜、气体蒸镀等方法在第一表面111、第二表面112及第一端部1611裸露的表面形成第一导电层116。第一导电层116的材料可以为金属，例如铜。
步骤S32：如图9所示，对第一导电层116进行图案化处理得到第一外层线路117。
于一实施例中，成型后的第一外层线路117可包括一间隙118，间隙118可位于第一塞孔161和第二塞孔162之间。
步骤S33：如图10所示，在间隙118处设置防焊层119。
步骤S34：如图11所示，在第一外层线路117远离第一内层线路113的表面设置锡膏18得到第一主体10。
于一实施例中，锡膏18对应第一塞孔161及第二塞孔162的端部设置，对应第二塞孔162的两端设置的锡膏18厚度可相同，对应第一塞孔161的第一端部1611设置的锡膏18未填满第一植球槽171，使得第一植球槽171由第一外层线路117向第一主体10内部凹陷。
步骤S4：如图12至图13所示，提供一第二主体20，使第一主体10与第二主体20堆叠设置，在第一植球槽171处设置锡球19，压合第一主体10及第二主体20并通过锡球19进行焊接得到线路板1。
步骤S41：如图12所示，提供第二主体20，第二主体20包括第二植球槽271，第二植球槽271由第二主体20外表面向第二主体20内部凹陷。
于一实施例中，第二主体20与第一主体10可具备堆成的结构，第二植球槽271与第一植球槽171可对称设置。
步骤S42：如图12所示，使第一主体10与第二主体20堆叠设置，使第一植球槽171与第二植球槽271正对设置。
步骤S42：如图12所示，在第一植球槽171与第二植球槽271之间设置锡球19。
步骤S43：如图13所示，压合第一主体10及第二主体20，使锡球19填充第一植球槽171及第二植球槽271。
于一实施例中，压合过程中，锡球19由于对应第一植球槽171及第二植球槽271而不会溢出，锡球19压合后与锡膏18粘合、融合并焊接实现第一主体10与第二主体20之间的焊接。
如图14所示，为本申请实施例提供的一种线路板1。
线路板1包括第一主体10、第二主体20、塞孔16以及锡膏18，塞孔16内填充有第一填充物15。
第一主体10包括第一叠构110及第一植球槽171。第一叠构110包括第一表面111及第二表面112，第一植球槽171设置于第一表面111并由第一表面111向第一叠构110内部凹陷。
第二主体20包括第二叠构220及第二植球槽271。第二叠构220包括第五表面211及第六表面212，第二植球槽271设置于第五表面211并由第五表面211向第二叠构220内部凹陷。
第一主体10与第二主体20堆叠设置，第一植球槽171与第二植球槽271正对设置。第一主体10与第二主体20通过锡膏18焊接，锡膏18至少填充第一植球槽171与第二植球槽271。
塞孔16包括第一塞孔161、第二塞孔162、第三塞孔261以及第四塞孔262，第一塞孔161及第二塞孔162贯穿第一叠构110，第三塞孔261及第四塞孔262贯穿第二叠构220。第一植球槽171设置于第一塞孔161处，第二植球槽271设置于第三塞孔261处。
第一塞孔161及第二塞孔162间隔设置，第一塞孔161包括第一端部1611，第一端部1611由第一表面111向第一叠构110内部凹陷，第二塞孔162包括第二端部1621，第二端部1621与第一表面111平齐；第三塞孔261及第四塞孔262间隔设置，第三塞孔261包括第三端部2611，第三端部2611由第五表面211向第一叠构110内部凹陷，第四塞孔262包括第四端部2621，第四端部2621与第五表面211平齐。
于一实施例中，第一端部1611与第三端部2611正对设置，第二端部1621与第四端部2621正对设置；设置于第一端部1611与第三端部2611之间的锡膏18的厚度大于设置于第二端部1621与第四端部2621之间的锡膏18的厚度。
于一实施例中，第一主体10还包括第一外层线路117，第一外层线路117覆盖第一端部1611及第二端部1621；第二主体20还包括第二外层线路217，第二外层线路217覆盖第三端部2611及第四端部2621。
另外，本领域技术人员还可在本发明精神内做其它变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围。
Claims (10)
1.一种线路板的制作方法，其特征在于，包括：
提供第一叠构，所述第一叠构包括第一表面，开设至少两个贯穿所述第一叠构的贯穿孔，在所述贯穿孔内填充一第一填充物形成塞孔；
所述塞孔包括第一塞孔及第二塞孔，所述第一塞孔包括第一端部，所述第一端部靠近所述第一表面，使所述第一端部相较于所述第一表面向所述第一叠构内部凹陷形成第一植球槽，使所述第二塞孔的高度大于所述第一塞孔的高度；
在所述第一表面设置第一外层线路，使所述第一外层线路覆盖所述第一植球槽，得到一第一主体；以及
提供一第二主体，使所述第一主体与所述第二主体堆叠设置，在所述第一植球槽处设置锡球，压合所述第一主体及所述第二主体并通过所述锡球进行焊接。
2.如权利要求1所述的线路板的制作方法，其特征在于，包括如下步骤：
提供所述第一叠构，所述第一叠构包括相背的所述第一表面以及一第二表面，所述第一表面及所述第二表面设置有一第一内层线路；
开设贯穿所述第一表面及所述第二表面的所述贯穿孔，至少两个所述贯穿孔间隔设置；
对所述贯穿孔的内壁进行金属化处理；
在金属化处理后的所述贯穿孔中填充所述第一填充物；以及
去除所述第一填充物中高出所述第一表面以及所述第二表面的部分得到所述塞孔。
3.如权利要求2所述的线路板的制作方法，其特征在于，包括如下步骤：
在所述第一表面及所述第二表面形成一薄层金属，所述薄层金属覆盖所述塞孔裸露的端部；
去除覆盖所述第一端部的所述薄层金属形成第一开口；
通过所述第一开口蚀刻位于所述第一端部的所述第一填充物形成所述第一植球槽。
4.如权利要求2所述的线路板的制作方法，其特征在于，包括如下步骤：
形成覆盖所述第一表面及所述第二表面的第一导电层；
对所述第一导电层进行图案化处理得到所述第一外层线路；
所述第一塞孔与所述第二塞孔之间设置有间隙，在所述间隙处设置防焊层；以及
在所述第一外层线路远离所述第一内层线路的表面设置锡膏得到所述第一主体。
5.如权利要求1所述的线路板的制作方法，其特征在于，包括如下步骤：
提供所述第二主体，所述第二主体包括第二植球槽，所述第二植球槽由所述第二主体外表面向所述第二主体内部凹陷；
所述第一主体与所述第二主体堆叠设置，使所述第一植球槽与所述第二植球槽正对设置；
在所述第一植球槽与所述第二植球槽之间设置所述锡球；以及
压合所述第一主体及所述第二主体，使所述锡球填充所述第一植球槽及所述第二植球槽。
6.一种线路板，其特征在于，包括：
第一主体，所述第一主体包括第一叠构及第一植球槽，所述第一叠构包括第一表面，所述第一植球槽设置于所述第一表面并由所述第一表面向所述第一叠构内部凹陷；
第二主体，所述第二主体包括第二叠构及第二植球槽，所述第二叠构包括第五表面，所述第二植球槽设置于所述第五表面并由所述第五表面向所述第二叠构内部凹陷；以及
锡膏，所述第一主体与所述第二主体堆叠设置，所述第一植球槽与所述第二植球槽正对设置，所述第一主体与所述第二主体通过所述锡膏焊接，所述锡膏至少填充所述第一植球槽与所述第二植球槽。
7.如权利要求6所述的线路板，其特征在于：
所述线路板还包括有塞孔，所述塞孔内填充有第一填充物；
所述塞孔包括第一塞孔、第二塞孔、第三塞孔以及第四塞孔，所述第一塞孔及所述第二塞孔贯穿所述第一叠构，所述第三塞孔及所述第四塞孔贯穿所述第二叠构；以及
所述第一植球槽设置于所述第一塞孔，所述第二植球槽设置于所述第三塞孔。
8.如权利要求7所述的线路板，其特征在于：
所述第一塞孔与所述第二塞孔间隔设置；
所述第一塞孔包括第一端部，所述第一端部由所述第一表面向所述第一叠构内部凹陷，所述第二塞孔包括第二端部，所述第二端部与所述第一表面平齐；
所述第三塞孔与所述第四塞孔间隔设置；以及
所述第三塞孔包括第三端部，所述第三端部由所述第五表面向所述第一叠构内部凹陷，所述第四塞孔包括第四端部，所述第四端部与所述第五表面平齐。
9.如权利要求8所述的线路板，其特征在于：
所述第一端部与所述第三端部正对设置，所述第二端部与所述第四端部正对设置；以及
设置于所述第一端部与所述第三端部之间的锡膏的厚度大于设置于所述第二端部与所述第四端部之间的锡膏的厚度。
10.如权利要求8所述的线路板，其特征在于：
所述第一主体还包括第一外层线路，所述第一外层线路覆盖所述第一端部及所述第二端部；
所述第二主体还包括第二外层线路，所述第二外层线路覆盖所述第三端部及所述第四端部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011158703.9A CN114501853B (zh) | 2020-10-26 | 2020-10-26 | 线路板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011158703.9A CN114501853B (zh) | 2020-10-26 | 2020-10-26 | 线路板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114501853A true CN114501853A (zh) | 2022-05-13 |
| CN114501853B CN114501853B (zh) | 2023-08-11 |
Family
ID=81470137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011158703.9A Active CN114501853B (zh) | 2020-10-26 | 2020-10-26 | 线路板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114501853B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024099148A1 (zh) * | 2022-11-10 | 2024-05-16 | 华为技术有限公司 | 电路板、电子设备以及电路板的制备方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004023002A (ja) * | 2002-06-19 | 2004-01-22 | Ibiden Co Ltd | 多層化回路基板およびその製造方法 |
| JP2004128387A (ja) * | 2002-10-07 | 2004-04-22 | Sony Corp | 多層基板の製造方法及び多層基板 |
| WO2006059706A1 (ja) * | 2004-12-02 | 2006-06-08 | Matsushita Electric Industrial Co., Ltd. | プリント基板及びその設計方法並びにｉｃパッケージ端子の設計方法及びその接続方法 |
| KR20060078109A (ko) * | 2004-12-30 | 2006-07-05 | 삼성전기주식회사 | Ｂｇａ 패키지 기판 및 그 제조방법 |
| JP2008221339A (ja) * | 2008-05-08 | 2008-09-25 | Nippon Light Metal Co Ltd | 金属部材接合方法及び放熱器の製造方法 |
| JP2009302487A (ja) * | 2008-06-17 | 2009-12-24 | Denso Corp | 層間接続用導電体の製造方法 |
| CN101848606A (zh) * | 2010-04-21 | 2010-09-29 | 华为技术有限公司 | 印制电路板制作方法及印制电路板 |
| JP2011071259A (ja) * | 2009-09-25 | 2011-04-07 | Renesas Electronics Corp | 半導体装置の実装方法および半導体装置の製造方法 |
| JP2011134827A (ja) * | 2009-12-24 | 2011-07-07 | Kyocera Corp | 多層配線基板およびその製造方法 |
| JP2012080050A (ja) * | 2010-10-04 | 2012-04-19 | Yamaichi Electronics Co Ltd | フレキシブル配線板の製造方法 |
| US20160073516A1 (en) * | 2014-09-10 | 2016-03-10 | Phoenix Pioneer Technology Co., Ltd. | Interposer substrate and method of fabricating the same |
| CN106455363A (zh) * | 2016-08-09 | 2017-02-22 | 华进半导体封装先导技术研发中心有限公司 | 印刷线路板制作方法和印刷线路板 |
| CN107920413A (zh) * | 2016-10-09 | 2018-04-17 | 景硕科技股份有限公司 | 多层电路板及其制作方法 |
| CN110972414A (zh) * | 2018-09-29 | 2020-04-07 | 宏启胜精密电子(秦皇岛)有限公司 | 复合电路板及其制造方法 |
-
2020
- 2020-10-26 CN CN202011158703.9A patent/CN114501853B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004023002A (ja) * | 2002-06-19 | 2004-01-22 | Ibiden Co Ltd | 多層化回路基板およびその製造方法 |
| JP2004128387A (ja) * | 2002-10-07 | 2004-04-22 | Sony Corp | 多層基板の製造方法及び多層基板 |
| WO2006059706A1 (ja) * | 2004-12-02 | 2006-06-08 | Matsushita Electric Industrial Co., Ltd. | プリント基板及びその設計方法並びにｉｃパッケージ端子の設計方法及びその接続方法 |
| KR20060078109A (ko) * | 2004-12-30 | 2006-07-05 | 삼성전기주식회사 | Ｂｇａ 패키지 기판 및 그 제조방법 |
| JP2008221339A (ja) * | 2008-05-08 | 2008-09-25 | Nippon Light Metal Co Ltd | 金属部材接合方法及び放熱器の製造方法 |
| JP2009302487A (ja) * | 2008-06-17 | 2009-12-24 | Denso Corp | 層間接続用導電体の製造方法 |
| JP2011071259A (ja) * | 2009-09-25 | 2011-04-07 | Renesas Electronics Corp | 半導体装置の実装方法および半導体装置の製造方法 |
| JP2011134827A (ja) * | 2009-12-24 | 2011-07-07 | Kyocera Corp | 多層配線基板およびその製造方法 |
| CN101848606A (zh) * | 2010-04-21 | 2010-09-29 | 华为技术有限公司 | 印制电路板制作方法及印制电路板 |
| JP2012080050A (ja) * | 2010-10-04 | 2012-04-19 | Yamaichi Electronics Co Ltd | フレキシブル配線板の製造方法 |
| US20160073516A1 (en) * | 2014-09-10 | 2016-03-10 | Phoenix Pioneer Technology Co., Ltd. | Interposer substrate and method of fabricating the same |
| CN106455363A (zh) * | 2016-08-09 | 2017-02-22 | 华进半导体封装先导技术研发中心有限公司 | 印刷线路板制作方法和印刷线路板 |
| CN107920413A (zh) * | 2016-10-09 | 2018-04-17 | 景硕科技股份有限公司 | 多层电路板及其制作方法 |
| CN110972414A (zh) * | 2018-09-29 | 2020-04-07 | 宏启胜精密电子(秦皇岛)有限公司 | 复合电路板及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024099148A1 (zh) * | 2022-11-10 | 2024-05-16 | 华为技术有限公司 | 电路板、电子设备以及电路板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114501853B (zh) | 2023-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101344800B1 (ko) | 배선 기판 및 반도체 장치 | |
| US6490168B1 (en) | Interconnection of circuit substrates on different planes in electronic module | |
| US9247646B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
| US5146674A (en) | Manufacturing process of a high density substrate design | |
| JP2008270532A (ja) | インダクタ内蔵基板及びその製造方法 | |
| US7839650B2 (en) | Circuit board structure having embedded capacitor and fabrication method thereof | |
| CN100589684C (zh) | 埋图案基板及其制造方法 | |
| US20120320549A1 (en) | Conductor Structural Element and Method for Producing a Conductor Structural Element | |
| CN110972414B (zh) | 复合电路板及其制造方法 | |
| US20200305289A1 (en) | Flexible substrate and method for fabricating the same | |
| KR100857165B1 (ko) | 회로기판 제조방법 | |
| CN109788663B (zh) | 电路板的制作方法及由该方法制得的电路板 | |
| US20140209361A1 (en) | Wiring board and method for manufacturing the same | |
| CN114501853B (zh) | 线路板及其制作方法 | |
| KR20180128766A (ko) | 전자부품 내장 인쇄회로기판 | |
| CN108900216B (zh) | 一种无线传输模组及制造方法 | |
| KR100726239B1 (ko) | 전자소자 내장형 다층 인쇄회로기판 제조방법 | |
| JP2016134622A (ja) | エンベデッドエンベデッド基板及びエンベデッド基板の製造方法 | |
| US9913382B2 (en) | Method for anchoring a conductive cap on a filled via in a printed circuit board and printed circuit board with an anchored conductive cap | |
| KR101758859B1 (ko) | 인쇄회로기판 및 이의 제조방법 | |
| TWI666976B (zh) | 可撓式基板及其製法 | |
| CN113543465A (zh) | 多层电路板及其制作方法 | |
| KR100477258B1 (ko) | 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법 | |
| KR20030071391A (ko) | 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법 | |
| CN113784529B (zh) | 电路板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |