CN111602227A - 采用薄半导体材料或二维电荷载流子气体的电导率调制的铁电存储器装置及其操作方法 - Google Patents

采用薄半导体材料或二维电荷载流子气体的电导率调制的铁电存储器装置及其操作方法 Download PDF

Info

Publication number
CN111602227A
CN111602227A CN201980006301.6A CN201980006301A CN111602227A CN 111602227 A CN111602227 A CN 111602227A CN 201980006301 A CN201980006301 A CN 201980006301A CN 111602227 A CN111602227 A CN 111602227A
Authority
CN
China
Prior art keywords
ferroelectric memory
dimensional
semiconductor material
ferroelectric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980006301.6A
Other languages
English (en)
Other versions
CN111602227B (zh
Inventor
A.卡利特索夫
D.斯图尔特
D.贝多
G.伯特罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN111602227A publication Critical patent/CN111602227A/zh
Application granted granted Critical
Publication of CN111602227B publication Critical patent/CN111602227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种铁电存储器装置含有：二维半导体材料层，其具有至少1.1eV的带隙和为半导体材料的1到5个原子单层的厚度中的至少一个，或包含二维电荷载流子气体层；源极触点，其接触所述二维半导体材料层的第一部分；漏极触点，其接触所述二维半导体材料层的第二部分；铁电存储器元件，其位于所述源极触点与所述漏极触点之间且邻近于所述二维半导体材料层的第一表面；以及导电栅极电极，其邻近于所述铁电存储器元件定位。

Description

采用薄半导体材料或二维电荷载流子气体的电导率调制的铁 电存储器装置及其操作方法
相关申请
本申请要求2018年12月20日提交的美国非临时专利申请第16/227,889号的优先权，所述申请的全部内容以引用的方式并入本文中。
技术领域
本发明大体上涉及半导体装置的领域，且具体来说，涉及采用薄半导体材料层或二维电荷载流子气体的电导率调制的铁电存储器装置、其操作方法以及其制造方法。
背景技术
铁电存储器装置为包含铁电材料以存储信息的存储器装置。铁电材料充当存储器装置的存储器材料。取决于施加到铁电材料的电场的极性，铁电材料的偶极矩被编程为两个不同定向(例如，基于晶格中的原子位置(例如氧和/或金属原子位置)，编程为“上”或“下”极化位置)以将信息存储在铁电材料中。铁电材料的偶极矩的不同定向可通过由铁电材料的偶极矩生成的电场来检测。例如，在场效应晶体管铁电存储器装置中，可通过测量穿过邻近于铁电材料提供的半导体通道的电流来检测偶极矩的定向。
发明内容
根据本发明的方面，一种铁电存储器装置包含：二维半导体材料层，其具有至少1.1eV的带隙和为半导体材料的1到5个原子单层的厚度中的至少一个，或包含二维电荷载流子气体层；源极触点，其接触二维半导体材料层的第一部分；漏极触点，其接触二维半导体材料层的第二部分；铁电存储器元件，其位于源极触点与漏极触点之间且邻近于二维半导体材料层的第一表面；以及导电栅极电极，其邻近于铁电存储器元件定位。
根据本发明的另一方面，提供一种操作铁电存储器装置的方法。可通过相对于二维半导体材料层将正偏压电压或负偏压电压施加到导电栅极电极来编程铁电存储器元件的极化方向。可通过在源极触点与漏极触点之间的读取电压下测量源极触点与漏极触点之间的电流量值来感测铁电存储器元件的极化方向。
根据本发明的又一方面，一种制造铁电存储器装置的方法包括：形成二维半导体材料层；直接在二维半导体材料层的第一表面上形成铁电存储器元件；在铁电存储器元件上形成导电栅极电极；在二维半导体材料层的第一末端部分上形成源极触点；以及在二维半导体材料层的第二末端部分上形成漏极触点。
附图说明
图1为金属铁电半导体结构的透视图。
图2A为图1的金属铁电半导体结构的第一极化状态的电位图。
图2B为图1的金属铁电半导体结构的第二极化状态的电位图。
图3为对于两个选定铁电极化密度，金属铁电半导体结构的铁电材料部分与金属部分之间的界面处的静电位随铁电厚度变化的标绘图。
图4为二维通用半导体材料的电导率随费米能级变化的曲线图。
图5为在紧束缚模型内计算的原始石墨烯和氟化石墨烯的每eV每原子态密度的曲线图。
图6为在紧束缚模型内计算的原始石墨烯和氟化石墨烯的电导随费米能级变化的曲线图。
图7为根据本发明的第一实施例的第一示例性铁电存储器装置。
图8为根据本发明的第二实施例的第二示例性铁电存储器装置。
图9为根据本发明的第三实施例的第三示例性铁电存储器装置。
图10A为根据本发明的第四实施例的第四示例性铁电存储器装置的竖直横截面图。
图10B为图10A的第四示例性铁电存储器装置的示意性透视图。
图11示出根据密度泛函理论(DFT)和杂化泛函计算的六方氮化硼的每eV每原子态密度。
图12示出根据密度泛函理论(DFT)和杂化泛函计算的二硫化钼的每eV每原子态密度。
图13A为在紧束缚模型内计算的六方氮化硼的电导率随极化变化的曲线图。
图13B为在紧束缚模型内计算的氟化石墨烯的电导率随极化变化的曲线图。
图13C为在紧束缚模型内计算的二硫化钼的电导率随极化变化的曲线图。
图13D为在紧束缚模型内计算的锗烷的电导率随极化变化的曲线图。
图14为根据本发明的实施例的铁电存储器装置的示意图。
具体实施方式
本发明的实施例涉及采用二维半导体材料层和/或二维电荷载流子气体通道层的电导率调制的铁电存储器装置、其操作方法以及其制造方法，所述半导体材料层包括为半导体材料的1到5个原子单层的厚度，所述气体通道层例如二维电子气体(“2DEG”)通道层，下文描述所述实施例的各种方面。铁电存储器元件的铁电状态会诱发半导体材料或二维电荷载流子气体层中的电导发生数量级的变化。
图式未按比例绘制。除非另外明确地描述或清楚地指示不存在元件的重复，否则在示出元件的单个个例的情况下，可重复元件的多个个例。相同附图标记指代相同元件或类似元件。除非另外明确地陈述，否则假定具有相同附图标记的元件具有相同的材料组成。例如“第一”、“第二”和“第三”的序数仅用以识别类似元件，且可跨越本发明的说明书和权利要求书采用不同序数。如本文中所使用，位于第二元件“上”的第一元件可位于第二元件的表面的外侧上或第二元件的内侧上。如本文中所使用，如果第一元件的表面与第二元件的表面之间存在物理接触，则第一元件“直接”位于第二元件“上”。如本文中所使用，“处理中”结构或“临时”结构指代随后被修改的结构。
如本文中所使用，“层”指代包含具有厚度的区的材料部分。层可在整个下伏或上覆结构上方延伸，或可具有小于下伏或上覆结构的范围的范围。此外，层可为厚度小于连续结构的厚度的均质或非均质连续结构的区。例如，层可位于在连续结构的顶部表面与底部表面之间或在连续结构的顶部表面和底部表面处的任何对水平平面之间。层可水平地、竖直地和/或沿着锥形表面延伸。衬底可为层，可包含其中的一个或多个层，和/或可具有其上、其上方和/或其下方的一个或多个层。
如本文中所使用，“层堆叠”指代层的堆叠。如本文中所使用，“线”或“线型结构”指代具有主要延伸方向，即具有大部分层沿其延伸的方向的层。
如本文中所使用，“场效应晶体管”指代具有半导体通道的任何半导体装置，电流以通过外部电场调制的电流密度流过所述半导体通道。如本文中所使用，“有源区”指代场效应晶体管的源极区或场效应晶体管的漏极区。“顶部有源区”指代场效应晶体管的位于场效应晶体管的另一有源区上方的有源区。“底部有源区”指代场效应晶体管的位于场效应晶体管的另一有源区下方的有源区。
如本文中所使用，“半导性材料”指代具有1.0x 10-6S/m到1.0x 105S/m的范围内的电导率的材料。如本文中所使用，“半导体材料”指代在其中不存在电掺杂剂的情况下，具有1.0×10-6S/m到1.0S/m的范围内的电导率的材料，且其能够在与电掺杂剂的合适掺杂时产生具有1.0S/m到1.0×105S/m的范围内的电导率的掺杂材料。如本文中所使用，“电掺杂剂”指代将电洞添加到能带结构内的价带的p型掺杂剂，或将电子添加到能带结构内的导带的n型掺杂剂。如本文中所使用，“导电材料”指代具有大于1.0×105S/m的电导率的材料。如本文中所使用，“绝缘体材料”或“电介质材料”指代具有小于1.0×10-6S/m的电导率的材料。如本文中所使用，“重掺杂半导体材料”指代以充分高的原子浓度与电掺杂剂掺杂以变为导电材料的半导体材料，即具有大于1.0×105S/m的电导率的半导体材料。“掺杂半导体材料”可为重掺杂半导体材料，或可为包含提供1.0×10-6S/m到1.0×105S/m的范围内的电导率的浓度下的电掺杂剂(即，p型掺杂剂和/或n型掺杂剂)的半导体材料。“本征半导体材料”指代并不掺杂有电掺杂剂的半导体材料。因此，半导体材料可为半导性或导电的，且可为本征半导体材料或掺杂半导体材料。掺杂半导体材料可取决于其中的电掺杂剂的原子浓度而为半导性或导电的。如本文中所使用，“金属材料”指代其中包含至少一种金属元素的导电材料。针对电导率的所有测量均在标准条件下进行。
如本文中所使用，“铁电材料”指代展现可通过施加外部电场反转的自发电极化的任何材料。
参考图1，示出根据本发明的实施例的金属铁电半导体结构。金属铁电半导体结构包含：金属部分，其包括栅极电极50；铁电材料部分，其包括栅极电介质/铁电存储器元件20；以及半导体部分，其包括下文要描述的铁电存储器装置中的半导体通道40。
参考图2A和2B，示出图1的金属铁电半导体结构的极化状态的电位图。图2A示出图1的金属铁电半导体结构的第一极化状态，其中铁电极化向量P指向从金属部分(例如栅极电极50)到半导体部分(例如半导体通道40)的正极化方向。在此情况下，在与半导体部分(例如半导体通道40)介接的铁电材料部分(例如栅极电介质20)侧上存在正铁电电荷，且在与金属部分(例如栅极电极50)介接的铁电材料部分(例如栅极电介质20)侧上存在负铁电电荷。铁电电荷在金属部分内和半导体部分内诱发屏蔽电荷。屏蔽电荷为减小由铁电材料部分内的铁电电荷引起的电场的移动电荷(例如电子或电洞)。正屏蔽电荷在金属部分(例如栅极电极50)内累积，且负屏蔽电荷在半导体部分(例如半导体通道40)内累积。
图2B示出图1的金属铁电半导体结构的第二极化状态，其中铁电极化向量P指向从半导体部分(例如半导体通道40)到金属部分(例如栅极电极50)的负极化方向。在此情况下，负铁电电荷在与半导体部分(例如半导体通道40)的界面处存在于铁电材料部分(例如栅极电介质20)的侧上，且正铁电电荷在与金属部分(例如栅极电极50)的界面处存在于铁电材料部分(例如栅极电介质20)的侧上。铁电电荷在金属部分内和半导体部分内诱发屏蔽电荷。负屏蔽电荷在金属部分(例如栅极电极50)内累积，且正屏蔽电荷在半导体部分(例如半导体通道40)内累积。
可通过切换铁电材料部分的极化方向来控制铁电材料部分与金属部分之间的界面处的屏蔽电位。随距金属部分与铁电材料部分之间的界面的距离x变化的静电位Vc(x)以特性衰减距离衰减，所述衰减距离被称为托马斯-费米屏蔽长度。如果x轴选择成使得x坐标在具有厚度d的铁电材料部分内和半导体材料部分内为正，则金属部分和半导体材料部分内的静电位Vc(x)由如下等式控制，
Figure BDA0002528699100000051
其中λ为相应材料部分内的托马斯-费米屏蔽长度。
在金属部分(例如栅极电极50)比金属部分的屏蔽长度λl厚得多的情况下，且如果半导体材料部分(例如半导体通道40)更薄，则半导体材料部分(即，x>d)的静电位Vc(x)的解由下式给出：
Figure BDA0002528699100000052
其中d为铁电材料部分的厚度，P为铁电材料部分的铁电极化，ε0为真空的电容率，ε为铁电材料部分的相对电容率(即，铁电材料部分的电容率与真空的电容率的比率)，λl为金属部分的托马斯-费米屏蔽长度，λr为半导体材料部分的托马斯-费米屏蔽长度，l为半导体材料部分的厚度，且λ′l由下式给出：
Figure BDA0002528699100000053
根据本发明的方面，可通过反转铁电材料部分内的铁电极化来控制半导体材料部分的接近铁电材料部分的界面区中的静电位。对于图2A中所示的正极化方向，屏蔽电荷将费米能级引入半导体材料部分的半导体材料的导带中。对于图2B中所示的负极化方向，屏蔽电荷使费米能级朝向带隙移动。因此，费米能级通过反转铁电极化方向在半导体带隙中的位置与能带中的一个(例如，导带或价带)中的位置之间移动，这导致装置的电阻性(例如，电阻率或电阻)状态之间存在较大差异。
根据本发明的方面，半导体材料部分包含二维半导体材料，其在与半导体材料部分与铁电材料部分之间的界面平行的二维平面内提供高电导率。如本文中所使用，二维半导体材料指代具有为半导体材料的1到5个原子单层，例如2到3个单层的厚度的半导体材料，和/或其包含例如二维电子气体的二维电荷载流子气体。在一个实施例中，二维半导体材料具有沿着一个方向的横向范围，其诱发能带结构的量子力学修改。在一个实施例中，二维半导体材料可沿着一个方向具有小于10nm的横向方向，所述方向在本文中被称为二维半导体材料的厚度方向。
根据本发明的方面，半导体材料部分包含二维半导体材料层，其具有为1到5个单层的厚度且具有至少1eV，例如至少1.15eV的带隙，例如1.15eV到5.65eV。替代地，半导体材料部分可包含二维电荷载流子气体(例如二维电子气体)层，和至少1eV，例如至少1.15eV的带隙，例如1.15eV到5.65eV。如本文中所使用，二维电荷载流子气体指代量子限域中的电荷载流子集合，其沿着垂直于量子限域的方向的方向提供增强型电导率。例如，二维电子气体为二维电荷载流子气体。在一个实施例中，半导体材料部分包含选自具有5.62eV的带隙的六方氮化硼、具有2.93eV的带隙的氟化石墨烯、具有2.24eV的带隙的二硫化钼，以及具有1.16eV的带隙的锗烷的二维半导体材料。二维半导体材料的可能候选的列表不限于前述材料。
图3为在托马斯-费米模型内计算的、图1的金属铁电半导体结构的铁电材料部分与金属部分之间的界面处的静电位Vc(0)随铁电厚度d变化的标绘图。根据此模型，铁电材料部分与半导体部分之间的界面处的静电位Vc(0)由下式给出：
Figure BDA0002528699100000061
第一曲线310对应于铁电极化为20μC/cm2，铁电材料部分的相对电容率为90，金属部分的托马斯-费米屏蔽长度为0.2nm，且半导体材料部分的托马斯-费米屏蔽长度为0.2nm的情况。第二曲线320对应于铁电极化为40μC/cm2，铁电材料部分的相对电容率为90，金属部分的托马斯-费米屏蔽长度为0.2nm，且半导体材料部分的托马斯-费米屏蔽长度为0.2nm的情况。通过铁电极化效应，可在铁电材料部分与金属部分之间的界面处生成大于1.0V，和/或大于1.5V，和/或大于2.0V的静电位。
图4为假想二维半导体材料(例如，单层半导体材料)的电导率随费米能级变化的曲线图。出于图4中的计算的目的，采用基于两带紧束缚哈密顿量的简单二维半导体材料模型。当此二维半导体材料用于图1的装置的半导体材料部分时，有可能通过如图2A和2B中所示般反转铁电极化的方向，在传导状态与绝缘状态之间切换二维半导体材料的状态。换句话说，图1的装置中的费米能级的移位可足以提供两个不同的电阻性状态，例如较高电阻性状态和较低电阻性状态，所述状态可能是(例如)传导状态和绝缘状态。
根据本发明的实施例，图4中所示的电导率与费米能级的函数相依性可在例如六方氮化硼、氟化石墨烯、二硫化钼、锗烷等任何合适的二维半导体材料中物理地体现。
下表1示出可用于本发明的铁电存储器装置中的各种材料的带隙和导带格点能量的计算值。带隙值是从基于杂化泛函的第一原理电子结构计算获得的，且紧束缚格点能量被拟合以再现计算出的能带结构。
表1：二维半导体材料的带隙和导带格点能量
-二维半导体材料 带隙(eV) 导带格点能量(eV)
六方BN 5.62 6.81
MoS<sub>2</sub> 2.24 5.12
氟化石墨烯 2.93 5.465
锗烷 1.16 4.58
表2中示出取自以下数据库(https://cmrdb.fysik.dtu.dk/c2db/？x＝29127&limit＝200)的其它合适的高度稳定二维半导体材料的列表和其在DFT内计算出的带隙。已知DFT低估了带隙值，因此实际带隙预期更大。
表2：额外二维半导体材料的带隙
Figure BDA0002528699100000071
Figure BDA0002528699100000081
Figure BDA0002528699100000091
Figure BDA0002528699100000101
原始石墨烯(即，无缺陷或掺杂剂的石墨烯)为不具有带隙的电导体，而氟化石墨烯为具有带隙的半导体。图5为原始石墨烯和氟化石墨烯的每eV每碳原子态密度的曲线图。出于计算每能量态密度的目的，采用紧束缚模型。曲线510表示原始石墨烯的每eV每碳原子态密度。曲线520表示氟化石墨烯的每eV每碳原子态密度。原始石墨烯在除了零的所有能量下提供非零态密度，且因此并不提供原始石墨烯变得绝缘的电压。氟化石墨烯提供态密度为零的能带，且因此提供氟化石墨烯充当绝缘材料的电压范围。
参考图6，原始石墨烯和氟化石墨烯的所计算电导标绘为随费米能量变化。曲线610表示原始石墨烯的电导，且曲线620表示氟化石墨烯的电导。氟化石墨烯提供电导可忽略且对于0.5eV或更小的费米能级，氟化石墨烯充当绝缘材料的能量范围。相比之下，原始石墨烯并不提供原始石墨烯可充当绝缘材料的能量范围。
氟化石墨烯中的氟的原子百分比可在0.1％到60％的范围内，例如0.5％到50％，包含从0.1％到0％。因此，氟化石墨烯可包含(但不限于)碳与氟原子的比率大致为1:1的石墨烯氟化物。氟化石墨烯中态密度为零的能带的位置和宽度随氟化石墨烯内的氟原子的原子浓度而变化。因此，对于充当半导体材料部分的氟化石墨烯半导体材料，在图1的装置内在绝缘状态与传导状态之间进行切换是可能的。代替氟化石墨烯，可在图1的装置中采用具有充分带隙的其它半导体材料，例如二硫化钼、六方氮化硼或锗烷。
图7示出根据本发明的第一实施例的第一示例性铁电存储器装置180。第一铁电存储器装置180包含晶体管95，其包含半导体通道40。半导体通道40可配置成提供例如2DEG层的二维电荷载流子气体层，或选自氟化石墨烯、六方氮化硼、二硫化钼、锗烷或具有充分带隙的类似二维材料的半导体材料。半导体通道40可仅由二维电荷载流子气体层组成，或除了二维电荷载流子气体层之外，其可包含额外半导体材料。二维电荷载流子气体层可位于二维欧几里德平面内。在一个实施例中，半导体通道40可具有在0.3nm到10nm的范围内的厚度，例如从0.6nm到5nm。二维电荷载流子气体层充当第一铁电存储器装置180的晶体管95(例如，铁电存储器单元)内的通道。
铁电存储器元件21邻近于半导体通道40定位，例如在所述通道的表面上，即在二维电荷载流子气体层的表面上。铁电存储器元件21充当第一铁电存储器装置180的晶体管95内的栅极电介质20。铁电存储器元件21接触半导体通道40的第一表面。铁电存储器元件21包含至少一种铁电材料，和/或主要由至少一种铁电材料组成，所述材料例如钛酸钡(例如BaTiO3；BT)、硬硼酸钙(例如Ca2B6O11·5H2O)、钛酸铋(例如Bi12TiO20、Bi4Ti3O12或Bi2Ti2O7)、钛酸铕钡、铁电聚合物、碲化锗、无水钾镁矾(例如M2M′2(SO4)3，其中M为单价金属且M′为二价金属)、钽酸铅钪(例如Pb(ScxTa1-x)O3)、钛酸铅(例如PbTiO3；PT)、锆钛酸铅(例如Pb(Zr,Ti)O3；PZT)、铌酸锂(例如LiNbO3；LN)、(LaAlO3)、聚偏二氟乙烯(CH2CF2)n、铌酸钾(例如KNbO3)、酒石酸钾钠(例如KNaC4H4O6·4H2O)、钛氧基磷酸钾(例如KO5PTi)、钛酸钠铋(例如Na0.5Bi0.5TiO3或Bi0.5Na0.5TiO3)、钽酸锂(例如LiTaO3(LT))、钛酸镧铅(例如(Pb,La)TiO3(PLT))、锆钛酸镧铅(例如(Pb,La)(Zr,Ti)O3(PLZT))、磷酸二氢铵(例如NH4H2PO4(ADP))，或磷酸二氢钾(例如KH2PO4(KDP))。在一个实施例中，铁电存储器元件21包括铁电电介质材料，和/或主要由铁电电介质材料组成。
前侧导电栅极电极51在与半导体通道40相对的侧上直接位于铁电存储器元件21上。前侧导电栅极电极51充当第一铁电存储器装置180的晶体管95的栅极电极50。导电栅极电极51接触铁电存储器元件21。导电栅极电极51可包含金属材料，和/或主要由金属材料组成，所述材料例如元素金属(Ti、Ta或W)、至少两种元素金属的金属间合金、金属半导体化合物(例如金属硅化物)，或至少一种元素金属(例如Ti、Ta、W)和非金属元素(例如氮和/或氧，例如TiN或WN)的导电金属合金。
源极触点42接触半导体通道40的第一部分，且漏极触点44接触半导体通道的第二部分。铁电存储器元件21位于源极触点42与漏极触点44之间。源极触点42和漏极触点44可包括相应金属触点材料，和/或主要由相应金属触点材料组成。金属触点材料可为金属半导体化合物、导电金属氮化物、元素金属或金属间合金材料。在一个实施例中，可用于导电栅极电极51的金属材料也可用于源极触点42和漏极触点44。
在一个实施例中，二维电荷载流子气体层位于距二维欧几里德平面10nm内，所述欧几里德平面包含半导体通道40与铁电存储器元件21之间的界面。
第一示例性铁电存储器装置180的晶体管95可例如通过如下操作形成：在衬底10上方形成半导体通道40，直接在半导体通道40的第一表面上形成铁电存储器元件21，在铁电存储器元件21上形成导电栅极电极51，在半导体通道40的第一部分上形成源极触点42，以及在半导体通道40的第二部分上形成漏极触点44。衬底10具有接触半导体通道40的底部表面的平坦顶部表面11。在图7中所示的实施例中，半导体通道40与导电栅极电极51之间的方向垂直于衬底10的平坦顶部表面11。替代地，在图8中所示的实施例中，晶体管95可相对于图7中所示的晶体管95旋转90度，使得半导体通道40与导电栅极电极51之间的方向平行于衬底10的平坦顶部表面11的平面。衬底10可包括任何合适的支撑衬底，例如半导体晶片、绝缘衬底或其平坦顶部表面11上方包含绝缘层的导电衬底。
在编程期间，可相对于半导体通道40将可变的栅极偏压电压Vg施加到导电栅极电极51，以编程铁电存储器元件21的极化。在感测期间，通过将栅极感测偏压电压施加到导电栅极电极51，在源极触点42与漏极触点44之间(例如，跨越两触点)施加源极-漏极偏压电压。当在源极触点42与漏极触点44之间(例如，跨越两触点)施加源极-漏极偏压电压时，感测电路580可测量源极-漏极电流。
参考图8，通过提供接触半导体通道40的第二表面的背侧铁电存储器元件22，可自图7的第一示例性铁电存储器装置180导出根据本发明的第二实施例的第二示例性铁电存储器装置180。背侧铁电存储器元件22为充当额外栅极电介质20的额外铁电材料部分。背侧铁电存储器元件22位于半导体通道40的第二表面上，所述第二表面平行于半导体通道40的第一表面且位于与半导体通道40的第一表面相对的侧上。背侧铁电存储器元件22可具有与铁电存储器元件21相同的厚度，且可包含可用于铁电存储器元件21的任何铁电材料。
导电背侧栅极电极52提供于背侧铁电存储器元件22上。导电背侧栅极电极52可接触背侧铁电存储器元件22。导电背侧栅极电极52可包含可用于导电栅极电极51的任何材料。导电路径连接导电背侧栅极电极与导电栅极电极，借此将导电背侧栅极电极52电短接到导电栅极电极51。
在一个实施例中，铁电存储器元件21的极化和背侧铁电存储器元件22的极化可指向相反方向。因此，在第一铁电存储器状态中，铁电存储器元件21的极化和背侧铁电存储器元件22的极化可指向半导体通道40，且在第二铁电存储器状态中，铁电存储器元件21的极化和背侧铁电存储器元件22的极化可远离半导体通道40指向。因此，在第一铁电存储器状态中，在与半导体通道40的界面附近的铁电存储器元件21和背侧铁电存储器元件22中存在正铁电电荷，这会在与铁电存储器元件21和背侧铁电存储器元件22的界面附近的二维电荷载流子气体层中诱发负屏蔽电荷(移动电子)。替代地，如果代替二维电荷载流子气体层使用半导性层，则诱发的电荷将用以使费米能量移位并使半导性层的导电状态发生变化。同样地，在第二铁电存储器状态中，在与半导体通道40的界面附近的铁电存储器元件21和背侧铁电存储器元件22中存在负铁电电荷，这会在与铁电存储器元件21和背侧铁电存储器元件22的界面附近的二维电荷载流子气体层中诱发正屏蔽电荷(电洞，即不存在电子)。可通过将电压施加到导电背侧栅极电极52来操作第二示例性铁电存储器装置180，所述电压与施加到前侧导电栅极电极51的电压相同(例如，相同极性电压脉冲)。
第二示例性铁电存储器装置180中的半导体通道40的厚度可与第一示例性铁电存储器装置180中的半导体通道的厚度相同。替代地，第二示例性铁电存储器装置180中的半导体通道40的厚度可在如下范围内：从第一示例性铁电存储器装置180中的半导体通道40的厚度的1.0倍到第一示例性铁电存储器装置180中的半导体通道的厚度的2.0倍。第二示例性铁电存储器装置180中的半导体通道40的增大的厚度窗是由于双栅极配置，其中屏蔽电荷是由两种不同的铁电极化以累加方式所诱发。
第二示例性铁电存储器装置180的晶体管95可通过修改用于形成第一示例性铁电存储器装置180的晶体管95的方法来形成。除了用以形成第一示例性铁电存储器装置180的各种组件的处理步骤之外，可在半导体通道40的第二表面上形成背侧铁电存储器元件22，且可在背侧铁电存储器元件22上形成导电背侧栅极电极52。
在一个实施例中，第二示例性铁电存储器装置180的晶体管95可由具有平坦顶部表面11的衬底10支撑，所述顶部表面垂直于半导体通道40与铁电存储器元件21之间的界面的平面，且平行于感测操作期间半导体通道40中的电流的方向，即源极触点42与漏极触点44之间的方向。
替代地，图8中所示的晶体管95可旋转90度以具有类似于图7中所示的配置的配置。在此替代性配置中，导电背侧栅极电极52形成于衬底10上方，背侧铁电存储器元件22形成于导电背侧栅极电极52上方，半导体通道40形成于背侧铁电存储器元件22上方，铁电存储器元件21、源极触点42以及漏极触点44形成于半导体通道40上方，且前侧导电栅极电极51形成于铁电存储器元件21上方。
参考图9，示出根据本发明的实施例的第三示例性铁电存储器装置的晶体管95，其可通过直接在半导体通道40的第二表面上形成背侧触点电极53而从第一示例性铁电存储器装置180导出。明确地示出半导体通道40内的二维半导体材料层40G。如上文所描述，二维半导体材料层40G可包括整个半导体通道40或半导体通道40的仅一部分。二维半导体材料层40G可具有至少1.1eV的带隙，可包含为半导体材料的1到5个原子单层的厚度，和/或可包含二维电荷载流子气体层。半导体通道40的第二表面位于与半导体通道40的第一表面相对的侧上。因此，背侧触点电极53可接触半导体通道40的第二表面。在编程铁电存储器元件21的铁电极化期间，背侧触点电极53可将背侧偏压电压施加到半导体通道40。任选地，前栅极触点81和/或背栅极触点83可分别形成于导电栅极电极51和背侧触点电极53上，以有助于施加在第三示例性铁电存储器装置的晶体管95的操作期间采用的偏压电压。在替代性实施例中，图9中所示的层51和/或53可包括栅极绝缘层，且触点81和/或83可分别包括前侧导电栅极电极和背侧触点电极(例如，背栅极)。
参考图10A和10B，示出根据本发明的第四实施例的第四示例性铁电存储器装置的晶体管95。在第四示例性铁电存储器装置的晶体管95中，铁电存储器元件20和/或栅极电极50可具有环绕半导体通道40的管状配置。换句话说，栅极电极50可为卷绕铁电存储器元件20的绕接栅极电极54，所述铁电存储器元件可为卷绕式铁电存储器元件23。卷绕式铁电存储器元件23卷绕(即，环绕)半导体通道40。
在此实施例中，半导体通道40可为竖直支柱或环绕竖直支柱的竖直壳体，所述支柱垂直于衬底10的平坦顶部表面11纵向延伸，如图10B中所示。卷绕式铁电存储器元件23可为卷绕(即，环绕)半导体通道40的内壳。绕接栅极电极54卷绕所述卷绕式铁电存储器元件23的中间部分。源极和漏极触点(42、44)接触在绕接栅极电极54的相对侧上的半导体通道40的相对端。源极和漏极触点(42、44)也可卷绕半导体通道40，或其可仅接触半导体通道40的外周界的一部分。
大体上，本发明的实施例的各种铁电存储器装置180可通过如下步骤来操作：通过相对于半导体通道40将正偏压电压或负偏压电压施加到导电栅极电极51来编程铁电存储器元件21的极化方向，并通过在源极触点42与漏极触点44之间施加读取电压(即，测量偏压电压)时测量源极触点42与漏极触点44之间的电流量值来感测铁电存储器元件21的极化方向。如果包含背侧铁电存储器元件22，则背侧铁电存储器元件22的铁电极化方向与铁电存储器元件21的铁电极化方向相反。背侧铁电存储器元件22的厚度和/或材料组成可与铁电存储器元件21的厚度和/或材料组成相同，或可不同。换句话说，铁电存储器元件21和背侧铁电存储器元件22的极化彼此反向平行，且在编程期间同时反转。
如果包含导电背侧栅极电极52，则施加到导电背侧栅极电极52的电压可与施加到前侧导电栅极电极51的电压相同。在感测铁电存储器元件21的极化方向和任选地感测铁电背侧存储器元件22的极化方向时，可将读取电压施加到导电栅极电极51。
本发明的实施例的装置提供优于基于隧穿电致电阻(TER)的铁电原始石墨烯存储器元件的优势，所述元件具有较差极化保持性且需要较厚铁电屏障来稳定极化。然而，较厚屏障会导致隧穿电流较低，且因此大大减小了基于TER的装置中的信号(例如，读取电流)。相比之下，在本发明的实施例的装置中，读取电流并不流过铁电材料。因此，相比于现有技术的基于TER的装置，可在本发明的实施例的装置中使用较厚铁电层而不会减小读取电流，且在本发明的实施例的装置中减小或克服了极化保持性的问题。
不希望受特定理论束缚且为了展现本发明的实施例的装置的优势，本发明人在室温下计算了有限大小纳米结构中的半导体带隙上的铁电极化受控式开/关比。本发明人基于通过附接到铁电材料和两个金属触点的有限大小半导体的弹道电子传输，建立了电导率的量子力学计算。本发明人的计算是基于两带紧束缚哈密顿量模型内的格林函数形式论。相比之下，第一原理电子结构计算被用于获得二维半导体材料的态密度和带隙。
具体来说，图1的结构被模型化为具有10nm×5nm的矩形装置大小(即，邻近层之间的每一界面的面积)。铁电材料部分的厚度d为5nm，且铁电材料部分与每一金属触点之间的距离为1nm。通过反转铁电极化来控制铁电材料部分下面的半导体材料部分中的静电位。
图11、12以及13A到13D中示出本发明人的模拟结果。电导率模拟的准确性受到数值精度的限制。低于10-2(Ohm·m)-1的电导率值不在可靠数值准确性范围内，且因此计算限于产生至少10-2(Ohm·m)-1的电导率值的铁电极化范围。
参考图11，示出六方氮化硼的所计算每eV每原子态密度。此计算是基于密度泛函理论(DFT)和杂化泛函。
参考图12，示出二硫化钼的所计算每eV每原子态密度。此计算是基于密度泛函理论(DFT)和杂化泛函。
图13A到13D示出在室温(20摄氏度)下计算的本发明的实施例的铁电存储器装置180的晶体管95的电导率(以107/Ohm·m为单位)随铁电极化变化的曲线图。图13A示出在铁电存储器元件由六方氮化硼组成的情况下计算的电导率。图13B示出在铁电存储器元件由氟化石墨烯组成的情况下计算的电导率。图13C示出在铁电存储器元件由二硅化钼组成的情况下计算的电导率。图13D示出在铁电存储器元件由锗烷组成的情况下计算的电导率。
图13A到13D示出对于铁电极化的正(或负)方向，本发明的实施例的所有半导体通道的电导率随着铁电极化以指数方式增大(或降低)。这允许将所计算电导率σ(P)拟合到包含铁电极化P作为变量的拟合函数。此外，开/关比ON/OFF(即，接通状态中的电导率与断开状态中的电导率的比率)可被拟合到具有另一变量Pmax的另一拟合函数，所述变量为将二维半导体的费米能级推动到导带中所需的铁电极化的最大值。σ(P)和ON/OFF的函数形式由下式给出：
σ(P)＝σ0eaP，且
Figure BDA0002528699100000162
其中σ0＝σ(P＝0)为顺电情况下的半导体通道的电导率。
表3列出用于σ(P)和ON/OFF的拟合参数的最佳拟合值。
表3：铁电材料的拟合参数
Figure BDA0002528699100000161
虽然缺陷状态在实践中可限制ON/OFF比率的值，但各种二维半导体材料大体上提供高ON/OFF比率。所述模拟示出，在较宽带隙二维半导体材料的情况下较高ON/OFF比率是可能的，且较厚铁电材料可与此类二维半导体材料结合使用。随着本发明的实施例的铁电存储器装置180中的铁电材料的厚度增大，预期较高操作电压。
根据本发明的方面，铁电存储器阵列可包含本发明的实施例的存储器单元(例如，晶体管)95的阵列。参考图14，示出包含呈阵列配置的晶体管95的铁电存储器阵列的示意图。铁电存储器阵列可配置为随机存取存储器装置500。如本文中所使用，“随机存取存储器装置”指代包含允许随机存取的存储器单元的存储器装置，即其允许在读取选定存储器单元的内容的命令时存取任何选定存储器单元。
本发明的随机存取存储器装置500包含存储器阵列区550，其包含位于相应字线(其可包括如所示的第一导电线30或在替代配置中如第二导电线90)与位线(其可包括如所示的第二导电线90或在替代配置中如第一导电线30)的相交点处的相应铁电存储器单元阵列180。例如，字线30可电连接到和/或可包括阵列中的晶体管95的栅极电极50，而位线90可电连接到和/或可包括阵列中的晶体管95的源极或漏极触点(42、44)。
随机存取存储器装置500也可包含连接到字线的行解码器560、连接到位线的感测电路570(例如，感测放大器和其它位线控制电路)、连接到位线的列解码器580，以及连接到感测电路的数据缓冲器590。铁电存储器单元(例如，铁电存储器晶体管)95的多个个例是以形成随机存取存储器装置500的阵列配置提供。因而，铁电存储器单元95中的每一个可为包含相应第一电极和相应第二电极的两端装置。应注意，元件的位置和互连是示意性的且元件可以不同配置布置。此外，铁电存储器单元95可制造为离散装置，即单个隔开的装置。
本发明的实施例提供基于二维半导体材料或例如2DEG层40G的二维电荷载流子气体层的铁电受控式电导率的非易失性存储器元件。可通过施加反转铁电极化的电脉冲来写入和存储信息，且借此在半导体或二维电荷载流子气体层中诱发表面电荷。可通过测量包含二维电荷载流子气体层的半导体通道的电阻来读取信息。
相比于先前已知的三端铁电石墨烯结构，本发明的实施例的装置通过用可具有至少1.1eV的带隙的二维半导体材料层替换无间隙原始石墨烯(即，带隙为零)，显著增大了二维半导体材料层的电阻差。相比于先前已知的两端垂直隧穿结装置，本发明的实施例的装置可极大地改进铁电极化的稳定性，因为可增大铁电材料部分的厚度而不会发生信号损耗。本发明实施例的装置为实现信息的非易失性存储的非易失性存储器装置，所属领域中已知的高电子迁移率晶体管(HEMT)或异质结场效应晶体管(HFET)并不提供所述非易失性存储。本发明的实施例的装置实现低功率感测，因为平面内几何构型在感测步骤期间允许低电流操作。
尽管前述内容指代特定的优选实施例，但应理解，本发明不限于此。所属领域的一般技术人员将想到，可对所公开的实施例作出各种修改且此类修改意图在本发明的范围内。在本发明中示出采用特定结构和/或配置的实施例的情况下，应理解，可用在功能上等效的任何其它兼容结构和/或配置实践本发明，条件是此类替代物并未被明确禁用或以其它方式被所属领域的一般技术人员认为是不可能的。所有本文中列举的公开、专利申请和专利以全文引用的方式并入本文中。

Claims (20)

1.一种铁电存储器装置，其包括：
二维半导体材料层，其具有至少1.1eV的带隙和为半导体材料的1到5个原子单层的厚度中的至少一个，或包含二维电荷载流子气体层；
源极触点，其接触所述二维半导体材料层的第一部分；
漏极触点，其接触所述二维半导体材料层的第二部分；
铁电存储器元件，其位于所述源极触点与所述漏极触点之间且邻近于所述二维半导体材料层的第一表面；以及
导电栅极电极，其邻近于所述铁电存储器元件定位。
2.根据权利要求1所述的铁电存储器装置，其中：
所述二维半导体材料层包含所述二维电荷载流子气体层，所述二维电荷载流子气体层包括二维电子气体(2DEG)层；
所述铁电存储器元件接触所述二维半导体材料层的所述第一表面；且
所述导电栅极电极接触所述铁电存储器元件。
3.根据权利要求2所述的铁电存储器装置，其中所述铁电存储器元件包括铁电电介质材料。
4.根据权利要求2所述的铁电存储器装置，其中所述铁电电介质材料是选自钛酸钡、硬硼酸钙、钛酸铋、钛酸铕钡、铁电聚合物、碲化锗、无水钾镁矾、钽酸铅钪、钛酸铅、锆钛酸铅、铌酸锂、聚偏二氟乙烯、铌酸钾、酒石酸钾钠、钛氧基磷酸钾、钛酸钠铋、磷酸二氢铵、磷酸二氢钾KH2PO4(KDP)、钽酸锂、钛酸镧铅以及锆钛酸镧铅。
5.根据权利要求2所述的铁电存储器装置，其进一步包括：
背侧铁电存储器元件，其接触所述二维半导体材料层的第二表面，所述第二表面位于与所述二维半导体材料层的所述第一表面相对的侧上；
导电背侧栅极电极，其接触所述背侧铁电存储器元件；以及
导电路径，其连接所述导电背侧栅极电极和所述导电栅极电极。
6.根据权利要求2所述的铁电存储器装置，其进一步包括邻近于所述二维半导体材料层的第二表面定位的背侧触点电极，所述第二表面位于与所述二维半导体材料层的所述第一表面相对的侧上。
7.根据权利要求1所述的铁电存储器装置，其中：
所述二维半导体材料层具有在0.3nm到10nm的范围内的厚度；
所述二维半导体材料层包括二维电荷载流子气体层，其位于距二维欧几里德平面10nm内，所述二维欧几里德平面包含所述二维半导体材料层与所述铁电存储器元件之间的界面。
8.根据权利要求1所述的铁电存储器装置，其中所述二维半导体材料层具有为所述半导体材料的1到5个原子单层的所述厚度。
9.根据权利要求1所述的铁电存储器装置，其中所述导电栅极电极、所述源极触点以及所述漏极触点中的每一个包括相应金属触点材料，所述金属触点材料是选自金属半导体化合物、导电金属氮化物、元素金属以及金属间合金材料。
10.根据权利要求1所述的铁电存储器装置，其中所述二维半导体材料层包括氟化石墨烯。
11.根据权利要求1所述的铁电存储器装置，其中所述二维半导体材料层包括六方氮化硼。
12.根据权利要求1所述的铁电存储器装置，其中所述二维半导体材料层包括二硫化钼。
13.根据权利要求1所述的铁电存储器装置，其中所述二维半导体材料层包括锗烷。
14.一种铁电存储器阵列，其包括根据权利要求1所述的铁电存储器装置的阵列。
15.一种操作根据权利要求1所述的铁电存储器装置的方法，其包括：
通过相对于所述二维半导体材料层将正偏压电压或负偏压电压施加到所述导电栅极电极来编程所述铁电存储器元件的极化方向；以及
通过在所述源极触点与所述漏极触点之间的读取电压下测量所述源极触点与所述漏极触点之间的电流量值来感测所述铁电存储器元件的极化方向。
16.根据权利要求15所述的方法，其进一步包括在感测所述铁电存储器元件的所述极化方向时，将栅极读取电压施加到所述导电栅极电极。
17.根据权利要求15所述的方法，其中所述铁电存储器装置进一步包括：
背侧铁电存储器元件，其接触所述二维半导体材料层的第二表面，所述第二表面位于与所述二维半导体材料层的所述第一表面相对的侧上；以及
导电背侧栅极电极，其接触所述背侧铁电存储器元件。
18.根据权利要求17所述的方法，其进一步包括在编程和感测所述铁电存储器元件的所述极化方向期间，将与施加到所述导电栅极电极的电压相同的偏压电压施加到所述导电背侧栅极电极。
19.一种制造根据权利要求1所述的铁电存储器装置的方法，其包括：
形成所述二维半导体材料层；
直接在所述二维半导体材料层的所述第一表面上形成所述铁电存储器元件；
在所述铁电存储器元件上形成所述导电栅极电极；
在所述二维半导体材料层的所述第一部分上形成所述源极触点；以及
在所述二维半导体材料层的所述第二部分上形成所述漏极触点。
20.根据权利要求19所述的方法，其进一步包括：
在所述二维半导体材料层的第二表面上形成背侧铁电存储器元件；以及
在所述背侧铁电存储器元件上形成导电背侧栅极电极。
CN201980006301.6A 2018-12-20 2019-08-15 采用薄半导体材料或二维电荷载流子气体的电导率调制的铁电存储器装置及其操作方法 Active CN111602227B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/227,889 US10700093B1 (en) 2018-12-20 2018-12-20 Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same
US16/227,889 2018-12-20
PCT/US2019/046717 WO2020131166A1 (en) 2018-12-20 2019-08-15 Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two- dimensional charge carrier gas and methods of operating the same

Publications (2)

Publication Number Publication Date
CN111602227A true CN111602227A (zh) 2020-08-28
CN111602227B CN111602227B (zh) 2023-12-19

Family

ID=71097454

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980006301.6A Active CN111602227B (zh) 2018-12-20 2019-08-15 采用薄半导体材料或二维电荷载流子气体的电导率调制的铁电存储器装置及其操作方法
CN202080078219.7A Pending CN114651306A (zh) 2018-12-20 2020-06-02 具有多个极化态的铁电器件和其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202080078219.7A Pending CN114651306A (zh) 2018-12-20 2020-06-02 具有多个极化态的铁电器件和其制造方法

Country Status (3)

Country Link
US (3) US10700093B1 (zh)
CN (2) CN111602227B (zh)
WO (2) WO2020131166A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9513244B2 (en) 2011-04-14 2016-12-06 Regents Of The University Of Minnesota Ultra-compact, passive, varactor-based wireless sensor using quantum capacitance effect in graphene
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10700093B1 (en) 2018-12-20 2020-06-30 Sandisk Technologies Llc Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same
US11177284B2 (en) 2018-12-20 2021-11-16 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US11908901B1 (en) * 2019-03-14 2024-02-20 Regents Of The University Of Minnesota Graphene varactor including ferroelectric material
US11469251B2 (en) 2019-05-15 2022-10-11 Sandisk Technologies Llc Memory device using a multilayer ferroelectric stack and method of forming the same
KR20210015073A (ko) * 2019-07-31 2021-02-10 삼성전자주식회사 강유전성 물질을 포함하는 반도체 소자, 이를 포함하는 뉴로모픽 회로 및 뉴로모픽 컴퓨팅 장치
US11502104B2 (en) 2019-08-15 2022-11-15 Sandisk Technologies Llc Antiferroelectric memory devices and methods of making the same
US11430813B2 (en) 2019-08-15 2022-08-30 Sandisk Technologies Llc Antiferroelectric memory devices and methods of making the same
KR20210078232A (ko) * 2019-12-18 2021-06-28 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함한 비휘발성 메모리 장치
WO2021127218A1 (en) 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
US12035535B2 (en) 2019-12-27 2024-07-09 Sandisk Technologies Llc Three-dimensional NOR array including vertical word lines and discrete memory elements and methods of manufacture
CN115413367A (zh) 2020-02-07 2022-11-29 日升存储公司 具有低有效延迟的高容量存储器电路
US11087843B1 (en) * 2020-02-10 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Memory with FRAM and SRAM of IC and method for accessing memory
US11107516B1 (en) 2020-02-24 2021-08-31 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US11996462B2 (en) 2020-11-13 2024-05-28 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11545506B2 (en) 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
CN112530989B (zh) * 2020-12-03 2024-04-12 南京大学 一种超高增益有机放大器及其制备方法
US11430510B2 (en) 2020-12-11 2022-08-30 International Business Machines Corporation Multi-level ferroelectric field-effect transistor devices
US11450687B2 (en) 2020-12-15 2022-09-20 Sandisk Technologies Llc Multibit ferroelectric memory cells and methods for forming the same
US11594553B2 (en) 2021-01-15 2023-02-28 Sandisk Technologies Llc Three-dimensional ferroelectric memory device containing lattice-matched templates and methods of making the same
TWI760122B (zh) * 2021-02-26 2022-04-01 國立成功大學 多閘極鐵電記憶體以及記憶體陣列裝置
US11877446B2 (en) * 2021-06-11 2024-01-16 Sandisk Technologies Llc Three-dimensional memory device with electrically conductive layers containing vertical tubular liners and methods for forming the same
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
US11527649B1 (en) * 2021-08-30 2022-12-13 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric field effect transistor devices and methods for forming the same
US11973123B2 (en) 2022-01-18 2024-04-30 Sandisk Technologies Llc Ferroelectric devices including a single crystalline ferroelectric layer and method of making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210525A (ja) * 2005-01-26 2006-08-10 Sony Corp 記憶素子及び回路素子
EP3128534A2 (en) * 2015-08-07 2017-02-08 IMEC vzw Ferroelectric memory device and fabrication method thereof
US20180158955A1 (en) * 2016-11-21 2018-06-07 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Controlling structural phase transitions and properties of two-dimensional materials by integrating with multiferroic layers

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198994A (en) 1988-08-31 1993-03-30 Kabushiki Kaisha Toshiba Ferroelectric memory device
KR20010109610A (ko) 2000-05-31 2001-12-12 박종섭 반도체 소자의 강유전체 캐패시터 형성방법
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
WO2003017282A1 (fr) 2001-08-13 2003-02-27 Advanced Micro Devices, Inc. Cellule de memoire
JP2005159308A (ja) 2003-11-05 2005-06-16 Seiko Epson Corp 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ
US11355027B2 (en) 2004-04-30 2022-06-07 Sydney Hyman Image making medium compositions and images
NO324809B1 (no) * 2005-05-10 2007-12-10 Thin Film Electronics Asa Fremgangsmate til dannelse av ferroelektriske tynnfilmer, bruk av fremgangsmaten og et minne med et minnemateriale av ferroelektrisk oligomer
JP4890804B2 (ja) 2005-07-19 2012-03-07 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8227701B2 (en) 2009-01-26 2012-07-24 Seagate Technology Llc Reconfigurable electric circuitry and method of making same
EP2430112B1 (en) 2009-04-23 2018-09-12 The University of Chicago Materials and methods for the preparation of nanocomposites
US9062390B2 (en) 2011-09-12 2015-06-23 Asm International N.V. Crystalline strontium titanate and methods of forming the same
KR102091713B1 (ko) 2012-09-27 2020-03-20 삼성전자 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US9782204B2 (en) 2012-09-28 2017-10-10 Medos International Sarl Bone anchor assemblies
WO2014058860A1 (en) 2012-10-09 2014-04-17 Saudi Basic Industries Corporation Graphene-based composite materials, method of manufacture and applications thereof
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
CN106575575B (zh) 2014-06-09 2018-12-28 沙特基础全球技术有限公司 使用脉冲电磁辐射来处理薄膜有机铁电材料
US10003014B2 (en) 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US9449979B2 (en) 2014-11-02 2016-09-20 Thomas J McKinnon Ferroelectric memory device and fabrication process thereof, and methods for operation thereof
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
EP3262687B1 (en) 2015-06-08 2021-04-07 SanDisk Technologies LLC Three-dimensional memory device having a heterostructure quantum well channel
US9721963B1 (en) 2016-04-08 2017-08-01 Sandisk Technologies Llc Three-dimensional memory device having a transition metal dichalcogenide channel
US11476353B2 (en) * 2016-11-21 2022-10-18 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Lateral heterojunctions in two-dimensional materials integrated with multiferroic layers
US9941299B1 (en) 2017-05-24 2018-04-10 Sandisk Technologies Llc Three-dimensional ferroelectric memory device and method of making thereof
KR20180134122A (ko) 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 강유전층을 구비하는 반도체 장치 및 그 제조 방법
KR20190001455A (ko) 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 강유전성 메모리 장치
KR20190008048A (ko) 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자
US10388514B2 (en) 2017-10-11 2019-08-20 Globalfoundries Inc. Engineering of ferroelectric materials in semiconductor devices by surface potential modulation
KR102433290B1 (ko) 2018-02-08 2022-08-17 에스케이하이닉스 주식회사 강유전성 소자의 제조 방법
KR102538701B1 (ko) * 2018-02-22 2023-06-01 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 구동 방법
KR20190115508A (ko) * 2018-03-15 2019-10-14 에스케이하이닉스 주식회사 강유전성 메모리 장치
US10319846B1 (en) * 2018-05-09 2019-06-11 International Business Machines Corporation Multiple work function nanosheet field-effect transistors with differential interfacial layer thickness
KR102527568B1 (ko) 2018-06-22 2023-05-03 에스케이하이닉스 주식회사 강유전성 반도체 소자
KR102637107B1 (ko) 2018-09-18 2024-02-15 삼성전자주식회사 전자 소자 및 그 제조방법
US10700093B1 (en) 2018-12-20 2020-06-30 Sandisk Technologies Llc Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210525A (ja) * 2005-01-26 2006-08-10 Sony Corp 記憶素子及び回路素子
EP3128534A2 (en) * 2015-08-07 2017-02-08 IMEC vzw Ferroelectric memory device and fabrication method thereof
US20180158955A1 (en) * 2016-11-21 2018-06-07 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Controlling structural phase transitions and properties of two-dimensional materials by integrating with multiferroic layers

Also Published As

Publication number Publication date
CN111602227B (zh) 2023-12-19
WO2020131166A1 (en) 2020-06-25
CN114651306A (zh) 2022-06-21
US10957711B2 (en) 2021-03-23
WO2021154327A1 (en) 2021-08-05
US10700093B1 (en) 2020-06-30
US20200321353A1 (en) 2020-10-08
US20200203380A1 (en) 2020-06-25
US11271009B2 (en) 2022-03-08
US20200203379A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
CN111602227B (zh) 采用薄半导体材料或二维电荷载流子气体的电导率调制的铁电存储器装置及其操作方法
US8513773B2 (en) Capacitor and semiconductor device including dielectric and N-type semiconductor
US8049204B2 (en) Semiconductor memory device having variable resistance element and method for manufacturing the same
US20230189532A1 (en) Memory cell, memory cell arrangement, and methods thereof
US12075625B2 (en) Memory cell, capacitive memory structure, and methods thereof
KR20090022185A (ko) 역전 구조의 비휘발성 메모리 소자, 그 스택 모듈 및 그제조 방법
US20230197811A1 (en) Field effect transistor including gate insulating layer formed of two-dimensional material
US6133603A (en) Memory device and memory array
EP3965164A1 (en) Field effect transistor and method of manufacturing the same
US20220336533A1 (en) Semiconductor device including resistance change layer with carbon nanostructures
JP7336789B2 (ja) 電気二重層トランジスタ
KR100304399B1 (ko) 전계효과트랜지스터및전계효과트랜지스터가적층된어레이
US20220321006A1 (en) Semiconductor device and method for operating semiconductor device
EP1168454B1 (en) Nonvolatile semiconductor memory
KR20230110508A (ko) 비휘발성 기억 장치
JPH1056177A (ja) Ｍｏｔｔ遷移分子電界効果トランジスタ
WO2021173176A1 (en) Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US20230118661A1 (en) Space-free vertical field effect transistor including active layer having vertically grown crystal grains
US11605435B2 (en) Threshold switch structure and memory cell arrangement
US20230088827A1 (en) Semiconductor device and electronic apparatus including the semiconductor device
US20230238460A1 (en) Transistor
EP3428972B1 (en) Vertical asymmetric germanium-based two-terminal biristor for vertical-type gateless and capacitorless dram cell and method for manufacturing thereof
Tokumitsu et al. Applications of Oxide-Channel Ferroelectric-Gate Thin-Film Transistors
Ma et al. Ferroelectric Tunnel Thin-Film Transistor for Synaptic Applications
CN116685147A (zh) 存储器及存储器的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant