CN114651306A - 具有多个极化态的铁电器件和其制造方法 - Google Patents

具有多个极化态的铁电器件和其制造方法 Download PDF

Info

Publication number
CN114651306A
CN114651306A CN202080078219.7A CN202080078219A CN114651306A CN 114651306 A CN114651306 A CN 114651306A CN 202080078219 A CN202080078219 A CN 202080078219A CN 114651306 A CN114651306 A CN 114651306A
Authority
CN
China
Prior art keywords
ferroelectric
gate dielectric
different
semiconductor
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080078219.7A
Other languages
English (en)
Inventor
B·普拉撒度
A·卡利佐夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of CN114651306A publication Critical patent/CN114651306A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种铁电器件，该铁电器件包括半导体沟道区、栅极电极和铁电栅极电介质，该铁电栅极电介质位于沟道区与栅极电极之间，并且包括具有不同结构缺陷密度的多个铁电栅极介电部分。

Description

具有多个极化态的铁电器件和其制造方法
相关申请
本专利申请要求2020年1月31日提交的美国部分继续(CIP)专利申请序列号16/778,245的优先权，所述专利申请的全部内容以引用的方式并入本文中。
技术领域
本公开大体上涉及半导体器件领域，并且具体地说，涉及包含具有多个极化态的铁电层的铁电器件和其制造方法。
背景技术
铁电存储器器件是包含用以存储信息的铁电材料的存储器器件。铁电材料充当存储器器件的存储器材料。根据施加到铁电材料的电场的极性，铁电材料的偶极矩以两个不同的取向(例如，基于晶格中的原子位置(诸如氧和/或金属原子位置)的“上”或“下”极化位置)编程，以将信息存储在铁电材料中。铁电材料的偶极矩的不同取向可通过由铁电材料的偶极矩产生的电场来检测。例如，偶极矩的取向可通过测量流过邻近场效应晶体管铁电存储器器件中邻近铁电材料设置的半导体沟道的电流来检测。
发明内容
根据本公开的一方面，铁电器件包括半导体沟道区、栅极电极和铁电栅极电介质，所述铁电栅极电介质位于沟道区与栅极电极之间，并且包括具有不同结构缺陷密度的多个铁电栅极介电部分。
根据本公开的另一方面，一种铁电器件包括二维金属二硫属化物半导体沟道区、栅极电极和铁电栅极电介质，所述铁电栅极电介质邻近于沟道区，并且包括多个不同铁电栅极介电部分。
根据本公开的另一方面，一种形成铁电器件的方法包括：形成通过沟道区彼此横向间隔开的源极区和漏极区；在沟道区上方形成铁电栅极电介质；在铁电栅极电介质中形成不同结构缺陷，其中多个铁电栅极介电部分具有不同结构缺陷密度；以及在多个铁电栅极介电部分中的每一个铁电栅极电介质部分上方形成栅极电极。
附图说明
图1是金属-铁电半导体结构的透视图。
图2A是图1的金属-铁电半导体结构的第一极化态的电势图。
图2B是图1的金属-铁电半导体结构的第二极化态的电势图。
图3是在铁电材料部分与金属部分之间的界面处的静电势随两个所选铁电极化密度的金属-铁电半导体结构的铁电厚度而变化的图。
图4是随二维通用半导体材料的费米能级(Fermi)而变化的电导率的曲线图。
图5是原始石墨烯和在紧密结合模型内计算的氟化石墨烯的每原子每电子伏状态的密度的曲线图。
图6是电导率随原始石墨烯和在紧密结合模型内计算的氟化石墨烯的费米能级而变化的曲线图。
图7是根据本公开的第一实施方案的第一示例性结构。
图8是根据本公开的第二实施方案的第二示例性结构。
图9是根据本公开的第三实施方案的第三示例性结构。
图10A是根据本公开的第四实施方案的第四示例性结构的竖直横截面视图。
图10B是图10A的第四示例性结构的示意性透视图。
图11示出根据密度函数理论(DFT)和杂化函数的六方氮化硼的每原子每电子伏状态的所计算密度。
图12示出根据密度函数理论(DFT)和杂化函数的二硫化钼的每原子每电子伏状态的所计算密度。
图13A是六方氮化硼的电导率随在紧密结合模型内计算的极化而变化的曲线图。
图13B是氟化石墨烯的电导率随在紧密结合模型内计算的极化而变化的曲线图。
图13C是二硫化钼的电导率随在紧密结合模型内计算的极化而变化的曲线图。
图13D是锗烷的电导率随在紧密结合模型内计算的极化而变化的曲线图。
图14是根据本公开的实施方案的铁电存储器器件的示意图。
图15A是根据本公开的第五实施方案的在形成浅沟槽隔离结构之后的第五示例性结构的自上而下视图。
图15B是沿图15A的竖直平面B-B'的竖直横截面视图。
图16A是根据本公开的第五实施方案的在形成铁电栅极介电层之后的第五示例性结构的自上而下视图。
图16B是沿图16A的竖直平面B-B'的竖直横截面视图。
图17A是根据本公开的第五实施方案的在第一掩蔽离子注入工艺之后的第五示例性结构的自上而下视图。
图17B是沿图17A的竖直平面B-B'的竖直横截面视图。
图18A是根据本公开的第五实施方案的在第二掩蔽离子注入工艺之后的第五示例性结构的自上而下视图。
图18B是沿图18A的竖直平面B-B'的竖直横截面视图。
图19A是根据本公开的第五实施方案的在第三掩蔽离子注入工艺之后的第五示例性结构的自上而下视图。
图19B是沿图19A的竖直平面B-B'的竖直横截面视图。
图20A至图20D是根据本公开的第五实施方案的第五示例性结构的铁电栅极电介质的各种铁电栅极介电部分的迟滞曲线。
图21A是根据本公开的第五实施方案的在形成栅极堆叠结构和延伸活性区之后的第五示例性结构的自上而下视图。
图21B是沿图21A的竖直平面B-B'的竖直横截面视图。
图22A是根据本公开的第五实施方案的在形成栅极间隔物和深活性区之后的第五示例性结构的自上而下视图。
图22B是沿图22A的竖直平面B-B'的竖直横截面视图。
图23A是根据本公开的第五实施方案的在形成接触级介电层和接触通孔结构之后的第五示例性结构的自上而下视图。
图23B是沿图23A的竖直平面B-B'的竖直横截面视图。
图24是根据本公开的第五实施方案的随栅极电压而变化的第五示例性结构中的场效应晶体管的沟道电导率。
图25是根据本公开的第五实施方案的连接在突触连接构造中的铁电存储器器件的互连网络。
具体实施方式
如上文所论述，本公开的实施方案涉及一种铁电器件，所述铁电器件包含铁电栅极电介质，所述铁电栅极电介质由于每一区中的结构缺陷的不同密度而具有带有不同极化态的多个区。铁电栅极电介质的多个区位于相同栅极与相同沟道之间，以使得多个不同极化态为沟道提供多个非易失性导电状态。如果器件是存储器器件，那么铁电栅极电介质便是具有多个极化态的存储器层，所述多个极化态提供每单元具有多于一位的存储器单元(即多级数据存储)。可通过改变所施加栅极电压的量值(例如施加到栅极的电压脉冲的量值)来确切控制多个非易失性导电状态。如果器件是逻辑或传感器器件，那么铁电栅极电介质便充当晶体管的栅极绝缘层，所述晶体管在相同沟道的相邻区中具有多个导电状态。
附图未按比例绘制。在其中示出元件的单个实例的情况下可以重复元件的多个实例，除非明确地描述或以其它方式清楚地指出不存在元件的重复。相同的附图标号是指相同的元件或相似的元件。除非另外明确指出，否则具有相同附图标号的元件被假定为具有相同的材料组成。序号诸如“第一”、“第二”和“第三”仅仅被用于标识类似的元件，并且在本公开的整个说明书和权利要求书中可采用不同序号。术语“至少一个”元件是指包括单个元件的可能性和多个元件的可能性的所有可能性。如本文中所用，定位在第二元件“上”的第一元件可以定位在第二元件的表面的外侧上或第二元件的内侧上。如本文中所用，如果在第一元件的表面与第二元件的表面之间存在物理接触，那么第一元件“直接”定位在第二元件上。如本文中所用，如果在第一元件与第二元件之间存在由至少一种导电材料组成的导电路径，那么第一元件“电连接到”第二元件。如本文中所用，“原型”结构或“过程中”结构是指随后在其中至少一个部件的形状或组成中被修改的瞬态结构。
如本文中所用，“层”是指包括具有厚度的区的材料部分。层可在下层或上覆结构的整体上方延伸，或者可具有小于下层或上覆结构的范围的范围。此外，层可以是均匀或不均匀连续结构的厚度小于第一连续结构的厚度的区。举例来说，层可以定位在第一连续结构的顶部表面与底部表面之间或在顶部表面和底部表面处的任何一对水平平面之间。层可水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，或者可以在其上、在其上方和/或在其下方具有一个或多个层。如本文中所用，“层叠堆”是指层的叠堆。如本文中所用，“线”或“线结构”是指具有主要延伸方向的层，即具有所述层延伸最多的方向。
如本文中所用，“场效应晶体管”是指具有半导体沟道的任何半导体器件，电流以由外电场调制的电流密度流过所述半导体沟道。如本文中所用，“活性区”是指场效应晶体管的源极区域或场效应晶体管的漏极区。“顶部活性区”是指位于场效应晶体管的另一活性区之上的场效应晶体管的活性区。“底部活性区”是指位于场效应晶体管的另一活性区下方的场效应晶体管的活性区。
如本文中所用，“半导体材料”是指具有在1.0×10-6S/m至1.0×105S/m的范围内的电导率的材料。如本文中所用，“半导体材料”是指在其中不存在电掺杂剂的情况下具有在1.0×10-6S/m至1.0S/m的范围内的电导率的材料，并且能够在适当掺杂电掺杂剂时产生具有在1.0S/m至1.0×105S/m的范围内的电导率的掺杂材料。如本文中所用，“电掺杂剂”是指将空穴添加到能带结构内的价带的p型掺杂剂，或将电子添加到能带结构内的导带的n型掺杂剂。如本文中所用，“导电材料”是指具有大于1.0×105S/m的电导率的材料。如本文中所用，“绝缘体材料”或“介电材料”是指具有小于1.0×10-6S/m的电导率的材料。如本文中所用，“重掺杂半导体材料”是指以足够高的原子浓度掺杂有电掺杂剂以变成导电材料(即具有大于1.0×105S/cm的电导率)的半导体材料。“掺杂半导体材料”可以是重掺杂半导体材料，或可以是包含呈提供在1.0×10-6S/m至1.0×105S/m的范围内的电导率的浓度的电掺杂剂(即p型掺杂剂和/或n型掺杂剂)的半导体材料。“本征半导体材料”是指不掺杂有电掺杂剂的半导体材料。因此，半导体材料可以是半导体的或导电的，并且可以是本征半导体材料或掺杂半导体材料。掺杂半导体材料可以是半导体的或导电的，这取决于在其中的电掺杂剂的原子浓度。如本文中所用，“金属材料”是指其中包含至少一种金属元素的导电材料。所有电导率测量都在标准条件下进行。如本文中所用，“铁电材料”是指呈现可通过施加外部电场而反转的自发电极化的任何材料。
参考图1，示出根据本公开的实施方案的金属-铁电-半导体结构。在下文将描述的铁电存储器器件中，金属-铁电-半导体结构包括：包括作为栅极电极50的金属部分、包括栅极介电质/铁电存储器元件20的铁电材料部分和包括半导体沟道40的半导体部分。
参考图2A和图2B，示出图1的金属-铁电-半导体结构的极化态的电位图。图2A示出图1的金属-铁电-半导体结构的第一极化态，其中铁电极化向量P指向从金属部分(诸如栅极电极50)到半导体部分(诸如半导体沟道40)的正极化方向上。在这种情况下，正铁电荷存在于铁电材料部分(诸如栅极电介质20)的在与半导体部分(诸如半导体沟道40)的界面处的侧部上，并且负铁电荷存在于铁电材料部分(诸如栅极电介质20)的在与金属部分(诸如栅极电极50)的界面处的侧部上。铁电荷诱导金属部分内和半导体部分内的筛选电荷。筛选电荷是可移动电荷(诸如电子或空穴)，所述可移动电荷减小由铁电材料部分内的铁电荷引起的电场。正筛选电荷积聚在金属部分(诸如栅极电极50)内，并且负筛选电荷积聚在半导体部分(诸如半导体沟道40)内。
图2B示出图1的金属-铁电-半导体结构的第二极化态，其中铁电极化向量P指向从半导体部分(诸如半导体沟道40)到金属部分(诸如栅极电极50)的方向上。在这种情况下，负铁电荷存在于铁电材料部分(诸如栅极电介质20)的在与半导体部分(诸如半导体沟道40)的界面处的侧部上，并且正铁电荷存在于铁电材料部分(诸如栅极电介质20)的在与金属部分(诸如栅极电极50)的界面处的侧部上。铁电荷诱导金属部分内和半导体部分内的筛选电荷。负筛选电荷积聚在金属部分内(诸如栅极电极50)，并且正筛选电荷积聚在半导体部分(诸如半导体沟道40)内。
可通过切换铁电材料部分的极化方向来控制在铁电材料部分与金属部分之间的界面处的筛选电位。随距金属部分与铁电材料部分之间的界面的距离x而变化的静电电位Vc(x)随特征衰减距离而衰减，所述特征衰减距离被称为托马斯-费米(Thomas-Fermi)筛选长度。如果选择x轴以使得x坐标在具有厚度d的铁电材料部分内以及在半导体材料部分内是正的，那么在金属部分和半导体材料部分内的静电电位Vc(x)由以下方程控制：
Figure BDA0003637680200000071
其中λ是相应材料部分内的托马斯-费米筛选长度。
在金属部分(诸如栅极电极50)比金属部分的筛选长度li厚得多的情况下，并且如果半导体材料部分(诸如半导体沟道40)较薄，那么半导体材料部分的静电电位Vc(x)(即x>d)的解由以下给出：
Figure BDA0003637680200000072
其中d是铁电材料部分的厚度，P是铁电材料部分的铁电极化，因此是真空的介电常数，e是铁电材料部分的相对介电常数(即铁电材料部分的介电常数与真空介电常数的比率)，λl是金属部分的托马斯-费米筛选长度，λr是半导体材料部分的托马斯-费米筛选长度，/是半导体材料部分的厚度，并且λ'l由以下给出：
Figure BDA0003637680200000073
根据本公开的一方面，可通过反转铁电材料部分内的铁电极化来控制半导体材料部分的靠近铁电材料部分的界面区中的静电电位。对于图2A中所示出的正极化方向，筛选电荷将费米能级带入半导体材料部分的半导体材料的导带中。对于图2B中所示出的负极化方向，筛选电荷使费米能级朝向带隙移动。因此，费米能级通过反转铁电极化方向而在半导体带隙中的位置与所述带中的一个带(例如导带或价带)中的位置之间移动，这导致器件的电阻(例如电阻率或电阻)状态之间的差异较大。
根据本公开的一方面，半导体材料部分包含二维半导体材料，所述二维半导体材料在平行于半导体材料部分与铁电材料部分之间的界面的二维平面内提供较高电导率。如本文中所用，二维半导体材料是指厚度为1至5个单层的半导体材料，诸如半导体材料的原子的2至3个单层，并且/或者所述半导体材料包含二维电荷载气，诸如二维电子气。在一个实施方案中，二维半导体材料沿一个方向具有诱导带结构的量子力学修改的横向范围。在一个实施方案中，二维半导体材料可沿一个方向具有小于10nm的横向方向，所述方向在本文中被称为二维半导体材料的厚度方向。
根据本公开的一方面，半导体材料部分包括二维半导体材料层，所述二维半导体材料层具有1至5个单层的厚度，并且具有至少1eV的带隙，诸如至少1.15eV，例如1.15eV至5.65eV的带隙。可替代地，所述二维半导体材料层可包括二维电荷载气层(诸如二维电子气)和至少1eV的带隙，诸如至少1.15eV，例如1.15eV至5.65eV的带隙。如本文中所用，二维电荷载气是指量子限制中的电荷载流子的集合，所述集合沿与量子限制的方向垂直的方向提供增强的电导率。举例来说，二维电子气是二维电荷载气。在一个实施方案中，半导体材料部分包含选自具有5.62eV的带隙的六方氮化硼的二维半导体材料、具有2.93eV的带隙的氟化石墨烯、具有2.24eV的带隙的二硫化钼和具有1.16eV的带隙的锗烷。二维半导体材料的可能候选的列表不受前述材料限制。
图3是在铁电材料部分与金属部分之间的界面处的静电电位Vc(0)随在托马斯-费米模型内计算的图1的金属-铁电-半导体结构的铁电厚度d而变化的图。根据此模型，在铁电材料部分与半导体部分之间的界面处的静电电位Vc(0)由以下给出：
Figure BDA0003637680200000081
第一曲线310对应于铁电极化是20μC/cm2的情况，铁电材料部分的相对介电常数是90，金属部分的托马斯-费米筛选长度是0.2nm，并且半导体材料部分的托马斯-费米筛选长度是0.2nm。第二曲线320对应于铁电极化是40μC/cm2的情况，铁电材料部分的相对介电常数是90，金属部分的托马斯-费米筛选长度是0.2nm，并且半导体材料部分的托马斯-费米筛选长度是0.2nm。可通过铁电极化效应在铁电材料部分与金属部分之间的界面处产生大于1.0V和/或大于1.5V和/或大于2.0V的静电电位。
图4是随假设二维半导体材料的费米能级而变化的电导率的曲线图(例如对于半导体材料的单层)。出于图4中的计算的目的，采用基于双带紧密结合哈密尔顿(Hamiltonian)的二维半导体材料的简单模型。在将这种二维半导体材料用于图1的器件的半导体材料部分时，有可能通过反转铁电极化的方向而将二维半导体材料的状态在导电状态与绝缘状态之间切换，如图2A和图2B中所示出。换句话说，图1的器件中的费米能级的偏移可足以提供两个相异电阻状态，诸如较高电阻状态和较低电阻状态，所述相异电阻状态可以是例如导电状态和绝缘状态。
根据本公开的实施方案，电导率对图4中所示出的费米能级的函数依赖性可以物理方式体现为任何合适的二维半导体材料，诸如六方氮化硼、氟化石墨烯、二硫化钼、锗烷等。
下表1展示针对可在本公开的铁电存储器器件中采用的各种材料的带隙和导带在位能的计算值。基于杂化功能由第一原理电子结构计算获得带隙值，并且拟合紧密结合在位能以再现所计算的带结构。
表1：二维半导体材料的带隙和导带在位能
-二维半导体材料 带隙(eV) 导带在位能(eV)
六方BN 5.62 6.81
MoS<sub>2</sub> 2.24 5.12
氟化石墨烯 2.93 5.465
锗烷 1.16 4.58
取自以下数据库(https://cmrdb.fysik.dtu.dk/c2db/？x＝29127&limit＝200)中的其它合适的高度稳定二维半导体材料的列表和其在DFT内计算的带隙展示在表2中。已知DFT低估带隙值，因此预期实际带隙更大。
表2：额外二维半导体材料的带隙
Figure BDA0003637680200000101
Figure BDA0003637680200000111
Figure BDA0003637680200000121
Figure BDA0003637680200000131
原始石墨烯(即没有缺陷或掺杂剂的石墨烯)是缺乏带隙的电导体，而氟化石墨烯是具有带隙的半导体。图5是原始石墨烯和氟化石墨烯的每碳原子每电子伏的状态的密度的曲线图。出于计算每能量状态的密度的目的，采用紧密结合模型。曲线510表示原始石墨烯的每碳原子每电子伏状态的密度。曲线520表示氟化石墨烯的每碳原子每电子伏状态的密度。原始石墨烯在除零之外的所有能量处提供非零密度的状态，并且因此不提供原始石墨烯变为绝缘的电压。氟化石墨烯提供状态的密度为零的能带，并且因此提供氟化石墨烯充当绝缘材料的电压范围。
参考图6，原始石墨烯和氟化石墨烯的计算电导率被绘制为费米能量的函数。曲线610表示原始石墨烯的电导率，并且曲线620表示氟化石墨烯的电导率。氟化石墨烯提供其中电导率可忽略不计的能量范围，并且氟化石墨烯充当针对0.5eV或更小的费米能级的绝缘材料。相比之下，原始石墨烯不提供其中原始石墨烯可充当绝缘材料的能量范围。
氟化石墨烯中氟的原子百分比可在0.1％至60％的范围内，诸如0.5％至50％，包括0.1％至0％的范围内。因此，氟化石墨烯可包含但不限于具有大约1:1比率的碳与氟原子的氟化石墨烯。氟化石墨烯中的状态的密度为零的能带的位置和宽度随氟化石墨烯内的氟原子的原子浓度而变化。因此，在图1的器件内的绝缘状态与导电状态之间进行切换对于充当半导体材料部分的氟化石墨烯半导体材料是可能的。可采用具有充足带隙的其它半导体材料(诸如二硫化钼、六方氮化硼或锗烷)代替图1的器件中的氟化石墨烯。
图7示出根据本公开的第一实施方案的第一示例性结构180。第一铁电存储器器件180包括包含半导体沟道40的晶体管95。半导体沟道40可被构造成提供二维电荷载气层(诸如2DEG层)或半导体材料，所述半导体材料选自氟化石墨烯、六方氮化硼、二硫化钼、锗烷或具有充足带隙的类似二维材料。半导体沟道40可仅由二维电荷载气层组成，或除了二维电荷载气层以外，所述半导体沟道还可包含所额外半导体材料。二维电荷载气层可位于二维欧几里得(Euclidean)平面内。在一个实施方案中，半导体沟道40可具有在0.3nm至10nm的范围内，诸如在0.6nm至5nm的范围内的厚度。二维电荷载气层充当第一铁电存储器器件180的晶体管95(例如铁电存储器单元)内的沟道。
铁电存储器元件21邻近于半导体沟道40定位，诸如在所述半导体沟道的表面上(即在二维电荷载气层的表面上)定位。铁电存储器元件21充当第一铁电存储器器件180的晶体管95内的栅极电介质20。铁电存储器元件21与半导体沟道40的第一表面接触。铁电存储器元件21包含以下和/或基本上由以下组成：至少一种铁电材料，诸如钛酸钡(诸如BaTiO3；BT)、硬硼酸钙石(诸如Ca2B6O11·5H2O)、钛酸铋(诸如Bi12TiO20、Bi4Ti3O12或Bi2Ti2O7)、铕钛酸钡、铁电聚合物、碲化锗、无水钾镁矾(诸如M2M'2(SO4)3，其中M是单价金属，并且M’是二价金属)、铅钪钽(诸如Pb(ScxTa1-x)O3)、钛酸铅(诸如PbTiO3；PT)、锆钛酸铅(诸如Pb(Zr,Ti)O3；PZT)，铌酸锂(诸如LiNbO3；LN)、(LaAlO3))、聚偏二氟乙烯(CH2CF2)n、铌酸钾(诸如KNbO3)、酒石酸钠(诸如KNaC4H4O6·4H2O)、磷酸氧钛钾(诸如KO5PTi)、钛酸铋钠(诸如Na0.5Bi0.5TiO3或Bi0.5Na0.5TiO3)、钽酸锂(诸如LiTaO3(LT))、钛酸铅镧(诸如(Pb,La)TiO3(PLT))、钛酸铅镧锆(诸如(Pb,La)(Zr,Ti)O3(PLZT))、磷酸二氢铵(诸如NH4H2PO4(ADP))或磷酸二氢钾(诸如KH2PO4(KDP))。在一个实施方案中，铁电存储器元件21包含铁电介电材料和/或基本上由铁电介电材料组成。
前侧导电栅极电极51直接位于半导体沟道40的相对侧上的铁电存储器元件21上。前侧导电栅极电极51充当第一铁电存储器器件180的晶体管95的栅极电极50。导电栅极电极51与铁电存储器元件21接触。导电栅极电极51可包含金属材料和/或基本上由金属材料组成，所述金属材料诸如元素金属(Ti、Ta或W)、至少两种元素金属的金属间合金、金属半导体化合物(诸如金属硅化物)或至少一种元素金属(诸如Ti、Ta、W)与非金属元素(诸如氮和/或氧，诸如TiN或WN)的导电金属合金。
源极触点42接触半导体沟道40的第一部分，并且漏极触点44接触半导体沟道的第二部分。铁电存储器元件21位于源极触点42与漏极触点44之间。源极触点42和漏极触点44可包含相应金属触点材料和/或基本上由相应金属触点材料组成。金属触点材料可以是金属半导体化合物、导电金属氮化物、元素金属或金属间合金材料。在一个实施方案中，可用于导电栅极电极51的金属材料也可用于源极触点42和漏极触点44。
在一个实施方案中，二维电荷载气层位于距二维欧几里得平面10nm内，所述二维欧几里得平面包括在半导体沟道40与铁电存储器元件21之间的界面。
举例来说，可通过在衬底10上方形成半导体沟道40，通过在半导体沟道40上的第一表面上直接形成铁电存储器元件21，通过在铁电存储器元件21上形成导电栅极电极51，通过在半导体沟道40的第一部分上形成源极触点42，并且通过在半导体沟道40的第二部分上形成漏极触点44来形成第一示例性结构180的晶体管95。衬底10具有接触半导体沟道40的底表面的平面顶表面11。在图7中所展示的实施方案中，半导体沟道40与导电栅极电极51之间的方向垂直于衬底10的平面顶表面11。可替代地，在图8中所展示的实施方案中，晶体管95可相对于图7中所展示的晶体管95旋转90度，以使得半导体沟道40与导电栅极电极51之间的方向平行于衬底10的平面顶表面11的平面。衬底10可包括任何合适的支撑衬底，诸如半导体晶片、绝缘衬底或在其平面顶表面11上方包含绝缘层的导电衬底。
在编程期间，可相对于半导体沟道40将可变栅极偏置电压Vg施加到导电栅极电极51以对铁电存储器元件21的极化进行编程。在感测期间，在源极触点42与漏极触点44之间(例如跨越所述源极触点和所述漏极触点)，并且通过将栅极感测偏置电压施加到导电栅极电极51来施加源极-漏极偏置电压。感测电路系统584可测量源极-漏极电流，同时在源极触点42与漏极触点44之间(例如跨越所述源极触点和所述漏极触点)施加源极-漏极偏置电压。
参考图8，根据本公开的第二实施方案的第二示例性结构180可由图7的第一示例性结构180通过提供与半导体沟道40的第二表面接触的背侧铁电存储器元件22来导出。背侧铁电存储器元件22是充当额外栅极电介质20的额外铁电材料部分。背侧铁电存储器元件22位于半导体沟道40的第二表面上，所述第二表面平行于半导体沟道40的第一表面，并且位于半导体沟道40的第一表面的相对侧上。背侧铁电存储器元件22可具有与铁电存储器元件21相同的厚度，并且可包含可用于铁电存储器元件21的任何铁电材料。
导电背侧栅极电极52设置在背侧铁电存储器元件22上。导电背侧栅极电极52可与背侧铁电存储器元件22接触。导电背侧栅极电介质52可包含可用于导电栅极电极51的任何材料。一种导电路径，所述导电路径连接导电背侧栅极电极和导电栅极电极，从而将导电背侧栅极电极52电短接到导电栅极电极51。
在一个实施方案中，铁电存储器元件21的极化和背侧铁电存储器元件22的极化可指向相反方向上。因此，铁电存储器元件21的极化和背侧铁电存储器元件22的极化可指向处于第一铁电存储器状态中的半导体沟道40，并且铁电存储器元件21的极化和背侧铁电存储器元件22的极化可指向背离处于第二铁电存储器状态中的半导体沟道40。因此，正铁电荷存在于接近与处于第一铁电存储器状态中的半导体通道40的界面的铁电存储器元件21和背侧铁电存储器元件22中，所述第一铁电存储器状态包括在接近与铁电存储器元件21和背侧铁电存储器元件22的界面的二维电荷载气层中的负筛选电荷(移动电子)。可替代地，如果使用半导体层代替二维电荷载气层，那么诱导电荷将用以使费米能量偏移并且改变半导体层的导电状态。同样，负铁电荷存在于接近与处于第二铁电存储器状态中的半导体沟道40的界面的铁电存储器元件21和背侧铁电存储器元件22中，所述第二铁电存储器状态包括在接近与铁电存储器元件21和背侧铁电存储器元件22的界面的二维电荷载气层中的正筛选电荷(空穴，即不存在电子)。当电压施加到前侧导电栅极电极51时，可通过将相同电压(例如相同极性电压脉冲)施加到导电背侧栅极电极52来操作第二示例性结构180。
第二示例性结构180中的半导体沟道40的厚度可与第一示例性结构180中的半导体沟道的厚度相同。可替代地，第二示例性结构180中的半导体沟道40的厚度可在第一示例性结构180中的半导体沟道40的厚度的1.0倍到第一示例性结构180中的半导体沟道的厚度的2.0倍的范围内。第二示例性结构180中的半导体沟道40的厚度窗口增加是由于双栅极构造，其中由两个不同铁电极化以添加方式诱导筛选电荷。
第二示例性结构180的晶体管95可通过修改用于形成第一示例性结构180的晶体管95的方法来形成。除了用以形成第一示例性结构180的各种组件的处理步骤以外，背侧铁电存储器元件22还可形成在半导体沟道40的第二表面上，并且导电背侧栅极电极52可形成在背侧铁电存储器元件22上。
在一个实施方案中，第二示例性结构180的晶体管95可由具有平面顶表面11的衬底10支撑，所述平面顶表面垂直于半导体沟道40与铁电存储器元件21之间的界面的平面，并且在感测操作期间平行于半导体沟道40中的电流的方向(即，源极触点42与漏极触点44之间的方向)。
可替代地，图8中所展示的晶体管95可旋转90度以具有与图7中所展示的构造类似的构造。在此替代构造中，导电背侧栅极电极52形成在衬底10上方，背侧铁电存储器元件22形成在导电背侧栅极电极52上方，半导体沟道40形成在背侧铁电存储器元件22上方，铁电存储器元件21、源极触点42和漏极触点44形成在半导体沟道40上方，并且前侧导电栅极电极51形成在铁电存储器元件21上方。
参考图9，示出根据本公开的实施方案的第三示例性结构的晶体管95，所述晶体管可由第一示例性结构180通过直接在半导体沟道40的第二表面上形成背侧接触电极53来导出。明确示出半导体沟道40内的二维半导体材料层40G。上文所描述的二维半导体材料层40G可包括整个半导体沟道40或仅包括半导体沟道40的一部分。二维半导体材料层40G可具有至少1.1eV的带隙，可包括半导体材料的原子的1至5个单层的厚度，并且/或者可包括二维电荷载气层。半导体沟道40的第二表面位于半导体沟道40的第一表面的相对侧上。因此，背侧接触电极53可与半导体沟道40的第二表面接触。背侧接触电极53可在铁电存储器元件21的铁电极化的编程期间将背侧偏置电压施加到半导体沟道40。任选地，前部栅极触点81和/或背部栅极触点83可分别形成在导电栅极电极51上和背侧接触电极53上，以有助于在第三示例性结构的晶体管95的操作期间采用的偏置电压的施加。在替代实施方案中，图9所示出的层51和/或53可包括栅极绝缘层，并且触点81和/或83可分别包括前侧导电栅极电极和背侧接触电极(例如背部栅极)。
参考图10A和图10B，示出根据本公开的第四实施方案的第四示例性结构的晶体管95。在第四示例性结构的晶体管95中，铁电存储器元件20和/或栅极电极50可具有环绕半导体沟道40的管状构造。换句话说，栅极电极50可以是缠绕铁电存储器元件20的缠绕栅极电极54，所述铁电存储器元件可以是缠绕铁电存储器元件23。缠绕铁电存储器元件23缠绕(即环绕)半导体沟道40。
在此实施方案中，半导体沟道40可以是竖直柱或环绕竖直柱的竖直壳，所述竖直柱垂直于衬底10的平面顶表面11纵向延伸，如图10B中所展示。缠绕铁电存储器元件23可以是缠绕(即环绕)半导体沟道40的内壳。缠绕栅极电极54缠绕所述缠绕铁电存储器元件23的中间部分。源极触点和漏极触点(42,44)在缠绕栅极电极54的相对侧上接触半导体沟道40的相对端。源极触点和漏极触点(42,44)还可缠绕半导体沟道40，或它们可仅接触半导体沟道40的外周的一部分。
一般来说，本公开的实施方案的各种铁电存储器器件180可通过对铁电存储器元件21的极化方向进行编程，通过相对于半导体沟道40将正偏置电压或负偏置电压施加到导电栅极电极51，并且通过利用感测源极触点42与漏极触点44之间的电流的量值，同时在源极触点42与漏极触点44之间施加读取电压(即测量偏置电压)来感测铁电存储器元件21的极化方向而进行操作。如果包括背侧铁电存储器元件22，那么背侧铁电存储器元件22的铁电极化方向与铁电存储器元件21的铁电极化方向相对。背侧铁电存储器元件22的厚度和/或材料组成可与铁电存储器元件21的厚度和/或材料组成相同或不同。换句话说，铁电存储器元件21与背侧铁电存储器元件22的极化彼此反平行，并且在编程期间同时翻转。
如果包括导电背侧栅极电极52，那么施加到导电背侧栅极电极52的电压可与施加到前侧导电栅极电极51的电压相同。读取电压可施加到导电栅极电极51，同时感测铁电存储器元件21的极化方向，并且任选地感测背侧铁电存储器元件22的极化方向。
本公开的实施方案的器件提供优于基于隧穿电阻(TER)的铁电原始石墨烯存储器元件的优点，所述隧穿电阻具有较差极化保持，并且需要较厚铁电屏障来稳定极化。然而，较厚屏障导致较低隧穿电流，并且因此极大减小基于TER的器件中的信号(例如读取电流)。相比之下，读取电流不流过本公开的实施方案的器件中的铁电材料。因此，与现有技术的基于TER的器件相比，在本公开的实施方案的器件中可使用较厚铁电层而不会减小读取电流，并且在本公开的实施方案的器件中减少或克服了极化保持的问题。
不希望受特定理论束缚并且为了证明本公开的实施方案的器件的优点，发明人在室温处在有限尺寸纳米结构中计算了半导体的带隙上的铁电极化控制的通断比。发明人研发出基于通过附接到铁电材料的有限尺寸半导体和两个金属触点进行的弹道电子传输的电导率的量子力学计算。发明人的计算是基于双带紧密结合哈密尔顿模型内的绿色函数形式。相比之下，第一原理电子结构计算用以获得二维半导体材料的状态的密度和带隙。
具体地说，图1的结构使用10nm×5nm的矩形器件尺寸(即相邻层之间的每一接口的面积)来建模。铁电材料部分的厚度d是5nm，并且铁电材料部分与每一金属触点之间的距离是1nm。通过反转铁电极化来控制铁电材料部分下方的半导体材料部分中的静电电位。
发明人的模拟的结果在图11、图12和图13A至图13D中示出。电导率模拟的准确度受到数值精度限制。低于10-2(Ohm m)-1的电导率值在可靠数值准确度的范围内，并且因此，所述计算限于铁电极化的范围，这导致电导率值为至少10-2(Ohm m)-1。
参考图11，展示针对六方氮化硼的每原子每电子伏状态的计算密度。此计算是基于密度函数理论(DFT)和杂化函数。
参考图12，展示针对二硫化钼的每原子每电子伏状态的计算密度。此计算是基于密度函数理论(DFT)和杂化函数。
图13A至图13D展示针对本公开的实施方案的铁电存储器器件的晶体管95在室温(20摄氏(Celsius)度)处的计算电导率(以107/Ohm m为单位)随铁电极化而变化的曲线图。图13A展示针对其中铁电存储器元件由六方氮化硼组成的情况的计算电导率。图13B展示针对其中铁电存储器元件由氟化石墨烯组成的情况的计算电导率。图13C展示针对其中铁电存储器元件由二硅化钼组成的情况的计算电导率。图13D展示针对其中铁电存储器元件由锗烷组成的情况的计算电导率。
图13A至图13D展示本公开的实施方案的所有半导体沟道的电导率对于正(或负)方向的铁电极化随铁电极化而指数增加(或减小)。这允许将计算电导率σ(P)拟合到包括铁电极化P作为变量的拟合函数。此外，通断比ON/OFF(即处于接通状态中的电导率与处于断开状态中的电导率的比率)可拟合到具有另一变量P最大的另一拟合函数，所述变量是将二维半导体的费米能级推入导带中所需的铁电极化的最大值。σ(P)和ON/OFF的函数形式由以下给出：
σ(P)＝σ0eaP，以及
ON/OFF＝e2aP最大，
其中σ0＝σ(P＝0)是用于顺电情况的半导体沟道的电导率。表3列出了σ(P)和ON/OFF的拟合参数的最佳拟合值。
表3：拟合铁电材料的参数
铁电材料 α的最优值(以cm<sup>2</sup>/μC为单位) P<sub>最大</sub>(以μC/cm<sup>2</sup>为单位)
六方BN 0.61 75
MoSi2 0.49 30
氟化石墨烯 0.50 40
锗烷 0.44 10
虽然缺陷状态可限制实践中的ON/OFF比率的值，但各种二维半导体材料提供大体较高的ON/OFF比。模拟显示，较高ON/OFF比有可能具有较宽带隙二维半导体材料，并且较厚铁电材料可与这类二维半导体材料结合使用。预期较高操作电压使本公开的实施方案的铁电存储器器件180中的铁电材料的厚度增加。
根据本公开的一方面，铁电存储器阵列可包括本公开的实施方案的存储器单元(例如晶体管)95的阵列。参见图14，展示包括在阵列构造中的晶体管95的铁电存储器阵列的示意图。铁电存储器阵列可被配置为随机存取存储器器件501。如本文中所用，“随机存取存储器器件”是指包括存储器单元的存储器器件，所述存储器单元允许随机存取，即，在用于读取所选存储器单元的内容的命令时存取任何所选存储器单元。
本公开的随机存取存储器器件501包括存储器阵列区550，所述存储器阵列区包含位于字线(其可包括如所示出的第一电导线30或在替代配置中为第二电导线90)与位线(其可包括如所示出的第二电导线90或在替代配置中为第一电导线30)的交点处的相应铁电存储器单元180的阵列。举例来说，字线30可电连接到和/或可包括阵列中的晶体管95的栅极电极50，而位线90可电连接到和/或可包括阵列中的晶体管95的源极触点或漏极触点(42,44)。
随机存取存储器器件501还可包含连接到字线的行解码器560、连接到位线的感测电路系统570(例如感测放大器和其它位线控制电路系统)、连接到位线的列解码器580和连接到感测电路系统的数据缓冲器590。铁电存储器单元(例如铁电存储器晶体管)95的多个实例以形成随机存取存储器器件501的阵列配置来提供。如此，铁电存储器单元95中的每一铁电存储器单元可以是包括相应第一电极和相应第二电极的双端子器件。应当注意，元件的位置和互连是示意性的，并且元件可以不同的配置来布置。此外，铁电存储器单元95可制造为分立器件，即单个隔离器件。
本公开的实施方案提供一种基于二维半导体材料或二维电荷载气层(诸如2DEG层40G)的铁电控制电导率的非易失性存储器元件。可通过施加电脉冲来写入和存储信息，所述电脉冲反转铁电极化，并且进而诱导半导体中或二维电荷载气层中的表面电荷。可通过测量包括二维电荷载气层的半导体沟道的电阻来读取信息。
与先前已知的三端子铁电-石墨烯结构相比，本公开的实施方案的器件通过用二维半导体材料层替换无间隙原始石墨烯(即带隙为零)来提供二维半导体材料层的电阻差的显著增加，所述二维半导体材料层可具有至少1.1eV的带隙。与先前已知的双端子垂直隧道结器件相比，因为可在没有信号损失的情况下增加铁电材料部分的厚度，所以本公开的实施方案的器件可极大改善铁电极化的稳定性。本公开的实施方案的器件是非易失性存储器器件，所述非易失性存储器器件能够非易失性存储信息，这并不由本领域中已知的高电子迁移率晶体管(HEMT)或异源结场效应晶体管(HFET)提供。因为平面内几何形状允许在感测步骤期间进行低电流操作，所以本公开的实施方案的器件能够进行低功率感测。
参考图15A和图15B，示出根据本公开的第五实施方案的第五示例性结构，所述第五示例性结构包括半导体材料层710。半导体衬底可以是体半导体衬底，其中半导体材料层710从前表面延伸到背侧表面；或可以是绝缘体上半导体(SOI)衬底，所述绝缘体上半导体衬底包括半导体材料层710下面的埋入式绝缘体层(未展示)和在埋入式绝缘层下方的操纵衬底(未展示)。举例来说，半导体衬底可包括可商购单晶体硅晶片或可商购绝缘体上半导体衬底。
半导体材料层710可包含单晶半导体材料或多晶半导体材料。半导体材料层710可包括硅晶片中的掺杂阱、硅晶片的顶部部分或沉积在任何合适的衬底上的半导体膜。在一个实施方案中，半导体材料层710的整体可包含单晶半导体材料，诸如单晶硅。半导体材料层710的半导体材料具有第一导电类型的掺杂，所述第一导电类型可以是p型或n型。半导体材料层710中的第一导电类型的掺杂剂的原子浓度可在1.0×1014/cm3至3.0×1017/cm3的范围内，但也可采用更小和更大的原子浓度。在一个实施方案中，半导体材料层710可基本上由硅和第一导电类型的掺杂剂组成。
在替代实施方案中，半导体材料层710可包含上文关于第一实施方案到第四实施方案所描述的二维半导体材料。举例来说，半导体材料层可包含具有1至5个单层的厚度(例如0.6nm至4nm)的金属二硫属化物(例如MoS2)材料。在另一替代实施方案中，可替代地使用有机半导体材料层或宽带隙金属氧化物半导体材料层(例如氧化锌或二氧化钛)。
浅沟槽隔离结构720可形成在半导体材料层710的上部部分中。举例来说，浅沟槽可通过在半导体材料层710的顶表面上方施加和图案化光致抗蚀剂层，并且通过采用各向异性蚀刻工艺将光致抗蚀剂层中的图案转印到半导体材料层710的上部部分中，而形成穿过半导体材料层710的顶表面。随后可以例如通过灰化移除光致抗蚀剂层。介电材料可沉积在浅沟槽中，并且可采用诸如化学机械抛光(CMP)工艺的平面化工艺将电介质的过量部分从包括半导体材料层710的顶表面的水平平面上方移除。填充浅沟槽的介电材料的其余部分包括浅沟槽隔离结构720。浅沟槽隔离结构720可横向环绕器件区730，所述器件区中的一个器件区在图15A和图15B中示出。在一个实施方案中，每一器件区可由浅沟槽隔离结构720横向环绕。在一个实施方案中，器件区中的至少一个器件区可具有矩形水平横截面形状，所述矩形水平横截面形状具有沿第一水平方向hd1'横向延伸的一对第一边缘和沿第二水平方向hd2'横向延伸的一对第二边缘。虽然采用单个器件区来描述本公开，但应理解，可在第一示例性结构中形成由相应浅沟槽隔离结构720横向环绕的多个器件区。
每一器件区730的面积可由浅沟槽隔离结构720的内周的底部边缘限定，所述浅沟槽隔离结构横向环绕半导体材料层710的一部分。在一个实施方案中，器件区730可具有矩形水平横截面形状，并且可具有平行于第一水平方向hd1'的一对第一直边缘和平行于第二水平方向hd2'的一对第二直边缘。
参考图16A和图16B，铁电材料可沉积在半导体材料层710的顶表面上以及浅沟槽隔离结构720上方，以形成铁电栅极介电层750L。铁电栅极介电层750L可包含可用于上文所描述的铁电存储器元件21的任何铁电材料。铁电栅极介电层750L包含以下和/或基本上由以下组成：至少一种铁电材料，诸如氧化铪(诸如包含选自Al、Zr和Si的至少一种掺杂剂的氧化铪)、氧化锆、氧化铪锆、氧化钡、钛酸钡(诸如BaTiO3；BT)、硬硼酸钙石(诸如Ca2B6O11·5H2O)、钛酸铋(诸如Bi12TiO20、Bi4Ti3O12或Bi2Ti2O7)、铕钛酸钡、铁电聚合物、碲化锗、无水钾镁矾(诸如M2M'2(SO4)3，其中M是单价金属，并且M’是二价金属)、铅钪钽(诸如Pb(ScxTa1-x)O3)、钛酸铅(诸如PbTiO3；PT)、锆钛酸铅(诸如Pb(Zr,Ti)O3；PZT)，铌酸锂(诸如LiNbO3；LN)、(LaAlO3))、聚偏二氟乙烯(CH2CF2)n、铌酸钾(诸如KNbO3)、酒石酸钠(诸如KNaC4H4O6·4H2O)、磷酸氧钛钾(诸如KO5PTi)、钛酸铋钠(诸如Na0.5Bi0.5TiO3或Bi0.5Na0.5TiO3)、钽酸锂(诸如LiTaO3(LT))、钛酸铅镧(诸如(Pb,La)TiO3(PLT))、钛酸铅镧锆(诸如(Pb,La)(Zr,Ti)O3(PLZT))、磷酸二氢铵(诸如NH4H2PO4(ADP))或磷酸二氢钾(诸如KH2PO4(KDP))。在一个实施方案中，栅极介电层750L包含铁电介电材料和/或基本上由铁电介电材料组成。铁电栅极介电层750L可通过保形沉积工艺或非保形沉积工艺来沉积。举例来说，铁电栅极介电层750L可通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成。铁电栅极介电层750L的厚度可在4nm至30nm的范围内，诸如6nm至20nm的范围内，但也可采用更小和更大的厚度。
铁电栅极介电层750L可包括多个不同区，诸如沿第一水平方向hd1'延伸的两个或更多个区。参考图17A和图17B，在说明性实例中，铁电栅极介电层750L包括四个不同区(例如区段)：第一区段75A、第二区段75B、第三区段75C和第四区段75D。然而，举例来说，可存在两个区段、三个区段或多于四个区段，诸如五至十个区段。第一区段75A、第二区段75B、第三区段75C和第四区段75D中的每一者可具有相应矩形区。第一区段75A、第二区段75B、第三区段75C和第四区段75D的面积之和可与器件区730的整个面积相同。在说明性实例中，第一区段75A、第二区段75B、第三区段75C和第四区段75D可沿第二水平方向hd2'从一侧布置到另一侧，并且各自在第一水平方向hd1'上延伸(即，沿第一水平方向具有它们的最长水平尺寸)。
在一个实施方案中，聚焦离子束(FIB)装置可用以沿第一水平方向hd1'在铁电栅极介电层750L的区(例如区段)中的一个区(诸如第一区段75A)中扫描聚焦离子束。聚焦离子束在铁电栅极介电层750L的撞击点处具有充分小的第一直径，以使得仅用离子束照射第一区段75A。举例来说，在撞击点处，直径可以是10nm至20nm宽，并且第一区段75A可具有10nm至20nm的在第二水平方向hd2’上的宽度。第一区段75A具有与聚焦离子束在撞击点处的直径基本上相同的宽度。如本文中所用，基本上相同的宽度包括与聚焦离子束在撞击点处的直径精确相同或在10％内的宽度。
聚焦离子束具有第一离子剂量、第一束能量和第一束停留时间。停留时间包括束接触给定单元区域的时间。可在第一区段中沿第一水平方向将束扫描一次或多次。因此，停留时间是至少束扫描速度和区段中的遍历(即扫描)次数的函数。聚焦离子束的能量可在1keV至300keV的范围内，诸如从5keV到50keV，但也可采用更小和更大的离子束能量。聚焦离子束的剂量可在1.0×1012原子/厘米2至1.0×1015原子/厘米2的范围内，但也可采用更小和更大的剂量。离子束的原子物种可以是可用于聚焦离子束中的任何元素。举例来说，聚焦离子束中的离子的原子物种可包含氦或镓，并且/或者可基本上由氦或镓组成。
在铁电栅极介电层750L的区段75A上撞击的离子在其中诱导结构损坏。具体地说，聚焦离子束照射过程产生以下中的至少一者：在铁电栅极介电层区段中的第一断裂键密度、在铁电栅介电层区段的晶格中的第一移位原子密度和/或植入(即植入离子浓度)铁电栅极介电层区段中的第一镓或氦原子密度。
不希望受特定理论束缚，据信断裂键阻塞扫描铁电栅极介电层区段中的磁畴壁，这需要较高所施加电压来切换区段的极化态。所施加电压(例如矫顽电场)的百分比偏移取决于受损区段的铁电材料中的结构损坏的程度(即断裂键密度)。
移位原子从其平衡位置移位到晶格中的亚稳态位置，从而有效地延缓铁电材料内的电偶极矩的变化。换句话说，具有移位原子的铁电栅极介电层750L区段不会损失其铁电特性，但一个或多个原子从晶格的单元胞结构内的正常位置的移位通过需要更多能量的累积来切换电偶极矩的方向而延缓电偶极矩的方向的切换。因此，通过增加切换区段的极化方向所需的所施加电压(例如矫顽电场)的量值，将铁电栅极介电层区段的迟滞曲线由未受损区段的迟滞曲线进行修改。所施加电压(例如矫顽电场)中的百分比偏移取决于受损区段的铁电材料中的结构损坏的程度(即移位原子密度)。
同样，将聚焦离子束的氦或镓原子植入区段中导致对包含氦或镓原子的区段的晶格的破坏。此破坏导致切换植入区段的极化方向所需的所施加电压(例如矫顽电场)增加。所施加电压(例如矫顽电场)中的百分比偏移至少部分地取决于受损区段的铁电材料中的所植入氦或镓离子的浓度(即植入原子密度)。
参考图18A和图18B，在铁电栅极介电层750L的第二区段75B上方扫描第二聚焦离子束。第二聚焦离子束具有在层750L的撞击点处的第二束直径、第二离子剂量、第二束能量和第二束停留时间。
在一个实施方案中，在层750L上的撞击点处的第二聚焦离子束直径与第二区段75B的宽度基本上相同，并且仅在第二区段75B上方进行扫描。在此实施方案中，第二离子剂量、第二束能量和/或第二束停留时间中的至少一者小于相应第一离子剂量、第一束能量和/或第一束停留时间。
在另一实施方案中，在层750L上的撞击点处的第二聚焦离子束直径与第一区段75A和第二区段75B在第二水平方向hd2’上之和的宽度基本上相同。在此实施方案中，在第一区段75A和第二区段75B上方同时扫描第二聚焦离子束。在此实施方案中，第二离子剂量、第二束能量和/或第二束停留时间可与相应第一离子剂量、第二束能量和/或第一束停留时间相同。第一区段75A被扫描两次(即由第一离子束和第二离子束)，而第二区段75B被扫描一次(即仅由第二离子束)。
在这些实施方案中的两个实施方案中，第一区段75A具有比第二区段75B更高的结构缺陷密度。换句话说，相较于第二区段75B，第一区段75A具有在铁电栅极介电层中的更高断裂键密度、在铁电栅极介电层的晶格中的更高移位原子密度和/或更高的镓或氦原子密度。
参考图19A和图19B，在铁电栅极介电层750L的第三区段75C上扫描第三聚焦离子束。第三聚焦离子束具有在层750L的撞击点处的第三束直径、第三离子剂量、第三束能量和第三束停留时间。
在一个实施方案中，在层750L上的撞击点处的第三聚焦离子束直径与第三区段75C的宽度基本上相同，并且仅在第三区段75C上方进行扫描。在此实施方案中，第三离子剂量、第三束能量和/或第三束停留时间中的至少一者小于相应第一离子剂量或第二离子剂量、第一束能量或第二束能量和/或第一束停留时间或第二束停留时间。
在另一实施方案中，在层750L上的撞击点处的第三聚焦离子束直径与第一区段75A、第二区段75B和第三区段75C之和在第二水平方向hd2'上的宽度基本上相同。在此实施方案中，第三聚焦离子束在第一区段75A、第二区段75B和第三区段75C上方同时进行扫描。在此实施方案中，第三离子剂量、第三束能量和/或第三束停留时间可与相应第一离子剂量、第二束能量和/或第一束停留时间相同。第一区段75A被扫描三次(即由第一离子束、第二离子束和第三离子束)，第二区段75B被扫描两次(即由第二离子束和第三离子束)，而第三区段75C被扫描一次(即仅由第三离子束)。
在这些实施方案中的两个实施方案中，第一区段75A具有比第二区段75B更高的结构缺陷密度，并且第二区段75B具有比第三区段75C更高的结构缺陷密度。换句话说，相较于第三区段75C，第一区段75A和第二区段75B具有在铁电栅极介电层中的更高断裂键密度、在铁电栅极介电层的晶格中的更高移位原子密度和/或更高的镓或氦原子密度。
第四区段75D可保持未由任何聚焦离子束扫描。因此，第四区段具有任何区段的最低结构缺陷密度。换句话说，相较于第一区段、第二区段或第三区段，第四区段75D具有更低的上述结构缺陷密度。
虽然上文描述了四个区段(75A、75B、75C、75D)和三个离子束，但可使用具有不同结构缺陷密度的任何数量的两个或更多个区段。此外，可使用任何合适数量的聚焦离子束来形成相应区段中的不同结构缺陷密度。最后，虽然上文描述了聚焦离子束，但可替代地使用在区段中形成结构缺陷的任何其它合适的方法。
所植入镓或氦离子可穿过铁电栅极介电层750L，可保留在铁电栅极介电层750L中，并且/或者可被挥发(例如在植入氦原子的情况下)。如果铁电栅极介电层750L的各个区段(75A、75B、75C、75D)具有相同的氦或镓浓度，那么它们可具有相同材料组成，或如果它们具有不同的氦或镓浓度，那么它们可具有不同组成。在一个实施方案中，铁电栅极介电层750L的各个区段(75A、75B、75C、75D)中的结构缺陷密度(例如断裂键密度、移位原子密度和/或植入原子密度)可在5.0×1016/cm3至5.0×1021/cm3的范围内，诸如1.0×1018/cm3至2.5×1021/cm3的范围内，但也可采用更小和更大的缺陷密度。移位原子(其提供结构缺陷)的平均移位距离可在0.01nm至0.1nm的范围内，但也可采用更小和更大的平均移位距离。
参考图20A至图20D，铁电栅极介电层750L的不同区段的电极化P的迟滞曲线被示意性地示出为外部电场E(其为所施加电压的函数)的函数。图20A对应于图19A和19B中的铁电栅极介电层750L的第一区段75A的迟滞曲线。图20B对应于图19A和19B中的铁电栅极介电层750L的第二区段75B的迟滞曲线。图20C对应于图19A和19B中的铁电栅极介电层750L的第三区段75C的迟滞曲线。图20D对应于图19A和19B中的铁电栅极介电层750L的第四区段75D的迟滞曲线，所述迟滞曲线可与如在任何聚焦离子束扫描之前在图16A和图16B的处理步骤处形成的铁电栅极介电层750L的材料的迟滞曲线相同。一般来说，铁电栅极介电层750L的相应区段中的结构缺陷的密度越大，铁电栅极介电层750L的相应区段的矫顽场越高。
参考图21A和图21B，可对图19A和图19B的结构执行另外的处理步骤以形成栅极电极。随后可在铁电栅极介电层750L上方沉积至少一个栅极电极材料层。至少一个栅极电极材料层包含至少一种导电材料。举例来说，至少一个栅极电极材料层可包含金属、金属间合金、金属-半导体合金、导电金属氧化物、导电金属氮化物、导电金属碳化物和掺杂半导体材料中的至少一者，所述掺杂半导体材料包含平均原子浓度在5.0×1019/cm3至2.0×1021/cm3的范围内的p型掺杂剂或n型掺杂剂。至少一个栅极电极材料层可由单个导电材料或多个导电材料的堆叠构成。可选择至少一个栅极电极材料层内的最底部材料以为随后待通过图案化至少一个栅极电极材料层而形成的栅极电极提供合适的工作函数。至少一个栅极电极材料层可通过化学气相沉积、物理气相沉积、真空蒸发和/或原子层沉积来形成。至少一个栅极电极材料层的厚度可在50nm至300nm的范围内，但也可采用更小和更大的厚度。
栅极帽盖介电层可任选地形成在栅极电极材料层上方。栅极帽盖介电层包含扩散阻隔材料，诸如氮化硅。栅极帽盖介电层的厚度可在20nm至60nm的范围内，但也可采用更小和更大的厚度。
光致抗蚀剂层(未展示)可施加在栅极帽盖介电层上方，并且可被光刻图案化以形成在器件区中的相应一个器件区上方延伸的线图案。可执行各向异性蚀刻工艺(诸如反应离子蚀刻工艺)以通过栅极帽盖介电层和至少一个栅极电极材料层的层堆叠，并且任选地通过铁电栅极介电层750L将图案转印在光致抗蚀剂层中。铁电栅极介电层750L或半导体材料层710可用作蚀刻终止结构。栅极帽盖介电层的每一图案化部分包含栅极帽盖电介质(例如氧化硅或氮化硅)758，并且至少一个栅极电极材料层的每一图案化部分包括栅极电极(752,754)。在一个实施方案中，每一栅极电极(752,754)可包括第一栅极电极部分752，所述第一栅极电极部分包含第一栅极电极材料(例如金属)和包含第二栅极电极材料(例如多晶硅)的第二栅极电极部分754。在一个实施方案中，每一栅极电极(752,754)可覆盖铁电栅极介电层750L的多个铁电栅极介电部分(即区段75A、区段75B、区段75C、区段75D)中的每一铁电栅极介电部分。
可执行延伸离子注入工艺以将第二导电类型的掺杂剂植入半导体材料层710的未掩蔽表面部分中。第二导电类型与第一导电类型相反。例如，如果第一导电类型是p型，那么第二导电类型是n型，并且反之亦然。半导体材料层710的植入表面部分转化成具有第二导电类型的掺杂的掺杂半导体区。源极延伸区731和漏极延伸区733(也称为LDD区)可形成在每一器件区内，以用于通过将半导体材料层710的表面部分转化成具有第二导电类型的掺杂的掺杂半导体材料部分来形成场效应晶体管。源极延伸区731和漏极延伸区733中的第二导电类型的掺杂剂的平均原子浓度可在1.0×1017/cm3至1.0×1020/cm3的范围内，但也可采用更小和更大的原子浓度。源极延伸区731和漏极延伸区733的深度可在10nm至100nm的范围内，但也可采用更小和更大的深度。半导体材料层710的在栅极电极(752,754)下方并且位于相邻的一对源极延伸区731与漏极延伸区733之间的每一表面部分包括半导体沟道35。每一半导体沟道35在源极延伸区731与漏极延伸区733之间延伸，并且具有第一导电类型的掺杂。任选地，可执行卤代植入以将第一导电类型的掺杂剂植入到在栅极电极(752,754)下方的区中。
参考图22A和图22B，可将至少一种介电材料(诸如氮化硅和/或氧化硅)保形地沉积在栅极帽盖电介质758、源极延伸区731、漏极延伸区733和浅沟槽隔离结构720上方。可对至少一种介电材料进行各向异性蚀刻(例如通过反应性离子侧壁间隔物蚀刻工艺)以去除水平部分。横向环绕栅极电极(752,754)和栅极帽盖电介质758的相应堆叠的每一其余竖直部分包括栅极间隔物(即侧壁间隔物)756，所述栅极间隔物包含至少一种介电材料。虽然图22A和图22B中仅示出单个门间隔物756，但本文中明确涵盖以下实施方案：其中通过对多个介电材料层依序进行沉积和各向异性蚀刻而围绕栅极电极(752,754)和栅极帽盖电介质758的每一堆叠形成多个栅极间隔物。
各向异性蚀刻工艺还可蚀刻铁电栅极介电层750L的未掩蔽部分。铁电栅极介电层750L的每一其余部分包含铁电栅极电介质750。在这种情况下，每一铁电栅极电介质750的侧壁可与栅极间隔物756中的相应一个栅极间隔物的外部侧壁竖直重合。在一个实施方案中，栅极间隔物756可横向环绕栅极电极(752,754)和栅极帽盖电介质758的相应堆叠。每一栅极间隔物756在基部部分处的宽度(即内部侧壁与外部侧壁之间的横向距离)可在20nm至100nm的范围内，但也可采用更小和更大的宽度。铁电栅极电介质750、栅极电极(752,754)、任选栅极帽盖电介质758和任选栅极间隔物756的每一连续组件包括栅极堆叠结构(750,752,754,758,756)。
第二导电类型的掺杂剂可植入源极延伸区731、漏极延伸区733和半导体材料层710的下方区的未掩蔽部分中。源极延伸区731、漏极延伸区733和半导体材料层710的植入部分形成深源极区732和深漏极区734。深源极区732和深漏极区734中第二导电类型的掺杂剂的平均原子浓度可在5.0×1018/cm3至2.0×1021/cm3的范围内，但也可采用更小和更大的掺杂剂浓度。深源极区732和深漏极区734中的第二导电类型的掺杂剂的平均原子浓度高于源极延伸区731和漏极延伸区733的其余部分中的第二导电类型的掺杂剂的平均原子浓度。深源极区732和深漏极区734的深度可在40nm至300nm的范围内，但也可采用更小和更大的深度。深源极区732和深漏极区734的深度可大于源极延伸区731和漏极延伸区733的其余部分的深度。深源极区732和深漏极区734可形成在每一器件区730内。
源极延伸区731和深源极区732的每一连续组合构成源极区(731,732)。漏极延伸区733和深漏极区734的每一连续组合构成漏极区(733,734)。一般来说，源极区(731,732)和漏极区(733,734)可在由浅沟槽隔离结构720横向环绕的每一器件区内的半导体材料层710的半导体材料中形成。半导体沟道35在栅极电极(752,754)和栅极帽盖电介质758的堆叠下面在源极区(731,732)与漏极区(733,734)之间在第一水平方向hd1’上延伸。一般来说，源极区(731,732)和漏极区(733,734)可形成在半导体材料层710内或所述半导体材料层上。源极区(731,732)和漏极区(733,734)可通过半导体材料层710中的沟道区35彼此间隔开。
参考图23A和图23B，可在栅极堆叠结构(750,752,754,758,756)、源极区(731,732)、漏极区(733,734)和浅沟槽隔离结构720上方沉积介电材料。介电材料可包含可平面化介电材料，诸如未掺杂的硅酸盐玻璃或掺杂的硅酸盐玻璃；或自平面化介电材料，诸如可流动氧化物(FOX)。介电材料可通过化学气相沉积工艺(诸如等离子体增强化学气相沉积工艺)或通过旋涂来进行沉积。介电材料的顶表面可在沉积工艺期间或在沉积工艺之后进行平面化。形成具有平面(即水平)顶表面的介电材料层，随后穿过所述介电材料层形成接触通孔结构。如此，介电材料层在本文中被称为接触级介电层770。接触级介电层770的顶表面可以是平面，并且可位于栅极帽盖电介质758的顶表面上方。接触级介电层770的顶表面与栅极帽盖电介质758的顶表面之间的竖直距离可在30nm到7400nm的范围内，但也可采用更小和更大的厚度。
光致抗蚀剂层(未展示)可施加在接触级介电层770上方，并且可被光刻图案化以形成由其穿过的分散开口。光致抗蚀剂层中的开口可形成在源极区(731,732)、漏极区(733,734)和栅极电极(752,754)上方。可执行各向异性蚀刻工艺以形成穿过接触级介电层770的接触通孔腔。接触通孔腔包括：源极接触通孔腔，所述源极接触通孔腔从接触级介电层770的顶表面延伸到源极区(731,732)中的相应一个源极区的顶表面；漏极接触通孔腔，所述漏极接触通孔腔从接触级介电层770的顶表面延伸到漏极区(733,734)中的相应一个漏极区的顶表面；和栅极接触通孔腔，所述栅极接触通孔腔从接触级介电层770的顶表面延伸到栅极电极(752,754)中的相应一个栅极电极的顶表面。
可通过保形或非保形沉积方法将可形成金属半导体合金的金属沉积到接触通孔腔中。如果半导体材料层710包含掺杂硅和/或基本上由掺杂硅组成，那么金属可以是可形成金属硅化物的材料。举例来说，金属可包含镍、钛、钨、钼、铂或形成金属硅化物的另一金属。在高温下执行退火工艺以诱导金属硅化物材料形成。高温可在500摄氏度至750摄氏度的范围内。可通过蚀刻对金属硅化物材料具有选择性的金属的湿式蚀刻工艺来去除金属的未反应部分。金属硅化物材料的其余部分包括接触相应源极区(731,732)的源极侧金属-半导体合金区742、接触相应漏极区(733,734)的漏极侧金属-半导体合金区744以及接触相应栅极电极754(在栅极电极(752,754)的最顶部材料在退火工艺之前包含硅的情况下)的栅极侧金属-半导体合金区745。
包含扩散阻隔材料的金属衬里可沉积在接触通孔腔的剩余体积的外周部分处。金属衬里包括有利金属氮化物材料(诸如TiN、TaN或WN)和/或金属碳化物材料(诸如TiC、TaC或WC)。金属衬里的厚度可在3nm至15nm的范围内，但也可采用更小和更大的厚度。
诸如Cu、W、Mo、Co、Ru和/或另一元素金属或金属间合金的金属填充材料可沉积在接触通孔腔的剩余体积中。金属填充材料和金属衬里的定位在包括接触级介电层770的顶表面的水平平面上方的部分可通过平面化工艺来去除。金属填充材料的其余部分与填充接触通孔腔中的相应一个接触通孔腔的金属衬里的每一连续组合构成接触通孔结构(782,784,785)。接触通孔结构(782,784,785)包括接触相应源极侧金属-半导体合金区742的源极接触通孔结构782、接触相应漏极侧金属-半导体合金区744的漏极接触通孔结构784以及接触相应栅极侧金属-半导体合金区745或相应栅极电极754(在不形成栅极侧金属-半导体合金区745的情况下)的栅极接触通孔结构785。每一源极接触通孔结构782包括源极侧金属衬里782L和源极侧金属填充材料部分782F。每一漏极接触通孔结构784包括漏极侧金属衬里784L和漏极侧金属填充材料部分784F。每一栅极接触通孔结构785包括栅极侧金属衬里785L和栅极侧金属填充材料部分785F。提供一种场效应晶体管800，所述场效应晶体管针对铁电栅极电介质750的各个区段(75A,75B,75C,75D)具有多个接通电压。
参考图24，示出本公开的第五实施方案的场效应晶体管800的示例性沟道电导率。铁电栅极电介质750的区段(75A,75B,75C,75D)的不同矫顽场针对在铁电栅极电介质750的不同区段(75A,75B,75C,75D)中的相应一个区段下方的沟道区35的不同部分诱导多个接通电压。换句话说，在铁电栅极电介质750的相应区段(75A,75B,75C,75D)下方的沟道区35的每一部分具有与其它接通电压不同的相应接通电压。在图24的所示出示例中，第一电导率类型可以是p型，并且沟道区35中的少数电荷载体可以是电子。
如果晶体管800是铁电存储器器件(即存储器晶体管)，那么便可提供铁电存储器阵列，所述铁电存储器阵列可包括图23A和图23B中所示出的铁电存储器器件800的阵列。阵列可包括NOR型阵列。每一铁电存储器器件(即晶体管)800可包括阵列的多级存储器单元。
每一器件的铁电栅极电介质750(即晶体管800)可被编程以使得铁电栅极电介质750内的电偶极矩朝上指向，以使得电子(即少数电荷载流子)在施加栅极电压之前与沟道区35排斥。随着栅极电压增加，铁电栅极电介质750的具有最低矫顽场的区(诸如第四区段75D)的电偶极矩可在第一接通电压处翻转，并且沟道电导率可随源极-漏极电流的增加而逐步增加。随着栅极电压进一步增加，铁电栅极电介质750的具有第二最低矫顽场的另一区(诸如第三区段75C)的电偶极矩可在第二接通电压处翻转，并且沟道电导率可随源极-漏极电流的伴随增加而逐步增加。随着栅极电压进一步增加，铁电栅极电介质750的具有下一较高矫顽场的又另一区(诸如第二区段75B)的电偶极矩可在第三接通电压处翻转，并且沟道电导率可随源极-漏极电流的伴随增加而逐步增加。当栅极电压甚至进一步增加时，铁电栅极电介质750的具有最高矫顽场的区(诸如第一区段75A)的电偶极矩可在最末(诸如第四)接通电压处翻转，并且沟道电导率可随源极-漏极电流的伴随增加而逐步增加。
场效应晶体管800的阈值电压可被定义为沟道区35的在铁电栅极电介质750的相应部分(即区段)下方的不同部分的多个接通电压的最低接通电压。举例来说，场效应晶体管800的阈值电压可以是通道区35的在铁电栅极电介质750的第四区段75D下方的部分的接通电压。一般来说，沟道区35的在大于场效应晶体管的阈值电压(诸如比阈值电压高0.1V的电压)的栅极偏置电压下的电导率可以是施加到栅极电极(752,754)的电压的迟滞的函数，并且可包括至少两个不同电导率值。
参考图25，在另一实施方案中，示出晶体管800的互连网络。晶体管800中的每一个晶体管是图23A和图23B中所示出的相应场效应晶体管800。晶体管可以突触连接构造进行连接，其中一组晶体管的输出节点连接到另一组铁电存储器器件的相应一组多个输入节点。每一晶体管的每输出节点连接的平均数量可以是至少三个，并且可以是四个或更多个。突触连接构造内的连接可被限制在每一晶体管的物理接近度内。举例来说，电连接可限于最多第二、第三或第四最近相邻晶体管或任何其它预定的物理接近度水平。这类突触连接构造可有利地用以提供同时计算多种可能性的计算器件，并且提供对给定问题的概率答案。每一路径的电导率可随这种突触连接构造中的相应控制电压的增加而增加。
参考图15A至图25和相关附图，并且根据本公开的第五实施方案，铁电器件800包括半导体沟道区35、栅极电极(752,754)和铁电栅极电介质750，所述铁电栅极电介质位于沟道区与栅极电极之间，并且包括具有不同结构缺陷密度的多个铁电栅极介电部分(75A至75D)。
在一个实施方案中，器件800是还包括源极区(731,732)和漏极区(733,734)的晶体管，其中沟道区35位于源极区与漏极区之间。在一个实施方案中，多个铁电栅极介电部分(75A至75D)具有相同厚度。在一个实施方案中，多个铁电栅极介电部分(75A至75D)中的每一铁电栅极介电部分包含铁电介电过渡金属氧化物材料(诸如掺杂有Zr、Al或Si的氧化铪或上文所描述的其它铁电材料中的任一种铁电材料)。在一个实施方案中，沟道区35包含硅(例如多晶硅或单晶硅)沟道区、金属氧化物(例如ZnO)半导体沟道区、有机半导体沟道区或二维金属二硫属化物(例如MoS2)半导体沟道区。
在一个实施方案中，多个铁电栅极介电部分的相邻一对铁电栅极介电部分之间的每一边界(例如相邻区段75A与75B等之间的边界)在栅极电极(752,754)与沟道区35之间在第一水平方向hd1’上延伸，并且平行于连接源极区(731,732)的几何中心与漏极区(733,734)的几何中心的直线。在一个实施方案中，多个铁电栅极介电部分(75A至75D)包括三个或更多个铁电栅极介电部分。结构缺陷密度可在不同部分(例如区段75A至区段75D)之间相差至少10％，诸如相差20％至200％。举例来说，第一区段75A中的缺陷密度可比第二区段75B中的缺陷密度高至少10％等。在一个实施方案中，结构缺陷密度在5.0×1016/cm3至5.0×1021/cm3的范围内。
在一个实施方案中，不同结构缺陷密度包括不同铁电栅极介电部分中的不同断裂键密度。在另一实施方案中，不同结构缺陷密度包括不同铁电栅极介电部分中的晶格中的不同移位原子密度。在另一实施方案中，不同结构缺陷密度包括不同铁电栅极介电部分中的不同镓或氦原子密度。在一个实施方案中，铁电栅极电介质750接触沟道区35，并且沟道区35的接触相应不同铁电栅极介电部分75A至75D的不同部分具有不同电导率值。
在一个实施方案中，铁电存储器阵列包括上文所描述的多个铁电器件80。在图25中所展示的另一实施方案中，上文所描述的铁电器件的互连网络以突触连接构造进行连接，其中每一路径的电导率随相应控制电压的增加而增加。
本公开的各种实施方案提供各种铁电半导体器件，所述铁电半导体器件可用作存储器、逻辑或传感器器件。本公开的器件的配置可提供各种优点，所述优点可包括但不限于多个接通电压和/或多个存储器状态(其包括铁电栅极电介质750的多个区段的不同极化态)。
虽然前面提及特定优选实施方案，但是将理解本公开不限于此。本领域的普通技术人员将会想到，可对所公开的实施方案进行各种修改，并且此类修改旨在落在本公开的范围内。在于本公开中示出采用特定结构和/或构造的实施方案的情况下，应理解，本公开可使用功能上等效的任何其他兼容结构和/或构造来实践，前提条件是这类取代不被明确禁止或另外被本领域的普通技术人员已知是不可能的。本文中引用的所有出版物、专利申请和专利均以引用方式全文并入本文中。

Claims (19)

1.一种铁电器件，包括：
半导体沟道区；
栅极电极；和
铁电栅极电介质，所述铁电栅极电介质位于所述沟道区与所述栅极电极之间，并且包括具有不同结构缺陷密度的多个铁电栅极介电部分。
2.根据权利要求1所述的铁电器件，所述铁电器件还包括源极区和漏极区，其中所述沟道区位于所述源极区与所述漏极区之间。
3.根据权利要求2所述的铁电器件，其中所述多个铁电栅极介电部分具有相同厚度。
4.根据权利要求3所述的铁电器件，其中所述多个铁电栅极介电部分中的每一个铁电栅极介电部分包含铁电介电过渡金属氧化物材料，所述铁电介电过渡金属氧化物材料选自包含选自Al、Zr和Si的至少一种掺杂剂的氧化铪，并且具有铁电非中心对称正交晶相、氧化锆、氧化铪锆、钛酸钡、硬硼酸钙石、钛酸铋、铕钛酸钡、铁电聚合物、碲化锗、无水钾镁矾、铅钪钽、钛酸铅、锆钛酸铅、铌酸锂、LaAlO3、聚偏氟乙烯、铌酸钾、酒石酸钾钠、钛氧基磷酸钾、钛酸铋钠、钽酸锂、钛酸铅镧、锆钛酸铅镧、磷酸二氢铵或磷酸二氢钾。
5.根据权利要求4所述的铁电器件，其中所述沟道区包括硅沟道区、金属氧化物半导体沟道区、有机半导体沟道区或二维金属二硫属化物半导体沟道区。
6.根据权利要求2所述的铁电器件，其中所述多个铁电栅极介电部分的相邻一对铁电栅极介电部分之间的每一边界在所述栅极电极与所述沟道区之间延伸，并且平行于连接所述源极区的几何中心与所述漏极区的几何中心的直线。
7.根据权利要求1所述的铁电器件，其中所述多个铁电栅极介电部分包括三个或更多个铁电栅极介电部分。
8.根据权利要求1所述的铁电器件，其中结构缺陷密度在5.0×1016/cm3至5.0×1021/cm3的范围内。
9.根据权利要求1所述的铁电器件，其中所述不同结构缺陷密度包括不同铁电栅极介电部分中的不同断裂键密度。
10.根据权利要求1所述的铁电器件，其中所述不同结构缺陷密度包括所述不同铁电栅极介电部分中的晶格中的不同移位原子密度。
11.根据权利要求1所述的铁电器件，其中所述不同结构缺陷密度包括植入所述不同铁电栅极介电部分中的不同镓或氦原子密度。
12.根据权利要求1所述的铁电器件，其中所述铁电栅极电介质接触所述沟道区，并且其中所述沟道区的接触相应不同铁电栅极介电部分的不同部分具有不同电导率值。
13.一种铁电存储器阵列，包括多个根据权利要求1所述的铁电器件。
14.一种铁电器件的互连网络，包括多个根据权利要求1所述的铁电器件，所述多个铁电器件以突触连接构造进行连接，其中每一路径的电导率随相应控制电压的增加而增加。
15.一种形成铁电器件的方法，包括：
形成通过沟道区彼此横向间隔开的源极区和漏极区；
在所述沟道区上方形成铁电栅极电介质；
在所述铁电栅极电介质中形成不同结构缺陷，其中多个铁电栅极介电部分具有不同结构缺陷密度；以及
在所述多个铁电栅极介电部分中的每一个铁电栅极介电部分上方形成栅极电极。
16.根据权利要求15所述的方法，其中形成所述铁电栅极电介质包括：
形成铁电栅极介电层；以及
在所述多个铁电栅极介电部分中的每一个铁电栅极介电部分中执行不同聚焦离子束照射工艺，以在所述多个铁电栅极介电部分中的每一个铁电栅极介电部分中提供不同结构缺陷密度。
17.根据权利要求16所述的方法，其中所述不同聚焦离子束照射工艺产生以下中的至少一者：不同铁电栅极介电部分中的不同断裂键密度、所述不同铁电栅极介电部分中的晶格中的不同移位原子密度或所述不同铁电栅极介电部分中的不同镓或氦原子密度。
18.根据权利要求17所述的方法，其中所述不同聚焦离子束照射工艺使用彼此不同的离子剂量、束能量或束停留时间中的至少一者。
19.根据权利要求15所述的方法，其中：
所述沟道区位于所述源极区与所述漏极区之间；
所述多个铁电栅极介电部分的相邻一对铁电栅极介电部分之间的每一边界在所述栅极电极与所述沟道区之间延伸，并且平行于连接所述源极区的几何中心与所述漏极区的几何中心的直线；并且
所述不同聚焦离子束照射工艺包括沿所述直线扫描聚焦离子束。
CN202080078219.7A 2018-12-20 2020-06-02 具有多个极化态的铁电器件和其制造方法 Pending CN114651306A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/227,889 US10700093B1 (en) 2018-12-20 2018-12-20 Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same
US16/778,245 2020-01-31
US16/778,245 US10957711B2 (en) 2018-12-20 2020-01-31 Ferroelectric device with multiple polarization states and method of making the same
PCT/US2020/035742 WO2021154327A1 (en) 2018-12-20 2020-06-02 Ferroelectric device with multiple polarization states and method of making the same

Publications (1)

Publication Number Publication Date
CN114651306A true CN114651306A (zh) 2022-06-21

Family

ID=71097454

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980006301.6A Active CN111602227B (zh) 2018-12-20 2019-08-15 采用薄半导体材料或二维电荷载流子气体的电导率调制的铁电存储器装置及其操作方法
CN202080078219.7A Pending CN114651306A (zh) 2018-12-20 2020-06-02 具有多个极化态的铁电器件和其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201980006301.6A Active CN111602227B (zh) 2018-12-20 2019-08-15 采用薄半导体材料或二维电荷载流子气体的电导率调制的铁电存储器装置及其操作方法

Country Status (3)

Country Link
US (3) US10700093B1 (zh)
CN (2) CN111602227B (zh)
WO (2) WO2020131166A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9513244B2 (en) 2011-04-14 2016-12-06 Regents Of The University Of Minnesota Ultra-compact, passive, varactor-based wireless sensor using quantum capacitance effect in graphene
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US11177284B2 (en) 2018-12-20 2021-11-16 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US10700093B1 (en) 2018-12-20 2020-06-30 Sandisk Technologies Llc Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same
US11908901B1 (en) * 2019-03-14 2024-02-20 Regents Of The University Of Minnesota Graphene varactor including ferroelectric material
US11469251B2 (en) 2019-05-15 2022-10-11 Sandisk Technologies Llc Memory device using a multilayer ferroelectric stack and method of forming the same
KR20210015073A (ko) * 2019-07-31 2021-02-10 삼성전자주식회사 강유전성 물질을 포함하는 반도체 소자, 이를 포함하는 뉴로모픽 회로 및 뉴로모픽 컴퓨팅 장치
US11430813B2 (en) 2019-08-15 2022-08-30 Sandisk Technologies Llc Antiferroelectric memory devices and methods of making the same
US11502104B2 (en) 2019-08-15 2022-11-15 Sandisk Technologies Llc Antiferroelectric memory devices and methods of making the same
KR20210078232A (ko) * 2019-12-18 2021-06-28 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함한 비휘발성 메모리 장치
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
US11087843B1 (en) * 2020-02-10 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Memory with FRAM and SRAM of IC and method for accessing memory
US11107516B1 (en) 2020-02-24 2021-08-31 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US11996462B2 (en) 2020-11-13 2024-05-28 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11545506B2 (en) 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
CN112530989B (zh) * 2020-12-03 2024-04-12 南京大学 一种超高增益有机放大器及其制备方法
US11430510B2 (en) 2020-12-11 2022-08-30 International Business Machines Corporation Multi-level ferroelectric field-effect transistor devices
US11450687B2 (en) 2020-12-15 2022-09-20 Sandisk Technologies Llc Multibit ferroelectric memory cells and methods for forming the same
US11594553B2 (en) 2021-01-15 2023-02-28 Sandisk Technologies Llc Three-dimensional ferroelectric memory device containing lattice-matched templates and methods of making the same
TWI760122B (zh) * 2021-02-26 2022-04-01 國立成功大學 多閘極鐵電記憶體以及記憶體陣列裝置
US11877446B2 (en) * 2021-06-11 2024-01-16 Sandisk Technologies Llc Three-dimensional memory device with electrically conductive layers containing vertical tubular liners and methods for forming the same
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
US11527649B1 (en) * 2021-08-30 2022-12-13 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric field effect transistor devices and methods for forming the same
US11973123B2 (en) 2022-01-18 2024-04-30 Sandisk Technologies Llc Ferroelectric devices including a single crystalline ferroelectric layer and method of making the same

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198994A (en) 1988-08-31 1993-03-30 Kabushiki Kaisha Toshiba Ferroelectric memory device
KR20010109610A (ko) 2000-05-31 2001-12-12 박종섭 반도체 소자의 강유전체 캐패시터 형성방법
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
KR100860134B1 (ko) 2001-08-13 2008-09-25 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 셀
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
JP2005159308A (ja) 2003-11-05 2005-06-16 Seiko Epson Corp 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ
US11355027B2 (en) 2004-04-30 2022-06-07 Sydney Hyman Image making medium compositions and images
JP2006210525A (ja) 2005-01-26 2006-08-10 Sony Corp 記憶素子及び回路素子
NO324809B1 (no) * 2005-05-10 2007-12-10 Thin Film Electronics Asa Fremgangsmate til dannelse av ferroelektriske tynnfilmer, bruk av fremgangsmaten og et minne med et minnemateriale av ferroelektrisk oligomer
JP4890804B2 (ja) 2005-07-19 2012-03-07 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8227701B2 (en) 2009-01-26 2012-07-24 Seagate Technology Llc Reconfigurable electric circuitry and method of making same
WO2010124212A2 (en) 2009-04-23 2010-10-28 The University Of Chicago Materials and methods for the preparation of nanocomposites
US9062390B2 (en) 2011-09-12 2015-06-23 Asm International N.V. Crystalline strontium titanate and methods of forming the same
KR102091713B1 (ko) 2012-09-27 2020-03-20 삼성전자 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US9782204B2 (en) 2012-09-28 2017-10-10 Medos International Sarl Bone anchor assemblies
TWI588188B (zh) 2012-10-09 2017-06-21 沙烏地基礎工業公司 以石墨烯爲基礎之複合材料，其製造方法及應用
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
WO2015191254A1 (en) 2014-06-09 2015-12-17 Sabic Global Technologies B.V. Processing of thin film organic ferroelectric materials using pulsed electromagnetic radiation
US10003014B2 (en) 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US9449979B2 (en) 2014-11-02 2016-09-20 Thomas J McKinnon Ferroelectric memory device and fabrication process thereof, and methods for operation thereof
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
WO2016200742A1 (en) 2015-06-08 2016-12-15 Sandisk Technologies Llc Three-dimensional memory device having a heterostructure quantum well channel
EP3128534B1 (en) 2015-08-07 2021-02-17 IMEC vzw Ferroelectric memory device and fabrication method thereof
US9721963B1 (en) 2016-04-08 2017-08-01 Sandisk Technologies Llc Three-dimensional memory device having a transition metal dichalcogenide channel
US11476353B2 (en) * 2016-11-21 2022-10-18 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Lateral heterojunctions in two-dimensional materials integrated with multiferroic layers
CA3041119A1 (en) 2016-11-21 2018-05-24 The Government Of The United States Of America As Represented By The Secretary Of The Navy Two-dimensional materials integrated with multiferroic layers
US9941299B1 (en) 2017-05-24 2018-04-10 Sandisk Technologies Llc Three-dimensional ferroelectric memory device and method of making thereof
KR20180134122A (ko) 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 강유전층을 구비하는 반도체 장치 및 그 제조 방법
KR20190001455A (ko) 2017-06-27 2019-01-04 에스케이하이닉스 주식회사 강유전성 메모리 장치
KR20190008048A (ko) 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자
US10388514B2 (en) 2017-10-11 2019-08-20 Globalfoundries Inc. Engineering of ferroelectric materials in semiconductor devices by surface potential modulation
KR102433290B1 (ko) 2018-02-08 2022-08-17 에스케이하이닉스 주식회사 강유전성 소자의 제조 방법
KR102538701B1 (ko) * 2018-02-22 2023-06-01 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 구동 방법
KR20190115508A (ko) * 2018-03-15 2019-10-14 에스케이하이닉스 주식회사 강유전성 메모리 장치
US10319846B1 (en) * 2018-05-09 2019-06-11 International Business Machines Corporation Multiple work function nanosheet field-effect transistors with differential interfacial layer thickness
KR102527568B1 (ko) 2018-06-22 2023-05-03 에스케이하이닉스 주식회사 강유전성 반도체 소자
KR102637107B1 (ko) 2018-09-18 2024-02-15 삼성전자주식회사 전자 소자 및 그 제조방법
US10700093B1 (en) 2018-12-20 2020-06-30 Sandisk Technologies Llc Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same

Also Published As

Publication number Publication date
US10957711B2 (en) 2021-03-23
US20200203380A1 (en) 2020-06-25
US11271009B2 (en) 2022-03-08
CN111602227A (zh) 2020-08-28
US20200321353A1 (en) 2020-10-08
CN111602227B (zh) 2023-12-19
US20200203379A1 (en) 2020-06-25
US10700093B1 (en) 2020-06-30
WO2021154327A1 (en) 2021-08-05
WO2020131166A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
CN114651306A (zh) 具有多个极化态的铁电器件和其制造方法
US11677025B2 (en) Electronic device including ferroelectric layer
US11177284B2 (en) Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US7605422B2 (en) Semiconductor device
US7341912B2 (en) Split gate flash memory device having self-aligned control gate and method of manufacturing the same
US11107516B1 (en) Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US9312268B2 (en) Integrated circuits with FinFET nonvolatile memory
WO2004112042A2 (en) Non-volatile memory device
CN113196480A (zh) 具有选择栅极晶体管的铁电存储器器件及其形成方法
TW201104846A (en) Methods, devices, and systems relating to a memory cell having a floating body
US11195842B2 (en) Vertical non-volatile memory structure with additional bitline in wordline stack
US20150001610A1 (en) Integrated circuits having improved split-gate nonvolatile memory devices and methods for fabrication of same
US11444100B2 (en) Vertical memory device with tri-layer channel
US11201163B2 (en) High-density NOR-type flash memory
CN113054023A (zh) 铁电场效应晶体管和形成半导体结构的方法
US7618864B2 (en) Nonvolatile memory device and methods of forming the same
US20220328525A1 (en) Semiconductor memory devices and methods of manufacturing thereof
US20070145465A1 (en) Non-volatile floating gate memory cells with polysilicon storage dots and fabrication methods thereof
WO2021173176A1 (en) Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
KR101111917B1 (ko) 세 가지 상태를 갖는 비휘발성 메모리 및 그 제조방법
US11658248B2 (en) Flash memory device with three-dimensional half flash structure and methods for forming the same
KR101367988B1 (ko) Ultra-Thin Fin 구조와 그 형성 방법 및 Ultra-Thin FinFET과 그 제조 방법.
CN115224191A (zh) 一种铁电超晶格多值存储器件及其制作方法
CN114068699A (zh) 一种基于拓扑绝缘体极化的非易失性存储器件及其制备方法
KR20050080864A (ko) 비휘발성 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination