CN111564476A - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN111564476A CN111564476A CN202010413063.5A CN202010413063A CN111564476A CN 111564476 A CN111564476 A CN 111564476A CN 202010413063 A CN202010413063 A CN 202010413063A CN 111564476 A CN111564476 A CN 111564476A
- Authority
- CN
- China
- Prior art keywords
- line
- display
- sub
- transistor
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 162
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 150
- 239000002184 metal Substances 0.000 claims abstract description 150
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000003860 storage Methods 0.000 claims description 71
- 239000003990 capacitor Substances 0.000 claims description 67
- 229910044991 metal oxide Inorganic materials 0.000 claims description 40
- 150000004706 metal oxides Chemical class 0.000 claims description 40
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000005538 encapsulation Methods 0.000 claims description 9
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 31
- 239000010410 layer Substances 0.000 description 387
- 230000008569 process Effects 0.000 description 35
- 239000010408 film Substances 0.000 description 32
- 238000000059 patterning Methods 0.000 description 28
- 230000000903 blocking effect Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开提供了一种显示基板及其制备方法、显示装置。显示基板包括多个显示单元，显示单元包括显示区域和透明区域，显示区域包括多个子像素；子像素包括第二金属层和第三金属层，第二金属层包括限定出一显示行的第一扫描线和第二扫描线，第三金属层包括限定出多个子像素的第一电源线、第二电源线、补偿线和数据线；第一电源线、第二电源线、补偿线和数据线均包括竖直直线段和水平折线段，竖直直线段设置在本显示行内，水平折线段设置在相邻显示行之间，使相邻显示行的透明区域错位设置。本公开通过将相邻显示行中的透明区域错位设置，弱化了衍射效应，避免了屏后物体虚化现象，提高了透明显示效果。
Description
技术领域
本公开涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)为主动发光显示器件，具有发光、超薄、广视角、高亮度、高对比度、较低耗电、极高反应速度等优点。随着显示技术的不断发展，OLED技术越来越多的应用于柔性显示装置中，已逐渐成为极具发展前景的下一代显示技术。依据驱动方式的不同，OLED可分为无源矩阵驱动(Passive Matrix，简称PM)型和有源矩阵驱动(Active Matrix，简称AM)型两种，其中AMOLED是电流驱动器件，采用独立的薄膜晶体管(Thin Film Transistor，简称TFT)控制每个子像素，每个子像素皆可以连续且独立的驱动发光。
随着显示技术的不断发展，OLED技术越来越多的应用于透明显示中。透明显示是显示技术一个重要的个性化显示领域，是指在透明状态下进行图像显示，观看者不仅可以看到显示装置中的影像，而且可以看到显示装置背后的景象，可实现虚拟现实(VirtualReality，简称VR)和增强现实(Augmented Reality，简称AR)和3D显示功能。采用AMOLED技术的透明显示装置通常是将每个像素划分为显示区域和透明区域，显示区域设置像素驱动电路和发光元件实现图像显示，透明区域实现光线透过。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供一种显示基板及其制备方法、显示装置，以提高透明显示效果。
本公开提供了一种显示基板，包括多个显示单元，所述显示单元包括显示区域和透明区域，所述显示区域包括多个子像素；在垂直于显示基板的方向上，所述子像素包括在基底上设置的第一金属层、金属氧化物层、第二金属层和第三金属层，所述第一金属层包括第一极板，所述金属氧化物层包括第二极板，所述第二金属层包括水平方向延伸并限定出一显示行的第一扫描线和第二扫描线，所述第三金属层包括第三极板以及竖直方向延伸并限定出所述多个子像素的第一电源线、第二电源线、补偿线和数据线；所述第二极板在基底上的正投影与所述第一极板在基底上的正投影存在交叠区域，以形成第一存储电容，所述第三极板在基底上的正投影与所述第二极板在基底上的正投影存在交叠区域，以形成第二存储电容，所述第三极板通过过孔与所述第一极板连接；所述第一电源线、第二电源线、补偿线和数据线均包括竖直直线段和水平折线段，所述竖直直线段设置在本显示行的所述第一扫描线和第二扫描线之间，所述水平折线段设置在相邻显示行的所述第一扫描线和第二扫描线之间，使相邻显示行的显示区域错位设置，相邻显示行的透明区域错位设置。
在示例性实施方式中，所述显示区域包括设置像素驱动电路的四个子像素，所述四个子像素包括依次设置的第一子像素、第二子像素、第三子像素和第四子像素，所述四个子像素中的像素驱动电路以并列方式排列。
在示例性实施方式中，所述第一子像素的像素驱动电路与所述第四子像素的像素驱动电路相对于所述补偿线镜像对称设置，所述第二子像素的像素驱动电路与所述第三子像素的像素驱动电路相对于所述补偿线镜像对称设置。
在示例性实施方式中，所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容，所述第一晶体管的栅电极与所述第一扫描线连接，所述第一晶体管的第一极与所述数据线连接，所述第一晶体管的第二极与所述第二晶体管的栅电极连接，所述第二晶体管的第一极与所述第一电压线连接，所述第二晶体管的第二极与有机电致发光二极管的第一极连接，所述第三晶体管的栅电极与所述第二扫描线连接，所述第三晶体管的第一极通过补偿连接线与所述补偿线连接，所述第三晶体管的第二极与所述第二晶体管的第二极连接，所述有机电致发光二极管的第二极与所述第二电压线连接；所述第一极板和第三极板与所述第二晶体管的第二极连接，所述第二极板与所述第二晶体管的栅电极连接。
在示例性实施方式中，所述像素驱动电路还包括电源连接线，所述第二晶体管的第一极通过所述电源连接线与所述第一电压线连接；所述电源连接线与所述第一扫描线和第二扫描线同层设置，所述第一电压线通过过孔与所述电源连接线连接，在所述第一晶体管的栅电极与所述第三晶体管的栅电极之间形成双层走线。
在示例性实施方式中，所述像素驱动电路还包括辅助电源线，所述辅助电源线与所述第一扫描线和第二扫描线同层设置，所述第二电压线通过过孔与所述辅助电源线连接，在所述第一晶体管的栅电极与所述第三晶体管的栅电极之间形成双层走线。
在示例性实施方式中，所述补偿连接线与所述第一极板同层设置，所述第二极板与所述第一晶体管的有源层、第二晶体管的有源层和第三晶体管的有源层同层设置。
在示例性实施方式中，所述有机电致发光二极管包括阳极、有机发光层和阴极，所述阳极通过过孔与每个子像素的第二晶体管的第二极连接；所述第一子像素和第四子像素的过孔设置在所述第二极板与第三晶体管的有源层之间的间隔区域，所述第二子像素和第三子像素的过孔设置在所述第二极板开设的开口区域。
在示例性实施方式中，在平行于所述第一扫描线方向，所述第一电源线的宽度大于所述补偿线或数据线的宽度，所述第二电源线的宽度大于所述补偿线或数据线的宽度。
在示例性实施方式中，所述第一极板作为遮挡层，所述第一极板的形状包括长条状的矩形，在平行于所述补偿线方向，所述第一极板的长度大于所述第一晶体管的栅电极与所述第三晶体管的栅电极之间的距离。
在示例性实施方式中，每个水平折线段至少包括第一竖直线、第一水平线和第二竖直线，所述第一竖直线的第一端与本显示行的第一电源线、第二电源线、补偿线或数据线连接，所述第二竖直线的第一端与邻近显示行的第一电源线、第二电源线、补偿线或数据线连接，所述第一水平线的两端分别与所述第一竖直线和第二竖直线的第二端连接。
在示例性实施方式中，所述显示行一侧的第一水平线的延伸方向与所述显示行另一侧的第一水平线的延伸方向相同，或者，所述显示行一侧的第一水平线的延伸方向与所述显示行另一侧的第一水平线的延伸方向相反。
在示例性实施方式中，所述第一电源线和第二电源线的水平折线段的折角数量大于所述补偿线和数据线的水平折线段的折角数量。
在示例性实施方式中，奇数显示行的显示区域对齐设置，奇数显示行的透明区域对齐设置，偶数显示行的显示区域对齐设置，偶数显示行的透明区域对齐设置；或者，奇数显示行的显示区域与偶数显示行的透明区域对齐设置；或者，奇数显示行中显示区域的第i子像素与偶数显示行中显示区域的第一子像素对齐设置；或者，偶数显示行中显示区域的第i子像素与奇数显示行中显示区域的第一子像素对齐设置；i＝2，3或4。
在示例性实施方式中，奇数显示行中第一电源线的竖直直线段与偶数显示行中第二电源线的竖直直线段对齐设置；或者，奇数显示行中第二电源线的竖直直线段与偶数显示行中第一电源线的竖直直线段对齐设置；或者，奇数显示行中第一电源线的竖直直线段与偶数显示行中补偿线的竖直直线段对齐设置；或者，奇数显示行中第二电源线的竖直直线段与偶数显示行中补偿线的竖直直线段对齐设置；或者，奇数显示行中第一电源线的竖直直线段与偶数显示行中数据线的竖直直线段对齐设置；或者，奇数显示行中第二电源线的竖直直线段与偶数显示行中数据线的竖直直线段对齐设置；
在示例性实施方式中，所述显示基板还包括遮挡条，所述遮挡条在基底上的正投影包含所述第一扫描线、第二扫描线、第一电源线和第二电源线在基底上的正投影。
本公开还提供了一种显示基板的制备方法，所述显示基板包括多个显示单元，所述显示单元包括显示区域和透明区域，所述显示区域包括多个子像素；所述制备方法包括：
在基底上形成第一金属层、金属氧化物层和第二金属层；所述第一金属层包括第一极板；所述金属氧化物层包括第二极板，所述第二极板在基底上的正投影与所述第一极板在基底上的正投影存在交叠区域，以形成第一存储电容；所述第二金属层包括水平方向延伸并限定出一显示行的第一扫描线和第二扫描线；
形成第三金属层；所述第三金属层包括第三极板以及竖直方向延伸并限定出所述多个子像素的第一电源线、第二电源线、补偿线和数据线；所述第三极板在基底上的正投影与所述第二极板在基底上的正投影存在交叠区域，以形成第二存储电容，所述第三极板通过过孔与所述第一极板连接；所述第一电源线、第二电源线、补偿线和数据线均包括竖直直线段和水平折线段，所述竖直直线段设置在本显示行的所述第一扫描线和第二扫描线之间，所述水平折线段设置在相邻显示行的所述第一扫描线和第二扫描线之间，使相邻显示行的显示区域错位设置，相邻显示行的透明区域错位设置。
在示例性实施方式中，在基底上依次形成第一金属层、金属氧化物层和第二金属层，包括：
在基底形成包括第一极板和补偿连接线的第一金属层；
形成覆盖所述第一金属层的第一绝缘层，在所述第一绝缘层上形成包括第二极板的金属氧化物层；
形成第二绝缘层以及设置在所述第二绝缘层上的第二金属层，所述第二绝缘层与第二金属层图案相同，所述第二金属层包括第一扫描线、第二扫描线和电源连接线。
在示例性实施方式中，形成第三金属层，包括：
形成覆盖所述第二金属层的第三绝缘层，所述第三绝缘层上形成有多个过孔，所述多个过孔包括：暴露出所述补偿连接线的第七过孔，暴露出所述第一极板的第十过孔，暴露出所述电源连接线的第十一过孔；
在所述第三绝缘层上形成第三金属层，所述第三金属层包括第三极板、第一电源线、第二电源线、补偿线和数据线；所述第三极板在基底上的正投影与所述第二极板在基底上的正投影存在交叠区域，以形成第二存储电容，所述第三极板通过所述第十过孔与所述第一极板连接；所述补偿线通过所述第七过孔与所述补偿线连接，所述第一电源线通过所述第十一过孔与所述电源连接线连接。
在示例性实施方式中，所述制备方法还包括：
形成覆盖所述第三金属层的第四绝缘层和平坦层；
在所述平坦层上形成发光元件和封装层，所述发光元件的阳极与所述第三极板连接，所述发光元件的阴极与所述第二电源线连接；
在所述封装层上形成遮挡条，所述遮挡条在基底上的正投影包含所述第一扫描线、第二扫描线、第一电源线和第二电源线在基底上的正投影。
本公开提供了一种显示装置，包括前述的显示基板。
本公开提供了一种显示基板及其制备方法、显示装置，通过将相邻显示行中的透明区域错位设置，大大弱化了衍射效应，避免了屏后物体虚化现象，提高了透明显示效果，通过形成并联结构的存储电容，有效增大了存储电容的容量，有利于实现高分辨率显示。
在阅读理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为本公开像素驱动电路的等效电路图；
图2为本公开显示基板的结构示意图；
图3为本公开形成第一金属层图案后的示意图；
图4为图3中A-A向的剖面图；
图5为本公开形成金属氧化物层图案后的示意图；
图6为图5中A-A向的剖面图；
图7为本公开形成第二金属层图案后的示意图；
图8为图7中A-A向的剖面图；
图9为本公开形成第三绝缘层图案后的示意图；
图10为图9中A-A向的剖面图；
图11为本公开形成第三金属层图案后的示意图；
图12为图11中A-A向的剖面图；
图13为本公开显示基板一个显示列的结构示意图；
图14为本公开形成第四绝缘层和平坦层图案后的示意图；
图15为图14中A-A向的剖面图；
图16为本公开形成透明导电层图案后的示意图；
图17为图16中A-A向的剖面图；
图18为本公开形成有机发光层、阴极和封装层图案后的示意图；
图19为本公开显示基板的平面示意图；
图20为本公开显示基板另一种结构的平面示意图。
附图标记说明:
1—显示单元； 10—基底； 11—第一有源层；
12—第一栅电极； 13—第一源电极； 14—第一漏电极；
21—第二有源层； 22—第二栅电极； 23—第三源电极；
24—第二漏电极； 31—第三有源层； 32—第三栅电极；
33—第三源电极； 34—第三漏电极； 41—第一极板；
42—第二极板； 43—第三极板； 51—补偿连接线；
52—电源连接线； 53—辅助电源线； 61—第一绝缘层；
62—第二绝缘层； 63—第三绝缘层； 64—第四绝缘层；
65—平坦层； 70—阳极； 71—像素定义层；
72—有机发光层； 73—阴极； 74—封装层；
80—遮挡条； 100—显示区域； 200—透明区域。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的实施方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的实施方式不局限于附图所示的形状或数值。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，可以是第一极为漏电极、第二极为源电极，或者可以是第一极为源电极、第二极为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开显示基板包括多个显示单元，所述显示单元包括显示区域和透明区域，所述显示区域被配置为实现图像显示，所述透明区域被配置为实现光线透过，所述显示区域包括多个子像素；在垂直于显示基板的方向上，所述子像素包括在基底上设置的第一金属层、金属氧化物层、第二金属层和第三金属层，所述第一金属层包括第一极板，所述金属氧化物层包括第二极板，所述第二金属层包括水平方向延伸并限定出一显示行的第一扫描线和第二扫描线，所述第三金属层包括第三极板以及竖直方向延伸并限定出所述多个子像素的第一电源线、第二电源线、补偿线和数据线；所述第二极板在基底上的正投影与所述第一极板在基底上的正投影存在交叠区域，以形成第一存储电容，所述第三极板在基底上的正投影与所述第二极板在基底上的正投影存在交叠区域，以形成第二存储电容，所述第三极板通过过孔与所述第一极板连接；所述第一电源线、第二电源线、补偿线和数据线均包括竖直直线段和水平折线段，所述竖直直线段设置在本显示行的所述第一扫描线和第二扫描线之间，所述水平折线段设置在相邻显示行的所述第一扫描线和第二扫描线之间，使相邻显示行的显示区域错位设置，相邻显示行的透明区域错位设置。
在示例性实施方式中，所述显示区域包括设置像素驱动电路的四个子像素，所述四个子像素包括依次设置的第一子像素、第二子像素、第三子像素和第四子像素，所述四个子像素中的像素驱动电路以并列方式排列，所述像素驱动电路配置为连接有机电致发光二极管。
在示例性实施方式中，所述第一子像素的像素驱动电路与所述第四子像素的像素驱动电路相对于所述补偿线镜像对称设置，所述第二子像素的像素驱动电路与所述第三子像素的像素驱动电路相对于所述补偿线镜像对称设置。
在示例性实施方式中，所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容，所述第一晶体管的栅电极与所述第一扫描线连接，所述第一晶体管的第一极与所述数据线连接，所述第一晶体管的第二极与所述第二晶体管的栅电极连接，所述第二晶体管的第一极与所述第一电压线连接，所述第二晶体管的第二极与有机电致发光二极管的第一极连接，所述第三晶体管的栅电极与所述第二扫描线连接，所述第三晶体管的第一极通过补偿连接线与所述补偿线连接，所述第三晶体管的第二极与所述第二晶体管的第二极连接，所述有机电致发光二极管的第二极与所述第二电压线连接；所述第一极板和第三极板与所述第二晶体管的第二极连接，所述第二极板与所述第二晶体管的栅电极连接。
在示例性实施方式中，所述像素驱动电路还包括电源连接线，所述第二晶体管的第一极通过所述电源连接线与所述第一电压线连接；所述电源连接线与所述第一扫描线和第二扫描线同层设置，所述第一电压线通过过孔与所述电源连接线连接，在所述第一晶体管的栅电极与所述第三晶体管的栅电极之间形成双层走线。所述像素驱动电路还包括辅助电源线，所述辅助电源线与所述第一扫描线和第二扫描线同层设置，所述第二电压线通过过孔与所述辅助电源线连接，在所述第一晶体管的栅电极与所述第三晶体管的栅电极之间形成双层走线。
在示例性实施方式中，所述补偿连接线与所述第一极板同层设置，所述第二极板与所述第一晶体管的有源层、第二晶体管的有源层和第三晶体管的有源层同层设置。
衍射效应是指光线在穿过狭缝等障碍物时会发生不同程度的弯散传播，使得光线偏离原来的直线传播。衍射效应中，狭缝形状影响衍射条纹的分布，当狭缝长度较长时，狭缝产生衍射条纹的位置一致，从而会出现明显的衍射效应。现有显示透明基板中，每个显示列中的透明区域对齐设置，形成长狭缝，因而衍射效应明显，导致屏后物体虚化，严重影响了透明显示效果。本公开通过将相邻显示行中的透明区域错位设置，形成马赛克状的透明区域，当光线经过马赛克状的透明区域时，由于产生衍射条纹的位置不同，产生衍射条纹的方向不同，光线产生衍射条纹不会朝着一个方向扩散，而是朝着多个方向扩散，因而大大弱化了衍射效应，避免了屏后物体虚化现象，提高了透明显示效果。
在示例性实施方式中，显示区域包括三个或四个设置像素驱动电路的子像素，每个子像素的像素驱动电路配置为连接有机电致发光二极管。图1为本公开像素驱动电路的等效电路图。如图1所示，像素驱动电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容CST，发光元件为OLED。第一晶体管T1为开关晶体管，第二晶体管T2为驱动晶体管，第三晶体管T3为补偿晶体管。第一晶体管T1的栅电极连接第一扫描线Gn，第一晶体管T1的第一极连接数据线Dn，第一晶体管T1的第二极连接第二晶体管T2的栅电极，第一晶体管T1用于在第一扫描线Gn控制下，接收数据线Dn传输的数据信号，使第二晶体管T2的栅电极接收所述数据信号。第二晶体管T2的栅电极连接第一晶体管T1的第二极，第二晶体管T2的第一极连接第一电源线VDD，第二晶体管T2的第二极连接OLED的第一极，第二晶体管T2用于在其栅电极所接收的数据信号控制下，在第二极产生相应的电流。第三晶体管T3的栅电极连接第二扫描线Sn，第三晶体管T3的第一极连接补偿线Se，第三晶体管T3的第二极连接第二晶体管T2的第二极，第三晶体管T3用于响应补偿时序提取第二晶体管T2的阈值电压Vth以及迁移率，以对阈值电压Vth进行补偿。OLED的第一极连接第二晶体管T2的第二极，OLED的第二极连接第二电源线VSS，OLED用于响应第二晶体管T2的第二极的电流而发出相应亮度的光。存储电容CST的第一极与第二晶体管T2的栅电极连接，存储电容CST的第二极与第二晶体管T2的第二极连接，存储电容CST用于存储第二晶体管T2的栅电极的电位。在一些可能的实现方式中，可以设置第一电源线VDD的电压大于第二电源线VSS的电压，数据线Dn传输的数据信号的最大电压小于第一扫描线的最大电压，也小于第一电源线VDD的电压。
图2为本公开显示基板的结构示意图，示意了一个显示单元的结构。显示单元包括显示区域100和透明区域200，显示区域100被配置为实现图像显示，透明区域200被配置为实现光线透过，从而实现透明状态下的图像显示，即透明显示。如图2所示，显示基板包括多条第一信号线和第二信号线，第一信号线和第二信号线垂直交叉限定出多个显示单元。对于一个显示单元，第一信号线包括水平方向直线延伸的第一扫描线Gn和第二扫描线Sn，第二信号线包括竖直方向折线延伸的第一电源线VDD、第二电源线VSS、补偿线Se和四条数据线Dn。在示例性实施方式中，第一扫描线Gn和第二扫描线Sn限定出一个显示行，一个显示行包括一个子像素行，第二扫描线Sn位于所限定子像素行的上侧，第一扫描线Gn位于所限定子像素行的下侧。在第一扫描线Gn和第二扫描线Sn所限定的子像素行内(即在第一扫描线Gn和第二扫描线Sn之间的区域)，本显示单元的第二电源线VSS与本显示单元的第一电源线VDD限定出本显示单元的显示区域100，本显示单元的第二电源线VSS与相邻显示单元的第一电源线VDD限定出本显示单元的透明区域200，透明区域200位于显示单元的左侧，显示区域100位于显示单元的右侧。第一电源线VDD和第二电源线VSS限定的显示区域100包括四个设置像素驱动电路的子像素，从而第一信号线和第二信号线限定出设置像素驱动电路的四个子像素，设置像素驱动电路的四个子像素采用并列方式排列。并列方式排列四个子像素分别是：第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4。后面描述中，子像素均是指设置像素驱动电路的子像素。
在示例性实施方式中，第一子像素P1位于显示区域100的左侧位置，与本显示单元的透明区域200邻近，第四子像素P4位于显示区域的右侧位置，与另外一个显示单元的透明区域200邻近，第二子像素P2和第三子像素P3位于第一子像素P1和第四子像素P4之间，第二子像素P2与第一子像素P1邻近，第三子像素P3与第四子像素P4邻近。
在示例性实施方式中，在第一扫描线Gn和第二扫描线Sn所限定的子像素行内，第一电源线VDD、第二电源线VSS、补偿线Se和四条数据线Dn为相互平行的竖直直线段，在相邻子像素行的第一扫描线Gn和第二扫描线Sn之间，第一电源线VDD、第二电源线VSS、补偿线Se和四条数据线Dn为水平折线段，竖直直线段和水平折线段形成竖直方向延伸的折线。
在示例性实施方式中，沿着远离透明区域200的方向，第二电源线VSS、两条数据线Dn、补偿线Se、两条数据线Dn和第一电源线VDD依次设置，第一电源线VDD与邻近的数据线Dn之间形成第一子像素，第二电源线VSS与邻近的数据线Dn之间形成第四子像素，补偿线Se与邻近的数据线Dn之间形成第二子像素和第三子像素。这样，第一电源线VDD与第二电源线VSS之间通过设置1条补偿线Se和四条数据线Dn形成四个子像素，四条数据线Dn中两条数据线Dn位于补偿线Se与第二电源线VSS之间，另外两条数据线Dn位于补偿线Se与第一电源线VDD之间。
在示例性实施方式中，显示区域100还包括多条连接线，多条连接线至少包括补偿连接线51和电源连接线52。补偿连接线51通过过孔与补偿线Se连接，使得补偿线Se通过补偿连接线51向四个子像素提供补偿信号，电源连接线52通过过孔与第一电源线VDD连接，使得第一电源线VDD通过电源连接线52向四个子像素提供电源信号，形成第一电源线VDD和补偿线Se的一拖四结构。本公开显示基板通过将第一电源线和补偿线设计为一拖四结构，节省了信号线数量，减小了占用空间，结构简洁，布局合理，充分利用布图空间，提高了空间利用率，有利于提高分辨率和透明度。
如图2所示，显示区域100的四个子像素中，每个子像素中的像素驱动电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容。第一晶体管T1包括第一有源层、第一栅电极、第一源电极和第一漏电极，第二晶体管T2包括第二有源层、第二栅电极、第二源电极和第二漏电极，第三晶体管T3包括第三有源层、第三栅电极、第三源电极和第三漏电极。存储电容包括第一极板41、第二极板42和第三极板43，第一极板41和第二极板42形成第一存储电容，第二极板42和第三极板43形成第二存储电容，第一极板41和第三极板43的电位相同，因而第一存储电容和第二存储电容形成并联结构，有效提高了存储容量。第一子像素P1的像素驱动电路结构与第四子像素P4的像素驱动电路结构相对于垂直轴(补偿线Se)镜像对称，第二子像素P2的像素驱动电路结构与第三子像素P3的像素驱动电路结构相对于垂直轴(补偿线Se)镜像对称。
在示例性实施方式中，第一扫描线Gn与每个子像素中第一晶体管T1的第一栅电极连接，第二扫描线Sn与每个子像素中第三晶体管T3的第三栅电极连接，数据线Dn与每个子像素中第一晶体管T1的第一源电极连接，补偿线Se通过补偿连接线51与每个子像素中第三晶体管T3的第三源电极连接，第一电源线VDD通过电源连接线52与每个子像素中第二晶体管T2的第二源电极连接。以第一子像素P1的像素驱动电路为例，第一晶体管T1的第一栅电极与第一扫描线Gn连接，第一晶体管T1的第一源电极与数据线Dn连接，第一晶体管T1的第一漏电极与第二晶体管T2的第二栅电极连接。第二晶体管T2的第二栅电极与第一晶体管T1的第一漏电极连接，第二晶体管T2的第二源电极通过电源连接线52与第一电源线VDD连接，第二晶体管T2的第二漏电极与第三晶体管T3的第三漏电极和发光元件的阳极连接。第三晶体管T3的第三栅电极与第二扫描线Sn连接，第三晶体管T3的第三源电极通过补偿连接线51与补偿线Se连接，第三晶体管T3的第三漏电极与第二晶体管T2的第二漏电极和发光元件的阳极连接。第一极板41分别与第二晶体管T2的第二漏电极和第三晶体管T3的第三漏电极连接，第二极板42分别与第一晶体管T1的第一漏电极和第二晶体管T2的第二栅电极连接，第三极板43分别与第二晶体管T2的第二漏电极和第三晶体管T3的第三漏电极连接，因此第一极板41和第三极板43具有相同的电位，第二极板42具有不同于第一极板41和第三极板43的电位，第一极板41和第二极板42形成第一存储电容，第三极板43和第二极板42形成第二存储电容，第一存储电容和第二存储电容为并联结构。
在示例性实施方式中，在垂直于显示基板的方向上，每个子像素包括在基底上叠设的第一金属层、第一绝缘层、金属氧化物层、第二绝缘层、第二金属层、第三绝缘层、第三金属层、第四绝缘层和平坦层。第一金属层至少包括第一极板41和补偿连接线51，第一极板41还作为显示基板的遮挡层，第一极板41和补偿连接线51同层设置且通过同一次构图工艺形成。金属氧化物层至少包括第二极板42以及三个晶体管的有源层，第二极板42以及三个晶体管的有源层同层设置且通过同一次构图工艺形成。第二金属层至少包括第一扫描线Gn、第二扫描线Sn、电源连接线52、辅助电源线以及三个晶体管的栅电极，第一扫描线Gn、第二扫描线Sn、电源连接线52、辅助电源线以及三个晶体管的栅电极同层设置，且通过同一次构图工艺形成。第三金属层至少包括数据线Dn、第一电源线VDD、第二电源线VSS、第三极板43以及三个晶体管的源电极和漏电极，数据线Dn、第一电源线VDD、第二电源线VSS、第三极板43以及三个晶体管的源电极和漏电极同层设置，且通过同一次构图工艺形成。第二极板42在基底上的正投影与第一极板41在基底上的正投影至少存在交叠区域，以形成第一存储电容，第三极板43在基底上的正投影与第二极板42在基底上的正投影至少存在交叠区域，以形成第二存储电容。
下面通过显示基板的制备过程的示例说明显示基板的结构。本公开所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶处理。沉积可以采用溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用喷涂和旋涂中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。若在整个制作过程中该“薄膜”需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。本公开中所说的“A和B同层设置”是指，A和B通过同一次构图工艺同时形成。
图3～图18为本公开显示基板制备过程的示意图，示意了顶发射OLED显示基板一个显示单元的结构，每个显示单元包括显示区域100和透明区域200，显示区域100包括第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4，每个子像素的像素驱动电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容。
(1)形成第一金属层图案，包括：在基底上沉积第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，在基底10上形成第一金属层图案，第一金属层图案包括第一极板41和补偿连接线51，每个子像素形成一个第一极板41，补偿连接线51为跨设四个子像素的条形结构，如图3和图4所示，图4为图3中A-A向的剖面图。在示例性实施方式中，第一极板41既作为第一存储电容的一个极板，配置为与后续形成的第二极板形成第一存储电容，第一极板41又作为遮挡层，配置为对晶体管进行遮光处理，降低照射到晶体管上的光强度，降低漏电流，从而减少光照对晶体管特性的影响。补偿连接线51配置为连接后续形成的补偿线，使补偿线向每个子像素提供补偿信号。在示例性实施方式中，第一极板41为长条状的矩形，除了补偿连接线51位置，第一极板41完全覆盖每个子像素的像素驱动电路区域。为了实现有效的遮挡，在长条状方向，第一极板41的长度大于后续形成的第一晶体管的栅电极与第三晶体管的栅电极之间的距离。在一些可能的实现方式中，第一极板41的长度大于后续形成的第一晶体管的第一电极与第三晶体管的第一极之间的距离。在示例性实施方式中，第一子像素P1中的第一金属层图案与第四子像素P4中的第一金属层图案相对于垂直轴镜像对称，第二子像素P2中的第一金属层图案与第三子像素P3中的第一金属层图案相对于垂直轴镜像对称。本次构图工艺后，第一极板41和补偿连接线51形成在显示区域100，透明区域200没有相应膜层。
(2)形成金属氧化物层图案，包括：在形成有前述图案的基底上，依次沉积第一绝缘薄膜和金属氧化物薄膜，通过构图工艺对金属氧化物薄膜进行构图，形成覆盖第一金属层图案的第一绝缘层61，以及形成在第一绝缘层61上的金属氧化物层图案，金属氧化物层包括设置在每个子像素中的第一有源层11、第二有源层21、第三有源层31和第二极板42图案，如图5和图6所示，图6为图5中A-A向的剖面图。第一有源层11作为第一晶体管的有源层，第二有源层21作为第二晶体管的有源层，第三有源层31作为第三晶体管的有源层，第二极板42在基底10上的正投影与第一极板41在基底10上的正投影存在交叠区域，第一极板41和第二极板42形成第一存储电容。第二极板42既作为第一存储电容的一个极板，又作为第二存储电容的一个极板，第二极板42配置为与后续形成的第三极板形成第二存储电容。
在示例性实施方式中，第一有源层11、第二有源层21和第三有源层31在基底10上的正投影与第一极板41在基底10上的正投影存在交叠区域，使得作为遮挡层的第一极板41可以遮挡第一晶体管、第二晶体管和第三晶体管的沟道区域，避免光线对沟道产生影响，以避免沟道因生成光生漏电而影响显示效果。第一有源层11、第二有源层21和第三有源层31在基底10上的正投影与第二极板42在基底10上的正投影间隔设置，即第一有源层11与第二极板42之间、第二有源层21与第二极板42之间以及第三有源层31与第二极板42之间没有交叠区域，有利于根据相关需求设计第一晶体管、第二晶体管和第三晶体管的沟道宽长比。在示例性实施方式中，第一子像素P1和第四子像素P4中的第二极板42与第三有源层31之间设置有间隔44，第二子像素P2和第三子像素P3的第二极板42中部设置有开口45。在示例性实施方式中，第一子像素P1中的金属氧化物层图案与第四子像素P4中的金属氧化物层图案相对于垂直轴镜像对称，第二子像素P2中的金属氧化物层图案与第三子像素P3中的金属氧化物层图案相对于垂直轴镜像对称。本次构图工艺后，金属氧化物层图案形成在显示区域100，透明区域200包括基底10以及设置在基底10上的第一绝缘层61。
(3)形成第二金属层图案，包括：在形成有前述图案的基底上，依次沉积第二绝缘薄膜和第二金属薄膜，通过构图工艺对第二绝缘薄膜和第二金属薄膜进行构图，形成第二绝缘层62图案以及设置在第二绝缘层62上的第二金属层图案，第二金属层图案包括形成在每个显示单元中的第一扫描线Gn、第二扫描线Sn、电源连接线52和辅助电源线53，以及形成在每个子像素中的第一栅电极12、第二栅电极22和第三栅电极32，如图7和图8所示，图8为图7中A-A向的剖面图。第一扫描线Gn和第二扫描线Sn平行设置，沿着水平方向直线延伸，第一扫描线Gn位于子像素的上侧，第二扫描线Sn位于子像素的下侧，第一栅电极12是与第一扫描线Gn连接的一体结构，跨设在第一有源层11上，第二栅电极22跨设在第二有源层21上，且与第二极板42存在交叠区域，第三栅电极32是与第二扫描线Sn连接的一体结构，跨设在第三有源层31上。电源连接线52包括垂直于第一扫描线Gn的第一连接条和平行于第一扫描线Gn的第二连接条，第一连接条和第二连接条的一端相互连接。第一连接条形成在显示单元中第一电源线VDD所在区域，配置为连接后续形成的第一电源线VDD，第二连接条跨设在四个子像素内，配置为向每个子像素提供高电平信号。辅助电源线53形成在显示单元中第二电源线VSS所在区域，垂直于第一扫描线Gn，配置为连接后续形成的第二电源线VSS。在示例性实施方式中，电源连接线52的第一连接条和辅助电源线53位于第一栅电极12与第三栅电极32之间。在示例性实施方式中，第二绝缘层62图案与第二金属层图案相同，即第二绝缘层62位于第二金属层的下方，第二金属层以外区域没有第二绝缘层62。在示例性实施方式中，第一子像素P1中第二金属层图案与第四子像素P4中的第二金属层图案相对于垂直轴镜像对称，第二子像素P2中的第二金属层图案与第三子像素P3中的第二金属层图案相对于垂直轴镜像对称。
在示例性实施方式中，本次工艺还包括导体化处理。导体化处理是在形成第二金属层图案后，利用第一栅电极12、第二栅电极22和第三栅电极32作为遮挡进行等离子体处理，被第一栅电极12、第二栅电极22和第三栅电极32遮挡区域的金属氧化物层(即金属氧化物层与第一栅电极12、第二栅电极22和第三栅电极重叠的区域)作为晶体管的沟道区域，未被第二金属层遮挡区域的金属氧化物层被处理成导体化层，形成导体化的第二极板42和导体化的源漏区域。本次构图工艺后，第二金属层图案形成在显示区域100，透明区域200包括在基底10以及设置在基底10上的第一绝缘层61。
(4)形成第三绝缘层图案。形成第三绝缘层图案包括：在形成有前述图案的基底上，沉积第三绝缘薄膜，通过构图工艺对第三绝缘薄膜进行构图，形成覆盖前述结构的第三绝缘层63图案，第三绝缘层63上开设有多个过孔图案，多个过孔图案包括：位于第一栅电极12两侧的第一过孔V1和第二过孔V2，位于第二栅电极22两侧的第三过孔V3和第四过孔V4，位于第三栅电极32两侧的第五过孔V5和第六过孔V6，位于补偿连接线51所在位置的第七过孔V7和第八过孔V8，位于第二栅电极22与第二极板42重叠区域的第九过孔V9，位于第一极板41所在位置的第十过孔V10，位于电源连接线52的第一连接条所在位置的多个第十一过孔V11，位于辅助电源线53所在位置的多个第十二过孔V12，如图9和图10所示，图10为图9中A-A向的剖面图。
第一过孔V1和第二过孔V2内的第三绝缘层63被刻蚀掉，暴露出第一有源层11两端的表面。第三过孔V3为转接过孔，转接过孔由两个半孔组成，一个半孔形成在第二有源层21上，另一个半孔形成在电源连接线52的第二连接条上，两个半孔内的第三绝缘层63被刻蚀掉，使得两个半孔组成的转接过孔同时暴露出第二有源层21的表面和电源连接线52的第二连接条的表面，第四过孔V4内的第三绝缘层63被刻蚀掉，暴露出第二有源层21的表面。第五过孔V5和第六过孔V6内的第三绝缘层63被刻蚀掉，暴露出第三有源层31两端的表面。第七过孔V7位于补偿连接线51与后续形成的补偿线重叠的位置，每个子像素形成一个第八过孔V8，第七过孔V7和第八过孔V8内的第一绝缘层61和第三绝缘层63被刻蚀掉，暴露出补偿连接线51的表面。第九过孔V9为转接过孔，转接过孔由两个半孔组成，一个半孔形成在第二栅电极22上，另一个半孔形成在第二极板42上，两个半孔内的第三绝缘层63被刻蚀掉，使得两个半孔组成的转接过孔同时暴露出第二栅电极22的表面和第二极板42的表面。第一子像素P1和第四子像素P4中的第十过孔V10位于第二极板42与第三有源层31之间的间隔44所在位置，第二子像素P2和第三子像素P3中的第十过孔V10位于第二极板42中部的开口45所在位置，第十过孔V10内的第一绝缘层61和第三绝缘层63被刻蚀掉，暴露出第一极板41的表面。第十一过孔V11位于电源连接线52的第一连接条所在位置，多个第十一过孔V11间隔设置，第十一过孔V11内的第三绝缘层63被刻蚀掉，暴露出电源连接线52的第一连接条的表面。第十二过孔V12位于辅助电源线53所在位置，多个第十二过孔V12间隔设置，第十二过孔V12内的第三绝缘层63被刻蚀掉，暴露出辅助电源线53的表面。本次构图工艺后，多个过孔图案形成在显示区域100，透明区域200包括在基底10上叠设的第一绝缘层61和第三绝缘层63。
(5)形成第三金属层图案，包括：在形成有前述图案的基底上，沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，在第三绝缘层63上形成第三金属层图案图案。第三金属层包括：形成在每个显示单元中的第一电源线VDD、第二电源线VSS、补偿线Se和四条数据线Dn，以及形成在每个子像素中的第一源电极13、第一漏电极14、第二源电极23、第二漏电极24、第三源电极33、第三漏电极34和第三极板43图案，在第一扫描线Gn和第二扫描线Sn所限定的子像素行范围F1之内，第一电源线VDD、第二电源线VSS、补偿线Se和四条数据线Dn为相互平行的竖直直线段，在相邻子像素行之间的范围F2之内，第一电源线VDD、第二电源线VSS、补偿线Se和四条数据线Dn为水平折线段，如图11和图12所示，图12为图11中A-A向的剖面图。
在示例性实施方式中，在子像素行F1内，第一电源线VDD、第二电源线VSS、补偿线Se和四条数据线Dn为相互平行的竖直直线段，沿着远离透明区域200的方向，第二电源线VSS、两条数据线Dn、补偿线Se、两条数据线Dn和第一电源线VDD依次设置，第二电源线VSS设置在邻近透明区域200的一侧，第一电源线VDD设置在远离透明区域200的一侧，补偿线Se设置在第一电源线VDD和第二电源线VSS中间，两条数据线Dn设置在第二电源线VSS和补偿线Se之间，另外两条数据线Dn设置在第一电源线VDD和补偿线Se之间。第一电源线VDD与邻近的数据线Dn之间形成第一子像素P1，第二电源线VSS与邻近的数据线Dn之间形成第四子像素P4，补偿线Se与邻近的数据线Dn之间分别形成第二子像素P2和第三子像素P3。这样，第一电源线VDD与第二电源线VSS之间通过设置1条补偿线Se和四条数据线Dn形成四个子像素，四条数据线Dn中两条数据线Dn位于补偿线Se与第二电源线VSS之间，另外两条数据线Dn位于补偿线Se与第一电源线VDD之间。
在示例性实施方式中，第一电源线VDD通过多个第十一过孔V11与电源连接线52连接，使得第一电源线VDD通过电源连接线52分别与每个子像素的第二源电极23连接，在第一栅电极12与第三栅电极32之间形成双层走线，保证了电源信号传输的可靠性，并降低了第一电源线VDD的电阻。双层走线包括第二金属层的电源连接线52和第三金属层的第一电源线VDD。第二电源线VSS通过多个第十二过孔V12与辅助电源线53连接，在第一栅电极12与第三栅电极32之间形成双层走线，保证了电源信号传输的可靠性，并降低了第二电源线VSS的电阻。双层走线包括第二金属层的辅助电源线53和第三金属层的第二电源线VSS。在一些可能的实现方式中，在平行于第一扫描线Gn和第二扫描线Sn方向，第一电源线VDD和第二电源线VSS的宽度均大于补偿线Se的宽度，第一电源线VDD和第二电源线VSS的宽度均大于数据线Dn的宽度，可以进一步降低第一电源线VDD和第二电源线VSS的电阻。补偿线Se通过第七过孔V7与补偿连接线51连接，使得补偿线Se通过补偿连接线51分别与每个子像素的第三源电极33连接。由于补偿线Se设置在显示区域100的中部，通过补偿连接线51与两侧的子像素的第三晶体管连接，左右两侧子像素的第三晶体管相对于补偿线Se对称设置，这种对称设计使得每个显示单元只需要采用一条补偿线Se，可以保证补偿信号在写入晶体管前RC延迟基本上相同，保证了显示均一性。
在示例性实施方式中，第一源电极13是与数据线Dn连接的一体结构，第一源电极13通过第一过孔V1与第一有源层11的一端连接，第一漏电极14通过第二过孔V2与第一有源层11的另一端连接，第一漏电极14还通过转接结构的第九过孔V9同时与第二栅电极22和第二极板42连接，实现了第一漏电极14、第二栅电极22和第二极板42具有相同的电位。第二源电极23通过转接结构的第三过孔V3同时与电源连接线52和第二有源层21的一端连接，实现了第二源电极23与第一电源线VDD的连接，第二漏电极24通过第四过孔V2与第二有源层21的另一端连接。第三源电极33通过第五过孔V5与第三有源层31的一端连接，同时通过第八过孔V8与补偿连接线51连接，实现了第三源电极33与补偿线Se的连接，第三漏电极34通过第六过孔V6与第三有源层31的另一端连接。第二漏电极24、第三漏电极34和第三极板43为相互连接的一体结构，第三极板43通过第十过孔V10与第一极板41连接，因而第二漏电极24同时与第一极板41和第三极板43连接，第三漏电极34同时与第一极板41和第三极板43连接，实现了第二漏电极24、第三漏电极34、第一极板41和第三极板43具有相同的电位。第三极板43在基底10上的正投影与第二极板42在基底10上的正投影存在交叠区域，第三极板43和第二极板42形成第二存储电容。在示例性实施方式中，第一子像素P1中第三金属层图案与第四子像素P4中的第三金属层图案相对于垂直轴镜像对称，第二子像素P2中的第三金属层图案与第三子像素P3中的第三金属层图案相对于垂直轴镜像对称。
在示例性实施方式中，在相邻子像素行之间的范围F2内，即本子像素行的第二扫描线Sn与相邻子像素行的第一扫描线Gn之间的区域，以及本子像素行的第一扫描线Gn与相邻子像素行的第二扫描线Sn之间的区域，第一电源线VDD、第二电源线VSS、补偿线Se和四条数据线Dn均为水平折线段，多个水平折线段与子像素行内的多个竖直直线段对应连接。
图13为本公开显示基板一个显示列的结构示意图，示意了一个显示列中四个显示单元的结构。在示例性实施方式中，显示单元中显示区域100和透明区域200的相对位置相同，显示区域100位于透明区域200的左侧，显示区域100中子像素的结构相同，沿着远离透明区域200的方向，第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4依次设置，竖直直线段的第二电源线VSS、两条数据线Dn、补偿线Se、两条数据线Dn和第一电源线VDD依次设置。如图13所示，在一个显示列中，奇数显示行的显示区域100对齐设置，奇数显示行的透明区域200对齐设置，偶数显示行的显示区域100对齐设置，偶数显示行的透明区域200对齐设置，但奇数显示行的显示区域100相对于偶数显示行的显示区域100具有水平方向的偏移，奇数显示行的透明区域200相对于偶数显示行的透明区域200具有水平方向的偏移，使得奇数显示行的显示区域100与偶数显示行的显示区域100为错位设置，奇数显示行的透明区域200与偶数显示行的透明区域200为错位设置，形成马赛克状的透明区域。在示例性实施方式中，显示单元X1和显示单元X3为奇数显示行的显示单元，显示单元X2和显示单元X4为偶数显示行的显示单元，偶数显示行的显示区域100相对于奇数显示行的显示区域100向右侧偏移，则对于奇数显示行的显示单元，其显示区域以外的水平折线段是向右弯折和向右延伸的折线，对于偶数显示行的显示单元，其显示区域以外的水平折线段是向左弯折和向左延伸的折线，水平折线段使得相邻显示行错位设置的竖直直线段对应连接。在一些可能的实现方式中，可以设置偶数显示行的显示区域相对于奇数显示行的显示区域向左侧偏移。
在一些可能的实现方式中，设置在显示单元X1的第一扫描线Gn与显示单元X2的第二扫描线Sn之间的水平折线段至少包括第一竖直线、第一水平线和第二竖直线，第一竖直线的第一端与显示单元X1的第二信号线连接，第二竖直线的第一端与显示单元X2的第二信号线连接，第一水平线分别与第一竖直线和第二竖直线的第二端连接。这样，依次连接的第一竖直线、第一水平线和第二竖直线实现了显示单元X1的第二信号线与显示单元X2的第二信号线的连接。
在一些可能的实现方式中，数据线Dn和补偿线Se包括第一竖直线、第一水平线和第二竖直线，形成具有两个折角的水平折线段。第一电源线VDD和第二电源线VSS包括第一竖直线、第一水平线、第二竖直线、第二水平线和第三竖直线，形成具有四个折角的水平折线段。通过设置第一电源线VDD和第二电源线VSS中水平折线段的折角数量大于数据线Dn和补偿线Se中水平折线段的折角数量，可以有效增加透明区域的面积，提高透明显示效果。
在一些可能的实现方式中，可以根据相邻显示单元之间的空间相应调整连接线的形状。例如，第一竖直线和第二竖直线可以平行于补偿线Se，或者可以与补偿线Se具有设定的夹角。又如，第一水平线可以平行于第一扫描线Gn，或者可以与第一扫描线Gn具有设定的夹角。再如，对于一个显示行的显示单元，其显示区域以外的水平折线段均向同一个方向延伸，或者显示区域上侧的水平折线段向第一方向延伸，显示区域下侧的水平折线段向第二方向延伸，第二方向与第一方向相反。再如，第一竖直线、第一水平线和第二竖直线可以为弧线，本公开在此不做具体限定。
在一些可能的实现方式中，可以设置奇数显示行的显示区域100与偶数显示行的透明区域200对齐设置，或者可以设置奇数显示行中显示区域100的第i子像素与偶数显示行中显示区域100的第一子像素对齐设置，或者可以设置偶数显示行中显示区域100的第i子像素与奇数显示行中显示区域100的第一子像素对齐设置，i＝2，3或4。
在一些可能的实现方式中，可以设置奇数显示行中第一电源线VDD的竖直直线段与偶数显示行中第二电源线VSS的竖直直线段对齐设置，或者可以设置奇数显示行中第二电源线VSS的竖直直线段与偶数显示行中第一电源线VDD的竖直直线段对齐设置，或者可以设置奇数显示行中第一电源线VDD的竖直直线段与偶数显示行中补偿线Se的竖直直线段对齐设置，或者可以设置奇数显示行中第二电源线VSS的竖直直线段与偶数显示行中补偿线Se的竖直直线段对齐设置，或者可以设置奇数显示行中第一电源线VDD的竖直直线段与偶数显示行中数据线Dn的竖直直线段对齐设置，或者可以设置奇数显示行中第二电源线VSS的竖直直线段与偶数显示行中数据线Dn的竖直直线段对齐设置，本公开在此不做具体限定。
在示例性实施方式中，马赛克状的透明区域被配置为降低透明区域的衍射效应，当光线经过马赛克状的透明区域时，由于产生衍射条纹的位置不同，产生衍射条纹的方向不同，光线产生衍射条纹不会朝着一个方向扩散，而是朝着多个方向扩散，因而大大弱化了衍射效应，避免了屏后物体虚化现象，提高了透明显示效果。本次构图工艺后，透明区域200包括在基底10上叠设的第一绝缘层61和第三绝缘层63。
(6)形成第四绝缘层和平坦层图案，包括：在形成有前述图案的基底上，先沉积第四绝缘薄膜，后涂覆平坦薄膜，通过平坦薄膜的掩膜、曝光和显影，对第四绝缘薄膜进行刻蚀形成覆盖前述结构的第四绝缘层64图案，以及设置在第四绝缘层64上的平坦(PLN)层65图案，第四绝缘层64和平坦层65上开设有过孔图案，过孔图案至少包括：位于显示区域100每个子像素中第三极板43所在位置的第十三过孔V13，如图14和图15所示，图15为图14中A-A向的剖面图。在示例性实施方式中，在第一子像素P1和第四子像素P4，第十三过孔V13位于第二极板42与第三有源层31之间的间隔44所在位置，在第二子像素P2和第三子像素P3，第十三过孔V13位于第二极板42的开口45所在位置，第十三过孔V13中的第四绝缘层64和平坦层65被刻蚀掉，暴露出第三极板43的表面。本次构图工艺后，透明区域200包括在基底10上叠设的第一绝缘层61、第三绝缘层63、第四绝缘层64和平坦层65。
(7)形成透明导电层图案，包括：在形成有前述图案的基底上，沉积透明导电薄膜，通过构图工艺对透明导电薄膜进行构图，在平坦层65上形成透明导电层图案，透明导电层至少包括阳极70，阳极70形成在显示区域100，阳极70通过第十三过孔V13与每个子像素中的第三极板43连接，如图16和17所示，图17为图16中A-A向的剖面图。由于每个子像素中的第二晶体管T2的漏电极、第三晶体管T3的漏电极和第三极板43是相互连接的一体结构，因此实现了阳极70与每个子像素中的第二晶体管T2的漏电极的连接。在示例性实施方式中，四个阳极70可以形成红色发光单元、绿色发光单元、蓝色发光单元和白色发光单元。在示例性实施方式中，显示区域100内的四个阳极70可以是矩形状，四个阳极70呈正方形(Square)排列，左上的阳极70通过第一子像素P1的第十三过孔V13与第一子像素P1的第三极板43连接，右上的阳极70通过第四子像素P4的第十三过孔V13与第四子像素P4的第三极板43连接，左下的阳极70通过第二子像素P2的第十三过孔V13与第二子像素P2的第三极板43连接，右下的阳极70通过第三子像素P3的第十三过孔V13与第三子像素P3的第三极板43连接。在一些可能的实现方式中，显示区域100内的四个阳极70可以是长条形状，四个阳极70呈并列方式排列，每个阳极70与所在子像素的位置相对应。在一些可能的实现方式中，显示区域100内阳极70的排列方式可以根据实际需要进行调整，本公开在此不做具体限定。本次构图工艺后，透明区域200的膜层结构没有变化。
(8)形成像素定义层、有机发光层、阴极和封装层图案，包括：在形成前述图案的基底上涂覆像素定义薄膜，通过掩膜、曝光和显影工艺形成像素定义层(Pixel DefineLayer)71图案，像素定义层71形成在在显示区域100的每个子像素中，每个子像素中的像素定义层71形成有暴露出阳极70的像素开口。随后，在前述形成的像素开口内形成有机发光层72，有机发光层72与阳极70连接。随后，沉积阴极薄膜，通过构图工艺对阴极薄膜进行构图，形成阴极73图案，阴极73分别与有机发光层72和第二电源线VSS连接。随后，在阴极73上形成封装层74，封装层74可以包括无机材料/有机材料/无机材料的叠层结构，如图18所示。在一些可能的实现方式中，阴极73可以通过多种方式与第二电源线VSS连接，如激光打孔等。
结合图3～图18，每个子像素中，第一有源层11、第一栅电极12、第一源电极13和第一漏电极14组成第一晶体管T1，第二有源层21、第二栅电极22、第二源电极23和第二漏电极24组成第二晶体管T2，第三有源层31、第三栅电极32、第三源电极33和第三漏电极34组成第三晶体管T3，第一极板41和第二极板42组成第一存储电容，第二极板42和第三极板43组成第二存储电容，第一存储电容和第二存储电容为并联结构，实现了所在子像素第二栅电极22电位的存储。第一子像素P1和第四子像素P4中的第一晶体管T1、第二晶体管T2、第三晶体管T3、第一存储电容和第二存储电容相对于补偿线Se镜像对称，第二子像素P2和第三子像素P3中的第一晶体管T1、第二晶体管T2、第三晶体管T3、第一存储电容和第二存储电容相对于补偿线Se镜像对称。
在每个子像素中，第一栅电极12和第一扫描线Gn为相互连接的一体结构，第一源电极13和数据线Dn为相互连接的一体结构，第一漏电极14与所在子像素的第二栅电极22连接。第二栅电极22与所在子像素的第一漏电极14连接，第二源电极23通过电源连接线52与第一电源线VDD连接，第二漏电极24与所在子像素的阳极70连接。第三栅电极32和第二扫描线Sn为相互连接的一体结构，第三源电极33通过补偿连接线51与补偿线Se连接，第三漏电极34与所在子像素的第二漏电极24连接。第一极板41与所在子像素的第二漏电极24和第三漏电极34连接，第二基板42与所在子像素的第二栅电极22和第一漏电极14连接，第三基板43、第二漏电极24和第三漏电极34为相互连接的一体结构。阳极70与所在子像素的第二漏电极24连接，使得阳极70与阴极73之间的有机发光层72响应所在子像素的第二漏电极24的电流而发出相应亮度的光。
在示例性实施方式中，第一金属层、第二金属层和第三金属层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层称之为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘层称之为栅绝缘(GI)层，第三绝缘层称之为层间绝缘(ILD)层，第四绝缘层称之为钝化(PVX)层。第二绝缘层的厚度小于第三绝缘层的厚度，第一绝缘层的厚度小于第二绝缘层和第三绝缘层的厚度之和，在保证绝缘效果的前提下，提高存储电容的容量。平坦层可以采用有机材料，透明导电薄膜可以采用氧化铟锡(ITO)或氧化铟锌(IZO)，像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯。阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或更多种，或采用上述金属中任意一种或多种制成的合金。
在一些可能的实现方式中，第一绝缘层的厚度为3000埃到5000埃，第二绝缘层的厚度为1000埃到2000埃，第三绝缘层的厚度为4500埃到7000埃，第四绝缘层的厚度为3000埃到5000埃。第一金属层的厚度为80埃到1200埃，第二金属层的厚度为3000埃到5000埃，第三金属层的厚度为3000埃到9000埃。
在一些可能的实现方式中，金属氧化物层可以采用包含铟和锡的氧化物、包含钨和铟的氧化物、包含钨和铟和锌的氧化物、包含钛和铟的氧化物、包含钛和铟和锡的氧化物、包含铟和锌的氧化物、包含硅和铟和锡的氧化物、包含铟和镓和锌的氧化物等。金属氧化物层可以单层，或者可以是双层，或者可以是多层。
如图3～图18所示，本公开所提供的显示基板包括：
基底10。
设置在基底10上的第一金属层，第一金属层包括第一极板41和补偿连接线51。
覆盖第一金属层的第一绝缘层61。
设置在第一绝缘层61上金属氧化物层，金属氧化物层包括第一有源层11、第二有源层21、第三有源层31和第二极板42，第二极板42在基底10上的正投影与第一极板41在基底10上的正投影存在交叠区域，第二极板42与第一极板41形成第一存储电容。
第二绝缘层62以及设置在第二绝缘层62上的第二金属层，第二金属层包括：第一扫描线Gn、第二扫描线Sn、电源连接线52、辅助电源线53、第一栅电极12、第二栅电极22和第三栅电极32，第一栅电极12与第一扫描线Gn为一体结构，第三栅电极32与第二扫描线Sn为一体结构，第二绝缘层62与第二金属层图案相同。
覆盖第二金属层的第三绝缘层63，其上分别开设多个过孔，多个过孔包括：暴露出第一有源层11两端的第一过孔V1和第二过孔V2，暴露出第二有源层21两端的第三过孔V3和第四过孔V4，暴露出第三有源层31两端的第五过孔V5和第六过孔V6，暴露出补偿连接线51的第七过孔V7和第八过孔V8，同时暴露出第二栅电极22和第二极板42的第九过孔V9，暴露出第一极板41的第十过孔V10，暴露出电源连接线52的多个第十一过孔V11，以及暴露出辅助电源线53的多个第十二过孔V12。
设置在第三绝缘层63上的第三金属层，第三金属层包括第一电源线VDD、第二电源线VSS、补偿线Se、数据线Dn、第一源电极13、第一漏电极14、第二源电极23、第二漏电极24、第三源电极33、第三漏电极34和第三极板43，第一电源线VDD通过第十一过孔V11与电源连接线52连接，第二电源线VSS通过第十二过孔V12与辅助电源线53连接，补偿线Se通过第七过孔V7与补偿连接线51连接，第一源电极13与数据线Dn为一体结构，第二源电极23通过第三过孔V3与电源连接线52连接，第三源电极33通过第八过孔V8与补偿连接线51连接，第一漏电极14通过第九过孔V9同时与第二栅电极22和第二极板42连接，第二漏电极24、第三漏电极34和第三极板43为相互连接的一体结构，第三极板43通过第十过孔V10与第一极板41连接，第三极板43在基底10上的正投影与第二极板42在基底10上的正投影存在交叠区域，第二极板42与第三极板43形成第二存储电容。在子像素行之内，第一电源线VDD、第二电源线VSS、补偿线Se和数据线Dn为相互平行的竖直直线段，在相邻的子像素行之间，第一电源线VDD、第二电源线VSS、补偿线Se和数据线Dn为水平折线段，竖直直线段和水平折线段为相互连接的一体结构。
覆盖第三金属层的第四绝缘层64和平坦层65，其上开设有暴露出第三极板43的第十三过孔V13。
设置在平坦层65的透明导电层，透明导电层包括阳极70，阳极70通过第十三过孔V13与第三极板43连接。
设置在平坦层65上的像素定义层71，像素定义层71在每个子像素限定出暴露阳极70的像素开口。
设置在开口区域内的有机发光层72，有机发光层72与阳极70连接。
与有机发光层72连接的阴极73；
覆盖上述结构的封装层74。
本公开所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，显示区域可以包括3个子像素。又如，像素驱动电路可以是5T1C或7T1C。再如，膜层结构中还可以设置其它电极或引线，本公开在此不做具体的限定。
通过以上描述的显示基板的结构和制备流程可以看出，本公开所提供的显示基板，通过将显示基板的透明区域错位设置，形成马赛克状的透明区域，当光线经过马赛克状的透明区域时，由于产生衍射条纹的位置不同，产生衍射条纹的方向不同，光线产生衍射条纹不会朝着一个方向扩散，而是朝着多个方向扩散，因而大大弱化了衍射效应，避免了屏后物体虚化现象，提高了透明显示效果。通过采用金属氧化物材料作为第二极板，分别与第一金属层中的第一极板和第三金属层中的第三极板形成存储电容，第一极板和第三极板具有相同的电位，第二极板具有不同于第一极板和第三极板的电位，因此第一极板和第二极板形成第一存储电容，第二极板和第三极板形成第二存储电容，第一存储电容和第二存储电容形成并联结构的存储电容，有效增大了存储电容的容量，保证了驱动性能。由于显示基板包括透明电极层，该透明电极层与第二极板之间还会形成第三存储电容，因此本公开实际上是形成了三个并联的存储电容。由于本公开的第二极板与有源层同层设置，位于第一金属层和第三金属层之间，第二极板与第一极板之间仅间隔第一绝缘层，第二极板与第三极板之间仅间隔第三绝缘层，第二极板与第一极板之间的距离较近，第二极板与第三极板之间的距离也较近，且作为遮挡层的第一极板的面积较大，能够保证所需的存储电容容量，简化了显示区域的结构布局，减小了每个子像素的占用空间，有利于实现高分辨率显示，提高透明区域的面积比，提高透明显示品质。本公开的制备工艺利用现有成熟的制备设备即可实现，对现有工艺改进较小，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
图19为本公开显示基板的平面示意图。如图19所示，本公开显示基板包括规则排布的多个显示单元1，每个显示单元1包括显示区域100和透明区域200，透明区域200设置在显示区域100的一侧，显示区域100被配置为实现图像显示，透明区域200被配置为实现光线透过，从而实现透明显示。显示基板包括水平设置的多条第一扫描线Gn和第二扫描线Sn，以及竖直方向延伸的多条第一电源线VDD和第二电源线VSS，第一扫描线Gn和第二扫描线Sn之间限定出一个子像素行，第一电源线VDD和第二电源线VSS之间限定出四个子像素列，四个设置像素驱动电路的子像素采用并列方式排列。显示基板还包括竖直方向延伸的多条补偿线Se和数据线Dn，补偿线Se设置在第一电源线VDD和第二电源线VSS之间，两条数据线Dn设置在第二电源线VSS和补偿线Se之间，另外两条数据线Dn设置在第一电源线VDD和补偿线Se之间。一个显示区域中的四个子像素包括：第二电源线VSS和数据线Dn限定出的第一子像素，数据线Dn和补偿线Se限定出的第二子像素，补偿线Se和数据线Dn限定出的第三子像素，数据线Dn和第一电源线VDD限定出的第四子像素。在示例性实施方式中，竖直方向延伸的第一电源线VDD、第二电源线VSS、补偿线Se和数据线Dn包括竖直直线段和水平折线段，竖直直线段设置在子像素行之内，水平折线段设置在相邻的子像素行之间，使得奇数显示行的透明区域200和偶数显示行的透明区域200为错位设置，形成马赛克状的透明区域。在一些可能的实现方式中，可以设置相邻两显示行的透明区域的顶角相对，来增加透明开口率。本公开通过将显示基板的透明区域设置成马赛克状有效降低了透明显示的衍射效应。当光线经过马赛克状的透明区域时，由于产生衍射条纹的位置不同，产生衍射条纹的方向不同，光线产生衍射条纹不会朝着一个方向扩散，而是朝着多个方向扩散，因而大大弱化了衍射效应，避免了屏后物体虚化现象，提高了透明显示效果。
图20为本公开显示基板另一种结构的平面示意图。在示例性实施方式中，显示基板还包括遮挡条80，遮挡条80设置在显示区域100的边缘，或者设置在透明区域200的边缘，或者设置在显示区域100和透明区域200的边缘，遮挡条80被配置为降低显示区域的反光现象和衍射效应。如图20所示，水平方向的遮挡条80设置在相邻显示行的第一扫描线Gn和第二扫描线Sn之间，遮挡条80在基底上的正投影包含第一扫描线Gn、第二扫描线Sn以及水平折线段在基底上的正投影。竖直方向的遮挡条80设置在第一电源线VDD和第二电源线VSS所在位置，遮挡条80在基底上的正投影包含第一电源线VDD和第二电源线VSS在基底上的正投影。
由于显示区域100和透明区域200设置有多条信号线，由于这些信号线由金属材料制备，当外部光线入射到显示区域100和透明区域200时，不仅使入射到这些金属信号线的光线出现金属反光，而且使经过这些金属信号线的光线出现较为复杂的衍射条纹，从而导致严重的反光现象和衍射效应，降低了透明显示效果。此外，反光现象和衍射效应还会降低透明显示装置中摄像头的成像质量，使得摄像头拍摄到的画面出现模糊、重影和彩边等失真问题。本公开所提供的显示基板，通过在显示区域100和透明区域200的边缘设置遮挡条80，使遮挡条80位于光线入射到信号线的光线路径上，利用遮挡条80遮挡位于显示区域100边缘和透明区域200边缘的金属信号线，减少了入射到或经过金属信号线的光线，不仅有效减少了信号线的反光现象，而且有效降低了信号线的衍射效应，提高了透明显示效果，提高了摄像头的成像质量。
在一些可能的实现方式中，显示基板的其它结构与前述实施例中描述的相应结构类似，遮挡条80可以采用黑矩阵(Black Matrix，简称BM)，或者叠设的至少两个彩膜层，例如，红色彩膜层和蓝色彩膜层。
本公开还提供了一种显示基板的制备方法，所述显示基板包括多个显示单元，所述显示单元包括显示区域和透明区域，所述显示区域包括多个子像素；所述制备方法包括：
S1、在基底上形成第一金属层、金属氧化物层和第二金属层；所述第一金属层包括第一极板；所述金属氧化物层包括第二极板，所述第二极板在基底上的正投影与所述第一极板在基底上的正投影存在交叠区域，以形成第一存储电容；所述第二金属层包括水平方向延伸并限定出一显示行的第一扫描线和第二扫描线；
S2、形成第三金属层；所述第三金属层包括第三极板以及竖直方向延伸并限定出所述多个子像素的第一电源线、第二电源线、补偿线和数据线；所述第三极板在基底上的正投影与所述第二极板在基底上的正投影存在交叠区域，以形成第二存储电容，所述第三极板通过过孔与所述第一极板连接；所述第一电源线、第二电源线、补偿线和数据线均包括竖直直线段和水平折线段，所述竖直直线段设置在本显示行的所述第一扫描线和第二扫描线之间，所述水平折线段设置在相邻显示行的所述第一扫描线和第二扫描线之间，使相邻显示行的显示区域错位设置，相邻显示行的透明区域错位设置。
在示例性实施方式中，步骤S1中在基底上依次形成第一金属层、金属氧化物层和第二金属层，包括：
S11、在基底形成包括第一极板和补偿连接线的第一金属层；
S12、形成覆盖所述第一金属层的第一绝缘层，在所述第一绝缘层上形成包括第二极板的金属氧化物层；
S13、形成第二绝缘层以及设置在所述第二绝缘层上的第二金属层，所述第二绝缘层与第二金属层图案相同，所述第二金属层包括第一扫描线、第二扫描线和电源连接线。
在示例性实施方式中，步骤S2中形成第三金属层，包括：
S21、形成覆盖所述第二金属层的第三绝缘层，所述第三绝缘层上形成有多个过孔，所述多个过孔包括：暴露出所述补偿连接线的第七过孔，暴露出所述第一极板的第十过孔，暴露出所述电源连接线的第十一过孔；
S22、在所述第三绝缘层上形成第三金属层，所述第三金属层包括第三极板、第一电源线、第二电源线、补偿线和数据线；所述第三极板在基底上的正投影与所述第二极板在基底上的正投影存在交叠区域，以形成第二存储电容，所述第三极板通过所述第十过孔与所述第一极板连接；所述补偿线通过所述第七过孔与所述补偿线连接，所述第一电源线通过所述第十一过孔与所述电源连接线连接。
在示例性实施方式中，所述制备方法还包括：
S31、形成覆盖所述第三金属层的第四绝缘层和平坦层；
S32、在所述平坦层上形成发光元件和封装层，所述发光元件的阳极与所述第三极板连接，所述发光元件的阴极与所述第二电源线连接；
S33、在所述封装层上形成遮挡条，所述遮挡条在基底上的正投影包含所述第一扫描线、第二扫描线、第一电源线和第二电源线在基底上的正投影。
有关显示基板的具体制备过程，已在前述实施例中详细说明，这里不再赘述。
本公开提供了一种显示基板的制备方法，通过将显示基板的透明区域错位设置，形成马赛克状的透明区域，当光线经过马赛克状的透明区域时，由于产生衍射条纹的位置不同，产生衍射条纹的方向不同，光线产生衍射条纹不会朝着一个方向扩散，而是朝着多个方向扩散，因而大大弱化了衍射效应，避免了屏后物体虚化现象，提高了透明显示效果。通过采用金属氧化物材料作为第二极板，第一极板和第二极板形成第一存储电容，第二极板和第三极板形成第二存储电容，第一存储电容和第二存储电容形成并联结构的存储电容，有效增大了存储电容的容量，简化了显示区域的结构布局，减小了每个子像素的占用空间，有利于实现高分辨率显示，提高透明区域的面积比，提高透明显示品质。本公开的制备工艺利用现有成熟的制备设备即可实现，对现有工艺改进较小，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开还提供了一种显示装置，包括前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本申请中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。
本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本申请的权利要求的范围当中。
Claims (20)
1.一种显示基板，其特征在于，包括多个显示单元，所述显示单元包括显示区域和透明区域，所述显示区域包括多个子像素；在垂直于显示基板的方向上，所述子像素包括在基底上设置的第一金属层、金属氧化物层、第二金属层和第三金属层，所述第一金属层包括第一极板，所述金属氧化物层包括第二极板，所述第二金属层包括水平方向延伸并限定出一显示行的第一扫描线和第二扫描线，所述第三金属层包括第三极板以及竖直方向延伸并限定出所述多个子像素的第一电源线、第二电源线、补偿线和数据线；所述第二极板在基底上的正投影与所述第一极板在基底上的正投影存在交叠区域，以形成第一存储电容，所述第三极板在基底上的正投影与所述第二极板在基底上的正投影存在交叠区域，以形成第二存储电容，所述第三极板通过过孔与所述第一极板连接；所述第一电源线、第二电源线、补偿线和数据线均包括竖直直线段和水平折线段，所述竖直直线段设置在本显示行的所述第一扫描线和第二扫描线之间，所述水平折线段设置在相邻显示行的所述第一扫描线和第二扫描线之间，使相邻显示行的显示区域错位设置，相邻显示行的透明区域错位设置。
2.根据权利要求1所述的显示基板，其特征在于，所述显示区域包括设置像素驱动电路的四个子像素，所述四个子像素包括依次设置的第一子像素、第二子像素、第三子像素和第四子像素，所述四个子像素中的像素驱动电路以并列方式排列。
3.根据权利要求2所述的显示基板，其特征在于，所述第一子像素的像素驱动电路与所述第四子像素的像素驱动电路相对于所述补偿线镜像对称设置，所述第二子像素的像素驱动电路与所述第三子像素的像素驱动电路相对于所述补偿线镜像对称设置。
4.根据权利要求2所述的显示基板，其特征在于，所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容，所述第一晶体管的栅电极与所述第一扫描线连接，所述第一晶体管的第一极与所述数据线连接，所述第一晶体管的第二极与所述第二晶体管的栅电极连接，所述第二晶体管的第一极与所述第一电压线连接，所述第二晶体管的第二极与有机电致发光二极管的第一极连接，所述第三晶体管的栅电极与所述第二扫描线连接，所述第三晶体管的第一极通过补偿连接线与所述补偿线连接，所述第三晶体管的第二极与所述第二晶体管的第二极连接，所述有机电致发光二极管的第二极与所述第二电压线连接；所述第一极板和第三极板与所述第二晶体管的第二极连接，所述第二极板与所述第二晶体管的栅电极连接。
5.根据权利要求4所述的显示基板，其特征在于，所述像素驱动电路还包括电源连接线，所述第二晶体管的第一极通过所述电源连接线与所述第一电压线连接；所述电源连接线与所述第一扫描线和第二扫描线同层设置，所述第一电压线通过过孔与所述电源连接线连接，在所述第一晶体管的栅电极与所述第三晶体管的栅电极之间形成双层走线。
6.根据权利要求4所述的显示基板，其特征在于，所述像素驱动电路还包括辅助电源线，所述辅助电源线与所述第一扫描线和第二扫描线同层设置，所述第二电压线通过过孔与所述辅助电源线连接，在所述第一晶体管的栅电极与所述第三晶体管的栅电极之间形成双层走线。
7.根据权利要求4所述的显示基板，其特征在于，所述补偿连接线与所述第一极板同层设置，所述第二极板与所述第一晶体管的有源层、第二晶体管的有源层和第三晶体管的有源层同层设置。
8.根据权利要求4所述的显示基板，其特征在于，所述有机电致发光二极管包括阳极、有机发光层和阴极，所述阳极通过过孔与每个子像素的第二晶体管的第二极连接；所述第一子像素和第四子像素的过孔设置在所述第二极板与第三晶体管的有源层之间的间隔区域，所述第二子像素和第三子像素的过孔设置在所述第二极板开设的开口区域。
9.根据权利要求4所述的显示基板，其特征在于，在平行于所述第一扫描线方向，所述第一电源线的宽度大于所述补偿线或数据线的宽度，所述第二电源线的宽度大于所述补偿线或数据线的宽度。
10.根据权利要求4所述的显示基板，其特征在于，所述第一极板作为遮挡层，所述第一极板的形状包括长条状的矩形，在平行于所述补偿线方向，所述第一极板的长度大于所述第一晶体管的栅电极与所述第三晶体管的栅电极之间的距离。
11.根据权利要求1到10任一项所述的显示基板，其特征在于，每个水平折线段至少包括第一竖直线、第一水平线和第二竖直线，所述第一竖直线的第一端与本显示行的第一电源线、第二电源线、补偿线或数据线连接，所述第二竖直线的第一端与邻近显示行的第一电源线、第二电源线、补偿线或数据线连接，所述第一水平线的两端分别与所述第一竖直线和第二竖直线的第二端连接。
12.根据权利要求11所述的显示基板，其特征在于，所述显示行一侧的第一水平线的延伸方向与所述显示行另一侧的第一水平线的延伸方向相同，或者，所述显示行一侧的第一水平线的延伸方向与所述显示行另一侧的第一水平线的延伸方向相反。
13.根据权利要求11所述的显示基板，其特征在于，所述第一电源线和第二电源线的水平折线段的折角数量大于所述补偿线和数据线的水平折线段的折角数量。
14.根据权利要求1到10任一项所述的显示基板，其特征在于，奇数显示行的显示区域对齐设置，奇数显示行的透明区域对齐设置，偶数显示行的显示区域对齐设置，偶数显示行的透明区域对齐设置；或者，奇数显示行的显示区域与偶数显示行的透明区域对齐设置；或者，奇数显示行中显示区域的第i子像素与偶数显示行中显示区域的第一子像素对齐设置；或者，偶数显示行中显示区域的第i子像素与奇数显示行中显示区域的第一子像素对齐设置；i＝2，3或4。
15.根据权利要求1到10任一项所述的显示基板，其特征在于，奇数显示行中第一电源线的竖直直线段与偶数显示行中第二电源线的竖直直线段对齐设置；或者，奇数显示行中第二电源线的竖直直线段与偶数显示行中第一电源线的竖直直线段对齐设置；或者，奇数显示行中第一电源线的竖直直线段与偶数显示行中补偿线的竖直直线段对齐设置；或者，奇数显示行中第二电源线的竖直直线段与偶数显示行中补偿线的竖直直线段对齐设置；或者，奇数显示行中第一电源线的竖直直线段与偶数显示行中数据线的竖直直线段对齐设置；或者，奇数显示行中第二电源线的竖直直线段与偶数显示行中数据线的竖直直线段对齐设置。
16.根据权利要求1到10任一项所述的显示基板，其特征在于，所述显示基板还包括遮挡条，所述遮挡条在基底上的正投影包含所述第一扫描线、第二扫描线、第一电源线和第二电源线在基底上的正投影。
17.一种显示基板的制备方法，其特征在于，所述显示基板包括多个显示单元，所述显示单元包括显示区域和透明区域，所述显示区域包括多个子像素；所述制备方法包括：
在基底上形成第一金属层、金属氧化物层和第二金属层；所述第一金属层包括第一极板；所述金属氧化物层包括第二极板，所述第二极板在基底上的正投影与所述第一极板在基底上的正投影存在交叠区域，以形成第一存储电容；所述第二金属层包括水平方向延伸并限定出一显示行的第一扫描线和第二扫描线；
形成第三金属层；所述第三金属层包括第三极板以及竖直方向延伸并限定出所述多个子像素的第一电源线、第二电源线、补偿线和数据线；所述第三极板在基底上的正投影与所述第二极板在基底上的正投影存在交叠区域，以形成第二存储电容，所述第三极板通过过孔与所述第一极板连接；所述第一电源线、第二电源线、补偿线和数据线均包括竖直直线段和水平折线段，所述竖直直线段设置在本显示行的所述第一扫描线和第二扫描线之间，所述水平折线段设置在相邻显示行的所述第一扫描线和第二扫描线之间，使相邻显示行的显示区域错位设置，相邻显示行的透明区域错位设置。
18.根据权利要求17所述的制备方法，其特征在于，
在基底上依次形成第一金属层、金属氧化物层和第二金属层，包括：
在基底形成包括第一极板和补偿连接线的第一金属层；
形成覆盖所述第一金属层的第一绝缘层，在所述第一绝缘层上形成包括第二极板的金属氧化物层；
形成第二绝缘层以及设置在所述第二绝缘层上的第二金属层，所述第二绝缘层与第二金属层图案相同，所述第二金属层包括第一扫描线、第二扫描线和电源连接线；
形成第三金属层，包括：
形成覆盖所述第二金属层的第三绝缘层，所述第三绝缘层上形成有多个过孔，所述多个过孔包括：暴露出所述补偿连接线的第七过孔，暴露出所述第一极板的第十过孔，暴露出所述电源连接线的第十一过孔；
在所述第三绝缘层上形成第三金属层，所述第三金属层包括第三极板、第一电源线、第二电源线、补偿线和数据线；所述第三极板在基底上的正投影与所述第二极板在基底上的正投影存在交叠区域，以形成第二存储电容，所述第三极板通过所述第十过孔与所述第一极板连接；所述补偿线通过所述第七过孔与所述补偿线连接，所述第一电源线通过所述第十一过孔与所述电源连接线连接。
19.根据权利要求17或18所述的制备方法，其特征在于，所述制备方法还包括：
形成覆盖所述第三金属层的第四绝缘层和平坦层；
在所述平坦层上形成发光元件和封装层，所述发光元件的阳极与所述第三极板连接，所述发光元件的阴极与所述第二电源线连接；
在所述封装层上形成遮挡条，所述遮挡条在基底上的正投影包含所述第一扫描线、第二扫描线、第一电源线和第二电源线在基底上的正投影。
20.一种显示装置，其特征在于，包括如权利要求1到16任一项所述的显示基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010413063.5A CN111564476B (zh) | 2020-05-15 | 2020-05-15 | 显示基板及其制备方法、显示装置 |
| PCT/CN2021/086685 WO2021227744A1 (zh) | 2020-05-15 | 2021-04-12 | 显示基板及其制备方法、显示装置 |
| US17/630,171 US20220285476A1 (en) | 2020-05-15 | 2021-04-12 | Display substrate and preparation method therefor, and display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010413063.5A CN111564476B (zh) | 2020-05-15 | 2020-05-15 | 显示基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111564476A true CN111564476A (zh) | 2020-08-21 |
| CN111564476B CN111564476B (zh) | 2024-04-19 |
Family
ID=72074703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010413063.5A Active CN111564476B (zh) | 2020-05-15 | 2020-05-15 | 显示基板及其制备方法、显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20220285476A1 (zh) |
| CN (1) | CN111564476B (zh) |
| WO (1) | WO2021227744A1 (zh) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112071882A (zh) * | 2020-09-16 | 2020-12-11 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN112542103A (zh) * | 2020-12-24 | 2021-03-23 | 维沃移动通信有限公司 | 显示装置及电子设备 |
| CN112687189A (zh) * | 2020-12-28 | 2021-04-20 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN112951892A (zh) * | 2021-02-26 | 2021-06-11 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
| WO2021227744A1 (zh) * | 2020-05-15 | 2021-11-18 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN113707673A (zh) * | 2021-08-27 | 2021-11-26 | 成都京东方光电科技有限公司 | 一种显示基板及其制备方法、显示装置 |
| CN114038408A (zh) * | 2021-11-23 | 2022-02-11 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其驱动方法、显示装置 |
| CN114284303A (zh) * | 2021-12-29 | 2022-04-05 | 长沙惠科光电有限公司 | 显示面板 |
| CN114667553A (zh) * | 2020-10-23 | 2022-06-24 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN115206253A (zh) * | 2022-05-12 | 2022-10-18 | 京东方科技集团股份有限公司 | 一种显示基板和显示装置 |
| CN115552614A (zh) * | 2021-03-25 | 2022-12-30 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
| WO2023122895A1 (zh) * | 2021-12-27 | 2023-07-06 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| WO2023206400A1 (zh) * | 2022-04-29 | 2023-11-02 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
| WO2024086976A1 (zh) * | 2022-10-24 | 2024-05-02 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11903252B2 (en) | 2020-05-15 | 2024-02-13 | Hefei Boe Joint Technology Co., Ltd. | Display panel and electronic device |
| CN114333577B (zh) * | 2021-12-17 | 2024-03-15 | 深圳市华星光电半导体显示技术有限公司 | 柔性显示面板和显示装置 |
| CN117178319A (zh) * | 2022-02-23 | 2023-12-05 | 京东方科技集团股份有限公司 | 显示基板、显示面板及显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110006975A1 (en) * | 2009-07-08 | 2011-01-13 | Hitachi Displays, Ltd. | Liquid crystal display device |
| CN108461529A (zh) * | 2018-03-29 | 2018-08-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN109448575A (zh) * | 2018-12-29 | 2019-03-08 | 上海天马微电子有限公司 | 一种透明显示面板和透明显示装置 |
| CN110783490A (zh) * | 2019-11-13 | 2020-02-11 | 合肥京东方卓印科技有限公司 | 显示面板及其制备方法 |
| CN110854296A (zh) * | 2019-11-22 | 2020-02-28 | Oppo广东移动通信有限公司 | 显示模组和电子装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102184784B1 (ko) * | 2014-06-30 | 2020-11-30 | 엘지디스플레이 주식회사 | 투명 유기 발광 표시 장치 |
| CN107039465A (zh) * | 2017-04-28 | 2017-08-11 | 京东方科技集团股份有限公司 | 一种阵列基板及制备方法、显示面板和显示装置 |
| KR20200115888A (ko) * | 2019-03-28 | 2020-10-08 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN210607259U (zh) * | 2019-12-13 | 2020-05-22 | 北京京东方技术开发有限公司 | 显示基板和显示装置 |
| CN111564476B (zh) * | 2020-05-15 | 2024-04-19 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
-
2020
- 2020-05-15 CN CN202010413063.5A patent/CN111564476B/zh active Active
-
2021
- 2021-04-12 US US17/630,171 patent/US20220285476A1/en active Pending
- 2021-04-12 WO PCT/CN2021/086685 patent/WO2021227744A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110006975A1 (en) * | 2009-07-08 | 2011-01-13 | Hitachi Displays, Ltd. | Liquid crystal display device |
| CN108461529A (zh) * | 2018-03-29 | 2018-08-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN109448575A (zh) * | 2018-12-29 | 2019-03-08 | 上海天马微电子有限公司 | 一种透明显示面板和透明显示装置 |
| CN110783490A (zh) * | 2019-11-13 | 2020-02-11 | 合肥京东方卓印科技有限公司 | 显示面板及其制备方法 |
| CN110854296A (zh) * | 2019-11-22 | 2020-02-28 | Oppo广东移动通信有限公司 | 显示模组和电子装置 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021227744A1 (zh) * | 2020-05-15 | 2021-11-18 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN112071882B (zh) * | 2020-09-16 | 2023-07-28 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN112071882A (zh) * | 2020-09-16 | 2020-12-11 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN114667553B (zh) * | 2020-10-23 | 2023-12-26 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN114667553A (zh) * | 2020-10-23 | 2022-06-24 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN112542103A (zh) * | 2020-12-24 | 2021-03-23 | 维沃移动通信有限公司 | 显示装置及电子设备 |
| CN114822250B (zh) * | 2020-12-28 | 2023-06-06 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN112687189A (zh) * | 2020-12-28 | 2021-04-20 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN114822251B (zh) * | 2020-12-28 | 2023-06-02 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN112687189B (zh) * | 2020-12-28 | 2022-05-13 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN114822251A (zh) * | 2020-12-28 | 2022-07-29 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN114822250A (zh) * | 2020-12-28 | 2022-07-29 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN112951892B (zh) * | 2021-02-26 | 2024-04-19 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN112951892A (zh) * | 2021-02-26 | 2021-06-11 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN115552614A (zh) * | 2021-03-25 | 2022-12-30 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
| CN113707673B (zh) * | 2021-08-27 | 2023-12-26 | 成都京东方光电科技有限公司 | 一种显示基板及其制备方法、显示装置 |
| CN113707673A (zh) * | 2021-08-27 | 2021-11-26 | 成都京东方光电科技有限公司 | 一种显示基板及其制备方法、显示装置 |
| CN114038408A (zh) * | 2021-11-23 | 2022-02-11 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其驱动方法、显示装置 |
| WO2023122895A1 (zh) * | 2021-12-27 | 2023-07-06 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN114284303B (zh) * | 2021-12-29 | 2022-10-11 | 长沙惠科光电有限公司 | 显示面板 |
| CN114284303A (zh) * | 2021-12-29 | 2022-04-05 | 长沙惠科光电有限公司 | 显示面板 |
| WO2023206400A1 (zh) * | 2022-04-29 | 2023-11-02 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
| CN115206253A (zh) * | 2022-05-12 | 2022-10-18 | 京东方科技集团股份有限公司 | 一种显示基板和显示装置 |
| WO2024086976A1 (zh) * | 2022-10-24 | 2024-05-02 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021227744A1 (zh) | 2021-11-18 |
| CN111564476B (zh) | 2024-04-19 |
| US20220285476A1 (en) | 2022-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111564476B (zh) | 显示基板及其制备方法、显示装置 | |
| CN112071882B (zh) | 显示基板及其制备方法、显示装置 | |
| CN111179828B (zh) | 显示基板及其制备方法、显示装置 | |
| KR101920769B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US11895879B2 (en) | Display substrate and preparation method thereof, and display apparatus | |
| CN114784082B (zh) | 显示基板和显示装置 | |
| CN110416278B (zh) | 显示基板及其制备方法、显示装置 | |
| EP3993055B1 (en) | Display substrate, preparation method therefor, and display apparatus | |
| CN111863929A (zh) | 显示基板及其制备方法、显示装置 | |
| CN111509014B (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN113964109A (zh) | 显示基板及其制备方法、显示装置 | |
| CN115398641B (zh) | 显示基板及其制备方法、显示装置 | |
| CN111682031A (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN115152028A (zh) | 显示基板及其制备方法、显示装置 | |
| CN115398639B (zh) | 显示基板及其制备方法、显示装置 | |
| CN114429959A (zh) | 显示基板及其制备方法、显示装置 | |
| CN114242755A (zh) | 显示基板及显示装置 | |
| US20240172480A1 (en) | Display Substrate, Manufacturing Method Thereof, and Display Apparatus | |
| EP4333594A1 (en) | Display substrate and display device | |
| US20240212599A1 (en) | Display panel and display apparatus | |
| WO2022198575A1 (zh) | 显示基板以及显示装置 | |
| WO2024178714A1 (zh) | 像素驱动电路及其驱动方法、显示基板和显示装置 | |
| CN117501850A (zh) | 显示基板及其制备方法、显示装置 | |
| CN116210367A (zh) | 显示基板及显示装置 | |
| CN116546855A (zh) | 显示基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |