CN1113394C - 半导体集成电路 - Google Patents

半导体集成电路 Download PDF

Info

Publication number
CN1113394C
CN1113394C CN98109259A CN98109259A CN1113394C CN 1113394 C CN1113394 C CN 1113394C CN 98109259 A CN98109259 A CN 98109259A CN 98109259 A CN98109259 A CN 98109259A CN 1113394 C CN1113394 C CN 1113394C
Authority
CN
China
Prior art keywords
substrate wiring
lower floor
wiring layer
semiconductor chip
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98109259A
Other languages
English (en)
Other versions
CN1199241A (zh
Inventor
浅野伸太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1199241A publication Critical patent/CN1199241A/zh
Application granted granted Critical
Publication of CN1113394C publication Critical patent/CN1113394C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

通过排除由SOG溶液引起的、因来自外部的水分浸入发生的功能故障，维持半导体集成电路的可靠性。在半导体芯片(5)的第一布线层上形成的下层基片布线(6)，在该半导体芯片(5)外周的划片线区(8)附近，按包围半导体芯片(5)的形式配置，在邻接的下层基片布线(6)之间，设置用于把SOG溶液向外赶出的间隙(1)。这些下层基片布线(6)，通过汇合通孔接触与上层基片布线连接，但在SOG溶液涂敷中，通过这些间隙(1)把SOG溶液向外赶出，由此，可事先防止起因于所述下层基片布线(6)的台阶部分的残留SOG溶液产生的氧化硅膜、因通孔接触的水分浸入导致的布线腐蚀的发生，可保持半导体集成电路的功能和可靠性。

Description

半导体集成电路
技术领域
本发明涉及半导体集成电路，特别涉及在形成布线层间膜中采用硅化合物的有机溶剂涂敷工序的多层布线结构的半导体集成电路。
背景技术以往，在这种半导体集成电路中，相应于构成内容的元件数量增多、芯片尺寸缩小等要求的半导体处理器高密度化正成为必须条件。作为与此对应的手法，有种种方法，其中，使半导体集成电路的结构成为多层布线结构是公知的比较简单地实现高密度化的方法。但是，在这种多层布线结构的情况下，重叠布线层重叠得越多，在其层间就越会变为产生凹凸的状态，因此，在对布线的微细化产生界限的同时，还会在布线材料的台阶部分上产生所谓的切断故障和使布线寿命缩短的故障，导致半导体集成电路的可靠性降低的不良状况。因此，在布线微细化的同时，还必须同时实现层间的平坦化。
作为这种平坦化技术，例如，在两层铝处理的情况下，在第一层与第二层铝之间，进行所谓的涂敷spin-On-Glass溶液(以下简称为SOG溶液)的处理方法。作为该SOG溶液的涂敷方法，可考虑利用半导体制造处理的种种方法，例如，作为一种方法，在形成层间膜之后，采用使晶片以其中心为轴进行旋转，从其上方滴下SOG溶液，通过旋转离心力，把SOG溶液扩散涂敷到晶片的各个部分的方法。在该SOG溶液涂敷后，对晶片实施热处理，使SOG溶液的有机溶剂蒸发，同时通过进行硅化合物的脱水和重合反应，形成氧化硅膜。由此，通过对在晶片整个表面上形成的氧化硅膜进行深腐蚀，除去不要的氧化硅膜，仅第一层铝和第二层铝的层间膜的台阶处于被埋没状态，由此实现平坦化。
通常，在划线区或其附近，在第一层的下层基片布线层上设有基片布线，利用预定的接触部分，通过与半导体基片连接，把基片电位供给该基片布线。形成该基片布线部分，以围绕各半导体芯片一周进行接通，而且，由于基片布线部分因布线材料的厚度变为隆起的结构，所以如上所述，在晶片上，利用由旋转产生的离心力涂敷SOG溶液时，凹陷以外付着的SOG溶液堵住未排放的地方，由该SOG溶液的涂敷形成的氧化硅膜在该台阶部分附近按较厚的隆起状态形成。下面，参照图9和图10，说明其具体例。
图9表示在以往的半导体集成电路中，选取在图11所示的晶片19上配置的一个半导体芯片5，该半导体芯片5的下层基片布线6的配置例。此外，图10表示在该现有技术例中SOG溶液较厚地附着的状态的基片布线部分的剖面图。
在半导体芯片5外周位置的划片线区8附近，按包围该半导体芯片5的形式配置该半导体芯片5的第一布线层上形成的下层基片布线6。在从半导体基片9一直到可由场氧化膜11、层间膜12形成的台阶上形成该下层基片布线6。因此，不仅划片线区8的附近区，而且在层间膜12上第一布线层存在的情况和不存在的情况下，由其布线层自身的厚度，还在层间膜13上产生台阶。为了埋没该台阶，涂敷干燥所述SOG溶液，实现其平坦化。在该半导体芯片5中，在划片线区8或其附近区，如图10所示，在第一层的布线层上预先设置下层基片布线6，通过接触部分10把该下层基片布线6与半导体基片9连接，供给预定的基片电位。
发明内容在上述以往的半导体集成电路中，在SOG溶液涂敷后，通过热处理，深腐蚀由SOG溶液形成的氧化硅膜的不要部分，但如图10的剖面图所示，如果仅深腐蚀SOG溶液的有机溶液恰好埋没的台阶部分，利用第一层和第二层的层间膜下存在的布线材料的厚度，变为该层间膜残留在布线材料的隆起部分的状态，如果开口用于连接在SOG溶液涂敷后形成的第二层的上层基片布线层4和在涂敷前形成的第一层的下层基片布线6的通孔接触7，那么在该接触部分的一部分，在由布线与SOG溶液形成的氧化硅膜14之间生成接触部分18。
由于生成该接触部分18，晶片19在划片线区8分断成各半导体芯片，固定在框架等上，在用模制树脂等封装制品化后的阶段，因周围环境，由该半导体集成电路的外部，在从模制树脂与引线框架的界面中水分浸入的情况下，该水分从划片线区8吸入氧化硅膜14中，浸入半导体芯片5的内部，达到下层基片布线6，使该下层基片布线6处于被腐蚀状态，而且经过一段时间，该腐蚀通过通孔接触7还到达上层基片布线4，在最坏情况下，使连接下层基片布线6和半导体基片9的接触部分10变为绝缘状态，有称为半导体集成电路工作不良的主要原因的缺点。
本发明的半导体集成电路，有两层以上的基片布线层，在这些基片布线层间的层间膜形成中采用硅化合物有机溶液，其特征在于，除了在预定的划片线区中存在的基片布线层内的最上层基片布线层外，其它基片布线层通过分别在多个地方设置的作为基片布线层形成的半导体芯片，构成用于排放所述硅化合物的有机溶液滞留的间隙。再有，在所述划片线区上存在的基片布线层的最上层基片布线层，与除该最上层基片布线层之外的在所述多处设置间隙的其它基片布线层之间最好由预定的接触部分来连接；此外，除所述最上层基片布线层外，在所述多处设置间隙的其它基片布线层中，按照适应半导体芯片的方形形状设置X-Y坐标系，在平行于该X坐标轴配置的基片布线层上相对方向两边的同一X坐标位置上配置该间隙，也可以在平行该Y坐标轴配置的基片布线层上相对方向两边的同一Y坐标位置上配置该间隙。
附图说明图1是表示本发明一实施例的半导体芯片配置的示意图。
图2是表示所述一实施例的半导体芯片配置的局部放大图。
图3是表示所述一实施例的基片布线部分A-A’线的剖面图。
图4是表示所述一实施例的基片布线部分B-B’线的剖面图。
图5是表示所述一实施例的基片布线部分C-C’线的剖面图。
图6是表示所述一实施例的划片线区中下层基片布线形状的图。
图7是表示所述一实施例的划片线区中下层基片布线其它形状的图。
图8是表示本发明其它实施例的半导体芯片配置的局部放大图。
图9是表示现有技术例的半导体芯片配置的示意图。
图10是表示现有技术例的基片布线部分的剖面图。
图11是表示晶片上半导体芯片的图。
下面，参照附图说明本发明。图1是表示选取在本发明一实施例中包括的半导体芯片5，该半导体芯片5的下层基片布线6的配置例的示意图；图2是表示以该半导体芯片5和邻接的半导体芯片间的划片线区8为中心，包括两半导体芯片的上层基片布线4和下层基片布线6的基片布线局部放大图。而且，图3、图4和图5分别是图2的局部放大图中A-A’线剖面图、B-B’线剖面图和C-C’线剖面图。
具体实施方式在半导体芯片5的第一布线层上形成的下层基片布线6，在位于该半导体芯片5的外周位置的划片线区8附近，按封闭该半导体芯片5的形式配置，在相互邻接的下层基片布线6之间，设置有起排放SOG液作用的间隙1。如图2的局部放大图所示，由这些间隙1分断的下层基片布线6利用通孔接触(用圆形表示)7与上层基片布线4连接，如上所述，按围成一周的形状配置在半导体芯片5的外周。这些下层基片布线6，对应图3所示的半导体基片9上必要的电位，例如，通过与衰减器或基片电位发生电路(图中未示)连接接受必要的电位供给，但在存在多个这种衰减器或基片电位发生电路的情况下，不必按相对半导体芯片5围绕一周的状态配置下层基片布线6，也有通过中途分断配置的情况。
下面，说明在本实施例中，用于排放SOG溶液的下层基片布线6的间隙1和该间隙1附近的布局配置。在下层基片布线6构图时形成用于排放SOG溶液的下层基片布线6的间隙1。该间隙1的配置尺寸大小可任意地设定，根据其配置场所，不必规定设定成同一间隙尺寸。如上所述，图3是表示在图2的放大图中的A-A’线剖面图的图，表示包括上层基片布线4、下层基片布线6、通孔接触7、划片线区8、半导体基片9、接触部分10、场氧化膜11、层间膜12、13及15、氧化硅膜14、钝化膜16和扩散层17的叠层关系。
在图3中，层间膜12是在下层基片布线6和场氧化膜11之间形成的层间膜，在该层间膜12上部形成下层基片布线6，但在该下层基片布线6与半导体基片9连接的位置上，在接触工序中，通过腐蚀除去氧化硅膜14，通过接触部分10与半导体基片9连接。此外，上层基片布线4通过通孔接触7与下层基片布线6连接，从上层基片布线4供给的电位通过该通孔接触7供给下层基片布线6。钝化膜16是半导体芯片5的表面保护膜，叠层配置氧化硅膜14，以填充由所述SOG溶液形成的下层基片布线6与上层基片布线4之间的层间膜台阶。
此外，图4是表示在图2的放大图中的B-B’线剖面图的图，与图3的剖面图不同，它表示与不存在通孔接触7部位对应的剖面图。也就是说，表示包括上层基片布线4、下层基片布线6、划片线区8、半导体基片9、接触部分10、场氧化膜11、层间膜12、13及15、氧化硅膜14和钝化膜16的叠层关系。在该场合的各构成要素的内容中，除所述通孔接触7外，与图3的场合一样，为了避免说明的重复，省略其说明，
此外，图5是表示在图2的放大图中的C-C’线剖面图的图，与图3的剖面图不同，它表示与存在下层基片布线6的间隙1部位对应的剖面图。也就是说，表示包括上层基片布线4、划片线区8、半导体基片9、接触部分10、场氧化膜11、层间膜12、13及15、氧化硅膜14、钝化膜16和扩散层17的叠层关系，不存在下层基片布线6和通孔接触7。由图5可知，在与该间隙1对应的部位中，不产生因下层基片布线6导致的层间膜的台阶。
图1所示的半导体芯片5是形成图11所示晶片19的部分要素，在涂敷层间平坦化所必要的SOG溶液时，在预定的旋转台上放置旋转该晶片19，由其上部的喷嘴中滴下SOG溶液。由此，在晶片上部滴下的SOG溶液利用晶片旋转产生的离心力扩散涂敷到该晶片外周部分。此时的晶片旋转数和SOG溶液的涂敷量按预先涂敷最佳厚度的条件来设定。这样，利用晶片旋转的离心力，把SOG溶液扩散涂敷到晶片19的各个角落，但在半导体芯片5的部分中，例如，在图9中晶片19顺时针旋转的情况下，由晶片19的旋转产生的离心力由于需要朝向图面中左方向，所以通过该离心力的拉伸，SOG溶液也向图面左方向移动，同时形成在半导体芯片5的布局内部，在下层基片布线6和上层基片布线4之间的层间膜中的台阶被逐渐埋入。此时，随着SOG溶液到达在半导体芯片5的外周附近配置的下层基片布线6，从该下层基片布线6的间隙1中能够逐步向外部赶出多余的SOG溶液。
此外，在晶片19上，在与位于相互邻接的半导体芯片间的间隙位置的划片线区8的位置大致一致的位置上，存在下层基片布线6的间隙1，由此，多余的SOG溶液穿过该划片线区8，利用在相互邻接的半导体芯片间进行的SOG溶液的流入和移动作用，在晶片19上的各半导体芯片内，能够均匀地涂敷SOG溶液。再有，间隙1的形状由下层基片布线6的形状规定，分别如图6和图7的邻接半导体芯片的下层基片布线6和划片线区8局部放大图所示，作为下层基片布线6的形状，可以是长方形、梯形或多边形等任意的形状，与这些下层基片布线6的形状对应，间隙1的形状也能够任意地选择。也就是说，在本实施例中，由于通过下层基片布线6的间隙1，能够赶出多余的SOG溶液，所以在该下层基片布线6的附近，不会较厚地形成残留由该SOG溶液产生的氧化硅膜，由此，用于把下层基片布线6与上层基片布线4连接的接触部分10事先回避因来自外部水分的浸入使下层基片布线6腐蚀所造成的半导体集成电路的功能故障，能够提高该半导体集成电路的可靠性。
下面，参照图8所示的邻接半导体芯片的划片线区8附近的局部布局，说明本发明的其它实施例。在图8中，表示作为内部电路的电路19和20、包括连接片3的半导体芯片、电路21和22，和包括连接片3的邻接半导体芯片间的基片布线部分的局部布局的配置，在对应这些半导体芯片配置的各电路19～22的配置位置的位置上设有在各半导体芯片中的下层基片布线6的间隙1。在这些各电路19～22中，存在分别与各个晶体管和使晶体管相互之间连接的基片布线在同一层中形成的布线层。不言而喻，由于还存在用于连接各层间的接触部分，所以在下层基片布线6附近配置的电路内，SOG溶液也变为多余的残留状态，在接触部分中发生因水分的浸入导致的下层基片布线6的腐蚀，同样会产生半导体集成电路的功能故障的问题。在本实施例中，为了避免这种故障，对于配置电路19～22位置附近的下层基片布线6，通过特别设置间隙1，能够赶出多余的SOG溶液，在对应的电路19～22的内部，防止残留形成因SOG溶液导致的较厚的氧化硅膜14，通过事先回避半导体集成电路的功能故障，实现可靠性的提高。
再有，在本实施例中，由于能够把内装电路19～22的布局位置配置在下层基片布线6的附近，所以具有能够缩小半导体芯片尺寸的优点。
如以上说明，本发明通过对应半导体芯片外周配置的下层基片布线设置预定数的间隙，在SOG溶液涂敷时，能够事先防止起因于由在该下层基片布线的台阶部分上残留的SOG溶液形成的氧化硅膜、通孔接触中水分浸入导致的布线腐蚀的发生，排除半导体集成电路的功能故障，所以具有能够提高其可靠性的效果。
此外，作为上述效果的派生，通过把半导体芯片的内部电路与该半导体芯片外周配置的下层基片布线的间隙位置对应的布局，使把该内部电路接近配置在下层基片布线上变为可能，因此，具有能够使半导体芯片的尺寸缩小化的效果。

Claims (5)

1.一种半导体集成电路，它至少包括下层基片布线层(6)和上层基片布线层(4)，所述下层基片布线层(6)和所述上层基片布线层(4)通过其间形成的层间绝缘膜(13)而彼此分开，所述层间绝缘膜的上表面涂敷有硅化合物绝缘膜(14)，是通过涂敷硅化合物的有机溶液而形成的，
其特征在于，
位于预定的划片线区(8)中的所述下层基片布线层被分成多个彼此通过间隙(1)而分开的段，所述间隙(1)设置在多个不同位置，并且在施加硅化合物的所述有机溶液时允许所述硅化合物的所述有机溶液通过所述间隙。
2.如权利要求1所述的半导体集成电路，其特征在于，所述上层基片布线层(4)通过通孔接触(7)电连接到所述下层基片布线层(6)，所述通孔接触(7)穿过所述层间绝缘膜(13)。
3.如权利要求1或2所述的半导体集成电路，其特征在于，所述半导体集成电路形成在矩形半导体芯片(5)上，所述矩形半导体芯片(5)具有平行于X-Y坐标系中X坐标轴而延伸的一对对边和平行于所述X-Y坐标系中Y坐标轴而延伸的另一对对边，所述下层基片布线层(6)和所述上层基片布线层(4)沿着所述矩形半导体芯片的四个边延伸，其中，平行于所述X坐标轴延伸的所述下层基片布线层(6)具有位于相同X坐标位置的所述间隙，而平行于所述Y坐标轴延伸的所述下层基片布线层(6)具有位于相同Y坐标位置的所述间隙。
4.如权利要求3所述的半导体集成电路，其特征在于，所述下层基片布线在所述矩形半导体芯片(5)的四个角被切断，使得分别在所述矩形半导体芯片(5)的所述四个角形成所述间隙(1)。
5.如权利要求2所述的半导体集成电路，其特征在于，所述下层基片布线层(6)部分地位于基片(9)表面形成的场氧化膜上，所述硅化合物绝缘膜(14)是通过涂敷所述硅化合物的有机溶液而形成，没有留在覆盖位于所述场氧化膜(11)上的所述下层基片布线层(6)一部分的所述层间绝缘膜(13)上，使得在所述通孔接触(7)中，所述上层基片布线层(4)决不接触到所述硅化合物绝缘膜(14)。
CN98109259A 1997-04-21 1998-04-21 半导体集成电路 Expired - Fee Related CN1113394C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP09103096A JP3098450B2 (ja) 1997-04-21 1997-04-21 半導体集積回路
JP103096/97 1997-04-21
JP103096/1997 1997-04-21

Publications (2)

Publication Number Publication Date
CN1199241A CN1199241A (zh) 1998-11-18
CN1113394C true CN1113394C (zh) 2003-07-02

Family

ID=14345111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98109259A Expired - Fee Related CN1113394C (zh) 1997-04-21 1998-04-21 半导体集成电路

Country Status (6)

Country Link
US (1) US5892284A (zh)
EP (1) EP0874398A3 (zh)
JP (1) JP3098450B2 (zh)
KR (1) KR100283300B1 (zh)
CN (1) CN1113394C (zh)
TW (1) TW393696B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156765B2 (ja) 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
JP4742407B2 (ja) * 2000-07-17 2011-08-10 ソニー株式会社 半導体装置とその製造方法
US8643147B2 (en) * 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
JP5275523B2 (ja) * 2010-11-04 2013-08-28 シャープ株式会社 表示装置、ならびに半導体装置および表示装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714806A (ja) * 1993-06-15 1995-01-17 Nec Yamaguchi Ltd 半導体集積回路装置
US5593925A (en) * 1993-07-24 1997-01-14 Yamaha Corporation Semiconductor device capable of preventing humidity invasion

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018934A (ja) * 1983-07-13 1985-01-31 Hitachi Micro Comput Eng Ltd 半導体装置
JP2856489B2 (ja) * 1990-03-19 1999-02-10 富士通株式会社 半導体装置の製造方法
JPH05190689A (ja) * 1992-01-09 1993-07-30 Yamaha Corp 多層配線形成法
US5441915A (en) * 1992-09-01 1995-08-15 Taiwan Semiconductor Manufacturing Company Ltd. Process of fabrication planarized metallurgy structure for a semiconductor device
JP2755131B2 (ja) * 1993-10-27 1998-05-20 日本電気株式会社 半導体装置
US5602423A (en) * 1994-11-01 1997-02-11 Texas Instruments Incorporated Damascene conductors with embedded pillars
US5757077A (en) * 1995-02-03 1998-05-26 National Semiconductor Corporation Integrated circuits with borderless vias
JP2940432B2 (ja) * 1995-04-27 1999-08-25 ヤマハ株式会社 半導体装置とその製造方法
JPH0955425A (ja) * 1995-08-10 1997-02-25 Mitsubishi Electric Corp 多層Ａｌ配線構造を有する半導体装置およびその製造方法
US5847464A (en) * 1995-09-27 1998-12-08 Sgs-Thomson Microelectronics, Inc. Method for forming controlled voids in interlevel dielectric

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714806A (ja) * 1993-06-15 1995-01-17 Nec Yamaguchi Ltd 半導体集積回路装置
US5593925A (en) * 1993-07-24 1997-01-14 Yamaha Corporation Semiconductor device capable of preventing humidity invasion

Also Published As

Publication number Publication date
CN1199241A (zh) 1998-11-18
KR100283300B1 (ko) 2001-04-02
KR19980081549A (ko) 1998-11-25
JPH10294363A (ja) 1998-11-04
EP0874398A3 (en) 1999-10-13
US5892284A (en) 1999-04-06
EP0874398A2 (en) 1998-10-28
JP3098450B2 (ja) 2000-10-16
TW393696B (en) 2000-06-11

Similar Documents

Publication Publication Date Title
US5739587A (en) Semiconductor device having a multi-latered wiring structure
US10580726B2 (en) Semiconductor devices and semiconductor packages including the same, and methods of manufacturing the semiconductor devices
US6150725A (en) Semiconductor devices with means to reduce contamination
US8338958B2 (en) Semiconductor device and manufacturing method thereof
US7402903B2 (en) Semiconductor device
US7382038B2 (en) Semiconductor wafer and method for making the same
CN108550588B (zh) 显示面板、显示面板的制造方法和显示装置
KR20170026703A (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
CN1113394C (zh) 半导体集成电路
CN111480226A (zh) 在半导体芯片中的保护结构及用于形成其的方法
EP0856887B1 (en) Process for forming a morphological edge structure to seal integrated electronic devices, and corresponding device
KR20170026702A (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US10658316B2 (en) Bond pad reliability of semiconductor devices
KR19980082595A (ko) 반도체 칩의 가드링(guard-ring)
EP0631314B1 (en) Multiple-metal-level integrated device and fabrication process thereof
KR19990000485A (ko) 반도체 칩의 가드링(guard-ring)
US20050242439A1 (en) Method and structure for connecting ground/power networks to prevent charge damage in silicon on insulator
CN112802759B (zh) 一种半导体芯片及其制造方法
JP3389163B2 (ja) 半導体装置の製造方法
KR100537876B1 (ko) 액정 표시 장치용 패널
US20030089997A1 (en) Tiedowns connected to kerf regions and edge seals
KR100903696B1 (ko) 반도체 장치 및 그 제조 방법
KR100410708B1 (ko) 반도체장치 및 그 제조방법
KR0172526B1 (ko) 반도체 소자의 제조방법
KR100576466B1 (ko) 반도체소자

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20031110

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20031110

Address after: Kawasaki, Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee