CN1213852A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1213852A
CN1213852A CN98120091A CN98120091A CN1213852A CN 1213852 A CN1213852 A CN 1213852A CN 98120091 A CN98120091 A CN 98120091A CN 98120091 A CN98120091 A CN 98120091A CN 1213852 A CN1213852 A CN 1213852A
Authority
CN
China
Prior art keywords
wiring layer
dielectric film
electrode wiring
insulating barrier
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98120091A
Other languages
English (en)
Inventor
冈田纪雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1213852A publication Critical patent/CN1213852A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种半导体装置的制造方法,其特征在于,它包括如下步骤:在一半导体衬底上形成第一绝缘层;在第一绝缘层上形成导电膜;处理导电膜以形成一电极布线层,该布线层端部位于半导体衬底外周部位上的第一绝缘层的一端部的里侧;在包含第一内层绝缘膜和电极布线层的半导体衬底上形成绝缘膜;处理绝缘膜形成第二绝缘膜层,该第二绝缘膜层的端部位于半导体衬底外周部位上的电极布线层的端部外侧。

Description

半导体装置及其制造方法
本发明涉及一种具有多级互连结构的半导体装置及其制造方法。
多级互连技术被用于较高密度地集成半导体集成电路。在此多级互连技术中，布线层必须在一平面绝缘层上形成。作为获得这样一平面绝缘层的方案，化学和机械抛光是可行的。
例如，当要形成一两级互连结构时，在第一电极布线层形成后要形成级间绝缘膜，而第二电极布线层则形成于级间绝缘膜之上。因为第一电极布线层的形成而使得级间绝缘膜表面上出现一个台阶，所以级间绝缘膜的表面是不平整的。相应地，级间绝缘膜可以通过上述CMP方法平整化，第二电极布线层则形成于平整化后的级间绝缘膜上。
电极布线层可利用光刻、蚀刻或类似工艺形成。在光刻工艺中，在晶片周边部位上的可剥离保护膜所引入的外界物质会降低半导体装置的产量并相应产生一个问题。
下面简要介绍可剥离保护层。制造半导体集成电路中，在涂敷于晶片上的光刻胶上利用光刻技术形成图案，用形成的图案作为掩膜蚀刻金属材料，由此形成电极布线层。
在此蚀刻过程中，用夹子夹住晶片的周边部位而在蚀刻装备中固定晶片。更具体地说，在处理一包覆有保护层的晶片时，夹子和晶片的外周部位的保护层膜相互在晶片周边接触。当夹子以这种方式与保护层膜接触时，晶片周边部位上的保护层膜剥离会引入外界物质。
当晶片被放在晶片载体内时，它被传输或被临时保留在托盘上。在这种情况下，同样当晶片周边部位的保护层与晶片载体接触时，保护层剥离并引入外界物质。
按这种方式，晶片周边部位保护膜的出现会产生异物而降低半导体装置的产量。即使晶片周边部位保护膜并不剥离而是保留到分离步骤，它也不会对半导体装置产量的提高有任何作用。
如前所述，光刻工艺中的晶片周边部位上的保护层膜仅仅引起半导体装置的生产量下降，并可在进行蚀刻前通过下述方法或类似方法清除掉。
例如，在阳极保护层的光刻工艺中，晶片周边部位在冲洗之前被曝光，且在冲洗过程中，晶片周边部位的保护层通过冲洗被清除。在此情况下，因保护层被从晶片的周边部位清除，则保护层下面的一层(如保护层)下面的金属膜也在后继的蚀刻步骤中从晶片的周边部位被清除。
在一个正常的半导体装置生产过程中，因光刻和蚀刻被重复10次或更多，每次进行光刻或蚀刻时，都要从晶片的周边部位清除保护层。此保护层膜清除的目的是不仅在电极布线层，而且在级间绝缘膜上形成一通孔。因此，作为蚀刻目标的电极布线层或内层绝缘膜被从晶片的周边部分去除掉。
假定要在一晶片上依次形成第一至第三层。假定第二层的最外端位于第一层的周边部位上第二层最外端的内侧，也即第一层的最外端表面在晶片的外周部位露出。
如果晶片外周部位上的第三层的保护膜清除部分位于第二层最外端的外侧，则相应地第三层的最外端在第二层最外端的外侧。所以，在晶片的外周部分的最外端，第一层和第三层相互接触，而这恰是希望避免的。
在这种情况下，如果第一层和第三层之间的粘附特性差，第三层端部则从晶片外周部位上的第一层剥离而产生异物。如果第一和第三层形成一电极布线层，则二者之间会产生漏电流。
图3所示为日本公开NO.8-31710中介绍的已克服此问题的常规半导体装置。一第一级间绝缘膜2，一电极布线层3和一第二级间绝缘膜4依次在硅衬底上形成。参看图3，光刻工艺中的保护层膜清除区被设计为在晶片的外周部位上，越是较后形成的覆层，其最外端就越靠里。
在图3所示的常规半导体装置中，因电极布线层3的端部从晶片的外周部位露出，如第二级间绝缘膜4的表面通过CMP抛光，第二级间绝缘膜4就会出现所不希望的碾碎现象而产生细屑。这些细屑可能会进入抛光面而损坏它。
即使当电极布线层3不在晶片外周部位的最外端形成，而是被第二级间绝缘膜4覆盖时，离晶片的边越近，晶片的周边部位上的厚度越小。特别地，在三个或更多层中越低者，其端部厚度越小。凭此原因，如电极布线层3上的第二级间绝缘膜通过CMP抛光，在晶片周边部位上的已变薄的第二绝缘膜4会进一步被研磨而消失。然后，电极布线层3的末端就会露出来。在这种情况下，当CMP继续进行时，露出的电极布线层3会被研磨，它的碎屑会进入级间绝缘膜的光滑表面而毁坏它。
本发明的一个目的是提供一种具有多级互连结构，且其中级间绝缘膜不会被化学和机械抛光损坏的半导体装置及其制造方法。
为实现上述目的，根据本发明，提供一种制造半导体装置的方法，它包括如下步骤：在一半导体衬底上形成第一绝缘层；在第一绝缘层上形成导电膜；处理导电膜以形成一电极布线层，该布线层端部位于半导体衬底外周部位上的第一绝缘层的一端部的里侧；在包含第一、和电极布线层的半导体衬底上形成绝缘膜；处理绝缘膜形成第二绝缘膜层，该第二绝缘膜层的端部位于半导体衬底外周部位上的电极布线层的端部外侧。
图1为本发明一实施例的半导体晶片的平面图；
图2A至2L为显示制造图1中半导体晶片的方法各步骤的晶片的外周部位的截面图；
图3为常规半导体晶片的周边部位的截面图。
下面结合附图详述本发明。
图1所示为本发明的第一实施例的半导体晶片，参看图1，多个由半导体集成电路构成的半导体芯片20被设置在半导体晶片10(多表面接合)上。在晶片的周边部位30上不形成芯片20，因为在传输过程中它们会与晶片的固定机构如夹子接触。在蚀刻之前，从晶片的周边部位30清除保护层，且从晶片的周边部位30清除级间绝缘膜和电极布线层。
下面参照A-A向的晶片的周边部位30的截面图描述制造半导体装置方法。
首先，如图2A所示，在构成图1中半导体晶片10的一硅晶片上形成由氧化硅制成的绝缘膜102。在硅晶片101的芯片形成区，半导体元件(如MOS(金属氧化物半导体))晶体管形成于绝缘膜102下方。
为了在绝缘膜102的理想位置上形成接触孔。(图中未示)，在绝缘膜102上形成保护层图案103，如图2B所示。保护层图案103的在晶片周边部位上的端部位于硅晶片101的端部内侧，其后，使用保护层图案103作为掩膜，选择性地蚀刻绝缘膜102，由此在形成第一级间绝缘膜102a的晶片101的表面区域上形成金属膜104，如图2C所示。随后，用于形成布线图案的保护层图案105在金属膜104上形成。在晶片的周边部位30上的保护层图案105的端部位于第一级间绝缘膜102a的端部内侧。换句话说，设W1为晶片102端部与金属膜104端部之间的距离，W2为晶片101和保护层图案105之间的距离，则W2≥W1。
利用保护层图案105作为掩膜选择性地蚀刻金属膜104，由此形成第一级间绝缘膜102a上的第一电极布线层104a，如图2D所示。从而，晶片周边部位30上的第一电极布线层104a的端部位于第一级间绝缘膜102a的端部。在第一电极布线层104a形成后，清除保护层图案105。
如图2E所示，在包含第一电极布线层104a和第一级间绝缘膜102a的晶片101的表面区域上形成一绝缘膜106。因为在晶片周边部位30上只形成两层，第一电极布线层104a的端部上的绝缘膜106并不会变得很薄。
如图2F所示，绝缘膜106的表面通过CMP平整化，因为晶片的周边部位30上的绝缘106不是非常薄，如前所述，利用CMP进行平整化时不会露出第一电极布线层104a的端部。
为了形成连接第一电极布线层104a或元件的一接触孔，在平整化的绝缘膜106形成保护层图案107，如图2G所示。晶片周边部位30上的保护层图案107端部位于第一级间绝缘膜102a端部的相同处或位于后者外侧。换句话说，设W3为晶片101端部与保护层图案107端部之间的距离，则W2≥W3。
利用保护层图案107作掩膜对绝缘膜106进行选择刻蚀，由此形成第二级间绝缘膜106a，如图2H所示。在第二级间绝缘膜106a形成后，保护层图案107被清除。
如图2I所示，在包含第二级间绝缘膜106a的晶片101的表面区上形成金属膜108。如图2J所示，用以形成一布线图案的保护层图案109形成于金属膜108之上。晶片周边部位上的保护层图案109的端部位于第二级间绝缘膜106a的端部内侧。换句话说，设W4为晶片101端部和保护层图案109端部间距离，则W4≥W3。
利用保护层图案109作为掩膜选择性地蚀刻金属膜108，由此形成一第二电极布线层108a，如图2K所示。在第二电极布线层108a形成后，清除保护层图案109。在包含第二电极布线层108a和第二间绝缘膜106a的晶片101表面区域上形成一绝缘膜110。
如前所述，在晶片周边部位30上，第一和第二电极布线层104a和108a的端部几乎形成于同一位置处。也即，在晶片的周边部位30上，第二电极布线层108a的端部并不位于第一电极布线层104a端部的内侧。
因此，晶片周边部位30上，第一电极布线层104a端部的绝缘膜110的厚度并不会变得比其它部位薄。即使当通过CMP将绝缘膜110平整化，如图2L所示，在晶片周边部位30上，第一电极布线层104a的端部被第二级间绝缘膜106a和绝缘膜110包覆，且相应地不会露出。同样，第二电极布线层108a的端部被绝缘膜110包覆也不会露出。
以同样的方式，在晶片周边部位上，形成上电极布线层从而其端部并不位于下电极布线层端部内侧，且形成级间绝缘膜延展到下电极布线层的外部。结果是，以如前所述的方式，当晶片周边部位上的绝缘膜的表面利用CMP平整化时，可防止周边部位的电极布线层的端部露出。
如前所述，根据本发明的，当多级互连结构的级间绝缘层利用CMP平整化时，已形成的下电极布线层的端部不会在晶片周边部位露出，结果是不会产生电极布线层的细屑，也可防止抛光表面受损。

Claims (7)

1、一种半导体装置的制造方法，其特征在于，它包括如下步骤：
在一半导体衬底(101)上形成第一绝缘层(102a)；
在所述第一绝缘层上形成导电膜(104)；
处理导电膜以形成一电极布线层(104a)，该布线层端部位于半导体衬底外周部位上的第一绝缘层的一端部的里侧；
在包含所述第一绝缘层和所述电极布线层的半导体衬底上形成绝缘膜(106)；
处理所述绝缘膜形成第二绝缘膜层(106a)，该第二绝缘膜层的端部位于半导体衬底外周部位上的电极布线层的端部外侧。
2、如权利要求1所述的方法，其特征在于，所述方法进一步包括利用化学和机械抛光平整所述绝缘膜的表面，且形成所述第二绝缘层的步骤中包括通过处理所述平整化后的绝缘膜而形成所述第二绝缘层。
3、如权利要求1所述的方法，其特征在于，所述半导体衬底的所述周边部位上，所述第二绝缘层的端部位于所述第一绝缘层的端部的外侧或相同位置处。
4、如权利要求1所述的方法，其特征在于，所述电极布线层具有一包含一周边端面的表面，该表面被所述第二绝缘层包覆。
5、一种半导体装置，其特征在于，它包括有，
在一半导体衬底(101)上形成的第一绝缘膜(102a)；
在所述第一绝缘膜上形成的电极布线层(104a)；
在所述电极布线层上形成的第二绝缘膜(106a)，所述第二绝缘膜的一端位于所述半导体衬底周边部位上的所述电极布线层的一端外侧，所述电极布线层具有一包含周边端面且被所述第二绝缘层包覆的表面。
6、如权利要求5所述的方法，其特征在于，所述绝缘层具有一利用化学和机械抛光平整化的表面。
7、如权利要求5所述的方法，其特征在于，所述第二绝缘层的端部位于所述第一绝缘层一端的相同位置或其外侧。
CN98120091A 1997-10-08 1998-10-08 半导体装置及其制造方法 Pending CN1213852A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09275768A JP3137051B2 (ja) 1997-10-08 1997-10-08 半導体装置およびその製造方法
JP275768/1997 1997-10-08

Publications (1)

Publication Number Publication Date
CN1213852A true CN1213852A (zh) 1999-04-14

Family

ID=17560130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98120091A Pending CN1213852A (zh) 1997-10-08 1998-10-08 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US6242337B1 (zh)
JP (1) JP3137051B2 (zh)
KR (1) KR100280068B1 (zh)
CN (1) CN1213852A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293378B1 (ko) * 1999-08-31 2001-06-15 윤종용 반도체 장치의 제조방법
KR100420559B1 (ko) * 2001-01-15 2004-03-02 삼성전자주식회사 파티클 발생의 억제가 가능한 반도체 장치의 제조방법
JP2002367939A (ja) * 2001-06-05 2002-12-20 Speedfam Co Ltd 半導体装置の製造方法及びそのための周辺部不要膜除去装置
JP3972988B2 (ja) * 2003-09-17 2007-09-05 沖電気工業株式会社 半導体装置の製造方法
US7364953B2 (en) * 2004-10-22 2008-04-29 Freescale Semiconductor, Inc. Manufacturing method to construct semiconductor-on-insulator with conductor layer sandwiched between buried dielectric layer and semiconductor layers
US7641776B2 (en) * 2005-03-10 2010-01-05 Lsi Corporation System and method for increasing yield from semiconductor wafer electroplating
JP5950531B2 (ja) * 2011-02-09 2016-07-13 キヤノン株式会社 半導体装置の製造方法及び半導体ウエハ
JP2016171165A (ja) * 2015-03-12 2016-09-23 キヤノン株式会社 電子デバイス及び光電変換装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR850004178A (ko) * 1983-11-30 1985-07-01 야마모도 다꾸마 유전체 분리형 집적회로 장치의 제조방법
JPS61125152A (ja) 1984-11-22 1986-06-12 Fujitsu Ltd 半導体装置の製造方法
JPH01185935A (ja) 1988-01-21 1989-07-25 Toshiba Corp 半導体装置の製造方法
JP2820187B2 (ja) * 1992-04-16 1998-11-05 三星電子 株式会社 半導体装置の製造方法
JPH05335300A (ja) 1992-05-27 1993-12-17 Canon Inc 半導体装置
US5486492A (en) * 1992-10-30 1996-01-23 Kawasaki Steel Corporation Method of forming multilayered wiring structure in semiconductor device
JPH0831710A (ja) 1994-07-19 1996-02-02 Nippon Steel Corp 半導体装置の製造方法
JP2956482B2 (ja) * 1994-07-29 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法
US5723385A (en) * 1996-12-16 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd Wafer edge seal ring structure
US5960305A (en) * 1996-12-23 1999-09-28 Lsi Logic Corporation Method to improve uniformity/planarity on the edge die and also remove the tungsten stringers from wafer chemi-mechanical polishing
EP0856887B1 (en) * 1997-01-31 2004-04-28 SGS-THOMSON MICROELECTRONICS S.r.l. Process for forming a morphological edge structure to seal integrated electronic devices, and corresponding device
JP3036456B2 (ja) * 1997-02-07 2000-04-24 日本電気株式会社 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US6242337B1 (en) 2001-06-05
KR100280068B1 (ko) 2001-04-02
JPH11121413A (ja) 1999-04-30
JP3137051B2 (ja) 2001-02-19
KR19990036924A (ko) 1999-05-25

Similar Documents

Publication Publication Date Title
US5926732A (en) Method of making a semiconductor device
US6388198B1 (en) Coaxial wiring within SOI semiconductor, PCB to system for high speed operation and signal quality
JPH0883888A (ja) 集積回路チップ、集積回路チップの形成方法、電子モジュール、および電子モジュールの形成方法
CA2406054A1 (en) Method of forming vias in silicon carbide and resulting devices and circuits
EP0993043A3 (en) Semiconductor package and method of manufacturing the same
US4631806A (en) Method of producing integrated circuit structures
EP0989615A3 (en) Semiconductor device with capacitor and manufacturing method thereof
CN1213852A (zh) 半导体装置及其制造方法
EP0875928A3 (en) Metallization in semiconductor devices
EP0377245B1 (en) Semiconductor device and method of manufacturing a semiconductor device
EP0769813A3 (en) Integrated circuit with planarized dielectric layer between successive polysilicon layers
US4783238A (en) Planarized insulation isolation
US6080653A (en) Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component
KR100444012B1 (ko) 반도체칩의가드링(guard-ring)
US5793103A (en) Insulated cube with exposed wire lead
JPH03220726A (ja) 集積回路の露出平坦誘電層内に延性金属から成る導電路を形成させる方法
US6555911B1 (en) Semiconductor device and method of manufacturing interconnections thereof using copper and tungsten in predetermined ratios
US5609772A (en) Cube maskless lead open process using chemical mechanical polish/lead-tip expose process
WO1997029400A1 (fr) Structure de contact pour cablage multicouche, substrat a matrice active et leur procede de fabrication
JP2001176872A (ja) 半導体装置の製造方法
JP3221411B2 (ja) 半導体装置の製造方法
KR19990082907A (ko) 반도체 장치 및 그 제조 방법
TW331018B (en) Method of fabricating semiconductor devices
US6455434B1 (en) Prevention of slurry build-up within wafer topography during polishing
KR100214851B1 (ko) 반도체 디바이스의 금속 배선 형성 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030716

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030716

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned