CN111293096A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN111293096A
CN111293096A CN201911211107.XA CN201911211107A CN111293096A CN 111293096 A CN111293096 A CN 111293096A CN 201911211107 A CN201911211107 A CN 201911211107A CN 111293096 A CN111293096 A CN 111293096A
Authority
CN
China
Prior art keywords
layer
semiconductor package
core
core layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911211107.XA
Other languages
English (en)
Other versions
CN111293096B (zh
Inventor
李荣官
许荣植
韩泰熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111293096A publication Critical patent/CN111293096A/zh
Application granted granted Critical
Publication of CN111293096B publication Critical patent/CN111293096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：框架，包括由铁磁性材料形成的芯层和贯穿所述芯层的通孔；半导体芯片，设置在所述框架的所述通孔中，并且具有设置有连接垫的有效表面以及与所述有效表面相对的无效表面；包封件，覆盖所述半导体芯片的至少一部分；以及第一连接结构，包括设置在所述半导体芯片的所述有效表面上并且电连接到所述连接垫的第一重新分布层。

Description

半导体封装件
本申请要求于2018年12月7日在韩国知识产权局提交的第10-2018-0156736号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容通过引用被包含于此。
技术领域
本公开涉及一种半导体封装件，例如涉及一种扇出型半导体封装件。
背景技术
半导体封装件在设计方面一直追求轻、薄、短和紧凑，同时在功能方面力求实现需要复杂性和多功能性的系统级封装(SiP)。满足上述技术要求的建议的封装件技术的一种类型是扇出半导体封装件。这样的扇出型半导体封装件具有紧凑的尺寸，并且可通过将连接端子重新分布在设置半导体芯片的区域的外部而允许实现多个引脚。
另一方面，在这样的封装件中，用于形成半导体芯片、重新分布层等的材料彼此不同，因此可能会因热膨胀系数(CTE)的差异而出现翘曲。因此，当以具有大尺寸的面板级制造多个封装件时，可能会因翘曲而难以转移面板，并且可能存在工艺精度降低的问题。
发明内容
本公开的一方面提供一种半导体封装件，所述半导体封装件因其能够物理固定到磁性板而易于制造。
根据本公开的一方面，在半导体封装件中，框架的芯层由铁磁性材料形成。
一种半导体封装件包括：框架，包括由铁磁性材料形成的芯层和贯穿所述芯层的通孔；半导体芯片，设置在所述框架的所述通孔中，并且具有设置有连接垫的有效表面以及与所述有效表面相对的无效表面；包封件，覆盖所述半导体芯片的至少一部分；以及第一连接结构，包括设置在所述半导体芯片的所述有效表面上并且电连接到所述连接垫的第一重新分布层。
通过以下详细描述、附图和权利要求，其他特征和方面将变得显而易见。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B分别是示出扇入型半导体封装件在被封装之前和封装之后的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在中介基板上并最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌入在中介基板中并最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出半导体封装件的示例的示意性截面图；
图10是沿图9的半导体封装件的线I-I′截取的示意性平面图；
图11A至图11D是示出制造图9的半导体封装件的示例的示意性工艺图；
图12是示出半导体封装件的另一示例的示意性截面图；
图13是示出半导体封装件的另一示例的示意性截面图；以及
图14是示出在根据本公开的半导体封装件应用于电子装置的情况下的效果的示意性平面图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
然而，本公开可以以许多不同的形式例示，并且不应被解释为限于这里阐述的具体实施例。更确切地，提供这些实施例以使本公开将是彻底的和完整的，并且将要把本公开的范围充分传达给本领域技术人员。
在整个说明书中，将理解的是，当元件(诸如层、区域或晶圆(基板))被称为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于它们之间的其他元件。相比之下，当元件被称为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可没有元件或层介于它们之间。相同的附图标记始终表示相同的元件。如在这里所使用的，术语“和/或”包括相关所列项中的一项或更多项的任意组合和全部组合。
将显而易见的是，尽管这里可使用术语“第一”、“第二”和“第三”等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，以下所讨论的第一构件、第一组件、第一区域、第一层或第一部分可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了便于描述，这里可使用诸如“上方”、“上面”、“下方”和“下面”等的空间相对术语来描述如附图中所示的一个元件与另一元件的关系。将理解的是，空间相对术语除意图包含附图中描绘的方位之外还意图包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为在其他元件“上方”或“上面”的元件于是将会位于其他元件“下方”或“下面”。因此，术语“上方”可根据附图的具体方位而包含上方方位和下方方位两者。装置也可按照其他方式(旋转90度或处于其他方位)定位，并且可相应地解释这里所使用的空间相对术语。
这里所使用的术语仅用于描述特定实施例，并且本公开不限于此。如这里所使用的，除非上下文另有清楚说明，否则单数形式也意图包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括”和/或“包含”时，列举存在所陈述的特征、数量、步骤、操作、构件、元件和/或它们的组，但不排除存在或添加一个或更多个其他特征、数量、步骤、操作、构件、元件和/或它们的组。
在下文中，将参照示出本公开的实施例的示意图来描述本公开的实施例。在附图中，例如，由于制造技术和/或公差，可预测所示出的形状的改变。因此，本公开的实施例不应被解释为限于这里示出的区域的特定形状，而是例如包括在制造期间引起的形状的变化。以下实施例也可由它们中的一个或组合构成。
以下描述的本公开的内容可具有多种构造，并且这里仅提出所需的构造，但不限于此。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片(诸如模拟数字转换器、专用集成电路(ASIC)等)等。然而，芯片相关组件1020不限于此，并且可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括实现诸如以下的协议的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、仅演进数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括实现各种其他无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000包括可物理连接或电连接到主板1010或者可不物理连接或不电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是能够处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，印刷电路板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到印刷电路板1110。此外，可物理连接或电连接到印刷电路板1110或者可不物理连接或不电连接到印刷电路板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件(例如，半导体封装件1121)，但不限于此。电子装置不必限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不被使用，但是可以被封装并且在封装状态下用在电子装置等中。
这里，因为在电连接方面，半导体芯片和电子装置的主板之间的电路宽度存在差异，所以需要半导体封装。详细地，半导体芯片的连接垫(pad，或者称为“焊盘”)的尺寸以及半导体芯片的连接垫之间的间距非常细小，而用在电子装置中的主板的组件安装垫的尺寸以及主板的组件安装垫之间的间距显著大于半导体芯片的连接垫的尺寸以及半导体芯片的连接垫之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B分别是示出扇入型半导体封装件在被封装之前和封装之后的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A、图3B和图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接垫2222，形成在主体2221的一个表面上并且包括诸如铝(Al)等的导电材料；以及钝化层2223(诸如，氧化物膜、氮化物膜等)，形成在主体2221的一个表面上并且覆盖连接垫2222的至少一部分。在这种情况下，由于连接垫2222可能非常小，因此可能难以将集成电路(IC)安装在中型印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接结构2240，以使连接垫2222重新分布。连接结构2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接垫2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接垫(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，并且可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有大的空间局限性。因此，可能难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。此外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。这里，即使在半导体芯片的I/O端子的尺寸以及半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸以及半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上并最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌入在中介基板中并最终安装在电子装置的主板上的情况的示意性截面图。
参照图5和图6，在扇入型半导体封装件2200中，半导体芯片2220的连接垫2222(即，I/O端子)可通过中介基板2301重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可由模塑材料2290等覆盖。可选地，扇入型半导体封装件2200可嵌入在单独的中介基板2302中，在扇入型半导体封装件2200嵌入在中介基板2302中的状态下，半导体芯片2220的连接垫2222(即，I/O端子)可通过中介基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在中介基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封件2130保护，并且半导体芯片2120的连接垫2122可通过连接结构2140重新分布到半导体芯片2120的外部。在这种情况下，可在连接结构2140上进一步形成钝化层2150，并且可在钝化层2150的开口中进一步形成凸块下金属层2160。可在凸块下金属层2160上进一步形成焊球2170。半导体芯片2120可以是包括主体2121、连接垫2122、钝化层(未示出)等的集成电路(IC)。连接结构2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接垫2122和重新分布层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括形成在半导体芯片2120上的连接结构2140，并且能够使连接垫2122重新分布到半导体芯片2120的区域的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的叠层封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另外，扇出型半导体封装是指如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的封装技术，并且是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
图9是示出扇出型半导体封装件的示例的示意性截面图。
图10是沿图9的半导体封装件的线I-I′截取的示意性平面图。
参照图9和图10，根据实施例的半导体封装件100A可包括：框架110，包括由铁磁性材料形成的芯层111，并且具有贯穿芯层111的通孔110H；半导体芯片120，设置在框架110的通孔110H中，并且具有其上设置有连接垫122的有效表面以及与有效表面背对的无效表面；包封件130，密封框架110和半导体芯片120的至少一部分；第一连接结构140，设置在框架110的下表面上以及半导体芯片120的有效表面上，并且包括电连接到连接垫122的重新分布层142a和142b；第二连接结构180，设置在包封件130上；第一钝化层150，设置在第一连接结构140上；凸块下金属层160，设置在第一钝化层150的开口中；电连接金属件170，设置在第一钝化层150上并连接到凸块下金属层160；以及第二钝化层190，设置在第二连接结构180上。
框架110包括：芯层111，由铁磁性材料形成；布线层112，设置在芯层111的上表面和下表面上；连接过孔113，贯穿芯层111并连接到布线层112；以及芯绝缘层114，覆盖芯层111的大部分表面。框架110可因芯层111而具有磁性。因此，在制造工艺中，框架可通过磁力附连到磁性板等。芯层111可由铁磁性材料形成，因此可具有铁磁特性。铁磁性材料均匀地分布在芯层111中。芯层111可由导电铁磁金属形成，并且可包括例如从由铁(Fe)、镍(Ni)、钴(Co)及它们的合金组成的组中选择的至少一种。铁磁性材料可以是导电铁磁金属。详细地，芯层111可以是通过处理冷轧钢片而提供的层。芯层111可被设置为围绕通孔110H和半导体芯片120，并且可均匀地布置在框架110的整个区域中而不偏移到框架110内的任何一个区域。芯绝缘层114设置为覆盖芯层111的大部分表面，即，覆盖芯层111的上表面、下表面以及除了形成封装件110A的侧表面的最外侧表面之外的侧表面。当芯层111是导电的时，由于芯绝缘层114，芯层111可与第一连接结构140和第二连接结构180以及布线层112电隔离。
当半导体封装件包括框架时，形成框架的主体部分的芯层通常由包括树脂和玻璃纤维的有机材料形成。在这种情况下，芯层本身可具有优异的弯曲特性。然而，芯层的上部和下部的热膨胀系数会因通孔、位于下表面上的重新分布层等而不对称。因此，在封装件中可能发生翘曲。由于这样的翘曲的发生，导致在制造工艺中可能难以转移面板级的封装件。此外，可能难以通过在框架上执行堆叠工艺来形成微电路(诸如，重新分布层)。
另一方面，在根据实施例的半导体封装件100A的情况下，如上所述，由于框架110的芯层111是由铁磁性材料形成的，所以框架110具有磁性。因此，在制造工艺中面板能够利用磁力移动，并且面板物理地固定到磁性板，如此平坦度可保持在预定水平。因此，可防止在工艺期间发生因翘曲导致的缺陷。
在下文中，将更详细地描述包括在根据示例性实施例的半导体封装件100A中的各个组件。
框架110可根据特定材料提高半导体封装件100A的刚性，并且用于确保包封件130的厚度的均匀性。框架110可具有通孔110H，通孔110H至少贯穿芯层111。在通孔110H中，设置有半导体芯片120，并且可根据需要与无源组件一起设置。如图10中所示，通孔110H可具有围绕半导体芯片120的壁表面，但不限于此。框架110除了包括芯层111和芯绝缘层114之外，还可包括布线层112和连接过孔113，以用作电连接构件。
布线层112可提供封装件与连接过孔113的上/下电连接路径，并且可用于重新分布连接垫122。布线层112设置在芯层111的上表面和下表面上，并且可通过芯绝缘层114与芯层111电隔离。用于布线层112的形成的材料也可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。布线层112可根据相应的层的设计执行各种功能。例如，布线层112可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案(诸如，数据信号图案等)。此外，布线层112可包括过孔垫、电连接金属垫等。布线层112可使用已知的镀覆工艺形成，并且每个布线层112可形成有种子层和导体层。
连接过孔113贯穿芯层111的上表面和下表面，并且可通过芯绝缘层114与芯层111电隔离。连接过孔113可使形成在芯层111的上表面和下表面上的布线层112彼此电连接，从而在框架110中产生电路径。用于连接过孔113的形成的材料也可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的金属材料。连接过孔113可以是用金属材料填充的填充型过孔，或者可以是金属材料沿通路孔的壁表面形成的共形型过孔。连接过孔113中的每个可具有包括基本恒定宽度的圆柱形状。此外，连接过孔中的每个可具有锥形形状。连接过孔113可使用镀覆工艺形成，并且可形成有种子层和导体层。
如图10中所示，芯绝缘层114可设置在通孔110H的侧壁上、连接过孔113的侧壁上以及芯层111的上表面和下表面上。芯绝缘层114的材料没有具体限制。例如，绝缘材料可用作芯绝缘层的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、其中热固性树脂或热塑性树脂与无机填料混合的树脂(例如，ABF(Ajinomoto Build-up Film)等)。可选地，绝缘材料可以是其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料(例如，半固化片)。
半导体芯片120可以是其中设置数百至数百万个或更大量的元件集成在单个芯片中的集成电路(IC)。IC可以是，例如，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等的处理器芯片(具体地，应用处理器(AP))。然而，本公开不限于此，并且半导体芯片可以是诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等的逻辑芯片，或者是诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等的存储器芯片，但不限于此。此外，这些芯片相关组件也可进行组合。
在半导体芯片120中，设置有连接垫122的一侧为有效表面，并且相对侧为无效表面。半导体芯片120可在有效晶圆的基础上形成。在这种情况下，半导体芯片120的主体121的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体121上。连接垫122可使半导体芯片120电连接到其他组件。连接垫122中的每个的材料可以是诸如铝(Al)等的导电材料。使连接垫122暴露的钝化层123可形成在主体121上，并且钝化层123可以是氧化物层、氮化物层等或者氧化物层和氮化物层的双层。
包封件130可填充通孔110H的至少一部分，同时密封半导体芯片120。包封件130的包封形式没有具体限制，而可以是包封件130包围半导体芯片120的至少一部分的形式。在这种情况下，包封件130可覆盖框架110的至少一部分和半导体芯片120的无效表面，并且填充通孔110H的壁表面与半导体芯片120的侧表面之间的空间的至少一部分。另外，包封件130可填充通孔110H，因此可根据特定材料而用作粘合剂以固定半导体芯片120并减小屈曲。包封件130可包括绝缘材料。绝缘材料可以是包含无机填料和绝缘树脂(例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂)的材料，或者是其中在热固性树脂或热塑性树脂中包含诸如无机填料的增强材料的树脂，具体地，可以是ABF(AjinomotoBuild-up Film)、FR-4树脂、双马来酰亚胺三嗪(BT)树脂等。此外，如果需要，可使用诸如环氧塑封料(EMC)的模塑材料，或者可使用感光材料(即，感光包封件(PIE))。如果需要，可使用绝缘树脂(诸如，热固性树脂或热塑性树脂)与无机填料一起浸在芯材料(诸如，玻璃纤维(或玻璃布或玻璃织物)的材料。
第一连接结构140可重新分布半导体芯片120的连接垫122。半导体芯片120的具有各种功能的数十个至数百个连接垫122可通过第一连接结构140重新分布，并且可根据功能通过电连接金属件170物理连接或电连接到外部。第一连接结构140可包括：第一绝缘层141a，设置在框架110和半导体芯片120的有效表面上；第一重新分布层142a，设置在第一绝缘层141a上；第一过孔143a，贯穿第一绝缘层141a并将连接垫122电连接到第一重新分布层142a；第二绝缘层141b，设置在第一绝缘层141a上；第二重新分布层142b，设置在第二绝缘层141b上；以及第二过孔143b，电连接第一重新分布层142a和第二重新分布层142b，同时贯穿第二绝缘层141b。第一连接结构140的绝缘层、重新分布层和过孔的数量可大于附图中所示的绝缘层、重新分布层和过孔的数量。
第一绝缘层141a和第二绝缘层141b的材料可以是绝缘材料。在这种情况下，绝缘材料可以是感光绝缘材料(PID)。在这种情况下，可通过光导孔引入精细节距，因此这在微电路和高密度设计中是有利的，并且可有效地重新分布半导体芯片120的数十至数百万个连接垫122。第一绝缘层141a和第二绝缘层141b之间的边界可以是清晰的，或者它们之间的边界可不明显。
第一重新分布层142a和第二重新分布层142b可重新分布半导体芯片120的连接垫122，以电连接到电连接金属件170。第一重新分布层142a和第二重新分布层142b中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。第一重新分布层142a和第二重新分布层142b可根据相应的层的设计执行各种功能。例如，重新分布层可包括接地(GND)图案，并且可包括电力(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除了接地(GND)信号图案、电力(PWR)信号图案等之外的各种信号图案(诸如，数据信号图案等)。此外，第一重新分布层142a和第二重新分布层142b可包括过孔垫图案、电连接金属垫图案等。
第一过孔143a和第二过孔143b使形成在不同层上的第一重新分布层142a和第二重新分布层142b彼此电连接，并且使半导体芯片120的连接垫22电连接到第一重新分布层142a。当半导体芯片120为裸片时，第一过孔143a和第二过孔143b可与连接垫122物理接触。第一过孔143a和第二过孔143b中的每个的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。可用导电材料完全填充第一过孔143a和第二过孔143b中的每个，或者也可沿过孔的壁形成导电材料。此外，第一过孔143a和第二过孔143b可具有现有技术已知的全部形状(诸如，锥形形状、圆柱形形状等)。
在包封件130上，可设置包括背侧重新分布层182和背侧过孔183的第二连接结构180。背侧重新分布层182设置在包封件130上，并且可通过贯穿包封件130的背侧过孔183连接到框架110的布线层112。第二连接结构180可电连接到半导体芯片120的连接垫122和/或第一连接结构140。此外，第二连接结构180可将安装在封装件的上部上的半导体芯片或半导体封装件电连接到封装件的下部中的第一连接结构140。背侧重新分布层182的至少一部分可通过第二钝化层190向上暴露，以与上部中的结构连接。根据实施例，在半导体芯片120的上部中的背侧重新分布层182具有板形状，并且背侧过孔183可包括具有预定长度的沟槽过孔或线过孔的形状。在这种情况下，电磁波的几乎所有运动路径均被阻挡，因此屏蔽电磁波的效果可以是更加优异的。背侧重新分布层182和背侧过孔183也可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。
第一钝化层150可保护第一连接结构140免受外部物理损坏或化学损坏。第一钝化层150可具有使第一连接结构140的第二重新分布层142b的至少一部分暴露的开口。形成在第一钝化层150中的开口的数量可以是数十至数千个。第一钝化层150的材料没有具体限制。例如，绝缘材料可用作第一钝化层的材料。在这种情况下，绝缘材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、其中热固性树脂或热塑性树脂与无机填料混合或与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片、ABF、FR-4、BT等)。可选地，也可使用阻焊剂。第二钝化层190形成在第二连接结构180上，以保护第二连接结构180。第一钝化层150和第二钝化层190包括相同的材料，从而用于通过对称效应控制热膨胀系数(CTE)。
凸块下金属层160可提高电连接金属件170的连接可靠性，以提高半导体封装件100A的板级可靠性。凸块下金属层160可连接到第一连接结构140的通过第一钝化层150的开口暴露的第二重新分布层142b。凸块下金属层160可通过任意已知的金属化方法使用任意已知的导电材料(诸如，金属)形成在第一钝化层150的开口中，但不限于此。
电连接金属件170可将半导体封装件100A物理连接和/或电连接到外部电源。例如，半导体封装件100A可通过电连接金属件170安装在电子装置的主板上。电连接金属件170可由例如焊料等的导电材料形成。然而，这仅是示例，电连接金属件170中的每个的材料不被具体限制于此。电连接金属件170中的每个可以是焊盘、焊球、引脚等。电连接金属件170可形成为多层结构或单层结构。当电连接金属件170包括多层时，电连接金属件可包括铜柱和焊料。当电连接金属件包括单层时，电连接金属件包括锡-银焊料或铜。然而，电连接金属件仅为示例，并且本公开不限于此。电连接金属件170的数量、间距、布置形式等没有具体限制，而本领域技术人员可根据设计细节进行充分地修改。例如，电连接金属件170可按照数十至数千的数量设置，或者可按照数十至数千或更多或者数十至数千或更少的数量设置。
电连接金属件170中的至少一个可设置在半导体芯片120的扇出区域中。扇出区域是指除了设置有半导体芯片120的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可允许实现多个输入/输出(I/O)端子，并且可促进3D互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。
图11A至图11D是示出制造图9的半导体封装件的示例的示意性工艺图。
参照图11A，首先准备由铁磁性材料形成的芯层111。芯层111可以是铁磁性材料层(例如，冷轧钢片)。然后，在芯层111中形成第一孔H1和第二孔H2。第一孔H1和第二孔H2形成为贯穿芯层111的两侧，并且可使用例如激光钻机等形成。在这种情况下，第一孔H1和第二孔H2可具有包括基本恒定宽度的圆柱形状，而不是锥形形状。第一孔H1可包括随后安装半导体芯片120的区域，而第二孔H2可以是形成连接过孔113的区域。然后，在芯层111上堆叠芯绝缘层114，并且去除与第二孔H2相对应的区域中的绝缘材料。芯绝缘层114形成为覆盖芯层111的上表面、下表面和侧壁，并且可使用诸如层压、涂覆、沉积等的方法形成。然后，形成使用导电材料填充第二孔H2的连接过孔113，并在芯层111的两侧上形成布线层112，以完成框架110。可使用镀覆工艺形成连接过孔113和布线层112。
参照图11B，形成贯穿框架110的上表面和下表面的通孔110H，并且将粘合膜210附着到框架110的一侧。然后，将半导体芯片120设置在通孔110H中，并使用包封件130密封半导体芯片120。然后，利用磁力将第一磁性板222(诸如，磁体)附接到包封件130的上表面，并且从相对侧去除粘合膜210。第一磁性板222可以是例如永磁体或电磁体。当第一磁性板222为电磁体时，可易于调节磁力。因此，第一磁性板222易于附接到封装件或从封装件拆卸。
参照图11C，在半导体芯片120的下部中形成第一连接结构140，形成覆盖第一连接结构140的第一钝化层150，在第一钝化层150中形成使第二重新分布层142b的至少一部分暴露的开口，并且在开口中形成凸块下金属层160。在形成第一连接结构140期间，第一磁性板222可控制翘曲。换句话说，由于将正在制造的封装件附接并固定到第一磁性板222，所以可相对减轻翘曲。因此，可形成具有高精度的第一连接结构140的第一重新分布层142a和第二重新分布层142b。然后，去除第一磁性板222，并且将第二磁性板224附接到相对侧(即，第一钝化层150和凸块下金属层160的下部)。第一连接结构140介于在第二磁性板224和框架110之间，但由于芯层111的铁磁特性，所以可通过磁力将正在制造的整个封装件附接到第二磁性板224。
参照图11D，在包封件130的上部形成贯穿包封件130的通路孔之后，执行镀覆工艺以形成包括背侧过孔183和背侧重新分布层182的第二连接结构180，并且形成第二钝化层190。然后，去除第二磁性板224，并且将第三磁性板226附接到相对侧(即，第二钝化层190)。然后，在凸块下金属层160上形成电连接金属件170。第二连接结构180介于第三磁性板226和框架110之间，由于芯层111的铁磁特性，所以可通过磁力将正在制造的整个封装件附接到第三磁性板226。在一些情况下，可仅形成凸块下金属层160，而不形成电连接金属件170，此后，如果需要，可通过单独的后续工艺来形成电连接金属件。
另外，一系列工艺可包括：以面板级制造大尺寸的框架110以利于批量生产，通过上述工艺制造多个封装件100A，然后通过锯切工艺对个体封装件100A执行个体化处理。
图12是示出半导体封装件的另一示例的示意性截面图。
参照图12，在根据另一实施例的半导体封装件100B中，框架110还包括金属层115。金属层115可设置在通孔110H的内侧壁中的芯绝缘层114上，并且可延伸到芯层111的上表面和下表面。金属层115可设置为围绕半导体芯片120，并且可在至少一个区域中连接到布线层112。金属层115可用作接地件。在这种情况下，金属层可电连接到第一连接结构的第一重新分布层142a和第二重新分布层142b的接地件。可引入金属层115以提高半导体芯片120的电磁干扰(EMI)屏蔽效果和散热效果。金属层115可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。其他构造与在上述半导体封装件100A等中描述的构造基本相同，因此将省略其详细描述。
图13是示出半导体封装件的另一示例的示意性截面图。
参照图13，在根据另一实施例的半导体封装件100C中，框架110可包括：芯层111；芯绝缘层114，围绕芯层111的表面的至少一部分；第一布线层112a和第二布线层112b，设置在芯层111两侧的芯绝缘层114上；第一堆积层116a和第二堆积层116b，分别设置在芯层111的两侧上，并且分别部分覆盖第一布线层112a和第二布线层112b；第三布线层112c，设置在第一堆积层116a的与嵌有第一布线层112a的一侧相对的一侧上；第四布线层112d，设置在第二堆积层116b的与嵌有第二布线层112b的一侧相对的一侧上；第一连接过孔113a，贯穿芯层111并电连接第一布线层112a和第二布线层112b；第二连接过孔113b，贯穿第一堆积层116a并电连接第一布线层112a和第三布线层112c；以及第三连接过孔113c，贯穿第二堆积层116b并电连接第二布线层112b和第四布线层112d。由于框架110可包括更大数量的布线层112a、112b、112c和112d，因此可进一步简化第一连接结构140。
芯层111的厚度可大于第一堆积层116a的厚度和第二堆积层116b的厚度。芯层111可基本上相对较厚以便于保持刚性和磁性，并且可引入第一堆积层116a和第二堆积层116b以便形成更大数量的布线层。如上所述，芯层111可由铁磁性材料形成，并且第一堆积层116a和第二堆积层116b可由绝缘材料形成，例如，包括填料和绝缘树脂的ABF或PID膜，但实施例不限于此。
其他构造与在上述半导体封装件100A等中描述的构造基本相同，因此将省略其详细描述。
图14是示出在根据本公开的半导体封装件应用于电子装置的情况下的效果的示意性平面图。
参照图14，近来，随着用于移动装置1100A和1100B的显示器尺寸的增加，增大电池容量的必要性也在增加。这里，由于电池容量增大，所以电池1180所占据的面积增加。为此，需要减小印刷电路板1101(诸如，主板)的尺寸。因此，由于组件的安装面积减小，所以由模块1150(包括电源管理集成电路(PMIC)和无源组件)占据的面积逐渐减小。在这种情况下，当将根据实施例的半导体封装件100A、100B或100C应用于模块1150时，能够减小尺寸。因此，可有效地使用上述变得越来越小的面积。
如上所述，根据本公开中的实施例，可提供一种半导体封装件，该半导体封装件可物理地固定到磁性板上以易于制造。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变形。

Claims (19)

1.一种半导体封装件，所述半导体封装件包括：
框架，包括芯层和通孔，所述芯层由铁磁性材料形成，所述通孔贯穿所述芯层；
半导体芯片，设置在所述框架的所述通孔中，并且具有其上设置有连接垫的有效表面以及与所述有效表面相对的无效表面；
包封件，覆盖所述半导体芯片的至少一部分；以及
第一连接结构，设置在所述半导体芯片的所述有效表面上，并且包括电连接到所述连接垫的第一重新分布层。
2.根据权利要求1所述的半导体封装件，其中，所述框架还包括芯绝缘层，所述芯绝缘层覆盖所述芯层的表面的至少一部分。
3.根据权利要求2所述的半导体封装件，其中，所述框架还包括：
布线层，设置在所述芯层的两侧上并且电连接到所述连接垫；以及
连接过孔，贯穿所述芯层并且连接到所述布线层，并且具有由所述芯绝缘层围绕的侧表面。
4.根据权利要求3所述的半导体封装件，其中，所述布线层通过所述芯绝缘层与所述芯层间隔开。
5.根据权利要求3所述的半导体封装件，其中，所述连接过孔具有包括恒定宽度的圆柱形形状。
6.根据权利要求3所述的半导体封装件，所述半导体封装件还包括：
第二连接结构，包括过孔和第二重新分布层，所述过孔贯穿所述包封件并连接到所述框架的所述布线层，所述第二重新分布层设置在所述过孔上。
7.根据权利要求1所述的半导体封装件，其中，所述铁磁性材料包括铁磁金属材料。
8.根据权利要求1所述的半导体封装件，其中，所述铁磁性材料包括从由铁、镍、钴及它们的合金组成的组中选择的至少一种。
9.根据权利要求1所述的半导体封装件，其中，所述铁磁性材料均匀地分布在所述芯层中。
10.根据权利要求1所述的半导体封装件，其中，所述框架包括：第一布线层和第二布线层，分别设置在所述芯层的两侧上；第一堆积层和第二堆积层，分别设置在所述芯层的两侧上，并且分别覆盖所述第一布线层的至少一部分和所述第二布线层的至少一部分；第三布线层，设置在所述第一堆积层上；以及第四布线层，设置在所述第二堆积层上，并且
所述第一布线层、所述第二布线层、所述第三布线层和所述第四布线层电连接到所述连接垫。
11.根据权利要求10所述的半导体封装件，其中，所述框架还包括芯绝缘层，所述芯绝缘层覆盖所述芯层的表面的至少一部分，并且设置在所述芯层与所述第一堆积层之间和所述芯层与所述第二堆积层之间。
12.根据权利要求11所述的半导体封装件，其中，所述芯绝缘层介于所述芯层与所述第一布线层之间和所述芯层与所述第二布线层之间。
13.根据权利要求2所述的半导体封装件，其中，所述芯绝缘层覆盖所述芯层的上表面、所述芯层的下表面以及所述芯层的除了形成所述半导体封装件的侧表面的最外侧表面之外的侧表面。
14.根据权利要求2所述的半导体封装件，所述半导体封装件还包括金属层，所述金属层设置在所述芯绝缘层上以及所述芯层的上表面和下表面上。
15.根据权利要求10所述的半导体封装件，其中，所述芯层的厚度大于所述第一堆积层的厚度和所述第二堆积层的厚度。
16.一种半导体封装件，所述半导体封装件包括：
框架，具有通孔和由铁磁性材料形成的芯层，其中，所述芯层围绕所述通孔；
半导体芯片，设置在所述框架的所述通孔中，并且具有其上设置有连接垫的有效表面以及与所述有效表面相对的无效表面；
包封件，覆盖所述半导体芯片的至少一部分；以及
连接结构，设置在所述半导体芯片的所述有效表面上，并且包括电连接到所述连接垫的重新分布层，
其中，所述框架因所述芯层而具有磁性。
17.根据权利要求16所述的半导体封装件，其中，所述框架还包括芯绝缘层，所述芯绝缘层覆盖所述芯层的表面的至少一部分。
18.根据权利要求17所述的半导体封装件，其中，所述框架还包括连接过孔，所述连接过孔贯穿所述芯层并且通过所述芯绝缘层与所述芯层间隔开。
19.根据权利要求17所述的半导体封装件，其中，所述芯绝缘层包括半固化片或ABF。
CN201911211107.XA 2018-12-07 2019-12-02 半导体封装件 Active CN111293096B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0156736 2018-12-07
KR1020180156736A KR102595864B1 (ko) 2018-12-07 2018-12-07 반도체 패키지

Publications (2)

Publication Number Publication Date
CN111293096A true CN111293096A (zh) 2020-06-16
CN111293096B CN111293096B (zh) 2024-05-24

Family

ID=70971151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911211107.XA Active CN111293096B (zh) 2018-12-07 2019-12-02 半导体封装件

Country Status (3)

Country Link
US (1) US11239148B2 (zh)
KR (1) KR102595864B1 (zh)
CN (1) CN111293096B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102595864B1 (ko) * 2018-12-07 2023-10-30 삼성전자주식회사 반도체 패키지
KR102422471B1 (ko) 2022-04-21 2022-07-20 (주)진전기엔지니어링 전기철도 케이블 단자함 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072370A1 (en) * 2007-09-06 2009-03-19 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate, method of manufacturing the same, and semiconductor device
US20180096927A1 (en) * 2016-10-04 2018-04-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180138127A1 (en) * 2015-04-17 2018-05-17 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US20180337454A1 (en) * 2017-05-16 2018-11-22 Samsung Electro-Mechanics Co., Ltd. Filter module and front end module including the same

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6586822B1 (en) * 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6586276B2 (en) * 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
JP2005011837A (ja) * 2003-06-16 2005-01-13 Nippon Micron Kk 半導体装置用基板、半導体装置およびその製造方法
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
US20090001528A1 (en) * 2007-06-27 2009-01-01 Henning Braunisch Lowering resistance in a coreless package
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US8183696B2 (en) * 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
WO2012122388A2 (en) * 2011-03-08 2012-09-13 Georgia Tech Research Corporation Chip-last embedded interconnect structures and methods of making the same
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6200178B2 (ja) * 2013-03-28 2017-09-20 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
US9379097B2 (en) * 2014-07-28 2016-06-28 Apple Inc. Fan-out PoP stacking process
JP6393566B2 (ja) * 2014-09-17 2018-09-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
TWI559341B (zh) * 2014-11-28 2016-11-21 矽品精密工業股份有限公司 電子封裝件
US9984979B2 (en) * 2015-05-11 2018-05-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
US10199337B2 (en) * 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
TWI562318B (en) 2015-09-11 2016-12-11 Siliconware Precision Industries Co Ltd Electronic package and fabrication method thereof
US9853003B1 (en) * 2016-07-26 2017-12-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101994752B1 (ko) * 2016-07-26 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
KR102055594B1 (ko) * 2017-07-04 2019-12-16 삼성전자주식회사 팬-아웃 반도체 패키지
US10163773B1 (en) * 2017-08-11 2018-12-25 General Electric Company Electronics package having a self-aligning interconnect assembly and method of making same
US10797017B2 (en) * 2018-03-20 2020-10-06 Unimicron Technology Corp. Embedded chip package, manufacturing method thereof, and package-on-package structure
EP3633721A1 (en) * 2018-10-04 2020-04-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with face-up and face-down embedded components
KR102595864B1 (ko) * 2018-12-07 2023-10-30 삼성전자주식회사 반도체 패키지
US11452199B2 (en) * 2019-09-12 2022-09-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic module with single or multiple components partially surrounded by a thermal decoupling gap

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072370A1 (en) * 2007-09-06 2009-03-19 Shinko Electric Industries Co., Ltd. Multilayer wiring substrate, method of manufacturing the same, and semiconductor device
US20180138127A1 (en) * 2015-04-17 2018-05-17 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US20180096927A1 (en) * 2016-10-04 2018-04-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180337454A1 (en) * 2017-05-16 2018-11-22 Samsung Electro-Mechanics Co., Ltd. Filter module and front end module including the same

Also Published As

Publication number Publication date
KR20200069562A (ko) 2020-06-17
KR102595864B1 (ko) 2023-10-30
US20200185321A1 (en) 2020-06-11
US11239148B2 (en) 2022-02-01
CN111293096B (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
CN109755191B (zh) 扇出型半导体封装件
TWI655720B (zh) 扇出型半導體封裝
CN110137149B (zh) 扇出型半导体封装件
CN111293111B (zh) 天线模块
CN110828391B (zh) 扇出型半导体封装件
CN111725148B (zh) 半导体封装件
CN109727958B (zh) 扇出型半导体封装件
CN109755189B (zh) 扇出型半导体封装件
CN110957292A (zh) 扇出型半导体封装件
CN110993587B (zh) 半导体封装件
CN111048484A (zh) 半导体封装件
CN110867418A (zh) 扇出型半导体封装件
CN110739286A (zh) 半导体封装件
CN111146095A (zh) 半导体封装件及板组件
CN111755426A (zh) 半导体封装件
CN111244079A (zh) 封装件模块
CN111293096B (zh) 半导体封装件
CN111128937B (zh) 半导体封装件
CN110676229B (zh) 半导体封装件
CN111180419B (zh) 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构
CN111106083A (zh) 半导体封装件
CN111223852A (zh) 半导体封装件
US11557534B2 (en) Semiconductor package
CN111199950B (zh) 扇出型半导体封装件
CN110783296B (zh) 扇出型半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant