CN111261580B - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN111261580B
CN111261580B CN201911139490.2A CN201911139490A CN111261580B CN 111261580 B CN111261580 B CN 111261580B CN 201911139490 A CN201911139490 A CN 201911139490A CN 111261580 B CN111261580 B CN 111261580B
Authority
CN
China
Prior art keywords
wafer
electrode
back surface
insulating film
strained layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911139490.2A
Other languages
English (en)
Other versions
CN111261580A (zh
Inventor
西田吉辉
饭田英一
千东谦太
金永奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN111261580A publication Critical patent/CN111261580A/zh
Application granted granted Critical
Publication of CN111261580B publication Critical patent/CN111261580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

提供晶片的加工方法，使对晶片进行加工而制造器件芯片的工序简化。晶片的加工方法对晶片进行加工，该晶片埋设有贯通电极，形成有覆盖贯通电极的第1绝缘膜，其中，晶片的加工方法具有如下步骤：磨削步骤，按照覆盖贯通电极的第1绝缘膜不在背面侧露出的程度从背面侧磨削晶片；电极突出步骤，对晶片的背面进行蚀刻而使被第1绝缘膜覆盖的贯通电极在背面侧突出；应变层形成步骤，对贯通电极已突出的该晶片的背面提供等离子化的惰性气体，在晶片的背面上形成应变层；绝缘膜形成步骤，在晶片的背面上形成第2绝缘膜；和电极形成步骤，在与贯通电极重叠的区域中，将第1绝缘膜和第2绝缘膜去除，形成与在晶片的背面侧露出的贯通电极连接的背面侧电极。

Description

晶片的加工方法
技术领域
本发明涉及埋设有贯通(Via)电极的晶片的加工方法。
背景技术
搭载于电子设备的器件芯片如下形成：在由半导体等材料形成的晶片的正面上设定多条交叉的分割预定线，在由该分割预定线划分的各区域内形成器件，沿着分割预定线对该晶片进行分割，从而形成该器件芯片。近年来，为了器件芯片的省空间化，需要薄型的器件芯片，在对晶片进行分割之前，从背面侧进行磨削，薄化至规定的完工厚度。
另外，近年来，要求将器件芯片安装于规定的安装对象时的安装面积的省面积化、器件芯片的高性能化。因此，制造出将多个器件芯片层叠并将器件芯片的层叠体纳入一个封装而得的封装芯片。
但是，以往该封装芯片所包含的多个器件芯片通过引线接合等方法而相互连接，但在该情况下，必须按照用于接线的区域所需的量使封装增大，器件芯片的多层化已达到极限。
因此，例如开发了如下的技术：在该器件芯片上形成沿厚度方向贯通器件芯片的Via电极(贯通电极)，利用该贯通电极将多个器件芯片间连接。例如，通过形成在将硅晶片分割而制作的器件芯片上的贯通电极而将上下的器件芯片连接的技术被称为TSV(Throughsilicon via，硅通孔)。该贯通电极能够形成得比接合引线短，因此TSV技术还有助于封装芯片的处理的高速化。
具有贯通电极的器件芯片通过以下说明的步骤进行制作。首先准备圆板状的晶片，在形成器件之前或之后，在由分割预定线划分的各区域内从正面将贯通电极埋入至超过该器件芯片的完工厚度的规定深度。另外，为了使贯通电极与晶片之间绝缘，还根据贯通电极的形成工艺的情况，在埋入贯通电极的孔(通孔)的内壁上形成氧化硅膜等绝缘膜。
并且，从背面侧对该晶片进行磨削，然后使贯通电极在背面侧露出。另外，在贯通电极的露出部分形成作为端子的电极(凸块)，沿着分割预定线对该晶片进行分割(参照专利文献1)。
专利文献1：日本特开2014-33160号公报
在使埋入于晶片的贯通电极在背面侧露出时，首先从该晶片的背面侧照射透过构成晶片的材料的波长的红外线等，对贯通电极的底部与晶片的背面之间的距离(深度)进行检测。接着，按照覆盖贯通电极的绝缘膜不在背面侧露出的程度从背面侧对晶片进行磨削。另外，通过对晶片的背面侧进行蚀刻，在将晶片薄化至器件芯片的完工厚度的同时，使被该绝缘膜覆盖的贯通电极在晶片的背面侧突出。
然后，在晶片的背面侧形成作为防止金属元素等从外部扩散至晶片(器件芯片)的内部的去疵层的氮化硅膜，进而在晶片的背面侧形成作为钝化膜的氧化硅膜。然后，通过CMP(Chemical Mechanical Polishing，化学机械研磨)将与贯通电极重叠的去疵层、钝化膜以及覆盖该贯通电极的绝缘膜去除，从而使贯通电极在晶片的背面侧露出。另外，在露出的贯通电极上形成作为端子的电极(凸块)。
这样，经由多个步骤而形成具有贯通电极的器件芯片，因此存在该器件芯片的制造成本容易增高的趋势，需要步骤的简略化。例如形成作为去疵层的氮化硅膜的步骤花费较大的成本，因此为了削减该器件芯片的制造成本，期望省略该步骤。
发明内容
本发明是鉴于该问题点而完成的，其目的在于提供晶片的加工方法，能够使对埋设有贯通电极的晶片进行加工而制造具有贯通电极的器件芯片的工序简略化且低成本化。
根据本发明的一个方式，提供晶片的加工方法，对如下的晶片进行加工，该晶片在正面上设定有交叉的多条分割预定线，在由该分割预定线划分的各区域内形成有器件，在该各区域内埋设有沿着厚度方向的贯通电极，该晶片形成有覆盖该贯通电极的第1绝缘膜，其特征在于，该晶片的加工方法具有如下的步骤：保护部件配设步骤，在该晶片的该正面上配设保护部件；磨削步骤，利用卡盘工作台对该晶片的该保护部件侧进行保持，按照覆盖该贯通电极的该第1绝缘膜不在背面侧露出的程度从该背面侧对该晶片进行磨削；电极突出步骤，在实施了磨削步骤之后，将该晶片收纳于第1真空腔室中，对该晶片的背面提供等离子化的第1蚀刻气体，对该晶片的该背面进行蚀刻，从而使被该第1绝缘膜覆盖的该贯通电极在该背面侧突出；应变层形成步骤，在该电极突出步骤之后，对该贯通电极已突出的该晶片的该背面提供等离子化的惰性气体，在该晶片的该背面上形成应变层；绝缘膜形成步骤，在该应变层形成步骤之后，在形成有该应变层的该晶片的该背面上形成第2绝缘膜；以及电极形成步骤，在该绝缘膜形成步骤之后，在与该贯通电极重叠的区域中，将该第1绝缘膜和该第2绝缘膜去除，形成与在该晶片的该背面侧露出的该贯通电极连接的背面侧电极。
优选在该应变层形成步骤中，在保持将该晶片收纳于在该电极突出步骤中收纳该晶片的该第1真空腔室的状态不变而将该第1蚀刻气体排气之后，对该第1真空腔室提供等离子化的该惰性气体。
或者，优选还具有如下的氧化膜去除步骤：在该电极突出步骤之后且在该应变层形成步骤之前，将该晶片收纳于第2真空腔室，对该晶片的该背面提供等离子化的第2蚀刻气体，将该晶片的该背面上所形成的自然氧化膜去除，在该应变层形成步骤中，在保持将该晶片收纳于该第2真空腔室的状态不变而将该第2蚀刻气体排气之后，将等离子化的该惰性气体提供至该第2真空腔室。
在本发明的一个方式的晶片的加工方法中，从背面侧对埋设有被第1绝缘膜覆盖的贯通电极的晶片进行磨削，然后提供等离子化的第1蚀刻气体，对晶片的背面进行蚀刻，使该贯通电极在背面侧突出。然后，对该贯通电极已突出的该晶片的背面提供等离子化的惰性气体，在该晶片的该背面上形成应变层。
该应变层作为将想要从外部进入至该晶片的金属元素去疵的去疵层发挥功能，因此无需另外形成作为去疵层发挥功能的氮化硅膜，工序简略化。然后，当沿着分割预定线对形成有作为去疵层发挥功能的应变层的晶片进行分割时，能够制造具有贯通电极的各个器件芯片。
因此，根据本发明的一个方式，提供晶片的加工方法，能够使对埋设有贯通电极的晶片进行加工而制造具有贯通电极的器件芯片的工序简略化且低成本化。
附图说明
图1的(A)是示意性示出晶片的立体图，图1的(B)是将晶片放大而示意性示出的立体图。
图2的(A)是示意性示出保护部件配设步骤的立体图，图2的(B)是示意性示出测量贯通电极的深度的情况的剖视图。
图3的(A)是示意性示出磨削步骤的剖视图，图3的(B)是示意性示出实施了磨削步骤之后的晶片的剖视图。
图4是示意性示出等离子蚀刻装置的剖视图。
图5的(A)是示意性示出在电极突出步骤中固定于台上的晶片的剖视图，图5的(B)是示意性示出实施了电极突出步骤之后的晶片的剖视图。
图6的(A)是示意性示出在应变层形成步骤中固定于台上的晶片的剖视图，图6的(B)是示意性示出实施了应变层形成步骤之后的晶片的剖视图。
图7的(A)是示意性示出实施了绝缘膜形成步骤的晶片的剖视图，图7的(B)是示意性示出在与贯通电极重叠的区域内去除了第1绝缘膜和第2绝缘膜的晶片的剖视图，图7的(C)是示意性示出实施了电极形成步骤的晶片的剖视图。
图8的(A)是示出晶片的加工方法的一例的流程图，图8的(B)是示出晶片的加工方法的另一例的流程图。
标号说明
1：基板；1a：正面；1b：背面；3：分割预定线；5：器件；7：电极；9：贯通电极；11：保护部件；13、17：绝缘膜；15：应变层；19：电极；2：高度检测单元；4：卡盘工作台；6：磨削装置；6a：磨削单元；8：主轴；10：磨轮安装座；12：磨削磨轮；14：磨削磨具；16：等离子处理装置；18：处理空间；20：真空腔室；20a、20b、20c、20d、20e：壁；22：开口；24：门；26：开闭机构；28：气缸；30：活塞杆；32：托架；34：排气口；36：排气机构；38、40：电极；42：保持部；44：支承部；46：开口；48：绝缘部件；50：高频电源；52：台；54：流路；56：吸引源；58：冷却流路；60：制冷剂导入路；62：制冷剂循环机构；64：制冷剂排出路；66：气体喷出部；68：支承部；70：开口；72：绝缘部件；74：高频电源；76：升降机构；78：支承臂；80：喷出口；82、84：流路；86、88：气体提供源；90：控制装置。
具体实施方式
参照附图，对本发明的一个方式的实施方式进行说明。首先，使用图1的(A)和图1的(B)对作为本实施方式的晶片的加工方法中的被加工物的晶片进行说明。图1的(A)是示意性示出晶片1的立体图，图1的(B)是将晶片1放大而示意性示出的立体图。
晶片1例如是由Si(硅)、SiC(碳化硅)、GaN(氮化镓)、GaAs(砷化镓)或其他半导体等材料、或者蓝宝石、玻璃、石英等材料构成的大致圆板状的基板等。
在晶片1的正面1a上设定有交叉的多条分割预定线3，在由该分割预定线3划分的各区域内形成有IC(Integrated Circuit，集成电路)或LSI(Large Scale Integratedcircuit，大规模集成电路)等器件5。沿着分割预定线3对晶片1进行分割，从而能够形成具有器件5的器件芯片。
近年来，为了器件芯片的薄型化，在对晶片1进行分割之前，从背面1b侧进行加工而薄化至规定的完工厚度。另外，为了器件芯片的高性能化，并且为了安装该器件芯片时的安装面积的省面积化，形成将多个器件芯片层叠并将器件芯片的层叠体纳入一个封装而得的封装芯片。层叠的器件芯片间的电连接例如通过在厚度方向上贯通各个器件芯片的Via电极(贯通电极)来实现。
在晶片1的由分割预定线3划分的各区域即形成有器件5的区域内，如图1的(B)所示，沿着晶片1的厚度方向埋设贯通电极9，与器件5所具有的电极7连接。贯通电极9形成至超过一张器件芯片的完工厚度的深度。
然后，将晶片1薄化至该完工厚度，使贯通电极9在背面侧露出，并且在露出的贯通电极9上形成作为端子的电极(凸块)。接着，沿着分割预定线3对晶片1进行分割，从而形成具有器件5的器件芯片。并且，在将多个该器件芯片层叠而形成封装芯片时，通过贯通电极9将各器件芯片的器件5电连接。
贯通电极9在器件5之前或之后形成于晶片1。在形成贯通电极9时，首先在晶片1的正面1a侧形成被称为通孔(via hole)的凹部，该凹部用于在晶片1的由分割预定线3划分的各区域内将贯通电极9埋设于规定的位置。通孔形成至超过器件芯片的完工厚度的深度。
在通孔的底部和内壁形成第1绝缘膜13(参照图3的(B)等)。该第1绝缘膜13例如是氧化硅膜，利用CVD(Chemical Vapor Deposition，化学气相沉积)等方法形成。接着，在通孔内埋入Cu、W、Al或多晶硅等，制成贯通电极9。然后，当对晶片1的背面1b侧进行加工而使晶片1薄化时，贯通电极9在该背面1b侧露出。
接着，对在本实施方式的晶片的加工方法中使用的等离子处理装置的一例进行说明。该等离子处理装置对晶片1的背面1b侧提供等离子化的蚀刻气体，从而对晶片1的背面1b侧进行蚀刻。另外，对晶片1的背面1b侧提供等离子化的惰性气体，从而在晶片1的背面1b侧形成应变层。图4是示意性示出等离子处理装置16的结构例的剖视图。
等离子处理装置16具有形成处理空间18的第1真空腔室20。第1真空腔室20形成为长方体状，包含底壁20a、上壁20b、第1侧壁20c、第2侧壁20d、第3侧壁20e以及第4侧壁(未图示)，在第2侧壁20d设置有用于搬入搬出晶片1的开口22。
在开口22的外侧设置有使开口22开闭的门24。该门24通过开闭机构26而上下移动。开闭机构26包含气缸28和活塞杆30。气缸28借助托架32而固定于第1真空腔室20的底壁20a，活塞杆30的前端与门24的下部连结。
利用开闭机构26将门24打开，从而能够通过开口22而将晶片1搬入至第1真空腔室20的处理空间18，或者将晶片1从该处理空间18搬出。在第1真空腔室20的底壁20a形成有排气口34。该排气口34与真空泵等排气机构36连接。
在第1真空腔室20的处理空间18中按照对置的方式配置有下部电极38和上部电极40。下部电极38由导电性的材料形成，包含圆盘状的保持部42以及从保持部42的下表面中央向下方突出的圆柱状的支承部44。
支承部44贯穿插入至形成在第1真空腔室20的底壁20a的开口46。在开口46内，在底壁20a与支承部44之间配置有环状的绝缘部件48，将第1真空腔室20和下部电极38绝缘。下部电极38在第1真空腔室20的外部与高频电源50连接。
在保持部42的上表面上形成有凹部，在该凹部设置有载置晶片1的台52。在台52中形成有吸引路(未图示)，该吸引路通过形成于下部电极38的内部的流路54而与吸引源56连接。
另外，在保持部42的内部形成有冷却流路58。冷却流路58的一端通过形成于支承部44的制冷剂导入路60而与制冷剂循环机构62连接，冷却流路58的另一端通过形成于支承部44的制冷剂排出路64而与制冷剂循环机构62连接。当使该制冷剂循环机构62进行动作时，制冷剂按照制冷剂导入路60、冷却流路58、制冷剂排出路64的顺序流动，对下部电极38进行冷却。
上部电极40由导电性的材料形成，包含圆盘状的气体喷出部66以及从气体喷出部66的上表面中央向上方突出的圆柱状的支承部68。支承部68贯穿插入至形成在第1真空腔室20的上壁20b的开口70。在开口70内，在上壁20b与支承部68之间配置有环状的绝缘部件72，将第1真空腔室20和上部电极40绝缘。
上部电极40在第1真空腔室20的外部与高频电源74连接。另外，在支承部68的上端部安装有与升降机构76连结的支承臂78，通过该升降机构76和支承臂78，上部电极40上下移动。
在气体喷出部66的下表面上设置有多个喷出口80。该喷出口80通过形成于气体喷出部66的流路82和形成于支承部68的流路84而与第1气体提供源86和第2气体提供源88连接。通过第1气体提供源86、第2气体提供源88、流路82、84以及喷出口80构成将气体导入至第1真空腔室20内的气体导入部。另外，构成等离子处理装置16所具有的气体导入部的气体提供源不限于两个。
开闭机构26、排气机构36、高频电源50、吸引源56、制冷剂循环机构62、高频电源74、升降机构76、第1气体提供源86、第2气体提供源88等与控制装置90连接。
从排气机构36向控制装置90输入与处理空间18的压力相关的信息。另外，从制冷剂循环机构62向控制装置90输入与制冷剂的温度相关的信息(即，与下部电极38的温度相关的信息)。
另外，从第1气体提供源86、第2气体提供源88向控制装置90输入与各气体的流量相关的信息。控制装置90根据这些信息以及由用户输入的其他信息等而输出对上述各结构进行控制的控制信号。
接着，参照图8的(A)所示的流程图对本实施方式的晶片的加工方法进行说明。图8的(A)是示出本实施方式的晶片的加工方法的各工序的流程的一例的流程图。
在本实施方式的晶片的加工方法中，首先实施保护部件配设步骤S1。图2的(A)是示意性示出保护部件配设步骤S1的立体图。在保护部件配设步骤S1中，在晶片1的正面1a上配设保护部件11。
保护部件11具有在实施本实施方式的晶片的加工方法的期间对形成于晶片1的正面1a的器件5等进行保护的功能。保护部件11例如是直径与晶片1的直径为相同程度的圆形的粘接带，在保护部件配设步骤S1中，在晶片1的正面1a上粘贴该粘接带。或者，保护部件11是由玻璃、树脂、陶瓷等材料形成的具有刚性的圆板状的板，在该情况下，通过粘接部件粘贴于晶片1的正面1a上。
在保护部件配设步骤S1之后，实施磨削步骤S2。在磨削步骤S2中，从背面1b侧对晶片1进行磨削。在实施磨削步骤S2时，预先实施对从该背面1b至贯通电极9的前端的深度的测量。然后，参照测量得到的该深度的值而从背面侧对晶片1进行磨削，按照贯通电极9和第1绝缘膜13(参照图3的(B)等)不露出的程度将晶片1薄化。图2的(B)是示意性示出贯通电极的深度的测量的情况的剖视图。
如图2的(B)所示，首先使晶片1的正面1a侧朝向下方而将该晶片1载置于卡盘工作台4上。接着，使用设置于卡盘工作台4的上方的高度检测单元2来实施贯通电极9的前端的深度的测量。
高度检测单元2和卡盘工作台4例如配设于接下来说明的磨削装置(参照图3的(A))。或者，也可以配设于独立的高度测量装置。高度检测单元2例如是红外线相机单元，从背面1b侧对晶片1照射透过晶片1的波长的红外线，在晶片1的上方移动，观测反射的红外线而测量贯通电极9距离该背面1b的深度。
接着，对实施晶片1的磨削的磨削装置进行说明。图3的(A)是示意性示出磨削步骤的剖视图。图3的(A)所示的磨削装置6具有卡盘工作台4以及配设在卡盘工作台4的上方的磨削单元6a。
卡盘工作台4的上表面成为多孔质部件露出的保持面。卡盘工作台4在内部具有一端与该多孔质部件连接的吸引路(未图示)，该吸引路的另一端与吸引源(未图示)连接。当按照正面1a朝向下方的状态将晶片1载置于卡盘工作台4的保持面上并使该吸引源进行动作而通过该吸引路和该多孔质部件对晶片1作用负压时，将晶片1吸引保持于卡盘工作台4。另外，卡盘工作台4能够绕与该保持面垂直的轴旋转。
卡盘工作台4的上方的磨削单元6a具有：主轴8，其沿着与卡盘工作台4的保持面垂直的方向；磨轮安装座10，其固定于主轴8的下端；以及磨削磨轮12，其安装于磨轮安装座10的下表面上。在磨削磨轮12的下表面上安装有磨削磨具14。在主轴8的上端连接有未图示的旋转驱动源，当使主轴8绕与该保持面垂直的方向旋转时，磨削磨轮12进行旋转而使磨削磨具14在旋转轨迹上移动。
在磨削步骤S2中，分别使卡盘工作台4和主轴8旋转，使磨削单元6a下降。当在旋转轨迹上移动的磨削磨具14与卡盘工作台4所保持的晶片1的背面1b侧接触时，对晶片1进行磨削。另外，使磨削单元6a下降至晶片1的贯通电极9和第1绝缘膜13(参照图3的(B)等)不在背面1b侧露出的程度的规定高度位置。
图3的(B)是将实施了磨削步骤S2之后的晶片1放大而示意性示出的剖视图。如图3的(B)所示，当实施磨削步骤S2时，按照覆盖贯通电极9的该第1绝缘膜13不在背面1b侧露出的程度从背面1b侧对晶片1进行磨削。
另外，在由硅等形成的圆板状的晶片1的外周部，为了防止该外周部的缺损而预先实施了将角部去除的倒角加工。因此，将晶片1的正面1a和背面1b连接的侧面成为曲面。在该情况下，当实施磨削步骤S2而从背面1b侧对晶片1进行磨削时，在晶片1的外周部出现像刀刃那样尖的形状，容易产生晶片1的缺损。因此，可以在对晶片1进行磨削之前，实施将晶片1的外周部去除的边缘修剪加工。
在本实施方式的晶片的加工方法中，在实施了磨削步骤S2之后，实施电极突出步骤S3，使被第1绝缘膜13覆盖的贯通电极9在晶片1的背面1b侧突出。电极突出步骤S3例如利用图4所示的等离子处理装置16来实施。
在电极突出步骤S3中，首先利用开闭机构26使等离子处理装置16的门24下降。接着，通过开口22而将晶片1搬入至第1真空腔室20的处理空间18，按照背面1b侧向上方露出的方式载置于下部电极38的台52。另外，在晶片1的搬入时，优选预先利用升降机构76使上部电极40上升而将下部电极38与上部电极40之间的间隔扩展。
然后，作用吸引源56的负压而将晶片1固定于台52上。另外，利用开闭机构26使门24上升而使处理空间18密闭。另外，按照上部电极40和下部电极38成为适合等离子加工的规定的位置关系的方式，利用升降机构76调节上部电极40的高度位置。另外，使排气机构36进行动作而使处理空间18成为真空(低压)。图5的(A)是示意性示出在电极突出步骤S3中搬入至等离子处理装置的晶片1的剖视图。
另外，在处理空间18的减压后难以通过吸引源56的负压对晶片1进行保持的情况下，通过电力(典型地为静电引力)等将晶片1保持在台52上。例如在台52的内部埋入电极，对该电极提供电力，从而使电力作用于台52与晶片1之间。
接着，一边按照规定的流量提供包含第1蚀刻气体的等离子加工用的气体，一边对下部电极38和上部电极40提供规定的高频电力。这里，第1蚀刻气体例如是CF4或SF6，第1蚀刻气体还与氢气或氧气等按照规定的比例混合而提供至晶片1。
在电极突出步骤S3中，将处理空间18内维持在规定的压力(例如5Pa以上且50Pa以下)，从第1气体提供源86按照规定的流量提供第1蚀刻气体，同时对下部电极38和上部电极40赋予规定的高频电力(例如1000W以上且3000W以下)。
由此，在下部电极38与上部电极40之间产生等离子，从等离子化的第1蚀刻气体产生的离子被吸引至下部电极38侧而提供至晶片1的背面1b。这里，在晶片1与第1绝缘膜13之间的选择比高的条件下实施蚀刻。即，当实施电极突出步骤S3时，对晶片1进行蚀刻而慢慢去除，另一方面，露出的第1绝缘膜13不容易被蚀刻。
因此，如图5的(B)所示，当实施电极突出步骤S3时，成为晶片1下退而贯通电极9和第1绝缘膜13相对于晶片1的背面1b突出的状态。图5的(B)是将实施了电极突出步骤之后的状态放大而示意性示出的剖视图。
接着，在本实施方式的晶片的加工方法中，实施应变层形成步骤S4，对贯通电极9突出的晶片1的背面1b提供等离子化的惰性气体，在晶片1的背面1b上形成应变层。
应变层形成步骤S4可以保持将晶片1收纳于在电极突出步骤S3中收纳晶片1的第1真空腔室20中的状态不变而接着电极突出步骤S3在第1真空腔室20中实施。在该情况下，在将该第1蚀刻气体排气之后，对第1真空腔室20提供等离子化的该惰性气体。图6的(A)是示意性示出在应变层形成步骤S4中固定于第1真空腔室20的内部的台52上的晶片1的剖视图。
即，在应变层形成步骤S4中，在将晶片1固定于台52上的状态下一边按照规定的流量提供等离子加工用的惰性气体，一边对下部电极38和上部电极40提供规定的高频电力。在应变层形成步骤S4中，将处理空间18内维持在规定的压力(例如5Pa以上且50Pa以下)，从第2气体提供源88按照规定的流量提供Ar、He、Ne等惰性气体，同时对下部电极38和上部电极40赋予规定的高频电力(例如1000W以上且3000W以下)。
由此，在下部电极38与上部电极40之间产生等离子，从等离子化的惰性气体产生的离子被吸引至下部电极38侧而提供至晶片1的背面1b。并且，对晶片1的背面1b进行溅射而在背面1b上形成微细的凹凸或裂纹(应变)。形成有该应变的区域成为应变层15。
图6的(B)是将实施了应变层形成步骤S4的晶片1放大而示意性示出的剖视图。如图6的(B)所示，当实施应变层形成步骤S4时，在晶片1的背面1b侧形成应变层15。应变层15作为捕捉想要从晶片1的背面1b侧进入晶片1内部的金属元素的去疵层发挥功能。
在本实施方式的晶片的加工方法中，能够通过应变层形成步骤S4形成作为去疵层发挥功能的应变层15，因此不需要用于在晶片1的背面1b侧成膜出由氮化硅膜等构成的去疵层的成膜工序。特别是，当在电极突出步骤S3之后连续地实施应变层形成步骤S4的情况下，在已实施了电极突出步骤S3的等离子处理装置16中，仅通过切换提供至晶片1的气体种类就能够实施应变层形成步骤S4。
即，在本实施方式的晶片的加工方法中，实施应变层形成步骤S4所需的成本极少，能够在晶片1的背面1b侧有效地形成去疵层。即，能够使制造具有贯通电极9的器件芯片的工序简略化，能够以较高的加工效率对晶片1进行加工。
另外，在应变层形成步骤S4中，使等离子化的惰性气体与晶片1的背面1b碰撞而形成应变层15，但是担心在该过程中产生源自晶片1的屑而该屑附着堆积在第1真空腔室20的内壁上。这里，当在第1真空腔室20中实施电极突出步骤S3和应变层形成步骤S4的情况下，在实施了应变层形成步骤S4之后，在第1真空腔室20中，对接下来要加工的晶片实施电极突出步骤S3。
在电极突出步骤S3中，将等离子化的第1蚀刻气体提供至晶片的背面1b，但等离子化的第1蚀刻气体也到达附着于第1真空腔室20的内壁的该屑，因此将该屑去除。因此，当在第1真空腔室20中对多个晶片接连实施电极突出步骤S3和应变层形成步骤S4时，可降低第1真空腔室20的清洁的频率，进一步提高晶片的加工效率。
在应变层形成步骤S4之后，实施绝缘膜形成步骤S5。在绝缘膜形成步骤S5中，在形成有应变层15的晶片1的背面1b上形成第2绝缘膜。图7的(A)是将实施了绝缘膜形成步骤S5的晶片放大而示意性示出的剖视图。在绝缘膜形成步骤S5中，通过溅射法或CVD法等，在晶片1的背面1b侧形成作为第2绝缘膜17的氧化硅膜。第2绝缘膜17作为对晶片1的背面侧进行保护的钝化膜发挥功能。
在绝缘膜形成步骤S5之后，实施电极形成步骤S6。在电极形成步骤S6中，使贯通电极9在晶片1的背面1b侧露出，并形成与贯通电极9连接的背面侧电极。在电极形成步骤S6中，在形成该背面侧电极之前，预先在与贯通电极9重叠的区域中，将第1绝缘膜13和第2绝缘膜17去除。图7的(B)是将在与贯通电极9重叠的区域中去除了第1绝缘膜13和第2绝缘膜17的晶片1放大而示意性示出的剖视图。
第1绝缘膜13和第2绝缘膜17的去除例如通过CMP加工来实施。被第1绝缘膜13覆盖的贯通电极9通过电极突出步骤S3而从晶片1的背面1b突出。因此，通过实施CMP加工而将晶片1的背面1b侧的突出的部分去除，能够将与贯通电极9重叠的第1绝缘膜13和第2绝缘膜17去除而使贯通电极9在背面1b侧露出。于是，能够形成与贯通电极9电连接的背面侧电极。
另外，晶片1的背面1b的主要区域通过第2绝缘膜17进行保护，因此不会在形成于该背面1b侧的应变层15上产生CMP加工所导致的损伤。另外，也可以通过光刻而使贯通电极9露出。
接着，形成与贯通电极9连接的电极。图7的(C)是将实施了电极形成步骤S6后的晶片1放大而示意性示出的剖视图。电极19例如是由Au、Cu、Sn等金属或它们的层叠体形成的凸块，例如在贯通电极9上压接金属线并按照较短的长度切断，从而形成该电极19。或者，在该背面1b上形成具有使贯通电极9露出的开口的抗蚀膜，通过电镀而在贯通电极9露出的区域形成该电极19。
然后，按照每个器件对晶片进行分割，从而能够形成具有贯通电极9的器件芯片。并且，当一边将多个器件芯片通过贯通电极9连接一边使器件芯片层叠并纳入一个封装时，能够形成封装芯片。
另外，在上述实施方式中，对在同一第1真空腔室20中连续地实施电极突出步骤S3和应变层形成步骤S4的情况进行了说明，但本发明的一个方式不限于此。例如可以不在第1真空腔室20中连续地实施电极突出步骤S3和应变层形成步骤S4，也可以在两个步骤之间在真空腔室外实施任意的处理。在该情况下，应变层形成步骤S4可以利用具有第2真空腔室的其他等离子处理装置来实施。
图8的(B)是示出利用具有第2真空腔室的其他等离子处理装置实施应变层形成步骤S4的情况下的本发明的一个方式的晶片的加工方法的各工序的流程的流程图。这里，具有第2真空腔室的等离子处理装置与等离子处理装置16同样地构成。
另外，在电极突出步骤S3之后，将晶片1从具有第1真空腔室20的等离子处理装置16搬出，有时在将晶片1搬入至具有第2真空腔室的该等离子处理装置的期间在晶片1的背面1b上形成自然氧化膜。因此，可以在电极突出步骤S3之后且在应变层形成步骤S4之前实施将该自然氧化膜去除的氧化膜去除步骤S7。
在氧化膜去除步骤S7中，将晶片1收纳于第2真空腔室，对晶片1的背面1b提供等离子化的第2蚀刻气体，将形成于晶片1的背面1b的自然氧化膜去除。这里，第2蚀刻气体例如是C4F6或C4F8等，第2蚀刻气体还与氢气等按照规定的比例混合而提供至晶片1。
在之后实施的该应变层形成步骤S4中，在保持将晶片1收纳于第2真空腔室的状态不变而将第2蚀刻气体排气之后，将等离子化的惰性气体提供至第2真空腔室。在该情况下，在实施了氧化膜去除步骤S7的等离子处理装置中，仅通过切换提供至晶片1的气体种类就能够实施应变层形成步骤S4，因此是有效的。
除此以外，上述实施方式的构造、方法等只要不脱离本发明的目的的范围，则可以适当变更并实施。

Claims (2)

1.一种晶片的加工方法，对如下的晶片进行加工，该晶片在正面上设定有交叉的多条分割预定线，在由该分割预定线划分的各区域内形成有器件，在该各区域内埋设有沿着厚度方向的贯通电极，该晶片形成有覆盖该贯通电极的第1绝缘膜，其特征在于，
该晶片的加工方法具有如下的步骤：
保护部件配设步骤，在该晶片的该正面上配设保护部件；
磨削步骤，利用卡盘工作台对该晶片的该保护部件侧进行保持，按照覆盖该贯通电极的该第1绝缘膜不在背面侧露出的程度从该背面侧对该晶片进行磨削；
电极突出步骤，在实施了磨削步骤之后，将该晶片收纳于第1真空腔室中，对该晶片的背面提供等离子化的第1蚀刻气体，对该晶片的该背面进行蚀刻，从而使被该第1绝缘膜覆盖的该贯通电极在该背面侧突出；
应变层形成步骤，在该电极突出步骤之后，对该贯通电极已突出的该晶片的该背面提供等离子化的惰性气体，在该晶片的该背面上形成应变层；
绝缘膜形成步骤，在该应变层形成步骤之后，在形成有该应变层的该晶片的该背面上形成第2绝缘膜；以及
电极形成步骤，在该绝缘膜形成步骤之后，在与该贯通电极重叠的区域中，将该第1绝缘膜和该第2绝缘膜去除，形成与在该晶片的该背面侧露出的该贯通电极连接的背面侧电极，
该晶片的加工方法还具有如下的氧化膜去除步骤：在该电极突出步骤之后且在该应变层形成步骤之前，将该晶片收纳于第2真空腔室，对该晶片的该背面提供等离子化的第2蚀刻气体，将该晶片的该背面上所形成的自然氧化膜去除。
2.根据权利要求1所述的晶片的加工方法，其特征在于，
在该应变层形成步骤中，在保持将该晶片收纳于该第2真空腔室的状态不变而将该第2蚀刻气体排气之后，将等离子化的该惰性气体提供至该第2真空腔室。
CN201911139490.2A 2018-12-03 2019-11-20 晶片的加工方法 Active CN111261580B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018226356A JP7210100B2 (ja) 2018-12-03 2018-12-03 ウェーハの加工方法
JP2018-226356 2018-12-03

Publications (2)

Publication Number Publication Date
CN111261580A CN111261580A (zh) 2020-06-09
CN111261580B true CN111261580B (zh) 2024-03-19

Family

ID=70681494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911139490.2A Active CN111261580B (zh) 2018-12-03 2019-11-20 晶片的加工方法

Country Status (7)

Country Link
US (1) US10957593B2 (zh)
JP (1) JP7210100B2 (zh)
KR (1) KR20200067103A (zh)
CN (1) CN111261580B (zh)
DE (1) DE102019218774A1 (zh)
SG (1) SG10201911107SA (zh)
TW (1) TWI788605B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177430A (ja) * 2009-01-29 2010-08-12 Disco Abrasive Syst Ltd ウエーハの処理方法
JP2014053351A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014053348A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2018056459A (ja) * 2016-09-30 2018-04-05 株式会社ディスコ ウエーハの加工方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
JP5076429B2 (ja) * 2006-10-02 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP2012209480A (ja) * 2011-03-30 2012-10-25 Disco Abrasive Syst Ltd 電極が埋設されたウエーハの加工方法
JP5975621B2 (ja) * 2011-11-02 2016-08-23 リンテック株式会社 ダイシングシートおよび半導体チップの製造方法
JP2013131652A (ja) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ
JP5995599B2 (ja) 2012-08-06 2016-09-21 株式会社ディスコ ウエーハの加工方法
KR101936405B1 (ko) * 2013-06-11 2019-04-03 에스케이하이닉스 주식회사 적층 반도체 패키지 및 이의 제조방법
JP6418794B2 (ja) * 2014-06-09 2018-11-07 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法
JP2016039186A (ja) * 2014-08-05 2016-03-22 株式会社ディスコ ウエーハの加工方法
SG10201903242QA (en) * 2014-10-13 2019-05-30 Utac Headquarters Pte Ltd Methods for singulating semiconductor wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177430A (ja) * 2009-01-29 2010-08-12 Disco Abrasive Syst Ltd ウエーハの処理方法
JP2014053351A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014053348A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2018056459A (ja) * 2016-09-30 2018-04-05 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
US20200176313A1 (en) 2020-06-04
JP2020092106A (ja) 2020-06-11
TWI788605B (zh) 2023-01-01
CN111261580A (zh) 2020-06-09
JP7210100B2 (ja) 2023-01-23
US10957593B2 (en) 2021-03-23
DE102019218774A1 (de) 2020-06-04
TW202022945A (zh) 2020-06-16
SG10201911107SA (en) 2020-07-29
KR20200067103A (ko) 2020-06-11

Similar Documents

Publication Publication Date Title
US10297487B2 (en) Element chip manufacturing method
TWI550700B (zh) 用於電漿切割半導體晶圓的方法與設備
JP5331500B2 (ja) ウエーハの処理方法
JP2009043992A (ja) ウエーハの加工方法
KR20150109459A (ko) 필름 프레임 웨이퍼 어플리케이션들을 위한 에칭 챔버 쉴드 링을 사용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
CN107452596B (zh) 元件芯片的制造方法
US10468303B2 (en) Device chip manufacturing method
US20140251945A1 (en) Method of etching metal layer
CN107452597B (zh) 元件芯片的制造方法
JP7139065B2 (ja) ウェーハの加工方法
CN111261580B (zh) 晶片的加工方法
JP2017073439A (ja) デバイスの製造方法
JP2020061499A (ja) ウェーハの加工方法
US20170154853A1 (en) Method for singulating a multiplicity of chips
US20200185275A1 (en) Manufacturing method of device chip
JP7229631B2 (ja) ウェーハの加工方法
US11456213B2 (en) Processing method of wafer
TWI744515B (zh) 被加工物的加工方法
JP2011061654A (ja) 基板のドライエッチング方法
JP2020061495A (ja) ウェーハの加工方法
US20140199833A1 (en) Methods for performing a via reveal etching process for forming through-silicon vias in a substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant