DE102019218774A1 - Verfahren zum Bearbeiten eines Wafers - Google Patents

Verfahren zum Bearbeiten eines Wafers Download PDF

Info

Publication number
DE102019218774A1
DE102019218774A1 DE102019218774.9A DE102019218774A DE102019218774A1 DE 102019218774 A1 DE102019218774 A1 DE 102019218774A1 DE 102019218774 A DE102019218774 A DE 102019218774A DE 102019218774 A1 DE102019218774 A1 DE 102019218774A1
Authority
DE
Germany
Prior art keywords
wafer
electrodes
forming
rear side
vacuum chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019218774.9A
Other languages
English (en)
Inventor
Yoshiteru Nishida
Hidekazu Iida
Kenta Chito
Youngsuk Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102019218774A1 publication Critical patent/DE102019218774A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

Ein Verfahren zum Bearbeiten eines Wafers beinhaltet einen Schleifschritt zum Schleifen eines Wafers, der erste Isolationsfilme aufweist, welche Durchgangselektroden bedecken, von einer hinteren Seite, einen Elektrodenhervorstellungsschritt zum Hervorstellen der Durchgangselektroden, die mit dem ersten Isolationsfilmen bedeckt sind, von der hinteren Seite durch Ätzen, einen Ausbildungsschritt für eine verformte Schicht zum Ausbilden einer verformten Schicht an der hinteren Seite des Wafers, einen Ausbildungsschritt für einen Isolationsfilm zum Ausbilden eines zweiten Isolationsfilms an der hinteren Seite des Wafers und einen Ausbildungsschritt für eine Elektrode zum Entfernen der ersten Isolationsfilme und des zweiten Isolationsfilms von den Bereichen, an denen diese die Durchgangselektroden überlappen, und Ausbilden von Rückseitenelektroden, die mit den Durchgangelektroden verbunden sind.

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Bearbeiten eines Wafers mit darin eingebetteten Elektroden.
  • Beschreibung des Stands der Technik
  • Bauelementchips, die in elektronischer Ausstattung eingebaut sind, werden durch Bereitstellen mehrerer sich kreuzender geplanter Teilungslinien an einer Flächenseite eines Wafers, der aus einem Halbleitermaterial oder der gleichen ausgebildet ist, Ausbilden von Bauelementen in entsprechenden Bereichen, die durch die geplanten Teilungslinien aufgeteilt sind, und Teilen des Wafers entlang der geplanten Teilungslinien hergestellt. In den vergangenen Jahren ist ein Bedarf entstanden, dass die Chips eine geringe Dicke aufweisen, sodass Raum gespart wird. Um mit diesem Bedarf umzugehen, wird, bevor ein Wafer mit Bauelementen, die in jeweiligen aufgeteilten Bereichen ausgebildet sind, geteilt wird, der Wafer an seiner hinteren Seite geschliffen, um diesen auf eine vorbestimmte Dicke dünn auszugestalten. Zusätzlich ist es gewünscht, die Größe der Bereiche zu reduzieren, an denen die Bauelementchips an gegebenen Objekten installiert sind, und eine höhere Leistung der Bauelementchips zu erhalten. Eine Lösung ist, einen verpackten Chip herzustellen, bei dem mehrere Bauelementchips gestapelt sind, und der Stapel in einer Verpackung eingehaust ist.
  • Bisher werden die mehreren Bauelementchips, die in dem verpackten Chip beinhaltet sind, mit Drahtbonding miteinander verbunden. Die Verpackung war relativ groß, da sie zusätzlichen Raum zum Aufnehmen der Verbindungsdrähte, welche die Bauelementchips verbinden, benötigt. Als ein Ergebnis weisen die Bemühungen einen Multischichtaufbau von Bauelementchips mit Verbindungsdrähten herzustellen, Beschränkungen auf. Es wurde eine Technologie entwickelt, bei der Durchgangselektroden, d. h. durchgehende Elektroden, die sich durch die Bauelementchips in der Dickenrichtung der Bauelementchips erstrecken, in dem Bauelementchips ausgebildet sind und die Bauelementchips durch diese Durchgangselektroden verbunden sind. Zum Beispiel wird eine Technologie, bei der Durchgangselektroden in Bauelementchips, die von einem Siliziumwafer abgetrennt werden, ausgebildet sind, um obere und untere Bauelementchips zu verbinden, als ein Durchsiliziumdurchgang (TSV) bezeichnet. Da die Durchgangselektroden kürzer ausgebildet werden können, als die Verbindungsdrähte, trägt die TSV Technologie dazu bei, die Bearbeitungsbetätigung der verpackten Chips zu erhöhen.
  • Bauelementchips mit Durchgangselektroden werden entsprechend der folgenden Prozedur hergestellt. Zuerst wird ein scheibenförmiger Wafer vorbereitet. Dann, vor oder nachdem Bauelemente an dem Wafer ausgebildet sind, werden Durchgangselektroden in dem Wafer von seiner Flächenseite bis zu einer vorbestimmten Tiefe höher als eine fertige Dicke der Bauelementchips in jeweiligen Bereichen, die durch die geplanten Teilungslinien aufgeteilt sind, eingebettet. Um die Durchgangselektroden und den Wafer voneinander zu isolieren, und aufgrund der Umstände der Bearbeitung des Ausbildens der Durchgangselektroden werden Isolationsfilme wie Siliziumoxidfilme oder dergleichen an den inneren Wandoberflächen der Durchgangslöcher ausgebildet, in welche die Durchgangselektroden eingebettet werden. Dann wird der Wafer an seiner hinteren Seite geschliffen und danach liegen die Durchgangselektroden an der hinteren Seite des Wafers frei. Darüber hinaus werden Elektroden oder Erhöhungen als Anschlüsse an den freiliegen Abschnitten der Durchgangselektroden ausgebildet, worauf der Wafer entlang der geplanten Teilungslinien geteilt wird (siehe japanische Offenlegungsschrift Nr. 2014-33160 ).
  • DARSTELLUNG DER ERFINDUNG
  • Zum Freilegen der Durchgangselektroden, die in dem Wafer eingebettet sind, an seiner hinteren Seite, wird eine Infrarotstrahlung oder dergleichen, die eine Wellenlänge aufweist, die durch das Material des Wafers transmittiert werden kann, auf dem Wafer von der hinteren Seite aufgebracht, um den Abstand oder die Tiefe zwischen dem Boden der Durchgangselektroden und der hinteren Seite des Wafers zu bestimmen. Dann wird der Wafer an der hinteren Seite soweit geschliffen, dass die Isolationsfilme, welche die Durchgangselektroden bedecken, nicht freigelegt werden. Darüber hinaus wird die hintere Seite des Wafers geätzt, um den Wafer auf eine fertige Dicke der Bauelementchips dünn auszugestalten und gleichzeitig zu verursachen, dass die Durchgangselektroden , die mit dem Isolationsfilm bedeckt sind, von der hinteren Seite des Wafers hervorstehen. Danach wird ein Siliziumnitridfilm an der hinteren Seite des Wafers als eine Getterschicht zum Verhindern, dass Metallelemente usw. in den Wafer, d. h. die Bauelementchips, von außen diffundieren, ausgebildet und dann ein Siliziumoxidfilm an der hinteren Seite des Wafers wird als eine Passivierungsschicht ausgebildet. Darauf folgend werden die Getterschicht, die mit den Durchgangselektroden überlappt, die Passivierungsschicht und die Isolationsfilme, welche die Durchgangselektroden bedecken, durch ein chemisch-mechanisches Polieren (CMP) entfernt, wodurch die Durchgangselektroden an der hinteren Seite des Wafers freigelegt werden. Dann werden Elektroden oder Erhöhungen als Anschlüsse an den freiliegenden Durchgangselektroden ausgebildet.
  • Da die Bauelementchips mit den Durchgangselektroden durch eine Anzahl von Schritten wie oben beschrieben hergestellt werden, sind die Herstellungskosten der Bauelementchips tendenziell hoch. Entsprechend existiert ein Bedarf zum Vereinfachen. Zum Beispiel da der Schritt zum Ausbilden des Siliziumnitridfilms als die Getterschicht sehr teuer ist, ist es wünschenswert, den Schritt auszulassen, um die Herstellungskosten der Bauelementchips zu reduzieren.
  • Es ist darum ein Ziel der vorliegenden Erfindung ein Verfahren zum Bearbeiten eines Wafers mit geringeren Kosten durch Vereinfachen von Schritten zum Bearbeiten des Wafers mit Durchgangselektroden, die darin eingebettet sind, bereitzustellen, um Bauelementchips mit Durchgangselektroden herzustellen.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Verfahren zum Bearbeiten eines Wafers bereitgestellt, das die folgenden Schritte beinhaltet: Platzieren eines Schutzelements an einer Flächenseite eines Wafers, der mehrere sich kreuzende geplante Teilungslinien aufweist, welche die Flächenseite in Bereiche aufteilt, an denen Bauelemente ausgebildet sind, wobei die Flächen Durchgangselektroden in dem Wafer eingebettet aufweisen, die sich in Dickenrichtungen erstrecken, und erste Isolationsfilme, welche die Durchgangselektroden bedecken aufweisen; Halten einer Schutzelementseite des Wafers an einem Einspanntisch und Schleifen des Wafers an einer hinteren Seite bis zu einem Maß, dass die ersten Isolationsfilme, welche die Durchgangselektroden bedecken, nicht freigelegt werden; nach dem Schritt des Schleifens des Wafers Einhausen des Wafers in einer ersten Vakuumkammer, Zuführen eines ersten Ätzgases, das in ein Plasma umgewandelt wurde, zu der hinteren Seite des Wafers, um die hintere Seite zu ätzen, wodurch die Durchgangselektroden, die mit den ersten Isolationsfilmen bedeckt sind, von der hinteren Seite des Wafers hervorstehen; nach dem Schritt des Hervorstellens der Durchgangselektroden Zuführen eines inaktiven Gases, das in ein Plasma umgewandelt wurde, zu der hinteren Seite des Wafers, von welcher die Durchgangselektroden hervorstehen, wodurch eine verformte Schicht an der hinteren Seite des Wafers ausgebildet wird; nach dem Schritt des Ausbildens der verformten Schicht Ausbilden eines zweiten Isolationsfilms an der hinteren Seite des Wafers, an dem die verformte Schicht ausgebildet ist; und nach dem Schritt des Ausbildens des zweiten Isolationsfilms Entfernen der ersten Isolationsfilme und des zweiten Isolationsfilms von Bereichen, an welchen die erste Isolationsfilme und der zweite Isolationsfilm mit den Durchgangselektroden überlappen, und Ausbilden von Elektroden an hinteren Seiten, die mit den Durchgangselektroden verbunden sind, die an der hinteren Seite des Wafers freiliegen.
  • Vorzugsweise beinhaltet der Schritt des Ausbildens der verformten Schicht die Schritte des Beibehaltens des Wafers in der ersten Vakuumkammer nach dem Schritt des Hervorstellens der Durchgangselektroden, Auslassen des ersten Ätzgases von der ersten Vakuumkammer und dann Zuführen des inaktiven Gases, das in ein Plasma umgewandelt wurde, zu der ersten Vakuumkammer.
  • Alternativ bevorzugt beinhaltet das Verfahren zum Bearbeiten eines Wafers ferner die Schritte, nach dem Schritt des Hervorstellens der Durchgangselektroden und vor dem Schritt des Ausbildens der verformten Schicht, Einhausen des Wafers in einer zweiten Vakuumkammer und Zuführen eines zweiten Ätzgases, das in ein Plasma umgewandelt wurde, zu der hinteren Seite des Wafers, um einen natürlichen Oxidfilm an der hinteren Seite des Wafers zu entfernen, wobei der Schritt des Ausbildens der verformten Schicht, die Schritte des Beibehaltens des Wafers in der zweiten Vakuumkammer, Auslassen des zweiten Ätzgases von der zweiten Vakuumkammer und Zuführen des inaktiven Gases, das in ein Plasma umgewandelt wurde, zu der zweiten Vakuumkammer beinhaltet.
  • In dem Verfahren zum Bearbeiten eines Wafers entsprechend dem Aspekt der vorliegenden Erfindung wird der Wafer, der die Durchgangselektroden, die mit den ersten Isolationsfilmen bedeckt sind, aufweist, von seiner hinteren Seite geschliffen, worauf das erste Ätzgas, das in ein Plasma umgewandelt wurde, zugeführt wird, um die hintere Seite des Wafers zu ätzen, wodurch die Elektroden von der hinteren Seite des Wafers hervorstehen. Danach wird das inaktive Gas, das in ein Plasma umgewandelt wurde, zu der hinteren Seite des Wafers, von dem die Durchgangselektroden hervorstehen, zugeführt, wodurch die verformte Schicht an der hinteren Seite des Wafers ausgebildet wird. Da die verformte Schicht als eine Getterschicht zum Einfangen von Metallelementen dient, die dazu tendieren, in den Wafer von außen einzutreten, ist es nicht notwendig, einen Siliziumnitridfilm, der als eine Getterschicht fungiert, wachsen zu lassen, was in einer Vereinfachung der Schritte resultiert. Danach wird der Wafer, mit der verformten Schicht, die als eine Getterschicht fungiert, entlang der geplanten Teilungslinien in einzelne Bauelementchips geteilt, welche die Durchgangselektroden aufweisen.
  • Entsprechend dem Aspekt der vorliegenden Erfindung wird das Verfahren zum Bearbeiten eines Wafers weniger teuer durch Vereinfachen der Schritte des Bearbeitens des Wafers mit den Durchgangselektroden, die darin eingebettet sind, um Bauelementchips herzustellen, welche die Durchgangselektroden aufweisen.
  • Das obige und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst am besten durch ein Studieren der folgenden Beschreibung und angehängten Ansprüche mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführung von der Erfindung zeigen, verstanden.
  • Figurenliste
    • 1A ist eine perspektivische Ansicht, die schematisch einen Wafer darstellt;
    • 1B ist eine perspektivische Teilansicht, die schematisch einen Wafer vergrößert darstellt;
    • 2A ist eine perspektivische Ansicht, die schematisch einen Platzierungsschritt für ein Schutzelement darstellt;
    • 2B ist eine Querschnittsansicht, die schematisch die Weise darstellt, in welcher die Tiefen der Durchgangselektroden gemessen werden;
    • 3A ist eine Querschnittsansicht, die schematisch einen Schleifschritt darstellt;
    • 3B ist eine Teilansicht im Querschnitt, die schematisch den Wafer nach dem Schleifschritt, der daran ausgeführt wurde, vergrößert darstellt;
    • 4 ist eine Querschnittsansicht, die schematisch eine Plasmaätzvorrichtung darstellt;
    • 5A ist eine Querschnittsansicht, die schematisch den Wafer darstellt, der an einem Tisch in einem Elektrodenhervorstellungsschritt fixiert ist, darstellt;
    • 5B ist eine Teilansicht im Querschnitt, die schematisch den Wafer vergrößert darstellt, nachdem der Elektrodenhervorstellungsschritt daran ausgeführt wurde;
    • 6A ist eine schematische Querschnittsansicht, die den Wafer darstellt, der an dem Tisch fixiert ist, bei einem Ausbildungsschritt für eine verformte Schicht;
    • 6B ist eine Teilansicht im Querschnitt, die schematisch den Wafer vergrößert darstellt, nachdem der Ausbildungsschritt für eine verformte Schicht ausgeführt wurde;
    • 7A ist eine Teilansicht im Querschnitt, die schematisch den Wafer vergrößert darstellt, an dem ein Ausbildungsschritt für einen Isolationsfilm ausgeführt wurde;
    • 7B ist eine Teilansicht im Querschnitt, die schematisch den Wafer vergrößert darstellt, an dem die ersten Isolationsfilme und ein zweiter Isolationsfilm von den Bereichen entfernt wurde, an welchen diese mit den Durchgangelektroden überlappen;
    • 7C ist eine Teilansicht im Querschnitt, die schematisch den Wafer vergrößert darstellt, an welchem der Ausbildungsschritt für eine Elektrode ausgeführt wurde;
    • 8A ist ein Flussdiagramm, das ein Beispiel eines Verfahrens zum Bearbeiten eines Wafers darstellt; und
    • 8B ist ein Flussdiagramm, das ein anderes Beispiel eines Verfahrens zum Bearbeiten eines Wafers darstellt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Ein Verfahren zum Bearbeiten eines Wafers entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung wird im Folgenden mit Bezug zu den begleitenden Figuren beschrieben. Zuerst wird ein Wafer als ein Werkstück, das durch das Verfahren zum Bearbeiten eines Wafers entsprechend der vorliegenden Ausführungsform bearbeitet werden soll, im Folgenden mit Bezug zu 1A und 1B beschrieben. 1A stellt schematisch und perspektivisch den Wafer, der mit Bezugszeichen 1 versehen ist, dar und 1B stellt schematisch teilweise in Perspektive den Wafer 1 vergrößert dar. Der Wafer 1 ist ein im Wesentlichen scheibenförmiges Substrat oder dergleichen, das aus einem Halbleitermaterial wie Silizium (Si), Siliziumcarbid (SiC), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder dergleichen ausgebildet ist, oder ein Material wie Saphir, Glas, Quarz oder dergleichen.
  • Mehrere sich kreuzende geplante Teilungslinien 3 sind an einer Flächenseite 1a des Wafers 1 ausgebildet, welche die Flächenseite 1a in Bereiche aufteilen, in denen Bauelemente 5 wie integrierte Schaltungen (ICs), Large-scale-integrated-circuits (LSI) oder dergleichen ausgebildet sind. Der Wafer 1 wird darauf folgend entlang der geplanten Teilungslinien 3 in Bauelementchips, welche die Bauelemente 5 beinhalten, geteilt. In den vergangenen Jahren, um die Bauelementchips dünn auszugestalten, war es normal, den Wafer 1 an einer hinteren Seite 1b zu bearbeiten, um den Wafer 1 auf eine vorbestimmte fertige Dicke dünn auszugestalten, bevor der Wafer 1 in die Bauelementchips geteilt wird. Darüber hinaus, um eine höhere Leistung der Bauelementchips zu erhalten und auch die Größe der Bereiche zu reduzieren, in denen die Bauelementchips an gegebenen Objekten installiert sind, wurde ein verpackter Chip durch Stapeln von mehreren Bauelementchips und Einhausen des Stapels von Bauelementchips in einer Packung ausgebildet. Die gestapelten Bauelementchips in dem verpackten Chip werden elektrisch miteinander durch Durchgangselektroden oder durchgehenden Elektroden verbunden, welche sich durch die Bauelementchips in der Dickenrichtung zum Beispiel erstrecken.
  • Jeder der Bereiche des Wafers 1, der durch die geplanten Teilungslinien 3 aufgeteilt ist, d. h. jeder der Bereiche, an denen das Bauelement 5 ausgebildet ist, weist Durchgangselektroden 9 auf, die darin eingebettet sind, die sich in der Dickenrichtung des Wafers 1, wie in 1B dargestellt, erstrecken. Die Durchgangselektroden 9 sind mit Elektroden 7 des Bauelements 5 verbunden. Die Durchgangselektroden 9 sind bis zu einer Dicke höher als die fertige Dicke eines einzelnen Bauelementchips ausgebildet. Danach wird der Wafer 1 auf die fertige Dicke dünn ausgestaltet, wodurch die Durchgangselektroden 9 an der hinteren Seite freigelegt werden und dann werden Elektroden oder Erhöhungen als Anschlüsse an den freiliegenden Durchgangselektroden 9 ausgebildet. Als nächstes wird der Wafer 1 entlang der geplanten Teilungslinien 3 in die Bauelementchips, welche die Bauelemente 5 aufweisen, geteilt. Wenn ein verpackter Chip durch Stapeln von mehreren Bauelementchips ausgebildet wird, werden die Bauelemente 5 der Bauelementchips elektrisch miteinander durch die Durchgangselektroden 9 verbunden.
  • Die Durchgangselektroden 9 werden in dem Wafer 1 eingebettet, bevor oder nachdem die Bauelemente 5 ausgebildet werden. Zum Einbetten der Durchgangselektroden 9 werden Vertiefungen, die Durchgangslöcher genannt werden, zum Einbetten der Durchgangselektroden 9 in der Flächenseite 1a des Wafers 1 an vorbestimmten Position in den Bereichen des Wafers 1, die durch die geplanten Teilungslinien 3 aufgeteilt sind, ausgebildet. Die Durchgangslöcher sind in einer Tiefe tiefer als die fertige Dicke der Bauelementchips ausgebildet. Erste Isolationsfilme 13 (siehe 3B usw.) sind an Boden- und inneren Wandoberflächen der Durchgangslöcher ausgebildet. Die ersten Isolationsfilme 13 können Siliziumoxidfilme zum Beispiel sein und können durch chemische Dampfabscheidung (CVD) oder dergleichen ausgebildet werden. Dann wird Cu, W, Al, Polysilicium oder dergleichen in den Durchgangslöchern platziert, wodurch die Durchgangselektroden 9 ausgebildet werden. Danach wird die hintere Seite 1b des Wafers 1 bearbeitet, um den Wafer 1 dünn auszugestalten, bis die Durchgangselektroden 9 an der hinteren Seite 1b freiliegen.
  • Als nächstes wird ein Beispiel einer Plasmabehandlungsvorrichtung, die in dem Verfahren des Bearbeitens eines Wafers entsprechend der vorliegenden Ausführungsform verwendet wird, im Folgenden beschrieben. Die Plasmabehandlungsvorrichtung versorgt die hintere Seite 1b des Wafers 1 mit einem Ätzgas, das in ein Plasma umgewandelt wurde, wodurch die hintere Seite 1b des Wafers 1 geätzt wird. Zusätzlich wird ein inaktives Gas, das in ein Plasma umgewandelt wurde, zu der hinteren Seite 1b des Wafers 1 zugeführt, wodurch eine verformte Schicht an der hinteren Seite 1b des Wafers 1 ausgebildet wird. 4 ist eine Querschnittsansicht, die schematisch ein Beispiel einer Konfiguration der Plasmabehandlungsvorrichtung, die mit Bezugszeichen 16 versehen ist, darstellt.
  • Wie in 4 dargestellt, beinhaltet die Plasmabehandlungsvorrichtung 16 eine erste Vakuumkammer 20, die einen Behandlungsraum 18 ausbildet. Die erste Vakuumkammer 20 ist in der Form eines rechteckigen Parallelepipeds, das eine untere Wand 20a, eine obere Wand 20b, eine erste Seitenwand 20c, eine zweite Seitenwand 20d, eine dritte Seitenwand 20e und eine vierte Seitenwand, die nicht dargestellt ist, beinhaltet. Die zweite Seitenwand 20d weist eine Öffnung 22 darin ausgebildet auf, durch welche der Wafer 1 in den Behandlungsraum 18 eingeführt und aus diesem entnommen werden kann. Ein Verschluss 24 zum selektiven Öffnen und Schließen der Öffnung 22 ist an einer äußeren Seitenoberfläche der Seitenwand 20d angeordnet. Der Verschluss 24 kann vertikal durch einen Öffnungs- und Schließungsmechanismus 26 bewegt werden. Der Öffnungs- und Schließungsmechanismus 26 beinhaltet einen Luftzylinder 28 und eine Kolbenstange 30, die sich von dem Luftzylinder 28 nach oben erstreckt. Der Luftzylinder 28 ist an der unteren Wand 20a der ersten Vakuumkammer 20 durch eine Klammer 32 fixiert. Die Kolbenstange 30 weist ein oberes distales Ende mit einem unteren Abschnitt des Verschlusses 24 gekoppelt auf.
  • Wenn der Öffnungs- und Schließungsmechanismus 26 den Verschluss 24 öffnet, kann der Wafer 1 durch die Öffnung 22 in den Behandlungsraum 18 in der ersten Vakuumkammer 20 eingebracht werden oder durch die Öffnung 22 aus dem Behandlungsraum 18 entnommen werden. Die untere Wand 20a der ersten Vakuumkammer 20 weist eine Auslassöffnung 34 darin ausgebildet auf, die mit einem Auslassmechanismus 36 wie einer Vakuumpumpe oder dergleichen verbunden ist. Der Behandlungsraum 18 in der ersten Vakuumkammer 20 haust darin eine untere Elektrode 38 und eine obere Elektrode 40 ein, die zueinander vertikal zugewandt angeordnet sind. Die untere Elektrode 38 ist aus einem elektrisch leitenden Material ausgebildet und beinhaltet einen scheibenförmigen Halter 42 und einen zylindrischen Träger 44, der nach unten von einem zentralen Bereich der unteren Oberfläche des Halters 42 hervorsteht. Der Träger 44 ist durch eine Öffnung 46, die in der unteren Wand 20a der ersten Vakuumkammer 20 ausgebildet ist, eingeführt. Ein ringförmiger Isolator 48 ist in der Öffnung 46 zwischen der unteren Wand 20a und dem Träger 44 angeordnet, der die erste Vakuumkammer 20 und die untere Elektrode 38 voneinander isoliert. Die untere Elektrode 38 ist elektrisch mit einer Hochfrequenzleistungsquelle 50 verbunden, die außerhalb der ersten Vakuumkammer 20 angeordnet ist.
  • Der Halter 42 weist eine Vertiefung auf, die in der oberen Oberfläche ausgebildet ist, und ein Tisch 52 zum daran Platzieren des Wafers 1 ist in der Vertiefung angeordnet. Der Tisch 52 weist einen Saugkanal, der nicht dargestellt ist, darin ausgebildet auf, der mit einer Saugquelle 56 durch einen Flusskanal 54, der in der unteren Elektrode 38 ausgebildet ist, verbunden ist. Der Halter 42 weist auch einen Kühlflusskanal 58 darin ausgebildet auf. Der Kühlflusskanal 58 weist ein Ende mit einem Kühlmittelkreislaufmechanismus 62 durch einen Kühlmitteleinführkanal 60, der in dem Träger 44 ausgebildet ist, auf. Das andere Ende des Kühlflusskanals 58 ist mit dem Kühlmittelkreislaufmechanismus 62 durch einen Kühlmittelauslasskanal 64, der in dem Träger 44 ausgebildet ist, verbunden. Wenn der Kühlmittelkreislaufmechanismus 62 betätigt wird, fließt ein Kühlmittel sukzessive durch den Kühlmitteleinführkanal 60, den Kühlflusskanal 58 und den Kühlmittelauslasskanal 64, wodurch die untere Elektrode 38 gekühlt wird.
  • Die obere Elektrode 40 ist aus einem elektrisch leitenden Material ausgebildet und beinhaltet eine scheibenförmige Gasausstoßvorrichtung 66 und einen zylindrischen Träger 68, der von einem zentralen Bereich der oberen Oberfläche der Gasausstoßvorrichtung 66 hervorsteht. Der Träger 68 ist durch eine Öffnung 70, die in der oberen Wand 20b der ersten Vakuumkammer 20 ausgebildet ist, eingeführt. Ein ringförmiger Isolator 72 ist in der Öffnung 70 zwischen der oberen Wand 20b und dem Träger 68 angeordnet, der die erste Vakuumkammer 20 und die obere Elektrode 40 voneinander isoliert. Die obere Elektrode 40 ist elektrisch mit einer Hochfrequenzleistungsquelle 74 verbunden, die außerhalb der ersten Vakuumkammer 20 angeordnet ist. Ein Trägerarm 78 ist an einem oberen Endabschnitt des Trägers 68 befestigt und mit einem Hebe- und Absenkmechanismus 76 gekoppelt. Die obere Elektrode 40 kann vertikal durch den Hebe- und Absenkmechanismus 76 und den Trägerarm 78 bewegt werden.
  • Die Gasausstoßvorrichtung 66 weist mehrere Ausstoßöffnungen 80 auf, die in ihrer unteren Oberfläche ausgebildet sind. Die Ausstoßöffnungen 80 sind mit einer ersten Gaszufuhr 86 und einer zweiten Gaszufuhr 88 durch einen Flusskanal 82, der in der Gasausstoßvorrichtung 66 ausgebildet ist, und einem Flusskanal 84 verbunden, der in dem Träger 68 ausgebildet ist. Die erste Gaszufuhr 86, die zweite Gaszufuhr 88, die Flusskanäle 82 und 84 und die Ausstoßöffnungen 80 bilden zusammen eine Gaseinfuhrvorrichtung zum Einführen eines Gases in die Vakuumkammer 20 aus. Die Gaszufuhr der Gaseinfuhrvorrichtung der Plasmabehandlungsvorrichtung 16 sind nicht auf die zwei Gaszufuhren 86 und 88 beschränkt.
  • Der Öffnungs- und Schließungsmechanismus 26, der Auslassmechanismus 36, die Hochfrequenzleistungsquelle 50, die Saugquelle 56, der Kühlmittelkreislaufmechanismus 62, die Hochfrequenzleistungsquelle 74, der Anhebe- und Absenkmechanismus 76, die erste Gaszufuhr 86 und die zweite Gaszufuhr 88 usw. sind elektrisch mit einer Steuerung 90 verbunden. Die Steuerung 90 kann in der Form eines Computers sein, der einen Prozessor wie eine zentrale Berechnungseinheit (CPU) und eine Speichervorrichtung wie einen Flash-Speicher usw. beinhalten. Die zentrale Berechnungseinheit dient als der Controller 90, wenn sie Programme ausführt, die in der Speichervorrichtung gespeichert sind. Der Auslassmechanismus 36 führt Informationen bezüglich des Drucks in dem Behandlungsraum 18 zu der Steuerung 90. Der Kühlmittelkreislaufmechanismus 62 führt Informationen bezüglich der Temperatur des Kühlmittels, d. h. Information, die mit der Temperatur der unteren Elektrode 38 in Verbindung stehen, zu der Steuerung 90. Darüber hinaus führen die erste Gaszufuhr 86 und die zweite Gaszufuhr 88 Informationen in Verbindung mit den Flussraten der Gase, die aus diese fließen, zu der Steuerung 90. Die Steuerung 90 gibt Steuerungssignale zum Steuern der verschiedenen Komponenten, auf die oben Bezug genommen wurde, auf der Basis der zugeführten Informationen und andere Informationen, die durch den Bediener der Plasmabehandlungsvorrichtung 16 eingegeben wurden, aus.
  • Das Verfahren zum Bearbeiten eines Wafers entsprechend der vorliegenden Ausführungsform wird im Folgenden mit Bezug zu 8A beschrieben. 8A ist ein Flussdiagramm, das ein Beispiel des Verfahrens zum Bearbeiten eines Wafers entsprechend der vorliegenden Ausführungsform darstellt. In dem Verfahren zum Bearbeiten eines Wafers entsprechend der vorliegenden Ausführungsform wird der Platzierungsschritt S1 für ein Schutzelement zuerst ausgeführt. 2A stellt schematisch den Platzierungsschritt S1 für ein Schutzelement perspektivisch dar. In dem Platzierungsschritt S1 für ein Schutzelement ist ein Schutzelement 11 an der Flächenseite 1a des Wafers 1 platziert. Das Schutzelement 11 dient dazu, die Bauelemente 5 usw. an der Flächenseite 1a des Wafers 1 zu schützen, während das Verfahren zum Bearbeiten eines Wafers entsprechend der vorliegenden Ausführungsform an dem Wafer 1 ausgeführt wird. Das Schutzelement 11 ist in der Form eines kreisförmigen haftvermittelnden Bands, das im Wesentlichen den gleichen Durchmesser wie der Wafer 1 aufweist, zum Beispiel ausgebildet. In dem Platzierungsschritt S1 für ein Schutzelement wird das haftvermittelnde Band an der Flächenseite 1a des Wafers 1 angebracht. Das Schutzelement 11 kann alternativ eine feste kreisförmige Platte sein, die aus einem Material wie Glas, Kunststoff, Keramik oder dergleichen ausgebildet ist. In dem Fall, in dem das Schutzelement 11 eine feste kreisförmige Platte ist, wird diese an der Flächenseite 1a des Wafers 1 durch einen Haftvermittler angebracht.
  • Nach dem Platzierungsschritt S1 für ein Schutzelement wird der Schleifschritt S2 durchgeführt. In dem Schleifschritt S2 wird der Wafer 1 an der hinteren Seite 1b geschliffen. Zum Durchführen des Schleifschritts S2 werden die Tiefen von der hinteren Seite 1b zu den distalen Enden der Durchgangselektroden 9 vorher gemessen. Danach wird der Wafer 1 an der hinteren Seite 1b geschliffen, während auf die gemessenen Werte der Tiefen Bezug genommen wird, wodurch der Wafer 1 in dem Maße dünn ausgestaltet wird, dass die Durchgangselektroden 9 und die ersten Isolationsfilme 13 (siehe 3B usw.) nicht freiliegen. 2B stellt schematisch im Querschnitt die Weise dar, in welcher die Tiefen der Durchgangselektroden 9 gemessen werden. Wie in 2B dargestellt, wird der Wafer 1 an einem Einspanntisch 4 mit der Flächenseite 1a nach unten gerichtet platziert. Dann wird eine Höhendetektionseinheit 2, die oberhalb des Einspanntischs 4 angeordnet ist, verwendet, um die Tiefen der distalen Enden der Durchgangselektroden 9 zu messen. Die Höhendetektionseinheit 2 und der Einspanntisch 4 sind in einer Schleifvorrichtung (siehe 3A) , die im Folgenden beschrieben wird, zum Beispiel beinhaltet. Alternativ kann die Höhendetektionseinheit 2 und der Einspanntisch 4 in einer externen Höhenmessvorrichtung beinhaltet sein. Zum Beispiel ist die Höhendetektionseinheit 2 eine Infrarotkameraeinheit, die eine Infrarotstrahlung aufbringt, die eine Wellenlänge aufweist, die durch den Wafer 1 zu seiner hinteren Seite 1b transmittiert werden kann, während sie sich über den Wafer 1 bewegt, und nimmt reflektierte Infrarotstrahlung von dem Wafer 1 auf, um die Tiefen der Durchgangselektroden 9 von der hinteren Seite 1b zu messen.
  • Als nächstes wird die Schleifvorrichtung zum Schleifen des Wafers 1 im Folgenden mit Bezug zu 3A beschrieben. 3A stellt schematisch den Schleifschritt S2 im Querschnitt dar. Die Schleifvorrichtung, die mit Bezugszeichen 6 versehen ist, die in 3A dargestellt ist, beinhaltet den Einspanntisch 4 und eine Schleifeinheit 6a, die oberhalb des Einspanntischs 4 angeordnet ist.
  • Der Einspanntisch 4 weist eine obere Oberfläche als eine Halteoberfläche auf, an welcher ein poröses Material freiliegt. Der Einspanntisch 4 weist einen Saugkanal auf, der nicht dargestellt ist, der darin ausgebildet ist, der ein Ende mit dem porösen Material der Halteoberfläche und ein anderes Ende mit einer Saugquelle, die nicht dargestellt ist, verbunden aufweist. Der Wafer 1 ist an der Halteoberfläche des Einspanntischs 4 mit der Flächenseite 1a nach unten gerichtet platziert und die Saugquelle wird betätigt, um einen negativen Druck auf dem Wafer 1 durch den Saugkanal und das poröse Material aufzubringen. Der Wafer 1 wird jetzt unter einem Saugen an dem Einspanntisch 4 gehalten. Der Einspanntisch 4 ist um eine zentrale Achse senkrecht zu der Halteoberfläche drehbar. Die Schleifeinheit 6a, die oberhalb des Einspanntischs 4 angeordnet ist, beinhaltet eine Spindel 8, deren zentrale Achse sich senkrecht zu der Halteoberfläche des Einspanntischs 4 erstreckt, eine Scheibenbefestigung 10, die an dem unteren Ende der Spindel 8 fixiert ist, und eine Schleifscheibe 12, die an einer unteren Oberfläche der Scheibenbefestigung 10 befestigt ist. Ein Schleifstein 14 ist an einer unteren Oberfläche der Schleifscheibe 12 befestigt. Das obere Ende der Spindel 8 ist mit einem Drehaktor, der nicht dargestellt ist, verbunden. Wenn der Drehaktor mit Energie versorgt wird, dreht dieser die Spindel 8 um ihre zentrale Achse, wodurch die Schleifscheibe 12 gedreht wird, wodurch der Schleifstein 14 dazu gebracht wird, sich entlang einer kreisförmigen Bahn zu bewegen.
  • In dem Schleifschritt S2 werden der Einspanntisch 4 und die Spindel 8 unabhängig voneinander gedreht und die Schleifeinheit 6a wird abgesenkt. Wenn der Schleifstein 14, der sich entlang der Kreisbahn bewegt, in Kontakt mit der hinteren Seite 1b des Wafers 1, der an dem Einspanntisch 4 gehalten ist, abgesenkt wird, wird der Wafer durch den Schleifstein 14 geschliffen. Die Schleifeinheit 6a wird auf eine vorbestimmte vertikale Position abgesenkt, an welcher die Durchgangselektroden 9 und die ersten Isolationsfilme 13 (siehe 3B usw.) in dem Wafer 1 nicht freigelegt werden. 3B stellt schematisch den Wafer 1, nachdem der Schleifschritt S2 daran ausgeführt wurde, als Teilansicht im Querschnitt dar. Wie in 3B dargestellt, wird in dem Schleifschritt S2 der Wafer 1 an der hinteren Seite 1b soweit geschliffen, dass die Isolationsfilme 13, welche die Durchgangselektroden 9a bedecken, nicht an der hinteren Seite 1b freiliegen.
  • Der scheibenförmige Wafer 1, der aus Si oder dergleichen ausgebildet ist, weist eine äußere umfängliche Kante auf, die vorher abgeschrägt wurde, um zu verhindern, dass sie abplatzt. Darum werden die Flächenseite 1a und die hintere Seite 1b des Wafers miteinander durch eine gekrümmte Seitenoberfläche um die äußere umfängliche Kante verbunden. Wenn der Wafer 1 an der hinteren Seite 1b in dem Schleifschritt S2 geschliffen wird, tendiert die äußere umfängliche Kante des Wafers 1 dazu, zu einer Messerschneide geschärft zu werden, was wahrscheinlich verursacht, dass der Wafer 1 abplatzt. Um ein solches Problem zu verhindern, kann eine Kantentrimmbearbeitung an dem Wafer 1 durchgeführt werden, um die äußere umfängliche Kante des Wafers 1 zu entfernen, bevor der Wafer 1 geschliffen wird.
  • In dem Verfahren zum Bearbeiten eines Wafers entsprechend der vorliegenden Ausführungsform folgt auf den Schleifschritt S2 der Elektrodenhervorstellungsschritt S3 zum Hervorstellen der Durchgangselektroden 9, die mit den ersten Isolationsfilmen 13 bedeckt sind, von der hinteren Seite 1b des Wafers 1. Der Elektrodenhervorstellungsschritt S3 wird zum Beispiel durch die Plasmabehandlungsvorrichtung 16 durchgeführt, die in 4 dargestellt ist. In dem Elektrodenhervorstellungsschritt S3 senkt der Öffnungs- und Schließungsmechanismus 26 den Verschluss 24 der Plasmabehandlungsvorrichtung 16. Dann wird der Wafer 1 durch die Öffnung 22 in dem Behandlungsraum 18 in die erste Vakuumkammer 20 geladen und an dem Tisch 52 der unteren Elektrode 38 mit der hinteren Seite 1b nach oben freiliegend platziert. Wenn der Wafer 1 in den Behandlungsraum 18 geladen wird, ist es bevorzugt, den Anhebe- und Absenkmechanismus 76 zu betätigen, um die obere Elektrode 40 anzuheben, wodurch der Abstand zwischen der unteren Elektrode 38 und der oberen Elektrode 40 erhöht wird.
  • Danach wird der Vakuumdruck von der Saugquelle 56 aufgebracht, um den Wafer 1 unter einem Saugen sicher an den Tisch 52 anzuziehen. Der Öffnungs- und Schließungsmechanismus 26 hebt den Verschluss 24, um den Behandlungsraum 18 abzudichten. Der Anhebe- und Absenkmechanismus 76 passt die vertikale Position der oberen Elektrode 40 an, um die obere Elektrode 40 und die untere Elektrode 38 in eine vorbestimmte Positionsbeziehung zu bringen, die für eine Plasmabearbeitung geeignet ist. Der Auslassmechanismus 36 wird betätigt, um den Behandlungsraum 18 auf einen geringeren Druck zu evakuieren. 5A stellt schematisch im Querschnitt den Wafer 1 dar, der in der Plasmabehandlungsvorrichtung 16 in dem Elektrodenhervorstellungsschritt S3 eingeführt wurde. Nachdem der Behandlungsraum 18 evakuiert wurde, falls es schwierig ist, den Wafer 1 an dem Haltetisch 52 unter den negativen Druck von der Saugquelle 56 zu halten, kann der Wafer an dem Haltetisch 52 durch elektrische Kräfte gehalten werden, typischerweise elektrostatische Kräfte oder dergleichen. Zum Beispiel kann eine Elektrode in dem Tisch 52 eingebettet sein und eine elektrische Leistung kann zu der Elektrode zugeführt werden, um elektrische Kräfte zwischen dem Tisch 52 und dem Wafer 1 aufzubringen.
  • Dann, während ein Gas für eine Plasmabearbeitung, das ein erstes Ätzgas beinhaltet, von der ersten Gaszufuhr 86 in den Behandlungsraum 18 mit einer vorbestimmten Flussrate eingeführt wird, wird eine vorbestimmte elektrische Hochfrequenzleistung zwischen der unteren Elektrode 38 und der oberen Elektrode 40 aufgebracht. Das erste Ätzgas ist zum Beispiel CF4 oder SF6. Das erste Ätzgas wird mit einem Wasserstoffgas, einem Sauerstoffgas oder dergleichen in einem vorbestimmten Verhältnis gemischt, bevor es in den Behandlungsraum 18 zugeführt wird. In dem Elektrodenhervorstellungschritt S3, während ein vorbestimmter Druck, in einem Bereich von 5 bis 50 Pa zum Beispiel in dem Behandlungsraum 18 beibehalten wird, wird das erste Ätzgas von der ersten Gaszufuhr 86 mit einer vorbestimmten Flussrate zu dem Behandlungsraum 18 zugeführt und eine vorbestimmte elektrische Hochfrequenzleistung zum Beispiel in einem Bereich von 1000 bis 3000 W wird zwischen der unteren Elektrode 38 und der oberen Elektrode 40 aufgebracht.
  • Jetzt wird ein Plasma zwischen der unteren Elektrode 38 und der oberen Elektrode 40 generiert und Ionen, die von dem ersten Ätzgas ausgebildet werden, das in ein Plasma umgewandelt wurde, werden zu der unteren Elektrode 38 angezogen und zu der hinteren Seite 1b des Wafers 1 zugeführt. Die zugeführten Ionen ätzen die hintere Seite 1b des Wafers 1 mit einem hohen Auswahlverhältnis zwischen dem Wafer 1 und dem ersten Isolationsfilmen 13. Insbesondere, wenn der Elektrodenhervorstellungsschritt S3 durchgeführt wird, wird der Wafer 1 graduell weggeätzt, wohingegen die ersten Isolationsfilme 13, während sie freigelegt werden, weniger wahrscheinlich weggeätzt werden. Darum, wenn der Elektrodenhervorstellungsschritt S3 durchgeführt wurde, wie in 5B dargestellt, wird die hintere Seite 1b des Wafers 1 weggeätzt oder zurückgezogen, wodurch die Durchgangselektroden 9 und die ersten Isolationsfilme 13 von der hinteren Seite 1b des Wafers 1 hervorstehen. 5B stellt schematisch teilweise im Querschnitt den Wafer 1 dar, nachdem der Elektrodenhervorstellungsschritt S3 daran ausgeführt wurde.
  • In dem Verfahren zum Bearbeiten eines Wafers entsprechend der vorliegenden Ausführungsform wird dann der Ausbildungsschritt S4 für eine verformte Schicht ausgeführt, um eine verformte Schicht an der hinteren Seite 1b des Wafers 1 auszubilden, indem ein inaktives Gas, das in ein Plasma umgewandelt wird, zu der hinteren Seite 1b des Wafers zugeführt wird, wobei die Durchgangselektroden 9 von diesem hervorstehen. Der Ausbildungsschritt S4 für eine verformte Schicht kann in der ersten Vakuumkammer 20 auf den Elektrodenhervorstellungsschritt S3 folgend durchgeführt werden, während der Wafer 1 in der ersten Vakuumkammer 20 von dem Elektrodenhervorstellungsschritt S3 eingehaust bleibt. In diesem Fall, nachdem das erste Ätzgas ausgelassen wurde, wird das inaktive Gas, das zu einem Plasma umgewandelt wurde, in die erste Vakuumkammer 20 eingeführt. 6A stellt schematisch im Querschnitt den Wafer 1 dar, der an den Tisch 52 in der ersten Vakuumkammer 20 bei dem Ausbildungsschritt S4 für eine verformte Schicht fixiert ist.
  • In dem Ausbildungsschritt S4 für eine verformte Schicht, während das inaktive Gas für eine Plasmabearbeitung mit einer vorbestimmten Flussrate zu dem Wafer 1, der an dem Tisch 52 fixiert ist, zugeführt wird, wird eine vorbestimmte elektrische Hochfrequenzleistung zwischen der unteren Elektrode 38 und der oberen Elektrode 40 aufgebracht. In dem Ausbildungsschritt S4 für eine verformte Schicht, während ein vorbestimmter Druck in einem Bereich von 5 bis 50 Pa zum Beispiel beibehalten wird, wird in dem Behandlungsraum 18 ein inaktives Gas wie Ar, He, Ne oder dergleichen von der zweiten Gaszufuhr 88 mit einer vorbestimmten Flussrate zu dem Behandlungsraum 18 zugeführt und eine vorbestimmte elektrische Hochfrequenzleistung in einem Bereich von 1000 bis 3000 W wird zum Beispiel zwischen der unteren Elektrode 38 und der oberen Elektrode 40 aufgebracht. Jetzt wird ein Plasma zwischen der unteren Elektrode 38 und der oberen Elektrode 40 ausgebildet und Ionen, die durch das inaktive Gas, das zu einem Plasma umgewandelt wurde, ausgebildet werden, werden zu der unteren Elektrode 38 angezogen und zu der hinteren Seite 1b des Wafers 1 zugeführt. Die zugeführten Ionen sputtern die hintere Seite 1b, wodurch kleine Oberflächenunregelmäßigkeiten und Risse oder Verformungen an der hinteren Seite 1b ausgebildet werden. Der Bereich der hinteren Seite 1b, an welchen die Verformungen ausgebildet sind, wird eine verformte Schicht 5.
  • 6B zeigt schematisch im Querschnitt vergrößert den Wafer 1, an dem der Ausbildungsschritt S4 für eine verformte Schicht durchgeführt wurde, wie in 6B dargestellt, wenn der Ausbildungsschritt S4 für eine verformte Schicht ausgeführt wurde, wird die verformte Schicht 15 an der hinteren Seite 1b des Wafers 1 ausgebildet. Die verformte Schicht 15 dient als eine Getterschicht zum Fangen von Metallelementen, die dazu tendieren, in den Wafer 1 von seiner hinteren Seite 1b einzutreten.
  • In dem Verfahren zum Bearbeiten des Wafers entsprechend der vorliegenden Ausführungsform, da die verformte Schicht 15, die als eine Getterschicht dient, durch den Ausbildungsschritt S4 für eine verformte Schicht ausgebildet wurde, ist es nicht notwendig, einen Filmwachstumsschritt zum Wachsen einer Getterschicht in der Form eines Siliziumnitridfilms oder dergleichen an der hinteren Seite 1b des Wafers 1 durchzuführen. Insbesondere, wenn der Ausbildungsschritt S4 für eine verformte Schicht auf den Elektrodenhervorstellungsschritt S3 folgend durchgeführt wird, kann der Ausbildungsschritt S4 für eine verformte Schicht einfach durch Ändern von Gasen, die zu dem Wafer 1 in der Plasmabehandlungsvorrichtung 16 zugeführt werden, durchgeführt werden, nachdem der Elektrodenhervorstellungsschritt S3 durchgeführt wurde. Anders ausgedrückt sind die Kosten, die auftreten, um den Ausbildungsschritt S4 für eine verformte Schicht in dem Verfahren zum Bearbeiten eines Wafers entsprechend der vorliegenden Ausführungsform durchzuführen, sehr gering, sodass eine Getterschicht effizient an der hinteren Seite 1b des Wafers 1 ausgebildet werden kann. Die Schritte zum Herstellen der Bauelementchips, welche die Durchgangselektroden aufweisen, sind folglich vereinfacht, sodass der Wafer mit einer hohen Bearbeitungseffizienz bearbeitet werden kann.
  • In dem Ausbildungsschritt S4 für eine verformte Schicht wird die verformte Schicht durch Beaufschlagt der hinteren Seite 1b des Wafers 1 mit dem inaktiven Gas, das in ein Plasma umgewandelt wurde, ausgebildet. In diesem Verfahren kann möglicherweise Verschmutzung von dem Wafer 1 ausgebildet werden und sich an den inneren Wandoberflächen der ersten Vakuumkammer 20 absetzen. Wenn der Elektrodenhervorstellungsschritt S3 und der Ausbildungsschritt S4 für eine verformte Schicht in der ersten Vakuumkammer 20 durchgeführt werden, wird nach dem Ausbildungsschritt S4 für eine verformte Schicht der Elektrodenhervorstellungsschritt S3 an einem nächsten Wafer in der ersten Vakuumkammer 20 durchgeführt. In solch einem Elektrodenhervorstellungsschritt S3 wird das erste Ätzgas, das in ein Plasma umgewandelt wurde, zu der hinteren Seite 1b des Wafers 1 zugeführt und erreicht auch die Verschmutzung, die an der inneren Wandoberfläche der ersten Vakuumkammer 20 abgeschieden wurde, wodurch die Verschmutzung entfernt wird. Darum, wenn der Elektrodenhervorstellungsschritt S3 und der Ausbildungsschritt S4 für eine verformte Schicht an mehreren Wafern einzelnen in der ersten Vakuumkammer 20 durchgeführt werden, da die Verschmutzung automatisch entfernt wird, wird die Reinigungsfrequenz der ersten Vakuumkammer 20 zur Instandhaltung verringert, was in einer höheren Bearbeitungseffizienz resultiert.
  • Auf den Ausbildungsschritt S4 für eine verformte Schicht folgt der Ausbildungsschritt S5 für einen Isolationsfilm. In dem Ausbildungsschritt S5 für einen Isolationsfilm wird ein zweiter Isolationsfilm an der hinteren Seite 1b des Wafers 1, an dem die verformte Schicht 15 ausgebildet ist, ausgebildet. 7A zeigt schematisch im Querschnitt vergrößert den Wafer 1, an dem der Ausbildungsschritt S5 für einen Isolationsfilm ausgeführt wurde. In dem Ausbildungsschritt S5 für einen Isolationsfilm wird ein Siliziumoxidfilm als ein zweiter Isolationsfilm 17 an der hinteren Seite 1b des Wafers 1 durch Sputtern, CVD oder der gleichen ausgebildet. Der zweite Isolationsfilm 17 dient als eine Passivierungsschicht zum Schützen der hinteren Seite 1b des Wafers 1.
  • Der Ausbildungsschritt S6 für eine Elektrode wird nach dem Ausbildungsschritt S5 für einen Isolationsfilm durchgeführt. In dem Ausbildungsschritt S6 für eine Elektrode sind die Durchgangselektroden 9 an der hinteren Seite 1b des Wafers 1 freiliegend und Hinterseitenelektroden, die mit den Durchgangselektroden 9 verbunden sind, werden ausgebildet. In dem Ausbildungsschritt S6 für eine Elektrode vor dem Ausbilden der Hinterseitenelektroden werden die ersten Isolationsfilme 13 und der zweite Isolationsfilm 17 von den Bereichen entfernt, an denen diese die Durchgangselektroden 9 überlappen. 7B zeigt schematisch im Querschnitt den Wafer 1 vergrößert, von dem die ersten Isolationsfilme 13 und der zweite Isolationsfilm 17 von den Bereichen entfernt wurden, wo diese mit den Elektroden 9 überlappen.
  • Die ersten Isolationsfilme 13 und der zweite Isolationsfilm 17 werden zum Beispiel durch CMP entfernt. Die Durchgangselektroden 9, die mit den ersten Isolationsfilmen 13 bedeckt sind, stehen von der hinteren Seite 1b des Wafers 1 in den Elektrodenhervorstellungsschritt S3 hervor. Darum, wenn Abschnitte der Durchgangselektroden 9, die von der hinteren Seite 1b des Wafers 1 hervorstehen, durch CMP entfernt werden, werden die ersten Isolationsfilme 13 und der zweite Isolationsfilm 17, welche die Durchgangselektroden 9 überlappen, entfernt, wodurch die Durchgangselektroden 9 an der hinteren Seite 1b freigelegt werden. Jetzt ist es möglich, Hinterseitenelektroden auszubilden, die elektrisch mit den Durchgangselektroden 9 verbunden sind. Da Hauptbereiche der hinteren Seite 1b des Wafers 1 durch den zweiten Isolationsfilm 17 geschützt sind, wird die verformte Schicht 15 an der hinteren Seite 1b nicht durch CMP beschädigt. Alternativ können die Durchgangselektroden 9 durch Photolithographie freigelegt werden.
  • Als nächstes werden Elektroden zum Verbinden mit den Durchgangselektroden 9 ausgebildet. 7C zeigt schematisch im Querschnitt den Wafer 1 vergrößert, an welchem der Ausbildungsschritt S6 für eine Elektrode ausgeführt wurde. Elektroden 19 sind in der Form von Erhöhungen, die zum Beispiel aus Metall wie Au, Cu, Sn oder dergleichen oder einem Laminat dieser Metalle ausgebildet sind. Zum Beispiel werden die Elektroden 19 durch Drücken eines Metalldrahts gegen die Durchgangselektroden 9 und Schneiden des Metalldrahts in kurzen Längen ausgebildet. Alternativ kann ein Resistfilm mit Öffnungen, an denen die Durchgangselektroden 9 freiliegen, an der hinteren Seite 1b ausgebildet werden und die Elektroden 19 können an den freiliegenden Bereichen der Durchgangselektroden 9 durch Elektroplattieren ausgebildet werden. Danach wird der Wafer 1 in die Bauelementchips mit den Durchgangselektroden 9 geteilt. Die Bauelementchips sind gestapelt und durch die Durchgangselektroden 9 verbunden und dann in einer Packung eingehaust, wodurch ein verpackter Chip fertiggestellt ist.
  • In der obigen Ausführungsform werden der Elektrodenhervorstellungsschritt S3 und der Ausbildungsschritt S4 für eine verformte Schicht sukzessive in der ersten Vakuumkammer 20 ausgebildet. Jedoch ist die vorliegende Erfindung nicht auf solche Details beschränkt. Entsprechend einer Modifikation können der Elektrodenhervorstellungsschritt S3 und der Ausbildungsschritt S4 für eine verformte Schicht sukzessive in der ersten Vakuumkammer 20 ausgeführt werden, jedoch kann ein anderer gewünschter Prozess an dem Wafer 1 außerhalb der Vakuumkammer zwischen dem Elektrodenhervorstellungsschritt S3 und dem Ausbildungsschritt S4 für eine verformte Schicht ausgeführt werden. Der Ausbildungsschritt S4 für eine verformte Schicht kann durch eine andere Plasmabehandlungsvorrichtung, die eine zweite Vakuumkammer aufweist, durchgeführt werden. 8B ist ein Flussdiagramm der Schritte eines zweiten Verfahrens zum Bearbeiten eines Wafers entsprechend einer Modifikation der vorliegenden Erfindung, bei der der Ausbildungsschritt S4 für eine verformte Schicht durch eine andere Plasmabehandlungsvorrichtung, die eine zweite Vakuumkammer aufweist, durchgeführt wird. Die Plasmabehandlungsvorrichtung, welche die zweite Vakuumkammer aufweist, weist eine ähnliche Struktur wie die Plasmabehandlungsvorrichtung 16, die oben beschrieben ist, auf.
  • Während eines Zeitraums zwischen dem Entnehmen des Wafers 1 aus der Plasmabehandlungsvorrichtung 16, welche die erste Vakuumkammer 20 aufweist, und Laden des Wafers 1 in die Plasmabehandlungsvorrichtung, welche die zweite Vakuumkammer, aufweist, nach dem Elektrodenhervorstellungsschritt S3, kann ein natürlicher Oxidfilm an der hinteren Seite 1b des Wafers 1 wachsen. Entsprechend kann der Entfernungsschritt S7 für einen Oxidfilm zum Entfernen eines solchen natürlichen Oxidfilms nach dem Elektrodenhervorstellungsschritt S3 und vor dem Ausbildungsschritt S4 für eine verformte Schicht durchgeführt werden. In dem Entfernungsschritt S7 für einen Oxidfilm wird der Wafer 1 in der zweiten Vakuumkammer platziert und ein zweites Ätzgas, das in ein Plasma umgewandelt wurde, wird zu der hinteren Seite 1b des Wafers 1 zugeführt, um einen natürlichen Oxidfilm, der an der hinteren Seite 1b des Wafers gewachsen ist, zu entfernen. Das zweite Ätzgas ist C4F6, C4F8 oder dergleichen zum Beispiel und ist mit einem Wasserstoffgas oder dergleichen in einem vorbestimmten Verhältnis gemischt, bevor es zu dem Wafer 1 zugeführt wird. In dem darauffolgenden Ausbildungsschritt S4 für eine verformte Schicht verbleibt der Wafer 1 in der zweiten Vakuumkammer und das zweite Ätzgas wird von der zweiten Vakuumkammer ausgestoßen. Dann wird ein inaktives Gas, das in ein Plasma umgewandelt wurde, zu der zweiten Vakuumkammer zugeführt. Der Ausbildungsschritt S4 für eine verformte Schicht kann einfach durch Ändern der Gase, die zu dem Wafer 1 in der Plasmabehandlungsvorrichtung zugeführt werden, nachdem der Ausbildungsschritt S7 für einen Oxidfilm durchgeführt wurde, durchgeführt werden. Darum kann das Verfahren zum Bearbeiten eines Wafers effizient durchgeführt werden.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsform beschränkt. Der Umfang der Erfindung wird durch die beigefügten Ansprüche definiert und alle Änderungen und Modifikationen, die in das Äquivalente des Umfangs der Ansprüche fallen, werden dadurch durch die Erfindung umfasst.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2014033160 [0004]

Claims (3)

  1. Verfahren zum Bearbeiten eines Wafers, die folgenden Schritte umfassend: Platzieren eines Schutzelements an einer Flächenseite eines Wafers, der mehrere sich kreuzende geplante Teilungslinien aufweist, welche die Flächenseite in Bereiche mit Bauelementen daran ausgebildet aufteilt, wobei die Bereiche Durchgangselektroden aufweisen, die in den Wafer eingebettet sind und sich in den Dickenrichtungen erstrecken und erste Isolationsfilme aufweisen, welche die Durchgangselektroden bedecken; Halten einer Schutzelementseite des Wafers an einem Einspanntisch zum Schleifen an einer hinteren Seite des Wafers so weit, dass die ersten Isolationsfilme, welche die Durchgangselektroden bedecken, nicht freigelegt werden; nach dem Schritt des Schleifens des Wafers, Einhausen des Wafers in einer ersten Vakuumkammer, Zuführen eines ersten Ätzgases, das in ein Plasma umgewandelt wurde, zu der hinteren Seite des Wafers, um die hintere Seite zu ätzen, wodurch die Durchgangselektroden, die mit den ersten Isolationsfilmen bedeckt sind, von der hinteren Seite des Wafers hervorstehen; nach dem Schritt des Hervorstellens der Durchgangselektroden, Zuführen eines inaktiven Gases, das in einem Plasma umgewandelt wurde, zu der hinteren Seite des Wafers, von dem die Durchgangselektroden hervorstehen, wodurch eine verformte Schicht an der hinteren Seite des Wafers ausgebildet wird; nach dem Schritt des Ausbildens der verformten Schicht, Ausbilden eines zweiten Isolationsfilms an der hinteren Seite des Wafers, an dem die verformte Schicht ausgebildet ist; und nach dem Schritt des Ausbildens des zweiten Installationsfilms Entfernen der ersten Isolationsfilme und des zweiten Isolationsfilms von Bereichen, an dem die ersten Isolationsfilme und der zweite Isolationsfilm mit den Durchgangselektroden überlappen, und Ausbilden von Rückseitenelektroden, die mit den Durchgangselektroden verbunden sind, die an der hinteren Seite des Wafers freiliegen.
  2. Verfahren zum Bearbeiten eines Wafers nach Anspruch 1, wobei der Schritt des Ausbildens der verformten Schicht die Schritte des Beibehaltens des Wafers, der von dem Schritt des Hervorstellens der Durchgangselektroden eingehaust ist, in der ersten Vakuumkammer, Auslassen des ersten Ätzgases von der ersten Vakuumkammer und dann Zuführen des inaktiven Gases, das in ein Plasma umgewandelt wurde, zu der ersten Vakuumkammer beinhaltet.
  3. Verfahren zum Bearbeiten eines Wafers nach Anspruch 1, ferner die folgenden Schritte umfassend: nach dem Schritt des Hervorstellens der Durchgangselektroden und vor dem Schritt des Ausbildens der verformten Schicht, Einhausen des Wafers in einer zweiten Vakuumkammer, Zuführen eines zweiten Ätzgases, das in ein Plasma umgewandelt wurde, zu der hinteren Seite des Wafers, um einen natürlichen Oxidfilm an der hinteren Seite des Wafers zu entfernen, wobei der Schritt zum Ausbilden der verformten Schicht die Schritte des Beibehaltens des Wafers, der eingehaust ist, in der zweiten Vakuumkammer, Auslassen des zweiten Ätzgases von der zweiten Vakuumkammer und Zuführen des inaktiven Gases, das in ein Plasma umgewandelt wurde, zu der zweiten Vakuumkammer beinhaltet.
DE102019218774.9A 2018-12-03 2019-12-03 Verfahren zum Bearbeiten eines Wafers Pending DE102019218774A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-226356 2018-12-03
JP2018226356A JP7210100B2 (ja) 2018-12-03 2018-12-03 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
DE102019218774A1 true DE102019218774A1 (de) 2020-06-04

Family

ID=70681494

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019218774.9A Pending DE102019218774A1 (de) 2018-12-03 2019-12-03 Verfahren zum Bearbeiten eines Wafers

Country Status (7)

Country Link
US (1) US10957593B2 (de)
JP (1) JP7210100B2 (de)
KR (1) KR20200067103A (de)
CN (1) CN111261580B (de)
DE (1) DE102019218774A1 (de)
SG (1) SG10201911107SA (de)
TW (1) TWI788605B (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033160A (ja) 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
JP5076429B2 (ja) * 2006-10-02 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP5331500B2 (ja) * 2009-01-29 2013-10-30 株式会社ディスコ ウエーハの処理方法
JP2012209480A (ja) * 2011-03-30 2012-10-25 Disco Abrasive Syst Ltd 電極が埋設されたウエーハの加工方法
JP5975621B2 (ja) * 2011-11-02 2016-08-23 リンテック株式会社 ダイシングシートおよび半導体チップの製造方法
JP2013131652A (ja) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ
JP2014053351A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014053348A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
KR101936405B1 (ko) * 2013-06-11 2019-04-03 에스케이하이닉스 주식회사 적층 반도체 패키지 및 이의 제조방법
JP6418794B2 (ja) * 2014-06-09 2018-11-07 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法
JP2016039186A (ja) * 2014-08-05 2016-03-22 株式会社ディスコ ウエーハの加工方法
TWI664668B (zh) * 2014-10-13 2019-07-01 新加坡商聯測總部私人有限公司 用於單一化半導體晶圓之方法
JP2018056459A (ja) * 2016-09-30 2018-04-05 株式会社ディスコ ウエーハの加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033160A (ja) 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法

Also Published As

Publication number Publication date
US10957593B2 (en) 2021-03-23
CN111261580B (zh) 2024-03-19
JP2020092106A (ja) 2020-06-11
KR20200067103A (ko) 2020-06-11
JP7210100B2 (ja) 2023-01-23
US20200176313A1 (en) 2020-06-04
TWI788605B (zh) 2023-01-01
TW202022945A (zh) 2020-06-16
SG10201911107SA (en) 2020-07-29
CN111261580A (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
EP0703619B1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
EP0703618B1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102014107557B4 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks
DE102019200054B4 (de) Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102019127076B4 (de) Filmstruktur für bondkontaktstelle und verfahren zu ihrer herstellung
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102018128928A1 (de) Eine Bondstützstruktur (und zugehöriger Prozess) für Waferstapeln
DE102008038815A1 (de) Integrierte Schaltung mit einer Parylen-Materialschicht
DE102006030266A1 (de) Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102008034693B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit verbundenem Vorderseitenkontakt und Rückseitenkontakt
DE102015107693A1 (de) Halbleiterbauelement und Verfahren
DE102014115775A1 (de) Halbleiterbauelemente und Verfahren zu deren Ausbildung
DE19752404C1 (de) Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
DE102018126129A1 (de) Verfahren zum Bilden von Umverteilungsleitungen, und darauf gebildeter Aufbau
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
EP3787041A1 (de) Stapelförmige mehrfachsolarzelle mit einer ein mehrfachschichtsystem umfassenden metallisierung
DE102020200724A1 (de) Trägerplattenentfernungsverfahren
DE102013109590A1 (de) Verfahren zum Bearbeiten eines Wafers und Verfahren zum Zertrennen eines Wafers
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE102012110606A1 (de) Verfahren zum Trennen einer Mehrzahl von Chips und Bearbeitungsvorrichtung zum Trennen einer Mehrzahl von Chips
DE102019218774A1 (de) Verfahren zum Bearbeiten eines Wafers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication