CN111223973A - 发光二极管阵列 - Google Patents

发光二极管阵列 Download PDF

Info

Publication number
CN111223973A
CN111223973A CN202010064109.7A CN202010064109A CN111223973A CN 111223973 A CN111223973 A CN 111223973A CN 202010064109 A CN202010064109 A CN 202010064109A CN 111223973 A CN111223973 A CN 111223973A
Authority
CN
China
Prior art keywords
light emitting
emitting diode
upper electrode
semiconductor layer
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010064109.7A
Other languages
English (en)
Other versions
CN111223973B (zh
Inventor
张锺敏
蔡钟炫
李俊燮
徐大雄
金贤儿
卢元英
姜珉佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130088712A external-priority patent/KR101893579B1/ko
Priority claimed from KR1020130088714A external-priority patent/KR101893578B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Priority to CN202010064109.7A priority Critical patent/CN111223973B/zh
Publication of CN111223973A publication Critical patent/CN111223973A/zh
Application granted granted Critical
Publication of CN111223973B publication Critical patent/CN111223973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种发光二极管阵列，包括：第一发光二极管和第二发光二极管，分别包括第一半导体层、有源层以及第二半导体层；第一上电极，形成在第一发光二极管的第二半导体层上，与第一发光二极管的第二半导体层绝缘；以及第二上电极，形成在第二发光二极管的第二半导体层上，与第二发光二极管的第二半导体层绝缘，其中，第一上电极具有从第一发光二极管侧向第二发光二极管侧突出的突出部，突出部延伸到第二发光二极管上部而与第二发光二极管的第二半导体层电连接，第二上电极具有收容第一上电极的突出部的槽部，第二上电极在彼此相隔的至少两个接触区域与第二发光二极管的第一半导体层接触，第一上电极的突出部向接触区域之间突出。

Description

发光二极管阵列
本申请是申请日为2013年08月06日、申请号为201380046853.2、发明名称为“晶圆级发光二极管阵列”的发明专利申请的分案申请。
技术领域
本发明涉及一种发光二极管阵列，更具体地，涉及一种具有通过布线连接并且形成为倒装芯片型的多个发光二极管的发光二极管阵列。
背景技术
发光二极管是这样一种器件，即，当通过其阳极端子和阴极端子对其施加导通电压或更大的电压时执行发光操作。通常，用于使发光二极管发光的导通电压具有比通用电源的电压低得多的值。因此，发光二极管存在这样的缺点，即，其不能在110V或220V的通用AC电源下直接使用。使用通用 AC电源操作发光二极管需要电压转换器，以降低提供的AC电压。因此，应该提供用于发光二极管的驱动电路，这成为导致包括发光二极管的照明设备的制造成本增加的一个因素。由于应该提供独立的驱动电路，因此照明设备的体积增大并且产生不必要的热。另外，存在诸如对所供电来说提高功率因数的问题。
为了在不包括独立的电压转换方式的状态下使用通用AC电源，已经提出通过将多个发光二极管芯片彼此串联连接来构造阵列的方法。为了将发光二极管实施为阵列，应该将发光二极管芯片形成为单个封装件。因此，需要基板分离工艺、用于分离的发光二极管芯片的封装工艺等，另外需要在阵列基板上布置封装件的安装工艺和用于在封装件的电极之间形成布线的布线工艺。因此，存在用于构造阵列的处理时间增多并且阵列的制造成本增加的问题。
此外，引线键合被用于形成阵列的布线工艺，并且在阵列的整个表面上另外形成用于保护键合线的模制层。因此，存在因另外需要形成模制层的模制工艺而导致工艺复杂度增大的问题。具体地，在应用具有横向结构的芯片类型的情况下，发光二极管芯片的发光性能降低，并且发光二极管的品质由于热的产生而劣化。
为了解决上述问题，已经提出将包括多个发光二极管芯片的阵列制造为单个封装件的发光二极管芯片阵列。
在第2007-0035745号韩国专利公开公布中，多个横向型发光二极管芯片在单个基板上通过使用空气桥工艺形成的金属布线来电连接。根据该公开公布，优点在于对于每个单独的芯片来说不需要单独的封装工艺，并且在晶圆级上形成阵列。然而，空气桥连接结构使耐久性变弱，并且横向型导致发光性能或散热性能劣化的问题。
在第6,573,537号美国专利中，多个倒装芯片型发光二极管形成在单个基板上。然而，每个发光二极管的n电极和p电极在n电极和p电极彼此分离的状态下暴露于外部。因此，为了使用单个电源，应该增加将多个电极彼此连接的布线工艺。为此，在美国专利中使用了次安装基板。即，倒装芯片型发光二极管应该安装在用于电极之间的布线的单独的次安装基板上。用于与另一基板电连接的至少两个电极应该形成在次安装基板的背表面上。在美国专利中，由于使用倒装芯片型发光二极管，因此具有提高发光性能和散热性能的优点。相反，次安装基板的使用导致制造成本的增加和最终产品的厚度的增大。另外，还存在需要用于次安装基板的附加的布线工艺以及在新基板上安装次安装基板的附加工艺的缺点。
第2008-0002161号韩国专利公开公布公开了倒装芯片型发光二极管彼此串联连接的构造。根据公开专利公布，不需要在芯片基础上的封装工艺，并且倒装芯片型发光二极管的使用展现出发光性能和散热性能得到提高的效果。然而，除了n型和p型半导体层之间的布线之外，还使用了单独的反射层，并且在n型电极上使用了互连线。因此，应该形成多个图案化的金属层。为此，应该使用各种掩模，这成为一个问题。此外，由于在n电极与互连电极等之间的热膨胀系数的差异等而出现剥落或裂纹，因此，存在它们之间的电接触断开的问题。
发明内容
技术问题
本发明的一个目的在于提供一种可以以高电压驱动的倒装芯片型发光二极管阵列。
本发明的另一目的在于提供一种可以直接安装在印刷电路板等上而无需任何次安装基板的发光二极管阵列。
本发明的又一目的在于提供一种在除了用于连接多个发光二极管的布线之外而无需使用单独的反射金属层的情况下可防止光损失的倒装芯片型发光二极管阵列。
本发明的再一目的在于提供一种可防止在覆盖发光二极管的层中产生裂纹的发光二极管阵列，从而提高其可靠性。
通过下面的描述，本发明的其它特征和优点将是明显的而且也更好理解。
技术方案
根据本发明的实施例的发光二极管阵列包括：生长基板；多个发光二极管，布置在基板上，其中，所述多个发光二极管中的每个发光二极管具有第一半导体层、有源层和第二半导体层；多个上电极，布置在所述多个发光二极管上并且由相同的材料形成，其中，所述多个上电极中的每个上电极电连接到发光二极管中的相应的发光二极管的第一半导体层；第一焊盘和第二焊盘，布置在上电极上。至少一个上电极电连接到发光二极管中的相邻的一个发光二极管的第二半导体层，上电极中的另一上电极与发光二极管中的相邻的一个发光二极管的第二半导体层绝缘。发光二极管通过上电极串联连接。第一焊盘电连接到在串联连接的发光二极管之中的输入发光二极管。第二焊盘电连接到在串联连接的发光二极管之中的输出发光二极管。
因此，提供了一种可以以高电压驱动的倒装芯片型发光二极管阵列。此外，由于发光二极管通过上电极串联连接，因此不需要使用用于电连接发光二极管的次安装基板。
第一焊盘和第二焊盘中的每个焊盘可以位于至少两个发光二极管上方。第一焊盘或第二焊盘可形成为占据发光二极管阵列的整个面积的至少1/3且小于1/2。第一焊盘和第二焊盘形成为相对较大，由此能够使发光二极管阵列通过焊接等容易地安装在印刷电路板等上并且牢固地安装。
第一焊盘和第二焊盘可在同一工艺中由相同的材料形成。因此，第一焊盘和第二焊盘可位于同一水平。
第一焊盘和第二焊盘中的每个焊盘可包括：第一层，包括Ti、Cr或Ni；第二层，形成在第一层上，并包括Al、Cu、Ag或Au。此外，第一焊盘或第二焊盘还可包括导电材料的焊盘阻挡层。因此，能够防止诸如Sn的金属材料从焊料等中扩散。因此，能够提供一种可通过焊料安全地安装的发光二极管阵列。焊盘阻挡层可包括Cr、Ni、Ti、W、TiW、Mo、Pt或它们的复合物的层。
发光二极管阵列还可以包括布置在发光二极管和上电极之间的第一层间绝缘层。上电极可通过第一层间绝缘层与发光二极管的侧表面绝缘。第一层间绝缘层可覆盖发光二极管的侧表面以及发光二极管之间的区域。上电极可位于第一层间绝缘层上，并且可覆盖发光二极管之间的大部分区域。在使用线形布线的传统情况下，布线几乎不覆盖发光二极管之间的区域。相反，上电极可覆盖发光二极管之间的至少30％、至少50％或甚至至少90％的区域。然而，由于上电极彼此分隔开，因此上电极覆盖发光二极管之间的小于100％的区域。
上电极可形成为具有相对大的面积，以减小由上电极导致的电阻。因此，能够便于电流分布并减小发光二极管阵列的正向电压。
发光二极管阵列还可包括分别布置在发光二极管的第二半导体层上的下电极。第一层间绝缘层可暴露在每个发光二极管上的下电极的一部分。电连接到相邻的发光二极管的第二半导体层的上电极可经由第一层间绝缘层连接到下电极的暴露部分。每个下电极可包括反射层。
发光二极管阵列还可包括覆盖上电极的第二层间绝缘层。第二层间绝缘层可暴露布置在输入发光二极管的第二半导体层上的下电极以及连接到输出发光二极管的第一半导体层的上电极。同时，第一焊盘和第二焊盘中的每个焊盘可经由第二层间绝缘层连接到下电极和上电极。
在一些实施例中，每个发光二极管可具有用于使第一半导体层经由第二半导体层和有源层暴露的通孔。每个上电极可经由通孔连接到发光二极管中的相应的发光二极管的第一半导体层。
同时，上电极可占据发光二极管阵列的整个面积的至少30％且小于100％的面积。
每个上电极可为幅宽与宽度的比在1:3至3:1的范围内的板或片的形式。不同于传统的线形布线，由于上电极为板或片的形式，因此能够便于电流分布并减小发光二极管阵列的正向电压。
至少一个上电极可具有比发光二极管中的相应的发光二极管的幅宽或宽度大的幅宽或宽度。因此，上电极可覆盖发光二极管之间的区域，并且可将在有源层中产生的光向基板反射。
此外，每个发光二极管可被暴露基板的台面蚀刻区分开，通过台面蚀刻暴露的膜的侧表面可相对于基板具有10度至60度的倾角。因此，能够防止在覆盖台面蚀刻区的层中产生裂纹。
发光二极管阵列还可包括布置在发光二极管和上电极之间的第一层间绝缘层。上电极可包括相对于第一层间绝缘层的表面具有10度至45度的倾角的侧表面。因此，能够防止在覆盖上电极的层中产生裂纹。上电极可具有在
Figure BDA0002375430350000051
至
Figure BDA0002375430350000052
的范围内的厚度。
发光二极管阵列还可包括分别布置在发光二极管的第二半导体层上的下电极。第一层间绝缘层可暴露每个发光二极管的下电极的一部分。电连接到发光二极管中的相邻的一个发光二极管的第二半导体层的上电极可经由第一层间绝缘层连接到暴露的下电极。
每个下电极可包括相对于第二半导体层的表面具有10度至45度的倾角的侧表面。因此，能够防止在覆盖下电极的层中产生裂纹。下电极的厚度可在
Figure BDA0002375430350000054
至
Figure BDA0002375430350000053
的范围内。
第一层间绝缘层可包括相对于暴露的下电极的表面具有10度至60度的倾角的侧表面。因此，能够防止在覆盖第一层间绝缘层的层中产生裂纹。第一层间绝缘层可具有
Figure BDA0002375430350000055
至
Figure BDA0002375430350000056
的厚度。
同时，发光二极管阵列还可包括覆盖上电极的第二层间绝缘层。第二层间绝缘层可暴露布置在输入发光二极管的第二半导体层上的下电极以及连接到输出发光二极管的第一半导体层的上电极。第一焊盘和第二焊盘中的每个焊盘可经由第二层间绝缘层连接到下电极和上电极。
此外，第二层间绝缘层可包括相对于上电极的表面具有10度至60度的倾角的侧表面。因此，能够防止在覆盖第二层间绝缘层的第一焊盘和第二焊盘中产生裂纹。第二层间绝缘层可具有
Figure BDA0002375430350000057
至
Figure BDA0002375430350000058
的厚度。
每个发光二极管可具有暴露第一半导体层的一部分的通孔，每个上电极可经由通孔连接到对应的发光二极管的第一半导体层。
经由通孔暴露的层的侧面倾角在10度至60度的范围内。因此，能够防止在覆盖通孔的层中产生裂纹。
有益效果
根据本发明的实施例，能够提供一种可以以高电压驱动并可直接安装在印刷电路板等上的晶圆级发光二极管阵列。具体地，由于发光二极管阵列的发光二极管通过上电极串联连接，因此不需要次安装基板。由于上电极可包括欧姆接触层，因此不需要形成单独的欧姆接触层。
另外，发光二极管的侧表面形成为以预定的角度倾斜，从而能够提供一种具有改善的可靠性的晶圆级倒装芯片型发光二极管阵列。此外，下电极、第一层间绝缘层、上电极或第二层间绝缘层的侧表面形成为以预定的角度倾斜，从而能够防止在形成在所述各个层上的另一层中产生裂纹。
此外，由于上电极占据相对大的面积，并且也覆盖发光二极管的侧表面和在发光二极管之间的大部分区域，因此上电极可用于反射光。因此，能够减小在发光二极管之间的区域中产生的光的损失。因此，除了上电极之外，不需要额外地形成用于反射光的单独的反射金属层。
此外，以具有宽的面积的板或片的形式制造上电极，由此改善电流分布性能，并且在使用相同数量的发光二极管的同时减小相同的电流的正向电压。
附图说明
图1和图2是示出根据本发明的实施例的多个通孔形成在层压结构中的平面图和剖视图。
图3和图4是示出下电极形成在图1的第二半导体层上的平面图和剖视图。
图5是示出关于图3的结构的单元区被分离的状态的平面图。
图6是沿图5的平面图中的线A1-A2截取的剖视图。
图7是图5的平面图中的结构的透视图。
图8是示出第一层间绝缘层形成在图5至图7的结构的整个表面上并且第一半导体层的部分和下电极暴露在每个单元区中的平面图。
图9至图12是沿图8的平面图中的特定线截取的剖视图。
图13是示出上电极形成在图8至图12中示出的结构上的平面图。
图14至图17是沿图13的平面图中的特定线截取的剖视图。
图18是图13的平面图中的结构的透视图。
图19是根据本发明的优选实施例的通过模制图13至图18的结构而得到的等效电路图。
图20是示出第二层间绝缘层涂敷在图13的结构的整个表面上，在第一单元区中的第一下电极的一部分被暴露，并且在第四单元区中的第四下电极的一部分被暴露的平面图。
图21至图24是沿图20的平面图中的特定线截取的剖视图。
图25是示出第一焊盘和第二焊盘形成在图20的结构中的平面图。
图26至图29是沿图25的平面图中的特定线截取的剖视图。
图30是沿图25的平面图中的线C2-C3截取的透视图。
图31是根据本发明的实施例的通过模制串联连接的十个发光二极管而得到的电路图。
图32是根据本发明的实施例的通过模制具有串联/并联连接的发光二极管的阵列而得到的电路图。
(附图标记的描述)
100：基板 111、112、113、114：第一半导体层
121、122、123、124：有源层 131、132、133、134：第二半导体层
140：通孔 151：第一下电极
152：第二下电极 153：第三下电极
154：第四下电极 161：第一单元区
162：第二单元区 163：第三单元区
164：第四单元区 170：第一层间绝缘层
181：第一上电极 182：第二上电极
183：第三上电极 184：第四上电极
190：第二层间绝缘层
210：第一焊盘 220：第二焊盘
具体实施方式
在下文中，为了更充分地描述本发明，将参照附图更详细地描述本发明的优选实施例。然而，本发明不限于下面的实施例，而可以以其它形式来实施。
在这些实施例中，将理解的是，术语“第一”、“第二”或“第三”等不对组件强加任何限制而是仅用于将组件区分开。
图1和图2是示出根据本发明的实施例的多个通孔形成在层压结构中的平面图和剖视图。
具体地，图2是沿图1的平面图中的线A1-A2截取的剖视图。
参照图1和图2，在基板100上形成第一半导体层110、有源层120和第二半导体层130，形成通孔140以使半导体层110的表面借此来暴露。
基板100包括诸如蓝宝石、碳化硅或GaN的材料。任何材料都可用于基板100，只要它可诱导将形成在基板100上的薄膜的生长即可。第一半导体层110可具有n型导电性。有源层120可具有多量子阱结构，第二半导体层 130形成在有源层120上。当第一半导体层110具有n型导电性时，第二半导体层130具有p型导电性。缓冲层(未示出)还可形成在基板100与第一半导体层110之间，以促进第一半导体层110的单晶生长。
随后，对形成有上至第二半导体层130的结构执行选择性蚀刻，并形成多个通孔140。下面的第一半导体层110的部分通过通孔140暴露。通孔140 可通过传统的蚀刻工艺来形成。例如，涂敷光致抗蚀剂，然后通过传统的图案化工艺来去除光致抗蚀剂的在将形成通孔的区域上的部分，以形成光致抗蚀剂图案。其后，通过使用光致抗蚀剂图案作为蚀刻掩模来执行蚀刻工艺。执行蚀刻工艺直到第一半导体层110的所述部分被暴露。在蚀刻工艺之后，去除剩余的光致抗蚀剂图案。
通孔140相对于基板的表面或通过执行蚀刻工艺暴露的第一半导体层 110的表面具有一定范围的倾角(a)。具体地，如果通孔140不具有一定范围的倾角，则在随后的气相沉积金属或涂敷绝缘材料的工艺中，在沉积的金属层或涂敷的绝缘材料层中可能产生裂纹。即使在制造工艺中没有裂纹产生，当后来使用发光二极管时也导致可靠性的问题。在发光二极管根据施加的电力发光时产生热和电应力，这导致在超过特定倾角(a)的通孔140上形成的金属层或绝缘材料层中产生裂纹。产生的裂纹导致发光二极管的故障，因此使亮度减小。
优选地，通孔140相对于基板100的表面或第一半导体层110的表面具有10至60度的角度。
如果倾角(a)小于10度，则有源层120的面积由于过低的倾斜度而减小。有缘层的面积的减小导致亮度的减小。第二半导体层130的实际面积远小于第一半导体层110的面积。通常，半导体层130具有p型导电性，第一半导体层110具有n型导电性。当发光二极管发光时，第一半导体层110将电子供应到有源层120，第二半导体层130将空穴供应到有源层120。发光效率的改善趋向于依赖空穴的均匀且流畅的供应，而不是电子的供应。因此，第二半导体层130的面积的过度减小可以导致发光效率下降。在倾角(a)超过60度的情况下，由于高倾斜度而可能在随后的金属层或绝缘材料层中产生裂纹。
同时，可对通孔140的形状和数量进行各种改变。
图3和图4是示出下电极形成在图1的第二半导体层上的平面图和剖视图。具体地，图4是沿图3的平面图中的线A1-A2截取的剖视图。
参照图3和图4，在除通孔140之外的区域中形成下电极151、152、153 和154，多个单元区161、162、163和164可通过下电极151、152、153和 154的形成来界定。可通过利用在形成金属电极时使用的剥离工艺来形成下电极151、152、153和154。例如，在除虚拟的单元区161、162、163和164 之外的分离区域中和其中形成有通孔140的区域中形成光致抗蚀剂，并通过传统的热沉积等来形成金属层。随后，去除光致抗蚀剂，由此在第二半导体层130上形成下电极151、152、153和154。任何材料都可用于下电极151、 152、153和154，只要它是能够与第二半导体层130欧姆接触的金属材料即可。下电极151、152、153和154可包括Ni、Cr或Ti，并且可由Ti/Al/Ni/Au 的复合金属层组成。
下电极151、152、153和154可以具有在
Figure BDA0002375430350000091
至
Figure BDA0002375430350000092
范围内的厚度。如果下电极151、152、153和154的厚度小于
Figure BDA0002375430350000093
则光从下电极151、 152、153和154向基板100的反射不流畅，并且存在光透射成薄膜形式的下电极151、152、153和154的泄漏。如果下电极151、152、153和154的厚度超过
Figure BDA0002375430350000094
则存在执行形成下电极的工艺(诸如热沉积)需要过多的时间的问题。
下电极151、152、153和154可相对于第二半导体层130的表面具有10 度至45度的倾角(b)。如果下电极151、152、153和154的倾角(b)小于 10度，则光的反射效率由于倾斜度非常平缓而下降。另外，存在由于倾角小而不能保证下电极的表面上的厚度的均匀性的问题。如果下电极151、152、153和154的倾角(b)超过45度，则可能由于倾角大而在随后的层中产生裂纹。
可通过改变基板的设置和在诸如热沉积的工艺中基板相对于金属原子的前进方向的角度来实现对下电极151、152、153和154的倾角(b)的调节，其中，下电极151、152、153和154的倾角(b)相对于第二半导体层130的表面而定义。
在图3和图4中，其中形成有四个下电极151、152、153和154的区域分别界定了四个单元区161、162、163和164。第二半导体层130暴露在单元区161、162、163和164之间的空间中。单元区161、162、163和164的数量可与包括在将要形成的阵列中的发光二极管的数量对应。因此，可对单元区的数量进行各种改变。
尽管图4示出下电极151、152、153或154在同一单元区161、162、163 或164中分隔开，但这是由于线A1-A2横贯通孔140而出现的现象。如在图 3中所能看到的，形成在同一单元区中的下电极151、152、153或154是物理连续的。因此，即使通孔140形成在下电极151、152、153或154中，形成在同一单元区中的下电极151、152、153或154仍处于电短路状态。
图5是示出关于图3的结构的单元区被分离的状态的平面图，图6是沿图5的平面图中的线A1-A2截取的剖视图，图7是图5的平面图中的结构的透视图。
参照图5、图6和图7，通过对四个单元区161、162、163和164之间的空间进行台面蚀刻来形成台面蚀刻区。基板100暴露在通过台面蚀刻形成的台面蚀刻区中。因此，四个单元区161、162、163和164彼此完全电分离。如果在图1至图4中将缓冲层设置在基板100与第一半导体层110之间，则甚至在单元区161、162、163和164的分离工艺中也可保留缓冲层。然而，为了使单元区161、162、163和164彼此完全分离，可通过台面蚀刻将单元区161、162、163和164中的相邻的单元区之间的缓冲层去除。
通过台面蚀刻使第一半导体层110、有源层120、第二半导体层130以及下电极151、152、153和154的侧表面暴露在台面区域的侧表面上。暴露的侧表面可相对于基板100的表面具有10度至60度的倾角(c)。可通过调节基板相对于蚀刻剂的前进方向的角度来实现对暴露的侧表面的倾角(c)的调节。
如果通过台面蚀刻暴露的膜的倾角(c)小于10度，则因倾角小而导致发光面积减小，并且发光效率可能降低。如果倾角(c)超过60度，则后来形成的膜的厚度可能不均匀，或者裂纹可能由于倾角大而在膜中产生。这成为装置的可靠性劣化的因素。
通过台面蚀刻暴露的膜的倾角(c)的范围影响到由在后续工艺中形成的金属层导致的光的反射。例如，金属层形成在通过台面蚀刻暴露的膜的侧壁上。如果倾角(c)小于10度，则在有源层中形成的光没有在相对于基板的预定范围内反射，而是散射。即使倾角(c)超过60度，光的反射也没有朝向预定的区域前进，而是散射。
通过单元区161、162、163和164中的相邻的单元区之间的分离工艺，第一半导体层111、112、113和114、有源层121、122、123和124、第二半导体层131、132、133和134以及下电极151、152、153和154分别独立地形成在单元区161、162、163和164中。因此，第一下电极151暴露在第一单元区161中，并且第一半导体层111通过通孔140暴露。第二下电极152 暴露在第二单元区162中，并且第一半导体层112通过通孔140暴露。相似地，第三下电极153和第一半导体层113暴露在第三单元区163中，第四下电极154和第一半导体层114暴露在第四单元区164中。
在本发明中，发光二极管是指其中分别层叠有第一半导体层111、112、 113或114、有源层121、122、123或124以及第二半导体层131、132、133 或134的结构。因此，一个发光二极管形成在一个单元区中。当发光二极管被模制为使得第一半导体层111、112、113或114具有n型导电性且第二半导体层131、132、133或134具有p型导电性时，形成在第二半导体层131、 132、133或134上的下电极151、152、153或154可被称为发光二极管的阳极。
图8是示出第一层间绝缘层形成在图5至图7的结构的整个表面上并且第一半导体层的部分和下电极暴露在每个单元区中的平面图。
此外，图9至图12是沿图8的平面图中的特定线截取的剖视图。具体地，图9是沿图8的平面图中的线B1-B2截取的剖视图，图10是沿图8的平面图中的线C1-C2截取的剖视图，图11是沿图8的平面图中的线D1-D2截取的剖视图，图12是沿图8的平面图中的线E1-E2截取的剖视图。
首先，针对图5至图7的结构形成第一层间绝缘层170。此外，通过图案化的方式暴露下电极151、152、153和154的部分以及第一半导体层111、 112、113和114的在通孔下的部分。
例如，在第一单元区161中，两个预形成的通孔敞开使得第一半导体层111的部分被暴露，在预形成的第二半导体层131上形成的第一下电极151 的一部分暴露。在第二单元区162中，第一半导体层112的部分通过预形成的通孔暴露，第二下电极152的一部分通过蚀刻第一层间绝缘层170的一部分的方式暴露。在第三单元区163中，第一半导体层113的部分通过通孔暴露，第三下电极153的一部分通过蚀刻第一层间绝缘层170的一部分的方式暴露。在第四单元区164中，第一半导体层114的部分通过通孔暴露，第四下电极154的一部分通过蚀刻第一层间绝缘层170的一部分的方式暴露。
因此，在图8至图12中，第一层间绝缘层170形成在基板的整个表面上，第一半导体层111、112、113和114的在通孔下的部分以及在第二半导体层 131、132、133和134上的下电极151、152、153和154的部分通过选择性蚀刻的方式暴露在每个单元区161、162、163和164中。剩余区域被第一层间绝缘层170遮蔽。
第一层间绝缘层170可由具有透光率的绝缘材料形成。例如，第一层间绝缘层可包括SiO2。
此外，第一层间绝缘层170可具有
Figure BDA0002375430350000121
至
Figure BDA0002375430350000122
的厚度。
如果第一层间绝缘层170的厚度小于
Figure BDA0002375430350000123
则由于厚度小而难以保证绝缘性质。具体地，如果第一层间绝缘层170形成在台面蚀刻区或通孔140 的侧壁上，则第一层间绝缘层170具有特定的倾斜度，从而第一层间绝缘层 170的绝缘性可能被破坏。
如果第一层间绝缘层170的厚度超过
Figure BDA0002375430350000124
则难以对第一层间绝缘层 170执行选择性蚀刻。例如，下电极和第一半导体层的部分将会暴露于通孔 140中。为此，执行将第一层间绝缘层170涂敷到整个表面的工艺和选择性蚀刻工艺。对选择性蚀刻工艺来讲执行光致抗蚀剂的涂敷和图案化。对通过残留的光致抗蚀剂图案而敞开的区域执行蚀刻。如果第一层间绝缘层170的厚度超过
Figure BDA0002375430350000125
则将被用作蚀刻掩模的光致抗蚀剂图案在选择性蚀刻第一层间绝缘层170的工艺中也可能被去除。因此，可能对不期望的部分执行蚀刻，在工艺中导致错误。
第一层间绝缘层170可相对于通过选择性蚀刻暴露的下电极的表面具有 10度至60度的倾角(d)。
如果第一层间绝缘层170的倾角d小于10度，则下电极的暴露表面的面积减小或者第一层间绝缘层170的实际厚度减小。因此，存在难以保证绝缘性质的问题。即，第一层间绝缘层170用于使下电极与形成在其上的另一导电膜彼此电绝缘。因此，第一层间绝缘层170应该具有足够的厚度，而出于另外电连接的目的，下电极应该暴露有特定的面积。如果第一层间绝缘层170 具有非常低的倾斜度，则应该减小下电极的暴露面积，以实现特定厚度的第一层间绝缘层170。在意图保证暴露的下电极的面积超过预定值的情况下，厚度小的第一层间绝缘层170的绝缘性可能由于倾斜度低而被破坏。
如果第一层间绝缘层170的倾角(d)超过60度，则存在将要形成在第一层间绝缘层170上的另一膜的质量可能由于倾角大而劣化的问题。
可通过调节在对形成在下电极上的第一层间绝缘层170进行的部分蚀刻工艺中的蚀刻的角度来实现对第一层间绝缘层170的倾角的调节。
图13是示出上电极形成在图8至图12中示出的结构上的平面图，图14 至图17是沿图13的平面图中的特定线截取的剖视图。具体地，图14是沿图 13的平面图中的线B1-B2截取的剖视图，图15是沿图13的平面图中的线 C1-C2截取的剖视图，图16是沿图13的平面图中的线D1-D2截取的剖视图，图17是沿图13的平面图中的线E1-E2截取的剖视图。
参照图13，形成上电极181、182、183和184。上电极181、182、183 和184形成为四个独立的区域。例如，第一上电极181形成在第一单元区161 的上方和第二单元区162的一部分的上方。第二上电极182形成在第二单元区162的一部分和第三单元区163的一部分的上方。第三上电极183形成在第三单元区163的一部分和第四单元区164的一部分的上方。第四上电极184 形成在第四单元区164的一部分中。因此，上电极181、182、183和184中的每个被形成的同时遮蔽单元区中的相邻的单元区之间的空间。上电极181、 182、183和184可覆盖相邻单元区之间的不少于30％、甚至不少于50％或不少于90％的空间。然而，由于上电极181、182、183和184彼此分隔开，因此上电极181、182、183和184覆盖发光二极管中的相邻的发光二极管之间的小于100％的区域。上电极181、182、183和184的全部可占据发光二极管阵列的整个面积的不少于30％、甚至不少于50％或不少于90％的面积。然而，由于上电极181、182、183和184彼此分隔开，因此它们占据发光二极管阵列的整个面积的小于100％的面积。上电极181、182、183和184中的每个具有板或片的形状，所述板或片具有范围为1:3至3:1的幅宽与宽度比。此外，上电极181、182、183和184中的至少一个具有比相应的发光二极管(单元区)的幅宽或宽度大的幅宽或宽度。
参照图14，第一上电极181在第一单元区161中形成在第一层间绝缘层 170上，并且形成在第一半导体层111的通过通孔而敞开的部分上。另外，第一上电极181使第一下电极151的一部分在第一单元区161中暴露，并且第一上电极181形成在第二下电极152的在第二单元区162中暴露的一部分上。
在第二上电极182与第一上电极181物理分离的状态下，第二上电极182 在第二单元区162中形成在第一半导体层112的通过通孔暴露的部分上。另外，第二上电极182形成在第一层间绝缘层170上。
在图14中，第一上电极181将第一单元区161中的第一半导体层111电连接到第二单元区162中的第二半导体层132。尽管存在通孔，但第二单元区162中的第二下电极152在一个单元区中完全处于电短路的状态。因此，第一单元区161中的第一半导体层111经由第二下电极152电连接到第二单元区162中的第二半导体层132。
在图15中，第二上电极182在第二单元区162中形成在第一半导体层 112的通过通孔暴露的部分上，并且形成为延伸至第三单元区163中的第三下电极153。
与第二上电极182物理分离的第三上电极183在第三单元区163中也形成在第一半导体层113的通过通孔暴露的部分上。
在图15中，第二上电极182通过第二单元区162中的通孔电连接到第一半导体层112的部分，并电连接到第三单元区163中的第三下电极153。因此，第二单元区162中的第一半导体层112可维持与第三单元区163中的第二半导体层133相同的电势。
参照图16，第三上电极183在第三单元区163中形成在第一半导体层113 的通过通孔暴露的部分上，并且形成为延伸至第四单元区164中的第四下电极154。因此，在第三单元区163中的第一半导体层113电连接到第四单元区164中的第二半导体层134。
与第三上电极183物理分离的第四上电极184在第四单元区164中电连接到第一半导体层114的通过通孔暴露的部分。
参照图17，第四上电极184在第四单元区164中形成在第一半导体层114 的通过通孔暴露的部分上。与第四上电极184物理分离的第一上电极181在第一单元区161中形成在第一半导体层111的通过通孔暴露的部分上，并且使得第一下电极151的一部分暴露在第一单元区161中。
下面将总结在图13至图17中公开的内容。第一单元区161中的第一半导体层111和第二单元区162中的第二半导体层132通过第一上电极181建立相同的电势。第二单元区162中的第一半导体层112与第三单元区163中的第二半导体层133通过第二上电极182建立相同的电势。第三单元区163 中的第一半导体层113通过第三上电极183建立与第四单元区164中的第二半导体层134相同的电势。第一单元区161中的电连接到第二半导体层131 的第一下电极151被暴露。
当然，相同的电势是通过假设在上电极181、182、183和184的电阻以及上电极181、182、183和184与下电极151、152、153和154之间的接触电阻被忽略的状态下的理想的电连接而建立的。因此，在实际器件的操作中，电压降有时可由作为各种金属布线的上电极181、182、183和184与下电极 151、152、153和154的电阻部分导致。
上电极181、182、183和184可由能够与第一半导体层111、112、113 和114欧姆接触的任何材料形成。另外，任何材料都可用于上电极181、182、 183和184，只要它是能够与由金属材料制成的下电极151、152、153和154 欧姆接触的材料即可。因此，上电极181、182、183和184作为欧姆接触层可包括金属层或诸如ITO层的导电氧化物层，金属层包括Ni、Cr、Ti、Rh 或Al。
上电极181、182、183和184可包括Al、Ag、Rh或Pt的反射层，以朝向基板100反射在各单元区161、162、163和164中从有源层121、122、123 和124产生的光。具体地，从各有源层121、122、123和124产生的光从下电极151、152、153和154朝向基板100反射。另外，通过单元区161、162、 163和164中的相邻的单元区之间的空间透射的光被遮蔽单元区161、162、 163和164中的相邻的单元区之间的空间的上电极181、182、183和184反射。
上电极181、182、183和184的厚度可在
Figure BDA0002375430350000151
至
Figure BDA0002375430350000152
的范围内。如果上电极181、182、183和184的厚度小于
Figure BDA0002375430350000153
则光从上电极181、 182、183和184朝向基板100的反射不流畅，并且存在光透射成薄膜形式的上电极181、182、183和184的泄漏。如果上电极181、182、183和184的厚度超过
Figure BDA0002375430350000154
则存在通过热沉积等形成上电极需要过多的时间的问题。
此外，上电极181、182、183和184可相对于第一层间绝缘层170的表面具有10度至45度的倾角(e)。如果上电极181、182、183和184的倾角 (e)小于10度，则光的反射效率由于非常平缓的倾斜度而下降。另外，存在由于倾角小而不能保证上电极的表面上的厚度的均匀性的问题。如果上电极181、182、183和184的倾角(e)超过45度，则可能由于倾角大而在随后的层中产生裂纹。
可通过改变基板的设置和在诸如热沉积的工艺中基板相对于金属原子的前进方向的角度来实现对上电极181、182、183或184的倾角(e)的调节，其中，上电极181、182、183或184的倾角(e)相对于第一层间绝缘层170 的表面而定义。
如果第一半导体层111、112、113和114具有n型导电性且第二半导体层131、132、133和134具有p型导电性，则每个上电极可模制成为发光二极管的阴极，同时模制成为用于将发光二极管的阴极连接到作为形成在相邻的单元区中的发光二极管的阳极的下电极的布线。即，在形成在单元区中的发光二极管中，可将上电极模制为形成阴极并且同时成为用于将发光二极管的阴极电连接到在相邻的单元区中的发光二极管的阳极的布线。
图18是图13的平面图中的结构的透视图。
参照图18，第一上电极181至第三上电极183形成在至少两个单元区上方。相邻的单元区之间的空间被遮蔽。上电极使得在相邻的单元区之间可能泄漏的光反射穿过基板，并且在每个单元区中电连接到第一半导体层。上电极电连接到相邻的单元区中的第二半导体层。
图19是根据本发明的实施例的通过模制图13至图18的结构而得到的等效电路图。
参照图19，示出了四个发光二极管D1、D2、D3和D4以及发光二极管之间的布线关系。
第一发光二极管D1形成在第一单元区161中，第二发光二极管D2形成在第二单元区162中，第三发光二极管D3形成在第三单元区163中，第四发光二极管D4形成在第四单元区164中。在单元区161、162、163和164 中的第一半导体层111、112、113和114模制为n型半导体，第二半导体层 131、132、133和134模制为p型半导体。
第一上电极181在第一单元区161中电连接到第一半导体层111并且延伸至第二单元区162以电连接到第二单元区162中的第二半导体层132。因此，第一上电极181模制为用于将第一发光二极管D1的阴极端子连接到第二发光二极管D2的阳极的布线。
第二上电极182模制为用于第二发光二极管D2的阴极端子与第三发光二极管D3的阳极端子之间的连接的布线。第三上电极183模制为用于第三发光二极管D3的阴极与第四发光二极管D4的阳极端子之间的连接的布线。第四上电极184模制为用于形成第四发光二极管D4的阴极的布线。
因此，第一发光二极管D1的阳极端子和第四发光二极管D4的阴极端子相对于外部电源处在电断开的状态，而其它的发光二极管D2和D3串联电连接。为了执行发光操作，第一发光二极管D1的阳极端子应该连接到正电源电压V+，第四发光二极管D4的阴极端子应该连接到负电源电压V-。因此，连接到正电源电压V+的发光二极管可以被称作输入发光二极管，连接到负电源电压V-的发光二极管可以被称作输出发光二极管。
在构造为如上描述的多个发光二极管中的连接关系中，其中形成有连接到负电源电压V-的阴极端子的单元区设置有用于仅遮蔽对应的单元区的一部分的上电极。其中建立有另一种连接关系的单元区设置有用于在彼此电连接的单元区之间制造遮蔽的上电极。
图20是示出第二层间绝缘层涂敷在图13的结构的整个表面上的平面图，在第一单元区中的第一下电极的一部分被暴露，且在第四单元区中的第四下电极的一部分被暴露。
参照图20，通过第二层间绝缘层190遮蔽上电极且第一下电极151的一部分和第四上电极184的一部分被暴露。这表示在图19中仅第一发光二极管 D1的阳极端子被暴露且仅第四发光二极管D4的阴极端子被暴露。
图21是沿图20的平面图中的线B1-B2截取的剖视图，图22是沿图20 的平面图中的线C1-C2截取的剖视图，图23是沿图20的平面图中的线D1-D2 截取的剖视图，图24是沿图20的平面图中的线E1-E2截取的剖视图。
参照图21，在第一单元区161中，电连接到第二半导体层131的第一下电极151的部分被敞开。在第一单元区中的剩余部分被第二层间绝缘层190 覆盖，第二层间绝缘层190还位于第二单元区162上方。
参照图22，第二单元区162和第三单元区163被第二层间绝缘层190完全覆盖。
参照图23和图24，在第四单元区164中的第四上电极184的部分被暴露，在第一单元区161中的第一下电极151的部分被暴露。
通过用于第二层间绝缘层190的选择性蚀刻来执行第四上电极184和第一下电极151的暴露。
第二层间绝缘层190从能够保护在下面的薄膜免受外部环境影响的绝缘材料中选择。具体地，第二层间绝缘层可包括具有绝缘性能且可阻止温度或湿度改变的SiN等。
第二层间绝缘层190的厚度可在预定的范围内。例如，如果第二层间绝缘层190包括SiN，则第二层间绝缘层190可具有
Figure BDA0002375430350000181
至
Figure BDA0002375430350000182
的厚度。
如果第二层间绝缘层190的厚度小于
Figure BDA0002375430350000183
则由于厚度小而难以保证绝缘性质。另外，由于厚度小而存在保护下层避免外部的湿气或化学品渗透的问题。
如果第二层间绝缘层190的厚度超过
Figure BDA0002375430350000184
则难以通过形成光致抗蚀剂图案的方式对第二层间绝缘层190执行选择性蚀刻。即，光致抗蚀剂图案用作蚀刻工艺中的蚀刻掩模，由于第二层间绝缘层190的厚度过厚，因此光致抗蚀剂图案也随着第二层间绝缘层190的选择性蚀刻一起被蚀刻。如果第二层间绝缘层190的厚度过大，则光致抗蚀剂图案在完成第二层间绝缘层190 的选择性蚀刻之前可能被去除，导致在不期望的位置处执行蚀刻的问题。
第二层间绝缘层190可相对于在其下暴露的第四上电极184或第一下电极151的表面具有10度至60度的倾角(f)。
如果第二层间绝缘层190的倾角(f)小于10度，则已被暴露的第四上电极184或第一下电极151的实际面积减小。如果暴露部分的面积增大以保证实际面积，则存在由于倾角小而不能保证绝缘性质的问题。
如果第二层间绝缘层190的倾角(f)超过60度，则将要形成在第二层间绝缘层190上的另一层的质量可能由于陡峭的外形或倾斜度而劣化，或者在该层中可能产生裂纹。另外，在根据电力的连续供应的发光操作中，发光二极管的性质劣化。
图25是示出第一焊盘和第二焊盘形成在图20的结构中的平面图。
参照图25，第一焊盘210可形成在第一单元区161和第二单元区162上方。因此，第一焊盘210可电连接到在第一单元区161中的在图20中被暴露的第一下电极151。
此外，第二焊盘220形成为与第一焊盘210分隔开预定距离，并且可形成在第三单元区163和第四单元区164上方。第二焊盘220电连接到在第四单元区164中的在图20中被暴露的第四上电极184。
图26是沿图25的平面图中的线B1-B2截取的剖视图，图27是沿图25 的平面图中的线C1-C2截取的剖视图，图28是沿图25的平面图中的线D1-D2 截取的剖视图，图29是沿图25的平面图中的线E1-E2截取的剖视图。
参照图26，第一焊盘210形成在第一单元区161和第二单元区162上方。第一焊盘210形成在第一单元区161中的暴露的第一下电极151上，并且形成在其它单元区中的第二层间绝缘层190上。因此，第一焊盘210在第一单元区161中经由第一下电极151电连接到第二半导体层131。
参照图27，第一焊盘210形成在第二单元区162中，第二焊盘220形成在第三单元区163中以与第一焊盘210分隔开。第一焊盘210或第二焊盘220 与下电极或上电极的电接触在第二单元区162和第三单元区163中被阻挡。
参照图28，第二焊盘220形成在第三单元区163和第四单元区164上方。具体地，第二焊盘220电连接到在第四单元区164中敞开的第四上电极184。因此，第二焊盘220电连接到第四单元区164中的第一半导体层114。
参照图29，第二焊盘220形成在第四单元区164中，第一焊盘210在第一单元区161中形成为与第二焊盘220分隔开。第一焊盘210在第一单元区 161中形成在第一下电极151上并且电连接到第二半导体层131。
图30是沿图25的平面图中的线C2-C3截取的透视图。
参照图30，在第三单元区163中的第一半导体层113电连接到第三上电极183。第三上电极183遮蔽第三单元区163和第四单元区164之间的空间并电连接到第四单元区164中的第四下电极154。第一焊盘210和第二焊盘 220彼此分隔开并形成在第二层间绝缘层190上。当然，如上所述，第一焊盘210在第一单元区161中电连接到第二半导体层131，第二焊盘220在第四单元区164中电连接到第一半导体层114。
第一焊盘210和第二焊盘220中的每个可以具有包括Ti、Cr或Ni的第一层和形成在第一层上的包括Al、Cu、Ag或Au的第二层。可以使用剥离工艺来形成第一焊盘210和第二焊盘220。可以通过形成双层或单层的金属膜、通过传统的光刻工艺形成图案然后将图案用作蚀刻掩模执行干蚀刻或湿蚀刻来形成第一焊盘210和第二焊盘220。然而，在干蚀刻或湿蚀刻中使用的蚀刻剂可以根据将要被蚀刻的金属的材料而不同。
因此，可以在一个工艺中同时形成第一焊盘210和第二焊盘220。
由导电材料制成的焊盘阻挡层(未示出)可形成在第一焊盘210或第二焊盘220上。设置焊盘阻挡层以防止在焊盘210和220的键合或焊接工艺中可能发生的金属的扩散。例如，在键合或焊接工艺中，键合金属或焊接材料中包含的锡原子扩散到焊盘210和220中，由此防止焊盘的电阻率增大。为此，可用Cr、Ni、Ti、W、TiW、Mo、Pt或它们的复合物的层来构造焊盘阻挡层。
参照图19的模型，在各个单元区中的第一半导体层111、112、113和114 模制为n型半导体，在各个单元区中的第二半导体层131、132、133和134 模制为p型半导体。在第一单元区161中形成在第二半导体层131上的第一下电极151模制为第一发光二极管D1的阳极。因此，第一焊盘210可模制为连接到第一发光二极管D1的阳极的布线。在第四单元区164中电连接到第一半导体层114的第四上电极184模制为第四发光二极管D4的阴极。因此，第二焊盘220可模制为连接到第四发光二极管D4的阴极的布线。
因此，形成了四个发光二极管D1至D4串联连接的阵列结构，并且通过形成在单个基板100上的两个焊盘210和220实现了该阵列结构与外部的电连接。
具体地，参照图19，第一发光二极管D1的连接到正电源电压V+的第一下电极152电连接到第一焊盘210，第四发光二极管D4的连接到负电源电压 V-的第四上电极184电连接到第二焊盘220。
在本发明中，示出了四个发光二极管被形成同时彼此分开，并且一个发光二极管的阳极端子通过下电极和上电极电连接到另一个发光二极管的阴极端子。然而，该实施例中的四个发光二极管仅是示例，并且可形成各种数量的发光二极管。
图31是根据本发明的实施例的通过模制十个发光二极管的串联连接而得到的电路图。
参照图31，十个单元区301至310使用在图5中示出的工艺来界定。在单元区301至310中的每个中的第一半导体层、有源层、第二半导体层和下电极与在其它单元区中的第一半导体层、有源层、第二半导体层和下电极分离。各个下电极形成在第二半导体层上以形成发光二极管D1至D10的阳极。
随后，利用在图6至图17中示出的工艺形成第一层间绝缘层和上电极。形成的上电极遮蔽相邻的单元区之间的空间，并用作实现在相邻的发光二极管的阳极之间的电连接的布线。
此外，使用在图20至图29中示出的工艺形成第二层间绝缘层。第一发光二极管D1的下电极被暴露，其中，第一发光二极管D1是连接到在电流路径上的正电源电压V+的输入发光二极管，第十发光二极管D10的上电极敞开，其中，第十发光二极管D10是连接到在电流路径上的负电源电压V-的输出发光二极管。然后，形成第一焊盘320，第一焊盘320连接到第一发光二极管D1的阳极端子，形成第二焊盘330，第二焊盘330连接到第十发光二极管D10的阴极端子。
其它发光二极管串联/并联连接以形成阵列。
图32是根据本发明的实施例的通过模制具有串联/并联连接的发光二极管的阵列而得到的电路图。
参照图32，多个发光二极管D1至D8彼此串联和/或并联连接。发光二极管D1至D8通过单元区401至408的界定而彼此独立地形成。如上所述，发光二极管D1至D8中的每个的阳极通过下电极来形成。发光二极管D1至 D8中的每个的阴极与相邻发光二极管的阳极之间的布线通过形成上电极并且执行适当的布线工艺来制造。然而，下电极形成在第二半导体层上，上电极形成为遮蔽相邻单元区之间的空间。
最后，被提供正电源电压V+的第一焊盘410电连接到形成在第一发光二极管D1或第三发光二极管D3的第二半导体层上的下电极，被提供负电源电压V-的第二焊盘420电连接到作为第六发光二极管D6或第八发光二极管D8 的阴极的上电极。
因此，在图32中，输入发光二极管对应于第一发光二极管D1和第三发光二极管D3，输出发光二极管对应于第六发光二极管D6和第八发光二极管 D8。
根据上述的本发明，在每个发光二极管的有源层中产生的光从下电极和上电极向基板反射，倒装芯片型发光二极管通过在单个基板上的上电极的布线来电连接。上电极通过第二层间绝缘层从外部遮蔽。被提供正电源电压的第一焊盘电连接到与正电源电压最靠近地连接的发光二极管的下电极。被提供负电源电压的第二焊盘电连接到与负电源电压最靠近地连接的发光二极管的上电极。
因此，能够解决在将多个倒装芯片型发光二极管安装在次安装基板上并且通过布置在次安装基板上的布线将两个端子实施至外部电源的工艺中的不便。另外，相邻单元区之间的空间可被上电极遮蔽，由此使光朝向基板的反射最大化。
此外，第二层间绝缘层保护布置在基板与第二层间绝缘层之间的层叠结构免受外部温度或湿度等的影响。因此，能够实现在不介入任何单独的封装方式的情况下可直接安装在基板上的结构。
具体地，由于多个倒装芯片型发光二极管实施在单个基板上，因此具有可直接使用商用电源同时不用考虑商用电源的电压降、电压电平的转换或波形的转换的优点。
尽管已经结合优选实施例描述了本发明，但本发明不限于此。因此，本领域技术人员将理解的是，在不脱离由权利要求所限定的本发明的精神和范围的情况下，可对本发明进行各种修改和改变。

Claims (15)

1.一种发光二极管阵列，包括：
第一发光二极管和第二发光二极管，分别包括第一半导体层、有源层以及第二半导体层；
第一上电极，形成在所述第一发光二极管的第二半导体层上，且电连接到所述第一发光二极管的第一半导体层，与所述第一发光二极管的第二半导体层绝缘；以及
第二上电极，形成在所述第二发光二极管的第二半导体层上，电连接到所述第二发光二极管的第一半导体层，与所述第二发光二极管的第二半导体层绝缘，
其中，所述第一上电极具有从所述第一发光二极管侧向所述第二发光二极管侧突出的突出部，所述突出部延伸到所述第二发光二极管上部而与所述第二发光二极管的第二半导体层电连接，
所述第二上电极具有形成为收容所述第一上电极的突出部的槽部，
所述第二上电极在彼此相隔的至少两个接触区域与所述第二发光二极管的第一半导体层接触，
所述第一上电极的突出部向所述接触区域之间突出。
2.如权利要求1所述的发光二极管阵列，其中，
所述第一上电极和所述第二上电极为包括Al层的同一材料的金属层。
3.如权利要求1所述的发光二极管阵列，其中，
所述第一上电极和所述第二上电极包括：欧姆接触层，与第一半导体层欧姆接触。
4.如权利要求3所述的发光二极管阵列，其中，
所述第一上电极和所述第二上电极还包括：反射层，位于所述欧姆接触层上。
5.如权利要求1所述的发光二极管阵列，其中，还包括：
第一层间绝缘膜，排列在所述第一发光二极管与所述第一上电极之间和所述第二发光二极管与所述第二上电极之间，
其中，所述第一上电极和所述第二上电极通过所述第一层间绝缘膜与所述第一发光二极管和所述第二发光二极管的侧面绝缘。
6.如权利要求5所述的发光二极管阵列，其中，还包括：
下电极，排列在所述第一发光二极管和所述第二发光二极管的第二半导体层上，
其中，所述第一层间绝缘膜暴露所述第二发光二极管上的下电极的一部分，
所述第一上电极与通过所述第一层间绝缘膜而暴露的所述第二发光二极管上的下电极连接。
7.如权利要求6所述的发光二极管阵列，其中，
所述下电极分别包括反射层。
8.如权利要求6所述的发光二极管阵列，还包括：
第二层间绝缘膜，覆盖所述第一上电极和所述第二上电极。
9.如权利要求1所述的发光二极管阵列，其中，
所述第二上电极在所述槽部周围具有从所述第二发光二极管向所述第一发光二极管侧突出的突出部。
10.如权利要求9所述的发光二极管阵列，其中，
所述第二上电极的突出部布置为相比与所述第一发光二极管相对的所述第二发光二极管的边沿更远离所述第一发光二极管。
11.如权利要求1所述的发光二极管阵列，其中，还包括：
基板，布置有所述第一发光二极管和所述第二发光二极管，
其中，所述基板是为了生长所述第一半导体层、有源层以及第二半导体层的生长基板。
12.如权利要求1所述的发光二极管阵列，其中，还包括：
第一层间绝缘膜，排列在所述第一发光二极管与所述第一上电极之间和所述第二发光二极管与所述第二上电极之间；以及
下电极，排列在所述第一发光二极管和所述第二发光二极管的第二半导体层上，
其中，所述第一上电极和所述第二上电极通过所述第一层间绝缘膜与所述第一发光二极管和所述第二发光二极管的侧面绝缘，
所述第一层间绝缘膜在所述第一上电极的突出部下部暴露所述第二发光二极管上的下电极。
13.如权利要求1所述的发光二极管阵列，其中，
所述第一上电极和所述第二上电极中的至少一个相比对应的发光二极管的幅宽或宽度具有更大的幅宽或宽度。
14.如权利要求1所述的发光二极管阵列，其中，
所述第一上电极和所述第二上电极占据所述第一发光二极管和所述第二发光二极管的全部面积的30％以上且100％以下的面积。
15.如权利要求8所述的发光二极管阵列，其中，还包括：
第一垫和第二垫，其中，所述第一垫和所述第二垫形成在所述第二层间绝缘膜上，从而向所述第一发光二极管和所述第二发光二极管供应电源。
CN202010064109.7A 2012-09-07 2013-08-06 发光二极管阵列 Active CN111223973B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010064109.7A CN111223973B (zh) 2012-09-07 2013-08-06 发光二极管阵列

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
KR10-2012-0099263 2012-09-07
KR20120099263 2012-09-07
KR20120101716 2012-09-13
KR10-2012-0101716 2012-09-13
KR10-2013-0088714 2013-07-26
KR1020130088712A KR101893579B1 (ko) 2012-09-07 2013-07-26 웨이퍼 레벨의 발광 다이오드 어레이
KR10-2013-0088712 2013-07-26
KR1020130088714A KR101893578B1 (ko) 2012-09-13 2013-07-26 웨이퍼 레벨의 발광 다이오드 어레이
PCT/KR2013/007105 WO2014038794A1 (ko) 2012-09-07 2013-08-06 웨이퍼 레벨의 발광 다이오드 어레이
CN201380046853.2A CN104620399B (zh) 2012-09-07 2013-08-06 晶圆级发光二极管阵列
CN202010064109.7A CN111223973B (zh) 2012-09-07 2013-08-06 发光二极管阵列

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380046853.2A Division CN104620399B (zh) 2012-09-07 2013-08-06 晶圆级发光二极管阵列

Publications (2)

Publication Number Publication Date
CN111223973A true CN111223973A (zh) 2020-06-02
CN111223973B CN111223973B (zh) 2023-08-22

Family

ID=50237367

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201811346014.3A Active CN109638032B (zh) 2012-09-07 2013-08-06 发光二极管阵列
CN202010064109.7A Active CN111223973B (zh) 2012-09-07 2013-08-06 发光二极管阵列
CN201380046853.2A Active CN104620399B (zh) 2012-09-07 2013-08-06 晶圆级发光二极管阵列

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811346014.3A Active CN109638032B (zh) 2012-09-07 2013-08-06 发光二极管阵列

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380046853.2A Active CN104620399B (zh) 2012-09-07 2013-08-06 晶圆级发光二极管阵列

Country Status (6)

Country Link
US (1) US9412922B2 (zh)
CN (3) CN109638032B (zh)
DE (2) DE202013012470U1 (zh)
IN (1) IN2015KN00387A (zh)
TW (1) TWI602324B (zh)
WO (1) WO2014038794A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804316B2 (en) * 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US9318529B2 (en) * 2012-09-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US9412911B2 (en) 2013-07-09 2016-08-09 The Silanna Group Pty Ltd Optical tuning of light emitting semiconductor junctions
US9847457B2 (en) * 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
KR102318317B1 (ko) 2014-05-27 2021-10-28 실라나 유브이 테크놀로지스 피티이 리미티드 반도체 구조물과 초격자를 사용하는 진보된 전자 디바이스 구조
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
JP6817072B2 (ja) 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 光電子デバイス
US9728698B2 (en) 2014-06-03 2017-08-08 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
US9577171B2 (en) 2014-06-03 2017-02-21 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
KR20150139194A (ko) * 2014-06-03 2015-12-11 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
KR102197082B1 (ko) * 2014-06-16 2020-12-31 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광소자 패키지
CN110690242B (zh) * 2015-02-13 2023-06-30 首尔伟傲世有限公司 发光元件
CN106486490B (zh) * 2015-08-31 2021-07-23 吴昭武 新型led面板组件、3d面板组件及3d显示屏
DE102015114662A1 (de) 2015-09-02 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger
CN106711316B (zh) * 2015-11-18 2020-09-04 晶元光电股份有限公司 发光元件
JP6354799B2 (ja) * 2015-12-25 2018-07-11 日亜化学工業株式会社 発光素子
US10418517B2 (en) 2016-02-23 2019-09-17 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
WO2017145026A1 (en) 2016-02-23 2017-08-31 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
KR102530760B1 (ko) 2016-07-18 2023-05-11 삼성전자주식회사 반도체 발광소자
CN106206903B (zh) * 2016-10-10 2018-11-27 江苏新广联半导体有限公司 一种具有高可靠性反射电极结构的led芯片的制作方法
US10121932B1 (en) * 2016-11-30 2018-11-06 The United States Of America As Represented By The Secretary Of The Navy Tunable graphene light-emitting device
US10147760B2 (en) 2016-12-08 2018-12-04 Samsung Electronics Co., Ltd. Light-emitting devices
KR102549171B1 (ko) 2017-07-12 2023-06-30 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
US10964851B2 (en) * 2017-08-30 2021-03-30 SemiLEDs Optoelectronics Co., Ltd. Single light emitting diode (LED) structure
CN108428770B (zh) * 2018-04-19 2021-03-23 北京大学 一种共面波导结构微米led的制备方法
US10622514B1 (en) 2018-10-15 2020-04-14 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
CN114026705A (zh) * 2019-04-23 2022-02-08 奥斯兰姆奥普托半导体股份有限两合公司 发光二极管模块、发光二极管显示模块及其制造方法
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
KR20210057299A (ko) * 2019-11-12 2021-05-21 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자 패키지
KR20210132259A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치, 및 그의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960602A (zh) * 2008-02-29 2011-01-26 欧司朗光电半导体有限公司 光电子半导体本体及其制造方法
US20110084294A1 (en) * 2007-11-14 2011-04-14 Cree, Inc. High voltage wire bond free leds
KR101138952B1 (ko) * 2010-09-24 2012-04-25 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
CN102479913A (zh) * 2010-11-29 2012-05-30 上海蓝宝光电材料有限公司 一种高效高压垂直通孔键合式led芯片及其制作方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05196980A (ja) * 1991-11-18 1993-08-06 Ricoh Co Ltd 光排他的論理和演算素子
JP2000323750A (ja) 1999-05-10 2000-11-24 Hitachi Cable Ltd 発光ダイオードアレイ
JP3659098B2 (ja) * 1999-11-30 2005-06-15 日亜化学工業株式会社 窒化物半導体発光素子
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
JP2002009331A (ja) * 2000-06-20 2002-01-11 Hitachi Cable Ltd 発光ダイオードアレイ
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
US7095050B2 (en) * 2002-02-28 2006-08-22 Midwest Research Institute Voltage-matched, monolithic, multi-band-gap devices
EP2149905A3 (en) * 2002-08-29 2014-05-07 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes
US7009199B2 (en) 2002-10-22 2006-03-07 Cree, Inc. Electronic devices having a header and antiparallel connected light emitting diodes for producing light from AC current
EP2475006B1 (en) * 2003-07-16 2015-09-30 Panasonic Intellectual Property Management Co., Ltd. Semiconductor light emitting device, method of manufacturing the same, and lighting apparatus and display apparatus using the same
US7285801B2 (en) * 2004-04-02 2007-10-23 Lumination, Llc LED with series-connected monolithically integrated mesas
KR100690323B1 (ko) * 2006-03-08 2007-03-12 서울옵토디바이스주식회사 배선들을 갖는 교류용 발광 다이오드 및 그것을 제조하는방법
WO2006137711A1 (en) * 2005-06-22 2006-12-28 Seoul Opto-Device Co., Ltd. Light emitting device and method of manufacturing the same
KR101158071B1 (ko) 2005-09-28 2012-06-22 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
EP2023411A1 (en) * 2006-05-01 2009-02-11 Mitsubishi Chemical Corporation Integrated semiconductor light-emitting device and its manufacturing method
JP2007305708A (ja) * 2006-05-10 2007-11-22 Rohm Co Ltd 半導体発光素子アレイおよびこれを用いた照明用器具
KR101115535B1 (ko) 2006-06-30 2012-03-08 서울옵토디바이스주식회사 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및그 제조방법
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
JP5032171B2 (ja) * 2007-03-26 2012-09-26 株式会社東芝 半導体発光素子およびその製造方法ならびに発光装置
JP5229034B2 (ja) * 2008-03-28 2013-07-03 サンケン電気株式会社 発光装置
TWI493748B (zh) 2008-08-29 2015-07-21 Nichia Corp Semiconductor light emitting elements and semiconductor light emitting devices
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
KR20100076083A (ko) * 2008-12-17 2010-07-06 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
US8390021B2 (en) * 2009-06-15 2013-03-05 Panasonic Corporation Semiconductor light-emitting device, light-emitting module, and illumination device
US9324691B2 (en) * 2009-10-20 2016-04-26 Epistar Corporation Optoelectronic device
KR101055768B1 (ko) 2009-12-14 2011-08-11 서울옵토디바이스주식회사 전극패드들을 갖는 발광 다이오드
KR101654340B1 (ko) * 2009-12-28 2016-09-06 서울바이오시스 주식회사 발광 다이오드
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110084294A1 (en) * 2007-11-14 2011-04-14 Cree, Inc. High voltage wire bond free leds
CN101960602A (zh) * 2008-02-29 2011-01-26 欧司朗光电半导体有限公司 光电子半导体本体及其制造方法
KR101138952B1 (ko) * 2010-09-24 2012-04-25 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
CN102479913A (zh) * 2010-11-29 2012-05-30 上海蓝宝光电材料有限公司 一种高效高压垂直通孔键合式led芯片及其制作方法

Also Published As

Publication number Publication date
IN2015KN00387A (zh) 2015-07-10
DE112013003887T5 (de) 2015-05-07
WO2014038794A1 (ko) 2014-03-13
CN111223973B (zh) 2023-08-22
CN109638032B (zh) 2023-10-27
US9412922B2 (en) 2016-08-09
DE202013012470U1 (de) 2017-01-12
CN104620399B (zh) 2020-02-21
US20150280086A1 (en) 2015-10-01
TWI602324B (zh) 2017-10-11
TW201414024A (zh) 2014-04-01
CN109638032A (zh) 2019-04-16
CN104620399A (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
CN104620399B (zh) 晶圆级发光二极管阵列
US9318529B2 (en) Wafer level light-emitting diode array
US10062810B2 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
US11587972B2 (en) Wafer level light-emitting diode array
US9318530B2 (en) Wafer level light-emitting diode array and method for manufacturing same
US11139338B2 (en) Wafer level light-emitting diode array
US8158994B2 (en) GaN LED element and light emitting device having a structure to reduce light absorption by a pad electrode included therein
CN112164742B (zh) 一种发光二极管
KR101949718B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
JP3068914U (ja) フリップ―チップ発光デバイス
JP4120493B2 (ja) 発光ダイオードおよび発光装置
KR101893578B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
KR102122847B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
TWI599017B (zh) 晶圓等級之發光二極體陣列及其製造方法
KR101798134B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
KR101893579B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
KR20140029174A (ko) 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
KR102160072B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
CN111816743A (zh) Led芯片及led芯片制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant